CN117436405A - 一种仿真验证方法、装置及电子设备 - Google Patents
一种仿真验证方法、装置及电子设备 Download PDFInfo
- Publication number
- CN117436405A CN117436405A CN202311772292.6A CN202311772292A CN117436405A CN 117436405 A CN117436405 A CN 117436405A CN 202311772292 A CN202311772292 A CN 202311772292A CN 117436405 A CN117436405 A CN 117436405A
- Authority
- CN
- China
- Prior art keywords
- target
- address
- execution result
- configurator
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000012795 verification Methods 0.000 title claims abstract description 47
- 238000004088 simulation Methods 0.000 title claims abstract description 43
- 238000012360 testing method Methods 0.000 claims abstract description 77
- 230000000977 initiatory effect Effects 0.000 claims description 26
- 230000000007 visual effect Effects 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000004744 fabric Substances 0.000 claims description 2
- 230000006870 function Effects 0.000 description 13
- 238000004891 communication Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004590 computer program Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/02—System on chip [SoC] design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/08—Intellectual property [IP] blocks or IP cores
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明提供了一种仿真验证方法、装置及电子设备，属于集成电路技术领域，该方法包括：解析待测试用例对应的目标配置文件，得到目标配置文件对应的目标配置数据；在目标配置数据包括目标数据和目标数据对应的目标地址的情况下，通过PCIE配置器，将目标数据写入目标地址对应的寄存器中；通过PCIE配置器，向目标配置数据包括的目标请求地址对应的寄存器中写入请求标识；通过PCIE配置器将接收到的仿真器执行待测试用例得到的执行结果，写入目标配置数据包括的执行结果保存地址对应的寄存器中，通过用例运行器获取执行结果并输出。本方案规范和简化了SOC仿真验证的流程，减少了人员消耗，提高了SOC仿真验证的效率和准确率。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种仿真验证方法、装置及电子设备。
背景技术
随着系统级芯片（System on Chip，SOC）的集成度越来越高，仿真验证作为保证芯片功能正确的最重要的一个环节，也变得越来越重要。
现有SOC仿真验证的验证流程为：制定SOC包括的各个芯片知识产权（Intellectual Property，IP）核设计厂商的验证需求；仿真侧提供IP验证配置以及发起接口；仿真侧和主机侧根据接口定义文档分别开发测试用例；仿真侧和主机侧代码联调；仿真侧和主机侧确认验证结果。
上述验证流程的每个步骤都需要人力参与，导致SOC的仿真验证的出错率高且效率低。
发明内容
本发明提供了一种仿真验证方法、装置及电子设备，本方案规范和简化了SOC仿真验证的流程，减少了人员消耗，提高了SOC仿真验证的效率和准确率。
第一方面，本发明提供了一种仿真验证方法，应用于包括：用例运行器，外围组件快速互连PCIE配置器的电子设备，PCIE配置器包括第一基地址寄存器和目标基地址寄存器，方法包括：通过用例运行器解析待测试用例对应的目标配置文件，得到目标配置文件对应的目标配置数据；在目标配置数据包括目标数据和目标数据对应的目标地址的情况下，通过PCIE配置器，将目标数据写入目标地址对应的寄存器中；通过PCIE配置器，向目标配置数据包括的目标请求地址对应的寄存器中写入请求标识，以使仿真器在检测到目标请求发起地址下存储的数据为请求标识的情况下，执行目标请求发起地址对应的待测试用例，仿真器中预先存储了多个请求发起地址和测试用例的一一对应关系，第一基地址寄存器对应的地址范围包括目标请求地址；通过PCIE配置器将接收到的仿真器执行待测试用例得到的执行结果，写入目标配置数据包括的执行结果保存地址对应的寄存器中，目标基地址寄存器对应的地址范围包括执行结果保存地址；通过用例运行器获取执行结果并输出。
第二方面，本发明提供了一种仿真验证装置，该装置包括：解析部分，写部分和获取及输出部分；解析部分，用于通过用例运行器解析待测试用例对应的目标配置文件，得到目标配置文件对应的目标配置数据；写部分，用于在目标配置数据包括目标数据和目标数据对应的目标地址的情况下，通过PCIE配置器，将目标数据写入目标地址对应的寄存器中，PCIE配置器包括第一基地址寄存器和目标基地址寄存器；写部分，还用于通过PCIE配置器，向目标配置数据包括的目标请求地址对应的寄存器中写入请求标识，以使仿真器在检测到目标请求发起地址下存储的数据为请求标识的情况下，执行目标请求发起地址对应的待测试用例，仿真器中预先存储了多个请求发起地址和测试用例的一一对应关系，第一基地址寄存器对应的地址范围包括目标请求地址；写部分，还用于通过PCIE配置器将接收到的仿真器执行待测试用例得到的执行结果，写入目标配置数据包括的执行结果保存地址对应的寄存器中，目标基地址寄存器对应的地址范围包括执行结果保存地址；获取及输出部分，用于通过用例运行器获取执行结果并输出。
第三方面，本发明提供了一种电子设备，该电子设备包括处理器、存储器及存储在该存储器上并可在该处理器上运行的程序或指令，该程序或指令被该处理器执行时实现如第一方面所述的仿真验证方法的步骤。
第四方面，本发明提供了一种计算机可读存储介质，该计算机可读存储介质上存储程序或指令，该程序或指令被处理器执行时实现如第一方面所述的仿真验证方法的步骤。
第五方面，本发明提供了一种计算机程序产品，其中，该计算机程序产品包括计算机程序或指令，当该计算机程序产品在处理器上运行时，使得处理器执行该计算机程序或指令，实现如第一方面所述的仿真验证方法的步骤。
第六方面，本发明提供了一种芯片，该芯片包括处理器和通信接口，该通信接口和该处理器耦合，该处理器用于运行程序或指令，实现如第一方面所述的仿真验证方法。
本发明提供了一种仿真验证方法，该方法包括：通过用例运行器解析待测试用例对应的目标配置文件，得到目标配置文件对应的目标配置数据；在目标配置数据包括目标数据和目标数据对应的目标地址的情况下，通过PCIE配置器，将目标数据写入目标地址对应的寄存器中；通过PCIE配置器，向目标配置数据包括的目标请求地址对应的寄存器中写入请求标识，以使仿真器在检测到目标请求发起地址下存储的数据为请求标识的情况下，执行目标请求发起地址对应的待测试用例，仿真器中预先存储了多个请求发起地址和测试用例的一一对应关系，第一基地址寄存器对应的地址范围包括目标请求地址；通过PCIE配置器将接收到的仿真器执行待测试用例得到的执行结果，写入目标配置数据包括的执行结果保存地址对应的寄存器中，目标基地址寄存器对应的地址范围包括执行结果保存地址；通过用例运行器获取执行结果并输出。因此，对于使用PCIE接口外接的SOC，当需要仿真验证SOC中的各个IP时，仅需用户提供需要验证IP对应的测试用例的配置文件，通过主机中设置的用例运行器解析配置文件，以及根据解析得到的配置数据通过PCIE配置器的寄存器进行配置，并自动向仿真器发起执行测试用例的请求，并将执行结果按照需要输出。本方案规范和简化了SOC仿真验证的流程，减少了人员消耗，提高了SOC仿真验证的效率和准确率。
附图说明
图1为本发明提供的一种主机与仿真器交互的示意图；
图2为本发明提供的仿真验证方法的流程示意图之一；
图3为本发明提供的仿真验证方法的流程示意图之二；
图4为本发明提供的又一种主机与仿真器交互的示意图；
图5为本发明提供的仿真验证方法的流程示意图之三；
图6为本发明提供的仿真验证方法的流程示意图之四；
图7为本发明提供的仿真验证方法的流程示意图之五；
图8为本发明提供的一种仿真验证装置的结构框图；
图9为本发明提供的一种电子设备的硬件结构示意图。
实施方式
下面将结合本发明中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书中的术语“第一”“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本发明能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
首先，图1为本发明示出的一种主机与仿真器交互的示意图。如图1所示，包括主机10和仿真器20，主机10包括：用例运行器101和外围组件快速互连（peripheral componentinterconnect express，PCIE）配置器102。其中，用例运行器101用于解析待测试用例对应的目标配置文件，得到目标配置文件对应的目标配置数据；PCIE配置器102向目标配置数据包括的目标请求地址对应的寄存器中写入请求标识，第一基地址寄存器对应的地址范围包括目标请求地址；仿真器20用于在检测到目标请求地址下存储的数据为请求标识的情况下，执行目标请求发起地址对应的待测试用例，仿真器中预先存储了多个请求发起地址和测试用例的一一对应关系；仿真器20执行完待测试用例待测试，得到执行结果，将执行结果发送至PCIE配置器102；PCIE配置器将接收到的执行结果，写入目标配置数据包括的执行结果保存地址对应的寄存器中，目标基地址寄存器对应的地址范围包括执行结果保存地址；用例运行器101获取执行结果并输出。
下面结合附图，通过具体的实施例对本发明提供的仿真验证方法进行详细地说明。
如图2所示，为本发明提供的一种仿真验证方法，下面以执行主体为包括用例运行器，PCIE配置器的电子设备为例，对本发明提供的仿真验证方法进行示例性的说明。该方法可以包括下述的步骤S201至步骤S204。
S201、通过用例运行器解析待测试用例对应的目标配置文件，得到目标配置文件对应的目标配置数据。
其中，配置文件是基于接口说明文档得到的，接口说明文档是设计人员在进行SOC设计时定义的，是对SOC包括的各个IP要如何进行验证的详细说明。目标配置文件为任一待测试用例对应的配置文件，目标配置文件用于指示：发起测试用例需要的请求地址，保存测试用例的执行结果需要的执行结果保存地址；对于部分待测试用例，目标配置文件还用于指示待测试用例依赖的目标数据，存储目标数据需要的目标地址。
本示例中，目标配置数据为基于目标配置文件得到的，用例运行器将目标配置文件解析为机器可识别的目标配置数据。
S202、在目标配置数据包括目标数据和目标数据对应的目标地址的情况下，通过PCIE配置器，将目标数据写入目标地址对应的寄存器中。
本示例中，目标数据可以包括至少一个子数据，目标地址可以包括至少一个子地址，每个子数据对应一个子地址，通过PCIE配置器，将各个子数据写入对应的子地址中。
示例性地，以待测试用例用于测试存储器的存储功能，目标数据包括：第一子数据和第二子数据，第一子数据对应第一地址，第二子数据对应第二地址，则通过PCIE配置器，将第一子数据写入第一地址对应的寄存器中，第二子数据写入第二地址对应的寄存器中。
S203、通过PCIE配置器，向目标配置数据包括的目标请求地址对应的寄存器中写入请求标识。
本示例中，请求标识用于指示请求仿真器执行测试用例。其中，PCIE配置器包括的寄存器，用于配置和控制仿真器需要仿真的IP的各种功能。PCIE配置器包括的一些寄存器，用于控制仿真器执行各个测试用例。仿真器中预先存储了多个请求发起地址和测试用例的一一对应关系，某一请求发起地址中的存储的数据指示执行测试用例，则仿真器开始执行该请求发起地址对应的测试用例。
S204、通过PCIE配置器将接收到的仿真器执行待测试用例得到的执行结果，写入目标配置数据包括的执行结果保存地址对应的寄存器中。
本示例中，PCIE配置器规划有第一基地址寄存器和目标基地址寄存器。第一基地址寄存器和目标基地址寄存器用于提供主机与仿真器之间的通信通道。第一基地址寄存器对应的地址范围包括目标请求地址，第二基地址寄存器对应的地址范围包括执行结果保存地址。即第一基地址寄存器用于发起测试请求，第二基地址寄存器用于获取测试用例执行结果。
可选地，执行结果包括：执行结果的标识码，和/或，执行结果的解释信息，执行结果保存地址包括：标识码的标识码保存地址，和/或，解释信息的解释信息保持地址；相应的，目标基地址寄存器包括：第二基地址寄存器，和/或，第三基地址寄存器，第二基地址寄存器对应的地址范围包括标识码保存地址，第三基地址寄存器对应的地址范围包括解释信息保持地址。具体地，在执行结果为执行结果的标识码的情况下，PCIE配置器将执行结果的标识码，写入目标配置数据包括的标识码保存地址对应的寄存器中；在执行结果为执行结果的解释信息的情况下，PCIE配置器将解释信息，写入目标配置数据包括的解释信息保存地址对应的寄存器中；在执行结果为执行结果的标识码和执行结果的解释信息的情况下，PCIE配置器将解释信息写入目标配置数据包括的解释信息保存地址对应的寄存器中，并将标识码写入目标配置数据包括的标识码保存地址对应的寄存器中。
仿真器中存储有执行结果标识码和执行结果表示的实际含义（解释信息）的对应关系，如：标识码1对应的解释信息为总线错误，标识码2对应的解释信息为溢出错误，在待测试用例执行完成后，仿真器将执行结果和执行结果的解释信息均发送至PCIE配置器，PCIE配置器将执行结果和执行结果的解释信息写入对应的寄存器中。用户可以根据需要，通过用例运行器，从解释信息保存地址对应的寄存器中获取解释信息，并以日志文件的方式输出，用户根据日志文件中的解释信息即可确定执行结果表示的含义。如：输出的解释信息为字符串“pass”，则表示该待测试用例成功执行，输出的解释信息为字符串“BusError”，则表示执行待测试用例时出现总线错误。如此，用户根据需要既可以获取到执行结果的标识码，也可以获取到执行结果的解释信息，如：为了减少存储空间，可以仅输出执行结果的标识码并保存，或者，为了能够更直观的确定测试结果，可以输出执行结果的解释信息。
S205、通过用例运行器获取执行结果并输出。
仿真器执行完成待测试用例，得到执行结果，PCIE配置器将执行结果保存至执行结果保存地址对应的寄存器中。由于目标配置数据中包括执行结果保存地址，用例运行器可以根据需要，从该地址中获取执行结果，并将执行结果按照需要输出。如：通过用例运行器，从执行结果保存地址对应的寄存器中获取执行结果，并以日志文件的方式输出，以便于用户查看。
需要说明的是，本示例中的待测试用例可以是一个也可以是多个，也就是说，在步骤S201中的目标配置文件可以是一个测试用例对应的配置文件，也可以是多个测试用例对应的配置文件，本发明不做具体限定。
本发明实施例中，对于使用PCIE接口外接的SOC，当需要仿真验证SOC中的各个IP时，仅需用户提供需要验证IP对应的测试用例的配置文件，通过主机中设置的用例运行器解析配置文件，以及根据解析得到的配置数据通过PCIE配置器的寄存器进行配置，并自动向仿真器发起执行测试用例的请求。本方案规范和简化了SOC仿真验证的流程，减少了人员消耗，提高了SOC仿真验证的效率和准确率。
本发明一些实施例中，根据实际需要，目标配置文件可以有不同的来源，结合图2，如图3所示，上述步骤S201之前，在目标配置文件为第一类型的配置文件的情况下，该方法还包括下述步骤S206，或者，在目标配置文件为第二类型的配置文件的情况下，该方法还包括步骤S207和步骤S208。
S206、通过用例运行器获取第一类型的配置文件。
其中，PCIE配置器中还包括第四基地址寄存器，第四基地址寄存器存储有待测试用例对应的第一类型的配置文件。通过仿真器预先将第一类型的配置文件写入第四基地址寄存器中，用例运行器从第四基地址寄存器中获取第一类型的配置文件。第四基地址寄存器用于用于存储测试用例的配置信息。
示例性地，第一类型的配置文件包括：测试用例编号，寄存器地址和对应的数据，默认解释信息，解释信息的最大长度等。其中，测试用例编号用于标识一个测试用例，寄存器地址包括：数据地址，请求发起地址，执行结果保存地址和解释信息保存地址。
S207、通过用例配置器接收用户输入的待测试用例对应的目标配置信息。
主机中还可以包括用例配置器，用例配置器用于接收用户的输入，用户可以根据需要修改或者配置待测试用例的配置信息。
S208、通过用例配置器将目标配置信息转换为第二类型的配置文件。
本示例中，用户输入的目标配置文件的格式不做限定，通过用例配置器将目标配置信息转换为第二类型的配置文件，实际应用中，第二类型的配置文件为xml类型的配置文件。
结合图1，图4示出了又一种主机与仿真器交互的示意图，主机10还包括用例配置器103，用例配置器103用于接收用户输入的待测试用例对应的目标配置信息，并将目标配置信息转化为第二类型的配置文件（图5中以xml文件为例示出）。用例运行器101解析第一类型的配置文件，和/或，解析从第四基地址寄存器中获取的第二类型的配置文件，得到目标配置数据，通过PCIE配置器102的第一基地址寄存器发起待测试用例的验证请求，仿真器20执行待测试用例，并通过PCIE配置器102的第二基地址寄存器和第三基地址寄存器获取执行结果的标识码和解释信息，用户可以根据需要通过用例运行器101输出标识码和解释信息。
本发明实施例中，目标配置文件可以根据需要有多种来源，可以是仿真器将第一类型的配置文件预先发送至PCIE配置器，PCIE配置器将第一类型的配置文件写入第四基地址寄存器；也可以是用户通过用例配置器输入的第二类型的配置文件，如此，不同来源的配置文件可以互补，确保测试用例的配置文件的完整性。
为了便于用户操作，使得用户操作更加简单，本发明一些实施例中，用例配置器包括可视化用户界面，结合图3，如图5所示，上述S207具体可以通过步骤S207a实现。
S207a、在可视化用户界面中，接收用户输入的待测试用例对应的目标配置信息。
可视化用户界面还可以用于输出其他信息，具体地，如图6所示，本发明一些实施例中，目标配置数据还包括目标结果比对方式；上述步骤S205，具体可以通过下述步骤S205a。
S205a、通过用例运行器获取执行结果并在可视化用户界面中输出执行结果。
可选地，可以是将全部待测试用例的执行结果显示在可视化用户界面中。也可以将部分待测试用例的执行结果显示在可视化用户界面中，如仅将执行失败的待测试用例的执行结果显示在可视化用户界面中。
本发明实施例中，用例配置器提供了可视化用户界面，使得用户输入目标配置信息更便捷，并且，将执行结果输出到可视化用户界面中，也可以便于用户查看。
待测试用例的结果比对方式可以是默认的，也可以根据需要设置不同的结果比对方式，不同的结果比对方式，触发用例运行器获取执行结果的条件不同；本申请一些实施例中，目标配置数据还包括目标结果比对方式，结合图2，如图7所示，上述步骤S205，具体可以通过下述步骤S205b或者步骤S205c实现。
S205b、在目标结果比对方式为中断方式，且用例运行器接收到仿真器发送的目标中断的情况下，通过用例运行器获取执行结果并输出。
若时长阈值内，用例运行器未接收到仿真器发送的目标中断的情况下，则确定待测试用例执行超时，该种情况可以输出执行超时的提示信息，如在可视化用户界面中显示超时的提示信息。若时长阈值内，用例运行器接收到仿真器发送的目标中断，则可以通过用例运行器从结果保存地址对应的寄存器中获取执行结果，并显示在可视化用户界面中。
S205c、在目标结果比对方式为值比对方式的情况下，每隔预设时长，通过用例运行器访问执行结果保存地址对应的寄存器，直至获取到执行结果并输出。
若时长阈值内，用例运行器从结果保存地址对应的寄存器中未获取到执行结果的情况下，则确定待测试用例执行超时，该种情况可以输出执行超时的提示信息，如在可视化用户界面中显示超时的提示信息。若时长阈值内，用例运行器获取到执行结果，则可以通过用例运行器从结果保存地址对应的寄存器中获取执行结果，并显示在可视化用户界面中。其中，预设时长小于时长阈值。
本发明实施例中，根据不同的结果比对方式，用例运行器执行不同的操作以获取执行结果，并通过可视化用户界面显示执行结果，即用例运行器支持不同的结果比对方式的，如此，可以根据实际测试用例的需求，设置不同的结果比对方式。
图8为本发明示出的一种仿真验证装置的结构框图，如图8所示，包括：解析部分801，写部分802和获取及输出部分803；解析部分801，用于通过用例运行器解析待测试用例对应的目标配置文件，得到目标配置文件对应的目标配置数据；写部分802，用于在目标配置数据包括目标数据和目标数据对应的目标地址的情况下，通过PCIE配置器，将目标数据写入目标地址对应的寄存器中，PCIE配置器包括第一基地址寄存器和目标基地址寄存器；写部分802，还用于通过PCIE配置器，向目标配置数据包括的目标请求地址对应的寄存器中写入请求标识，以使仿真器在检测到目标请求发起地址下存储的数据为请求标识的情况下，执行目标请求发起地址对应的待测试用例，仿真器中预先存储了多个请求发起地址和测试用例的一一对应关系，第一基地址寄存器对应的地址范围包括目标请求地址；写部分802，还用于通过PCIE配置器将接收到的仿真器执行待测试用例得到的执行结果，写入目标配置数据包括的执行结果保存地址对应的寄存器中，目标基地址寄存器对应的地址范围包括执行结果保存地址；获取及输出部分803，用于通过用例运行器获取执行结果并输出。
本发明一些实施例中，执行结果包括：执行结果的标识码，和/或，执行结果的解释信息，执行结果保存地址包括：标识码的标识码保存地址，和/或，解释信息的解释信息保持地址；相应的，目标基地址寄存器包括：第二基地址寄存器，和/或，第三基地址寄存器，第二基地址寄存器对应的地址范围包括标识码保存地址，第三基地址寄存器对应的地址范围包括解释信息保持地址。
本发明一些实施例中，PCIE配置器中还包括第四基地址寄存器，第四基地址寄存器存储有待测试用例对应的第一类型的配置文件，目标配置文件为第一类型的配置文件；该获取及输出部分803，用于在通过用例运行器解析待测试用例对应的目标配置文件，得到目标配置文件对应的目标配置数据之前，通过用例运行器获取第一类型的配置文件。
本发明一些实施例中，该装置还包括：接收部分804和转换部分805；目标配置文件为第二类型的配置文件；该接收部分804，用于在通过用例运行器解析待测试用例对应的目标配置文件，得到目标配置文件对应的目标配置数据之前，通过用例配置器接收用户输入的待测试用例对应的目标配置信息；该转换部分805，用于通过用例配置器将目标配置信息转换为第二类型的配置文件。
本发明一些实施例中，用例配置器包括可视化用户界面，该接收部分804，具体用于在可视化用户界面中，接收用户输入的待测试用例对应的目标配置信息。
本发明一些实施例中，目标配置数据还包括目标结果比对方式；该获取及输出部分803，具体用于通过用例运行器获取执行结果并在可视化用户界面中输出执行结果。
本发明一些实施例中，目标配置数据还包括目标结果比对方式；该获取及输出部分803，具体用于在目标结果比对方式为中断方式，且用例运行器接收到仿真器发送的目标中断的情况下，通过用例运行器获取执行结果并输出。
本发明一些实施例中，目标配置数据还包括目标结果比对方式；该获取及输出部分803，具体用于在目标结果比对方式为值比对方式的情况下，每隔预设时长，通过用例运行器访问执行结果保存地址对应的寄存器，直至获取到执行结果并输出。
需要说明的是：如图8所示，仿真验证装置中一定包括的模块用实线框示意，如解析部分801，写部分802和获取及输出部分803；仿真验证装置中可以包括也可以不包括的模块用虚线框示意，如接收部分804和转换部分805。
需要说明的是，上述仿真验证装置可以为本发明上述方法实施例中的电子设备，也可以是该电子设备中能够实现该装置实施例功能的功能模块和/或功能实体，本发明实施例不作限定。
本发明实施例中，各模块可以实现上述方法实施例提供的仿真验证方法，且能达到相同的技术效果，为避免重复，这里不再赘述。
请参考图9，其示出了本发明一个示例性实施例提供的电子设备的结构方框图。在一些示例中，电子设备可以为智能手机、智能手表、台式电脑、手提电脑、虚拟现实终端、增强现实终端、无线终端和膝上型便携计算机等设备中的至少一种。电子设备具有通信功能，可以接入有线网络或无线网络。电子设备可以泛指多个终端中的一个，本领域技术人员可以知晓，上述终端的数量可以更多或更少。可以理解地，电子设备承担本发明技术方案的计算及处理工作，本发明对此不作限定。
如图9所示，本发明中的电子设备可以包括一个或多个如下部件：处理器910和存储器920。
可选地，处理器910利用各种接口和线路连接整个电子设备内的各个部分，通过运行或执行存储在存储器920内的指令、程序、代码集或指令集，以及调用存储在存储器920内的数据，执行电子设备的各种功能和处理数据。可选的，处理器910可以采用数字信号处理（Digital Signal Processing，DSP）、现场可编程门阵列（Field－ProgrammableGateArray，FPGA）、可编程逻辑阵列（Programmable Logic Array，PLA）中的至少一种硬件形式来实现。处理器910可集成中央处理器（Central Processing Unit，CPU）、图像处理器（Graphics Processing Unit，GPU）、神经网络处理器（Neural-network Processing Unit，NPU）和基带芯片等中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责触摸显示屏所需要显示的内容的渲染和绘制；NPU用于实现人工智能（Artificial Intelligence，AI）功能；基带芯片用于处理无线通信。可以理解的是，上述基带芯片也可以不集成到处理器910中，单独通过一块芯片进行实现。
存储器920可以包括随机存储器（Random Access Memory，RAM），也可以包括只读存储器（Read-Only Memory，ROM）。可选地，该存储器920包括非瞬时性计算机可读介质（non-transitory computer-readable storage medium）。存储器920可用于存储指令、程序、代码、代码集或指令集。存储器920可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令（比如触控功能、声音播放功能、图像播放功能等）、用于实现以上各个方法实施例的指令等；存储数据区可存储根据电子设备的使用所创建的数据等。
除此之外，本领域技术人员可以理解，上述附图所示出的电子设备的结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。比如，电子设备中还包括显示屏、摄像组件、麦克风、扬声器、射频电路、输入单元、传感器（比如加速度传感器、角速度传感器、光线传感器等等）、音频电路、WiFi模块、电源、蓝牙模块等部件，在此不再赘述。
本发明还提供了一种计算机可读存储介质，该计算机可读存储介质存储有至少一条指令，所述至少一条指令用于被处理器执行以实现如上各个实施例所述的仿真验证方法。
本发明还提供了一种计算机程序产品，该计算机程序产品包括计算机指令，该计算机指令存储在计算机可读存储介质中；电子设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该电子设备执行以实现上述各个实施例所述的仿真验证方法。
本发明实施例另提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现上述仿真验证方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
应理解，本发明实施例提到的芯片还可以称为系统级芯片、系统芯片、芯片系统或片上系统芯片等。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统，装置，服务器和方法，可以通过其他的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其他的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-OnlyMemory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员应该可以意识到，在上述一个或多个示例中，本发明所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。
需要说明的是：本发明所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种仿真验证方法，其特征在于，应用于包括：用例运行器，外围组件快速互连PCIE配置器的电子设备，所述PCIE配置器包括第一基地址寄存器和目标基地址寄存器，所述方法包括：
通过所述用例运行器解析待测试用例对应的目标配置文件，得到所述目标配置文件对应的目标配置数据；
在所述目标配置数据包括目标数据和目标数据对应的目标地址的情况下，通过PCIE配置器，将所述目标数据写入所述目标地址对应的寄存器中；
通过所述PCIE配置器，向所述目标配置数据包括的目标请求地址对应的寄存器中写入请求标识，以使仿真器在检测到所述目标请求发起地址下存储的数据为所述请求标识的情况下，执行所述目标请求发起地址对应的所述待测试用例，所述仿真器中预先存储了多个请求发起地址和测试用例的一一对应关系，所述第一基地址寄存器对应的地址范围包括所述目标请求地址；
通过所述PCIE配置器将接收到的所述仿真器执行所述待测试用例得到的执行结果，写入所述目标配置数据包括的执行结果保存地址对应的寄存器中，所述目标基地址寄存器对应的地址范围包括所述执行结果保存地址；
通过所述用例运行器获取所述执行结果并输出。
2.根据权利要求1所述的方法，其特征在于，所述执行结果包括：执行结果的标识码，和/或，执行结果的解释信息，所述执行结果保存地址包括：所述标识码的标识码保存地址，和/或，所述解释信息的解释信息保持地址；相应的，所述目标基地址寄存器包括：第二基地址寄存器，和/或，第三基地址寄存器，所述第二基地址寄存器对应的地址范围包括所述标识码保存地址，所述第三基地址寄存器对应的地址范围包括所述解释信息保持地址。
3.根据权利要求2所述的方法，其特征在于，所述PCIE配置器中还包括第四基地址寄存器，所述第四基地址寄存器存储有所述待测试用例对应的第一类型的配置文件，所述目标配置文件为所述第一类型的配置文件；所述通过所述用例运行器解析待测试用例对应的目标配置文件，得到所述目标配置文件对应的目标配置数据之前，所述方法还包括：
通过所述用例运行器获取所述第一类型的配置文件。
4.根据权利要求2所述的方法，其特征在于，所述电子设备还包括：用例配置器，所述目标配置文件为第二类型的配置文件；所述通过所述用例运行器解析待测试用例对应的目标配置文件，得到所述目标配置文件对应的目标配置数据之前，所述方法还包括：
通过所述用例配置器接收用户输入的所述待测试用例对应的目标配置信息；
通过所述用例配置器将所述目标配置信息转换为所述第二类型的配置文件。
5.根据权利要求4所述的方法，其特征在于，所述用例配置器包括可视化用户界面，所述通过所述用例配置器接收用户输入的所述待测试用例对应的目标配置信息，包括：
在所述可视化用户界面中，接收用户输入的所述待测试用例对应的目标配置信息。
6.根据权利要求5所述的方法，其特征在于，所述通过所述用例运行器获取所述执行结果并输出，包括：
通过所述用例运行器获取所述执行结果并在所述可视化用户界面中输出所述执行结果。
7.根据权利要求1至6任一项所述的方法，其特征在于，所述目标配置数据还包括目标结果比对方式；所述通过所述用例运行器获取所述执行结果并输出，包括：
在所述目标结果比对方式为中断方式，且所述用例运行器接收到所述仿真器发送的目标中断的情况下，通过所述用例运行器获取所述执行结果并输出。
8.根据权利要求1至6任一项所述的方法，其特征在于，所述目标配置数据还包括目标结果比对方式；所述通过所述用例运行器获取所述执行结果并输出，包括：
在所述目标结果比对方式为值比对方式的情况下，每隔预设时长，通过所述用例运行器访问所述执行结果保存地址对应的寄存器，直至获取到所述执行结果并输出。
9.一种仿真验证装置，其特征在于，所述装置包括：解析部分，写部分和获取及输出部分；
所述解析部分，用于通过用例运行器解析待测试用例对应的目标配置文件，得到所述目标配置文件对应的目标配置数据；
所述写部分，用于在所述目标配置数据包括目标数据和目标数据对应的目标地址的情况下，通过PCIE配置器，将所述目标数据写入所述目标地址对应的寄存器中，所述PCIE配置器包括第一基地址寄存器和目标基地址寄存器；
所述写部分，还用于通过所述PCIE配置器，向所述目标配置数据包括的目标请求地址对应的寄存器中写入请求标识，以使仿真器在检测到所述目标请求发起地址下存储的数据为所述请求标识的情况下，执行所述目标请求发起地址对应的所述待测试用例，所述仿真器中预先存储了多个请求发起地址和测试用例的一一对应关系，所述第一基地址寄存器对应的地址范围包括所述目标请求地址；
所述写部分，还用于通过所述PCIE配置器将接收到的所述仿真器执行所述待测试用例得到的执行结果，写入所述目标配置数据包括的执行结果保存地址对应的寄存器中，所述目标基地址寄存器对应的地址范围包括所述执行结果保存地址；
所述获取及输出部分，用于通过所述用例运行器获取所述执行结果并输出。
10.一种电子设备，其特征在于，包括处理器，存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求1至8中任一项所述的仿真验证方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311772292.6A CN117436405B (zh) | 2023-12-21 | 2023-12-21 | 一种仿真验证方法、装置及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311772292.6A CN117436405B (zh) | 2023-12-21 | 2023-12-21 | 一种仿真验证方法、装置及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117436405A true CN117436405A (zh) | 2024-01-23 |
| CN117436405B CN117436405B (zh) | 2024-03-22 |
Family
ID=89555770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311772292.6A Active CN117436405B (zh) | 2023-12-21 | 2023-12-21 | 一种仿真验证方法、装置及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117436405B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9996484B1 (en) * | 2014-09-17 | 2018-06-12 | Amazon Technologies, Inc. | Hardware acceleration for software emulation of PCI express compliant devices |
| CN112527705A (zh) * | 2020-11-05 | 2021-03-19 | 山东云海国创云计算装备产业创新中心有限公司 | 一种PCIe DMA数据通路的验证方法、装置及设备 |
| CN113032196A (zh) * | 2021-03-29 | 2021-06-25 | 新华三半导体技术有限公司 | 一种芯片测试方法及装置 |
| CN114417761A (zh) * | 2022-03-30 | 2022-04-29 | 新华三半导体技术有限公司 | 一种芯片验证方法、装置、系统、控制服务器及介质 |
| CN114429103A (zh) * | 2022-01-14 | 2022-05-03 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片验证方法、装置及电子设备和存储介质 |
| CN114462338A (zh) * | 2021-11-29 | 2022-05-10 | 上海阵量智能科技有限公司 | 一种集成电路的验证方法、装置、计算机设备及存储介质 |
| CN116089281A (zh) * | 2022-12-30 | 2023-05-09 | 天翼云科技有限公司 | 一种芯片测试方法、测试平台和设备 |
| CN116132186A (zh) * | 2023-02-22 | 2023-05-16 | 广州万协通信息技术有限公司 | 一种安全算法模块的验证方法、验证装置以及电子设备 |
-
2023
- 2023-12-21 CN CN202311772292.6A patent/CN117436405B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9996484B1 (en) * | 2014-09-17 | 2018-06-12 | Amazon Technologies, Inc. | Hardware acceleration for software emulation of PCI express compliant devices |
| CN112527705A (zh) * | 2020-11-05 | 2021-03-19 | 山东云海国创云计算装备产业创新中心有限公司 | 一种PCIe DMA数据通路的验证方法、装置及设备 |
| CN113032196A (zh) * | 2021-03-29 | 2021-06-25 | 新华三半导体技术有限公司 | 一种芯片测试方法及装置 |
| CN114462338A (zh) * | 2021-11-29 | 2022-05-10 | 上海阵量智能科技有限公司 | 一种集成电路的验证方法、装置、计算机设备及存储介质 |
| CN114429103A (zh) * | 2022-01-14 | 2022-05-03 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片验证方法、装置及电子设备和存储介质 |
| CN114417761A (zh) * | 2022-03-30 | 2022-04-29 | 新华三半导体技术有限公司 | 一种芯片验证方法、装置、系统、控制服务器及介质 |
| CN116089281A (zh) * | 2022-12-30 | 2023-05-09 | 天翼云科技有限公司 | 一种芯片测试方法、测试平台和设备 |
| CN116132186A (zh) * | 2023-02-22 | 2023-05-16 | 广州万协通信息技术有限公司 | 一种安全算法模块的验证方法、验证装置以及电子设备 |
Non-Patent Citations (2)
| Title |
|---|
| KANDULA, K ET AL.: "High Speed IO Access for Test", IEEE, 21 September 2022 (2022-09-21) * |
| 王帅;杜刚;杨超;: "国产平台的机载嵌入式软件仿真验证技术", 单片机与嵌入式系统应用, no. 02, 1 February 2020 (2020-02-01) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117436405B (zh) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105786421B (zh) | 一种服务器显示方法及装置 | |
| CN113076227A (zh) | Mcu验证方法、系统和终端设备 | |
| US11074157B2 (en) | Splicing screen debugging method, splicing screen and splicing wall | |
| WO2018218954A1 (zh) | 一种验证平台和验证方法、计算机存储介质 | |
| CN115146568A (zh) | 一种基于uvm的芯片验证系统及验证方法 | |
| CN113254284A (zh) | 芯片测试方法、装置、设备、存储介质以及程序产品 | |
| CN113961419B (zh) | 存储器验证方法、装置、电子设备及存储介质 | |
| CN110209605B (zh) | Pcie总线网卡的寄存器读写方法和计算设备 | |
| US20050172038A1 (en) | System and method for processing computer I/O port POST codes | |
| CN111651232A (zh) | 一机多控方法、装置、系统及电子设备 | |
| CN107608923B (zh) | 测试的处理方法及相关产品 | |
| TW201730774A (zh) | 使用具有動態及可組態回應之兩記憶體級之串列裝置仿真器 | |
| US6807629B1 (en) | Apparatus and method for accessing POST 80h codes via a computer port | |
| CN117436405B (zh) | 一种仿真验证方法、装置及电子设备 | |
| CN110261758B (zh) | 待测器件验证装置及相关产品 | |
| CN117076227A (zh) | 硬盘背板监控功能的模拟测试系统、方法、装置及介质 | |
| CN110955566B (zh) | 侦错方法 | |
| CN107451067B (zh) | 下载测试的处理方法及相关产品 | |
| CN115587026A (zh) | 芯片测试方法、装置、存储介质及芯片 | |
| CN111352023B (zh) | 晶振检测方法、装置及计算机可读存储介质 | |
| CN114398214A (zh) | 性能验证方法、装置、存储介质及计算机设备 | |
| CN111295658A (zh) | 模拟装置、模拟方法和模拟程序 | |
| CN113535578A (zh) | 一种cts测试方法、装置及测试设备 | |
| CN111897582A (zh) | 一体机以太网刷新方法、装置、存储介质及一体机设备 | |
| CN113849267A (zh) | 显卡虚拟显示方法、系统、终端及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |