CN113961419B - 存储器验证方法、装置、电子设备及存储介质 - Google Patents

Abstract

本公开提供了存储器验证方法、装置、电子设备及存储介质，涉及人工智能芯片和云计算等人工智能领域，其中的方法可包括：针对待验证的第一存储器，确定当前所需执行的验证类型；通过第一存储器对应的控制器将所述验证类型对应的验证信息发送给第一存储器进行处理；获取对应的监控值，根据获取到的监控值确定验证是否通过。应用本公开所述方案，可实现对于第一存储器的有效验证。

Description

存储器验证方法、装置、电子设备及存储介质

技术领域

本公开涉及人工智能技术领域，特别涉及人工智能芯片和云计算等领域的存储器验证方法、装置、电子设备及存储介质。

背景技术

动态随机存取存储器(HyperRAM)是当前比较流行的存储器设备，具有高吞吐量、读取速度快等特点，HyperRAM是一种能够自刷新的随机存取存储器(RAM，Random AccessMemory)，其控制器的设计也比较简单，因此广泛应用于人工智能芯片等领域。

存储器对于芯片来说至关重要，其中会存放大量的重要数据，例如语音和视频数据等，一旦发生故障，会对芯片造成不可估量的影响，因此有效可靠的存储器验证是非常必要的。但针对HyperRAM的验证，目前还没有较好的实现方法。

发明内容

本公开提供了存储器验证方法、装置、电子设备及存储介质。

一种存储器验证方法，包括：

针对待验证的第一存储器，确定当前所需执行的验证类型；

通过所述第一存储器对应的控制器将所述验证类型对应的验证信息发送给所述第一存储器进行处理；

获取对应的监控值，根据所述监控值确定验证是否通过。

一种存储器验证装置，包括：确定模块以及验证模块；

所述确定模块，用于针对待验证的第一存储器，确定当前所需执行的验证类型；

所述验证模块，用于通过所述第一存储器对应的控制器将所述验证类型对应的验证信息发送给所述第一存储器进行处理，并获取对应的监控值，根据所述监控值确定验证是否通过。

一种电子设备，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如以上所述的方法。

一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使计算机执行如以上所述的方法。

一种计算机程序产品，包括计算机程序/指令，所述计算机程序/指令被处理器执行时实现如以上所述的方法。

上述公开中的一个实施例具有如下优点或有益效果：可针对当前的验证类型，进行对应的验证信息的发送，并可获取对应的监控值，根据监控值确定验证是否通过，从而可实现对于第一存储器如HyperRAM的有效验证。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

附图用于更好地理解本方案，不构成对本公开的限定。其中：

图1为本公开所述存储器验证方法实施例的流程图；

图2为本公开所述验证平台的架构示意图；

图3为本公开所述寄存器读访问功能验证流程示意图；

图4为本公开所述寄存器写访问功能验证流程示意图；

图5为本公开所述存储器读访问功能验证流程示意图；

图6为本公开所述存储器写访问功能验证流程示意图；

图7为本公开所述存储器验证装置实施例700的组成结构示意图；

图8示出了可以用来实施本公开的实施例的电子设备800的示意性框图。

具体实施方式

以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

另外，应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

图1为本公开所述存储器验证方法实施例的流程图。如图1所示，包括以下具体实现方式。

在步骤101中，针对待验证的第一存储器，确定当前所需执行的验证类型。

在步骤102中，通过第一存储器对应的控制器将所述验证类型对应的验证信息发送给第一存储器进行处理。

在步骤103中，获取对应的监控值，根据获取到的监控值确定验证是否通过。

可以看出，通过上述方法实施例所述方案，可针对当前的验证类型，进行对应的验证信息的发送，并可获取对应的监控值，根据监控值确定验证是否通过，从而可实现对于第一存储器如HyperRAM的有效验证。

本公开的一个实施例中，在根据监控值确定验证是否通过时，可将监控值与对应的期望值进行比对，根据比对结果确定验证是否通过。通过比对操作，可高效准确地获取到所需的验证结果。

以下以第一存储器为HyperRAM为例，对本申请所述方案进行进一步说明。

在对HyperRAM进行验证时，可对HyperRAM进行多次各种验证类型的验证，其中，在每次验证时，可首先确定出当前所需执行的验证类型。如何确定出当前所需执行的验证类型不作限制。

比如，可首先对HyperRAM的寄存器进行验证，然后对HyperRAM的存储器进行验证。其中，对寄存器进行的验证可包括寄存器读访问功能验证和寄存器写访问功能验证，对存储器进行的验证可包括存储器读访问功能验证和存储器写访问功能验证。

另外，本公开的一个实施例中，当HyperRAM上电时，还可对HyperRAM的寄存器的默认初始值进行验证，即验证是否与期望值一致。通过验证，可确保寄存器的默认初始值的正确，从而为后续处理奠定了良好的基础。

以下分别对上述各功能验证的具体实现方式进行说明。

1)寄存器读访问功能验证

本公开的一个实施例中，当进行寄存器读访问功能验证时，对应的验证信息可包括读访问指令以及读访问地址等，相应地，监控值可包括读访问指令、读访问地址以及读取到的数据等，读取到的数据为HyperRAM根据获取到的读访问指令以及读访问地址读取到的数据，期望值可包括：验证信息中的读访问指令和读访问地址以及期望读取到的数据等。

本公开的一个实施例中，可将验证信息通过与控制器之间的第一信息交互总线、控制器以及控制器与HyperRAM之间的第二信息交互总线发送给HyperRAM，并可获取HyperRAM通过第二信息交互总线、控制器以及第一信息交互总线返回的读取到的数据，另外，可监控第一信息交互总线的行为，从中提取出所需的监控值，以及监控第二信息交互总线的行为，从中提取出所需的监控值。

为实现本公开所述方案，可预先搭建基于通用验证方法学(UVM，UniversalVerification Methodology)的验证平台。

图2为本公开所述验证平台的架构示意图。如图2所示，其中可包括：第一代理(Bus_agent)、第二代理(Hrm_agent)、寄存器模型(Reg_model)、存储器模型(Mem_model)以及比对模块(scoreboard)等模块。

如图2所示，验证平台可通过第一信息交互总线(Bus_interface)与控制器进行信息交互，可通过第一代理实现对于控制器的配置和信息采集等，所述第一代理是一个通用的概念，可以是指高级外围总线(APB，Advanced Peripheral Bus)、高级可拓展接口(AXI，Advanced eXtensible Interface)、高级高性能总线(AHB，Advanced High PerformanceBus)、集成电路总线(IIC，Inter-Integrated Circuit)和串行外设接口(SPI，SerialPeripheral Interface)等各种总线agent，具体实现时可根据控制器支持的总线协议类型进行灵活选取。

如图2所示，验证平台可通过第二信息交互总线(Hrm_interface)与HyperRAM进行信息交互，并可通过第二代理提取HyperRAM与控制器之间的交互信息。

如图2所示，寄存器模型可用来镜像控制器中的寄存器，可通过前门访问方式对控制器的寄存器进行读写。

如图2所示，存储器模型可用来记录对HyperRAM进行的存储器读写访问操作，可为比对模块提供期望值，另外，存储器模型在平台启动(reset_phase)阶段需要写入初始值，与HyperRAM上电初始值保持一致。

如图2所示，第一代理中可包括总线序列(Bus_seqr)、总线驱动(Bus_driver)以及第一监控器(Bus_monitor)等。其中，总线序列可用于将寄存器和存储器读写指令发送给总线驱动，总线驱动可用于将寄存器和存储器读写指令按照第一信息交互总线协议发出，控制驱动控制器，第一监控器可用于采集第一信息交互总线上的读写指令、地址、数据等，作为监控值发送给比对模块进行比对。

如图2所示，第二代理中可包括第二监控器(Hrm_monitor)，用于采集第二信息交互总线上的读写指令、地址、数据、延时信息等，作为监控值发送给比对模块进行比对。

如图2所示，比对模块可用于进行期望值和监控值的比对，即比较是否一致。

基于图2所示验证平台，图3为本公开所述寄存器读访问功能验证流程示意图。如图3所示，可启动寄存器读访问测试用例(testcase)，将读访问指令和读访问地址(即寄存器读地址)等验证信息发送给第一代理，第一代理可按照第一信息交互总线协议标准，驱动第一信息交互总线将读访问指令和读访问地址发送给控制器，控制器可将读访问地址(物理地址)映射为HyperRAM的寄存器地址，并可按照第二信息交互总线协议标准，驱动第二信息交互总线将读访问指令和映射后的读访问地址等发送给HyperRAM，HyperRAM可根据获取到的读访问指令和读访问地址读取对应的数据，并可将读取到的数据通过第二信息交互总线返回给控制器，进而可由控制器通过第一信息交互总线将读取到的数据返回给第一代理，另外，第一监控器可监控第一信息交互总线的行为，从中提取出读访问指令、读访问地址以及读取到的数据等，作为监控值发送给比对模块，第二监控器可监控第二信息交互总线的行为，从中提取出读访问指令、读访问地址以及读取到的数据等，作为监控值发送给比对模块，比对模块可将获取到的监控值与对应的期望值进行比对，根据比对结果确定验证是否通过，比如，若获取到的监控值与对应的期望值一致，则可确定验证通过，否则，不通过。

期望值中可包括验证信息中的读访问指令和读访问地址以及期望读取到的数据。本公开的一个实施例中，期望读取到的数据可根据寄存器的属性确定。寄存器的属性可包括只读(RO，Read Only)和读写(RW，Read Write)等。

本公开的一个实施例中，若寄存器的属性为只读，则期望读取到的数据可为默认初始值，若寄存器的属性为读写，则期望读取到的数据可为寄存器中最近一次写入的数据。若寄存器的属性为只读，那么进行寄存器写访问操作后数据不会被改变，因此期望值为默认初始值，若寄存器的属性为读写，期望值则为最新写入值，即最近一次写入的数据。

可以看出，通过寄存器读访问功能验证和寄存器写访问功能验证，可实现寄存器的属性验证。在实际应用中，可根据实际需要灵活组合寄存器的读写访问操作，以实现寄存器的验证。比如，可对寄存器发起随机次数的写访问操作后发起读访问操作。

2)寄存器写访问功能验证

本公开的一个实施例中，当进行寄存器写访问功能验证时，对应的验证信息可包括写访问指令、写访问地址以及待写数据等，相应地，监控值可包括写访问指令、写访问地址以及待写数据等，期望值可包括验证信息中的写访问指令、写访问地址以及待写数据等。

本公开的一个实施例中，可将验证信息通过与控制器之间的第一信息交互总线、控制器以及控制器与HyperRAM之间的第二信息交互总线发送给HyperRAM，用于HyperRAM根据获取到的写访问指令以及写访问地址完成待写数据的写入，并可监控第一信息交互总线的行为，从中提取出所需的监控值，以及监控第二信息交互总线的行为，从中提取出所需的监控值。

基于图2所示验证平台，图4为本公开所述寄存器写访问功能验证流程示意图。如图4所示，可启动寄存器写访问测试用例，将写访问指令、写访问地址(即寄存器写地址)和待写数据等验证信息发送给第一代理，第一代理可按照第一信息交互总线协议标准，驱动第一信息交互总线将写访问指令、写访问地址和待写数据等发送给控制器，控制器可将写访问地址(物理地址)映射为HyperRAM的寄存器地址，并可按照第二信息交互总线协议标准，驱动第二信息交互总线将写访问指令、映射后的写访问地址以及待写数据等发送给HyperRAM，HyperRAM可根据获取到的写访问指令和写访问地址等完成待写数据的写入，若第二信息交互总线协议标准支持返回响应(response)，还可在写入完成后向控制器返回响应，若不支持可不返回响应，相应地，控制器若接收到了响应，且第一信息交互总线协议标准支持返回响应，则会进一步通过第一信息交互总线向第一代理返回响应，若不支持可不返回响应，另外，第一监控器可监控第一信息交互总线的行为，从中提取出写访问指令、写访问地址以及待写数据等，作为监控值发送给比对模块，第二监控器可监控第二信息交互总线的行为，从中提取出写访问指令、写访问地址以及待写数据等，作为监控值发送给比对模块，比对模块可将获取到的监控值与对应的期望值进行比对，根据比对结果确定验证是否通过。

在实际应用中，某些寄存器设置可能会引起一些总线行为状态的改变，相应地，可在设置后发起寄存器读访问功能验证和/或写访问功能验证。

3)存储器读访问功能验证

本公开的一个实施例中，当需要进行存储器读访问功能验证时，对应的验证信息可包括读访问指令、读访问地址以及读访问长度等，相应地，监控值可包括读访问指令、读访问地址以及读取到的数据等，读取到的数据为HyperRAM根据获取到的读访问指令以及读访问地址读取到的数据，期望值可包括验证信息中的读访问指令和读访问地址以及期望读取到的数据等。

本公开的一个实施例中，可将验证信息通过与控制器之间的第一信息交互总线、控制器以及控制器与HyperRAM之间的第二信息交互总线发送给HyperRAM，并可获取控制器通过第一信息交互总线返回的所述读访问长度的数据，所述数据为HyperRAM通过第二信息交互总线返回给控制器的，并可监控第一信息交互总线的行为，从中提取出所需的监控值，以及监控第二信息交互总线的行为，从中提取出所需的监控值。

基于图2所示验证平台，图5为本公开所述存储器读访问功能验证流程示意图。如图5所示，可启动存储器读访问测试用例，将读访问指令、读访问地址(即存储器读地址)和读访问长度等验证信息发送给第一代理，第一代理可按照第一信息交互总线协议标准，驱动第一信息交互总线将读访问指令、读访问地址和读访问长度等发送给控制器，控制器可将读访问地址(物理地址)映射为HyperRAM的存储器地址，并可按照第二信息交互总线协议标准，驱动第二信息交互总线将读访问指令和映射后的读访问地址等发送给HyperRAM，HyperRAM可根据获取到的读访问指令和读访问地址读取对应的数据，并可将读取到的数据通过第二信息交互总线返回给控制器，控制器可根据读访问长度控制所接收的数据，将相应长度的数据通过第一信息交互总线返回给第一代理，另外，第一监控器可监控第一信息交互总线的行为，从中提取出读访问指令、读访问地址以及读取到的数据等，作为监控值发送给比对模块，第二监控器可监控第二信息交互总线的行为，从中提取出读访问指令、读访问地址以及读取到的数据等，作为监控值发送给比对模块，比对模块可将获取到的监控值与对应的期望值进行比对，根据比对结果确定验证是否通过。

其中，期望值中的期望读取到的数据可从存储器模型中获取。存储器模型的初始值为上电初始值，每次针对HyperRAM的写访问都会在存储器模型中进行记录，即根据写访问地址找到存储器模型中的对应位置，并将数据写入，也就是说，每次的写访问既会将数据发送给HyperRAM，也会写数据到存储器模型中，这样，每次进行读访问操作时，可根据读访问地址从存储器模型中获取对应的数据，即期望读取到的数据。

4)存储器写访问功能验证

本公开的一个实施例中，当进行存储器写访问功能验证时，对应的验证信息可包括写访问指令、写访问地址以及待写数据等，相应地，监控值可包括写访问指令、写访问地址以及待写数据等，期望值可包括验证信息中的写访问指令、写访问地址以及待写数据等。

本公开的一个实施例中，可将验证信息通过与控制器之间的第一信息交互总线、控制器以及控制器与HyperRAM之间的第二信息交互总线发送给HyperRAM，用于HyperRAM根据获取到的写访问指令以及写访问地址完成待写数据的写入，并可监控第一信息交互总线的行为，从中提取出所需的监控值，以及监控第二信息交互总线的行为，从中提取出所需的监控值。

基于图2所示验证平台，图6为本公开所述存储器写访问功能验证流程示意图。如图6所示，可启动存储器写访问测试用例，将写访问指令、写访问地址(即存储器写地址)和待写数据等验证信息发送给第一代理，第一代理可按照第一信息交互总线协议标准，驱动第一信息交互总线将写访问指令、写访问地址和待写数据等发送给控制器，控制器可将写访问地址(物理地址)映射为HyperRAM的存储器地址，并可按照第二信息交互总线协议标准，驱动第二信息交互总线将写访问指令、映射后的写访问地址以及待写数据等发送给HyperRAM，HyperRAM可根据获取到的写访问指令和写访问地址等完成待写数据的写入，若第二信息交互总线协议标准支持返回响应，还可在写入完成后向控制器返回响应，若不支持可不返回响应，相应地，控制器若接收到了响应，且第一信息交互总线协议标准支持返回响应，则可进一步通过第一信息交互总线向第一代理返回响应，若不支持可不返回响应，另外，第一监控器可监控第一信息交互总线的行为，从中提取出写访问指令、写访问地址以及待写数据等，作为监控值发送给比对模块，第二监控器可监控第二信息交互总线的行为，从中提取出写访问指令、写访问地址以及待写数据等，作为监控值发送给比对模块，比对模块可将获取到的监控值与对应的期望值进行比对，根据比对结果确定验证是否通过。

需要说明的是，上述1)～4)所述的验证中，由于控制器对获取到的物理地址进行了映射，那么相应地，在进行比对时，需要将读访问地址和写访问地址等转换为物理地址。

通过上述介绍可以看出，本公开所述方案可实现对于HyperRAM及其控制器的有效验证，支持对于HyperRAM的寄存器和存储器的读写访问验证等，从而确保了HyperRAM的性能，而且，本公开所述方案可适用于各种型号的HyperRAM，并可支持各种总线协议等，具有普遍适用性。

本公开的一个实施例中，对于上述1)～4)所述的验证，还可从第二信息交互总线的行为中提取出延时信息，并可将所述延时信息与对应的期望值进行比对，结合延时信息的比对结果确定验证是否通过。

以寄存器读访问功能验证为例，第二监控器可监控第二信息交互总线的行为，从中提取出读访问指令、读访问地址、读取到的数据以及延时信息等，作为监控值发送给比对模块，相应地，若延时信息与对应的期望值不一致，也可认为验证不通过。

本公开的一个实施例中，所述延时信息可至少包括以下之一：全局传输延时，指令和地址传输延时，数据传输延时。

其中，全局传输延时是指一次完整的传输(如包括指令、地址和数据等)的传输延时，通过全局传输延时可验证延时模式是否正确，通过指令和地址传输延时可验证指令和地址是否有少传漏传等现象，通过数据传输延时可验证数据是否有少传漏传等现象。

通过上述处理，可实现对于各种延时情况的有效验证，从而进一步丰富了本公开所述方案的验证功能等。

需要说明的是，对于前述的方法实施例，为了简单描述，将其表述为一系列的动作组合，但是本领域技术人员应该知悉，本公开并不受所描述的动作顺序的限制，因为依据本公开，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本公开所必须的。

以上是关于方法实施例的介绍，以下通过装置实施例，对本公开所述方案进行进一步说明。

图7为本公开所述存储器验证装置实施例700的组成结构示意图。如图7所示，包括：确定模块701以及验证模块702。

确定模块701，用于针对待验证的第一存储器，确定当前所需执行的验证类型。

验证模块702，用于通过第一存储器对应的控制器将所述验证类型对应的验证信息发送给第一存储器进行处理，并获取对应的监控值，根据监控值确定验证是否通过。

通过上述装置实施例所述方案，可实现对于第一存储器如HyperRAM的有效验证。

本公开的一个实施例中，验证模块702在根据监控值确定验证是否通过时，可将监控值与对应的期望值进行比对，根据比对结果确定验证是否通过。

以下以第一存储器为HyperRAM为例进行说明。

在对HyperRAM进行验证时，可对HyperRAM进行多次各种验证类型的验证，其中，在每次验证时，可首先确定出当前所需执行的验证类型。如何确定出当前所需执行的验证类型不作限制。

比如，可首先对HyperRAM的寄存器进行验证，然后对HyperRAM的存储器进行验证。其中，对寄存器进行的验证可包括寄存器读访问功能验证和寄存器写访问功能验证，对存储器进行的验证可包括存储器读访问功能验证和存储器写访问功能验证。

另外，本公开的一个实施例中，验证模块702还可在HyperRAM上电时，对HyperRAM的寄存器的默认初始值进行验证，即验证是否与期望值一致，比如，若一致，则可确定验证通过，否则，不通过。

本公开的一个实施例中，当进行寄存器读访问功能验证时，对应的验证信息可包括读访问指令以及读访问地址等，相应地，监控值可包括读访问指令、读访问地址以及读取到的数据等，读取到的数据为HyperRAM根据获取到的读访问指令以及读访问地址读取到的数据，期望值可包括：验证信息中的读访问指令和读访问地址以及期望读取到的数据等。

本公开的一个实施例中，验证模块702可将验证信息通过与控制器之间的第一信息交互总线、控制器以及控制器与HyperRAM之间的第二信息交互总线发送给HyperRAM，并可获取HyperRAM通过第二信息交互总线、控制器以及第一信息交互总线返回的读取到的数据，另外，可监控第一信息交互总线的行为，从中提取出所需的监控值，以及监控第二信息交互总线的行为，从中提取出所需的监控值。

期望值中可包括验证信息中的读访问指令和读访问地址以及期望读取到的数据。本公开的一个实施例中，期望读取到的数据可根据寄存器的属性确定。寄存器的属性可包括只读和读写等。

本公开的一个实施例中，若寄存器的属性为只读，则期望读取到的数据可为默认初始值，若寄存器的属性为读写，则期望读取到的数据可为寄存器中最近一次写入的数据。若寄存器的属性为只读，那么进行寄存器写访问操作后数据不会被改变，因此期望值为默认初始值，若寄存器的属性为读写，期望值则为最新写入值，即最近一次写入的数据。

本公开的一个实施例中，当进行寄存器写访问功能验证时，对应的验证信息可包括写访问指令、写访问地址以及待写数据等，相应地，监控值可包括写访问指令、写访问地址以及待写数据等，期望值可包括验证信息中的写访问指令、写访问地址以及待写数据等。

本公开的一个实施例中，验证模块702可将验证信息通过与控制器之间的第一信息交互总线、控制器以及控制器与HyperRAM之间的第二信息交互总线发送给HyperRAM，用于HyperRAM根据获取到的写访问指令以及写访问地址完成待写数据的写入，并可监控第一信息交互总线的行为，从中提取出所需的监控值，以及监控第二信息交互总线的行为，从中提取出所需的监控值。

本公开的一个实施例中，当需要进行存储器读访问功能验证时，对应的验证信息可包括读访问指令、读访问地址以及读访问长度等，相应地，监控值可包括读访问指令、读访问地址以及读取到的数据等，读取到的数据为HyperRAM根据获取到的读访问指令以及读访问地址读取到的数据，期望值可包括验证信息中的读访问指令和读访问地址以及期望读取到的数据等。

本公开的一个实施例中，验证模块702可将验证信息通过与控制器之间的第一信息交互总线、控制器以及控制器与HyperRAM之间的第二信息交互总线发送给HyperRAM，并可获取控制器通过第一信息交互总线返回的所述读访问长度的数据，所述数据为HyperRAM通过第二信息交互总线返回给控制器的，并可监控第一信息交互总线的行为，从中提取出所需的监控值，以及监控第二信息交互总线的行为，从中提取出所需的监控值。

本公开的一个实施例中，当进行存储器写访问功能验证时，对应的验证信息可包括写访问指令、写访问地址以及待写数据等，相应地，监控值可包括写访问指令、写访问地址以及待写数据等，期望值可包括验证信息中的写访问指令、写访问地址以及待写数据等。

本公开的一个实施例中，验证模块702可将验证信息通过与控制器之间的第一信息交互总线、控制器以及控制器与HyperRAM之间的第二信息交互总线发送给HyperRAM，用于HyperRAM根据获取到的写访问指令以及写访问地址完成待写数据的写入，并可监控第一信息交互总线的行为，从中提取出所需的监控值，以及监控第二信息交互总线的行为，从中提取出所需的监控值。

本公开的一个实施例中，针对上述各种验证，验证模块702还可从第二信息交互总线的行为中提取出延时信息，并可将所述延时信息与对应的期望值进行比对，结合延时信息的比对结果确定验证是否通过。

本公开的一个实施例中，所述延时信息可至少包括以下之一：全局传输延时，指令和地址传输延时，数据传输延时。

图7所示装置实施例的具体工作流程可参照前述方法实施例中的相关说明。另外，图7所示装置可对应于前述的验证平台。

总之，采用本公开装置实施例所述方案，可实现对于HyperRAM及其控制器的有效验证，支持对于HyperRAM的寄存器和存储器的读写访问验证等，从而确保了HyperRAM的性能，而且，可适用于各种型号的HyperRAM，并可支持各种总线协议等，具有普遍适用性。

本公开所述方案可应用于人工智能领域，特别涉及人工智能芯片和云计算等领域。人工智能是研究使计算机来模拟人的某些思维过程和智能行为(如学习、推理、思考、规划等)的学科，既有硬件层面的技术也有软件层面的技术，人工智能硬件技术一般包括如传感器、专用人工智能芯片、云计算、分布式存储、大数据处理等技术，人工智能软件技术主要包括计算机视觉技术、语音识别技术、自然语言处理技术以及机器学习/深度学习、大数据处理技术、知识图谱技术等几大方向。

另外，本公开的技术方案中，所涉及的用户个人信息的收集、存储、使用、加工、传输、提供和公开等处理，均符合相关法律法规的规定，且不违背公序良俗。

根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。

图8示出了可以用来实施本公开的实施例的电子设备800的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字助理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。

如图8所示，设备800包括计算单元801，其可以根据存储在只读存储器(ROM)802中的计算机程序或者从存储单元808加载到随机访问存储器(RAM)803中的计算机程序，来执行各种适当的动作和处理。在RAM 803中，还可存储设备800操作所需的各种程序和数据。计算单元801、ROM 802以及RAM 803通过总线804彼此相连。输入/输出(I/O)接口805也连接至总线804。

设备800中的多个部件连接至I/O接口805，包括：输入单元806，例如键盘、鼠标等；输出单元807，例如各种类型的显示器、扬声器等；存储单元808，例如磁盘、光盘等；以及通信单元809，例如网卡、调制解调器、无线通信收发机等。通信单元809允许设备800通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元801可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元801的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元801执行上文所描述的各个方法和处理，例如本公开所述的方法。例如，在一些实施例中，本公开所述的方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元808。在一些实施例中，计算机程序的部分或者全部可以经由ROM 802和/或通信单元809而被载入和/或安装到设备800上。当计算机程序加载到RAM 803并由计算单元801执行时，可以执行本公开所述的方法的一个或多个步骤。备选地，在其他实施例中，计算单元801可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行本公开所述的方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (14)

1.一种存储器验证方法，包括：

针对待验证的第一存储器，确定当前所需执行的验证类型，所述验证类型包括：所述第一存储器的寄存器读访问功能验证、所述第一存储器的寄存器写访问功能验证、所述第一存储器的存储器读访问功能验证以及所述第一存储器的存储器写访问功能验证；

通过所述第一存储器对应的控制器将所述验证类型对应的验证信息发送给所述第一存储器进行处理；

获取对应的监控值，将所述监控值与对应的期望值进行比对，根据比对结果确定验证是否通过；

其中，当所述验证类型为所述第一存储器的寄存器读访问功能验证时，所述验证信息包括：读访问指令以及读访问地址，所述监控值包括：读访问指令、读访问地址以及所述第一存储器根据获取到的读访问指令和读访问地址读取到的数据，所述期望值包括：所述验证信息中的读访问指令和读访问地址以及期望读取到的数据，若所述寄存器的属性为只读，则所述期望读取到的数据为默认初始值，若所述寄存器的属性为读写，则所述期望读取到的数据为所述寄存器中最近一次写入的数据；

所述通过所述第一存储器对应的控制器将所述验证类型对应的验证信息发送给所述第一存储器进行处理包括：将所述验证信息通过验证平台与所述控制器之间的第一信息交互总线、所述控制器以及所述控制器与所述第一存储器之间的第二信息交互总线发送给所述第一存储器；

所述获取对应的监控值包括：获取所述第一存储器通过所述第二信息交互总线、所述控制器以及所述第一信息交互总线返回的读取到的数据，并监控所述第一信息交互总线的行为，从中提取出所述监控值，以及监控所述第二信息交互总线的行为，从中提取出所述监控值；

还包括：从所述第二信息交互总线的行为中提取出延时信息，将所述延时信息与对应的期望值进行比对，结合所述延时信息的比对结果确定验证是否通过。

2.根据权利要求1所述的方法，还包括：

当所述第一存储器上电时，对所述第一存储器的寄存器的默认初始值进行验证。

3.根据权利要求1所述的方法，其中，

当验证类型为所述第一存储器的寄存器写访问功能验证时，所述验证信息包括：写访问指令、写访问地址以及待写数据，所述监控值包括：写访问指令、写访问地址以及待写数据，所述期望值包括：所述验证信息中的写访问指令、写访问地址以及待写数据；

所述通过所述第一存储器对应的控制器将所述验证类型对应的验证信息发送给所述第一存储器进行处理包括：将所述验证信息通过验证平台与所述控制器之间的第一信息交互总线、所述控制器以及所述控制器与所述第一存储器之间的第二信息交互总线发送给所述第一存储器，用于所述第一存储器根据获取到的写访问指令以及写访问地址完成待写数据的写入；

所述获取对应的监控值包括：监控所述第一信息交互总线的行为，从中提取出所述监控值，以及监控所述第二信息交互总线的行为，从中提取出所述监控值；

还包括：从所述第二信息交互总线的行为中提取出延时信息，将所述延时信息与对应的期望值进行比对，结合所述延时信息的比对结果确定验证是否通过。

4.根据权利要求1所述的方法，其中，

当所述验证类型为所述第一存储器的存储器读访问功能验证时，所述验证信息包括：读访问指令、读访问地址以及读访问长度，所述监控值包括：读访问指令、读访问地址以及读取到的数据，所述读取到的数据为所述第一存储器根据获取到的读访问指令以及读访问地址读取到的数据，所述期望值包括：所述验证信息中的读访问指令和读访问地址以及期望读取到的数据；

所述通过所述第一存储器对应的控制器将所述验证类型对应的验证信息发送给所述第一存储器进行处理包括：将所述验证信息通过验证平台与所述控制器之间的第一信息交互总线、所述控制器以及所述控制器与所述第一存储器之间的第二信息交互总线发送给所述第一存储器；

所述获取对应的监控值包括：获取所述控制器通过所述第一信息交互总线返回的所述读访问长度的数据，所述数据为所述第一存储器通过所述第二信息交互总线返回给所述控制器的，并监控所述第一信息交互总线的行为，从中提取出所述监控值，以及监控所述第二信息交互总线的行为，从中提取出所述监控值；

还包括：从所述第二信息交互总线的行为中提取出延时信息，将所述延时信息与对应的期望值进行比对，结合所述延时信息的比对结果确定验证是否通过。

5.根据权利要求1所述的方法，其中，

当所述验证类型为所述第一存储器的存储器写访问功能验证时，所述验证信息包括：写访问指令、写访问地址以及待写数据，所述监控值包括：写访问指令、写访问地址以及待写数据，所述期望值包括：所述验证信息中的写访问指令、写访问地址以及待写数据；

所述通过所述第一存储器对应的控制器将所述验证类型对应的验证信息发送给所述第一存储器进行处理包括：将所述验证信息通过验证平台与所述控制器之间的第一信息交互总线、所述控制器以及所述控制器与所述第一存储器之间的第二信息交互总线发送给所述第一存储器，用于所述第一存储器根据获取到的写访问指令以及写访问地址完成待写数据的写入；

所述获取对应的监控值包括：监控所述第一信息交互总线的行为，从中提取出所述监控值，以及监控所述第二信息交互总线的行为，从中提取出所述监控值；

还包括：从所述第二信息交互总线的行为中提取出延时信息，将所述延时信息与对应的期望值进行比对，结合所述延时信息的比对结果确定验证是否通过。

6.根据权利要求1~5中任一项所述的方法，其中，所述延时信息至少包括以下之一：全局传输延时，指令和地址传输延时，数据传输延时。

7.一种存储器验证装置，包括：确定模块以及验证模块；

所述确定模块，用于针对待验证的第一存储器，确定当前所需执行的验证类型，所述验证类型包括：所述第一存储器的寄存器读访问功能验证、所述第一存储器的寄存器写访问功能验证、所述第一存储器的存储器读访问功能验证以及所述第一存储器的存储器写访问功能验证；

所述验证模块，用于通过所述第一存储器对应的控制器将所述验证类型对应的验证信息发送给所述第一存储器进行处理，并获取对应的监控值，将所述监控值与对应的期望值进行比对，根据比对结果确定验证是否通过；

其中，当所述验证类型为所述第一存储器的寄存器读访问功能验证时，所述验证信息包括：读访问指令以及读访问地址，所述监控值包括：读访问指令、读访问地址以及所述第一存储器根据获取到的读访问指令和读访问地址读取到的数据，所述期望值包括：所述验证信息中的读访问指令和读访问地址以及期望读取到的数据，若所述寄存器的属性为只读，则所述期望读取到的数据为默认初始值，若所述寄存器的属性为读写，则所述期望读取到的数据为所述寄存器中最近一次写入的数据；

所述验证模块将所述验证信息通过验证平台与所述控制器之间的第一信息交互总线、所述控制器以及所述控制器与所述第一存储器之间的第二信息交互总线发送给所述第一存储器，获取所述第一存储器通过所述第二信息交互总线、所述控制器以及所述第一信息交互总线返回的读取到的数据，并监控所述第一信息交互总线的行为，从中提取出所述监控值，以及监控所述第二信息交互总线的行为，从中提取出所述监控值；

所述验证模块进一步用于，从所述第二信息交互总线的行为中提取出延时信息，将所述延时信息与对应的期望值进行比对，结合所述延时信息的比对结果确定验证是否通过。

8.根据权利要求7所述的装置，其中，

所述验证模块进一步用于，当所述第一存储器上电时，对所述第一存储器的寄存器的默认初始值进行验证。

9.根据权利要求7所述的装置，其中，

当所述验证类型为所述第一存储器的寄存器写访问功能验证时，所述验证信息包括：写访问指令、写访问地址以及待写数据，所述监控值包括：写访问指令、写访问地址以及待写数据，所述期望值包括：所述验证信息中的写访问指令、写访问地址以及待写数据；

所述验证模块将所述验证信息通过验证平台与所述控制器之间的第一信息交互总线、所述控制器以及所述控制器与所述第一存储器之间的第二信息交互总线发送给所述第一存储器，用于所述第一存储器根据获取到的写访问指令以及写访问地址完成待写数据的写入，并监控所述第一信息交互总线的行为，从中提取出所述监控值，以及监控所述第二信息交互总线的行为，从中提取出所述监控值；

所述验证模块进一步用于，从所述第二信息交互总线的行为中提取出延时信息，将所述延时信息与对应的期望值进行比对，结合所述延时信息的比对结果确定验证是否通过。

10.根据权利要求7述的装置，其中，

当所述验证类型为所述第一存储器的存储器读访问功能验证时，所述验证信息包括：读访问指令、读访问地址以及读访问长度，所述监控值包括：读访问指令、读访问地址以及读取到的数据，所述读取到的数据为所述第一存储器根据获取到的读访问指令以及读访问地址读取到的数据，所述期望值包括：所述验证信息中的读访问指令和读访问地址以及期望读取到的数据；

所述验证模块将所述验证信息通过验证平台与所述控制器之间的第一信息交互总线、所述控制器以及所述控制器与所述第一存储器之间的第二信息交互总线发送给所述第一存储器，获取所述控制器通过所述第一信息交互总线返回的所述读访问长度的数据，所述数据为所述第一存储器通过所述第二信息交互总线返回给所述控制器的，并监控所述第一信息交互总线的行为，从中提取出所述监控值，以及监控所述第二信息交互总线的行为，从中提取出所述监控值；

所述验证模块进一步用于，从所述第二信息交互总线的行为中提取出延时信息，将所述延时信息与对应的期望值进行比对，结合所述延时信息的比对结果确定验证是否通过。

11.根据权利要求7所述的装置，其中，

当所述验证类型为所述第一存储器的存储器写访问功能验证时，所述验证信息包括：写访问指令、写访问地址以及待写数据，所述监控值包括：写访问指令、写访问地址以及待写数据，所述期望值包括：所述验证信息中的写访问指令、写访问地址以及待写数据；

所述验证模块将所述验证信息通过验证平台与所述控制器之间的第一信息交互总线、所述控制器以及所述控制器与所述第一存储器之间的第二信息交互总线发送给所述第一存储器，用于所述第一存储器根据获取到的写访问指令以及写访问地址完成待写数据的写入，并监控所述第一信息交互总线的行为，从中提取出所述监控值，以及监控所述第二信息交互总线的行为，从中提取出所述监控值；

所述验证模块进一步用于，从所述第二信息交互总线的行为中提取出延时信息，将所述延时信息与对应的期望值进行比对，结合所述延时信息的比对结果确定验证是否通过。

12.根据权利要求7~11中任一项所述的装置，其中，所述延时信息至少包括以下之一：全局传输延时，指令和地址传输延时，数据传输延时。

13.一种电子设备，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-6中任一项所述的方法。

14.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使计算机执行权利要求1-6中任一项所述的方法。

Images