CN115080120A

CN115080120A - 寄存器的验证方法、装置、设备和介质

Info

Publication number: CN115080120A
Application number: CN202210774660.XA
Authority: CN
Inventors: 付胜伟
Original assignee: Beijing Baidu Netcom Science and Technology Co Ltd
Current assignee: Beijing Baidu Netcom Science and Technology Co Ltd
Priority date: 2022-07-01
Filing date: 2022-07-01
Publication date: 2022-09-20

Abstract

本公开提供了一种寄存器的验证方法、装置、设备、介质和程序产品，涉及计算机技术领域，尤其涉及语音技术和芯片技术。具体实现方案为：获取寄存器模型集合中寄存器模型的信息，并将所述寄存器模型的信息作为元素保存到寄存器模型队列中；对所述寄存器模型队列中各元素的排列顺序进行打乱处理，得到乱序模型队列；基于所述乱序模型队列中各寄存器模型的排列顺序，对待测设计中与所述各寄存器模型对应的待测寄存器进行验证。本公开可以更加全面地对寄存器进行验证。

Description

寄存器的验证方法、装置、设备和介质

技术领域

本公开涉及计算机技术领域，尤其涉及语音技术和芯片技术，具体涉及一种寄存器的验证方法、装置、设备、介质和程序产品。

背景技术

在IC(Integrated Circuit，集成电路)设计的前端验证过程中，需要对寄存器的读写进行验证，通过反复向寄存器中写入数据并读取相应状态，并根据寄存器的读写值判断当前设计的行为是否正确。

现有技术中，通常会使用UVM(Universal Verification Methodology，通用验证方法学)验证平台来对待测设计进行验证。然而，一个待测设计中包含不只一个寄存器，但现有的验证方法无法满足对多个寄存器的验证需求。

发明内容

本公开提供了一种寄存器的验证方法、装置、设备、介质和程序产品。

根据本公开的一方面，提供了一种寄存器的验证方法，包括：

获取寄存器模型集合中寄存器模型的信息，并将所述寄存器模型的信息作为元素保存到寄存器模型队列中；

对所述寄存器模型队列中各元素的排列顺序进行打乱处理，得到乱序模型队列；

基于所述乱序模型队列中各寄存器模型的排列顺序，对待测设计中与所述各寄存器模型对应的待测寄存器进行验证。

根据本公开的另一方面，提供了一种寄存器的验证装置，包括：

寄存器模型信息获取模块，用于获取寄存器模型集合中寄存器模型的信息，并将所述寄存器模型的信息作为元素保存到寄存器模型队列中；

乱序处理模块，用于对所述寄存器模型队列中各元素的排列顺序进行打乱处理，得到乱序模型队列；

寄存器验证模块，用于基于所述乱序模型队列中各寄存器模型的排列顺序，对待测设计中与所述各寄存器模型对应的待测寄存器进行验证。

根据本公开的另一方面，提供了一种电子设备，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本公开任意实施例所述的寄存器的验证方法。

根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使计算机执行本公开任意实施例所述的寄存器的验证方法。

根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现本公开任意实施例所述的寄存器的验证方法。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

附图用于更好地理解本方案，不构成对本公开的限定。其中：

图1是根据本公开实施例的一种寄存器的验证方法的示意图；

图2是根据本公开实施例的另一种寄存器的验证方法的示意图；

图3是根据本公开实施例的另一种寄存器的验证方法的示意图；

图4是根据本公开实施例的一种寄存器的验证装置的结构示意图；

图5是用来实现本公开实施例的寄存器的验证方法的电子设备的框图。

具体实施方式

以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

图1是根据本公开实施例的寄存器的验证方法的流程示意图，本实施例可适用于对待测设计中的多个寄存器进行验证的情况，涉及计算机技术领域，尤其涉及语音技术和芯片技术。该方法可由一种寄存器的验证装置来执行，该装置采用软件和/或硬件的方式实现，优选是配置于电子设备中，例如计算机设备或服务器等。如图1所示，该方法具体包括如下：

S101、获取寄存器模型集合中寄存器模型的信息，并将寄存器模型的信息作为元素保存到寄存器模型队列中。

S102、对寄存器模型队列中各元素的排列顺序进行打乱处理，得到乱序模型队列。

S103、基于乱序模型队列中各寄存器模型的排列顺序，对待测设计中与各寄存器模型对应的待测寄存器进行验证。

具体的，UVM验证平台中提供有寄存器模型register model，可以利用UVM搭建与待测设计中的寄存器相对应的寄存器模型，从而完成验证。这些寄存器模型在UVM中构成寄存器模型集合。

通常，UVM验证平台根据寄存器模型随机生成期望值，并将该期望值通过总线写入待测设计的寄存器，然后读取UVM验证环境中寄存器模型的镜像值，通过对期望值与镜像值的比对，来达到对寄存器以及待测设计的功能进行验证的目的。但是待测设计中不仅一个寄存器，而且寄存器的写入顺序也会影响寄存器的读写功能验证，然而目前UVM平台现有的技术只能对单个期望值进行随机，且所有寄存器的的顺序按照之前的编译顺序写入，即写入顺序固定，无法实现对寄存器写入顺序也进行随机，这就会造成验证不充分、不全面的问题。

本公开实施例中，先将涉及到的寄存器模型的信息作为元素保存到寄存器模型队列中。接着，对寄存器模型队列中各元素的排列顺序进行打乱处理，而由于这种打乱处理是随机进行，因此可以得到任一种随机顺序的乱序模型队列。然后，基于乱序模型队列中各寄存器模型的排列顺序，对待测设计中与各寄存器模型对应的待测寄存器进行验证。其中，由于寄存器模型队列中的各寄存器模型的顺序已经被打乱，因此，利用UVM提供的函数依次获取乱序模型队列中各个寄存器模型的期望值，并将其写入待测设计与之对应的待测寄存器，最后再获取各个寄存器模型的镜像值，通过比较期望值与镜像值即可确定验证结果，从而实现对各寄存器写入顺序的随机。

此外，根据不同的验证需求，也可以对寄存器模型队列执行多次乱序处理，并分别针对每一次获得的乱序模型队列中各寄存器模型的排列顺序，对待测设计中的待测寄存器进行验证，从而进一步提升验证效果。

本公开实施例的技术方案，通过建立寄存器模型队列，并打乱寄存器模型队列中各元素的排列顺序，基于打乱后的排列顺序对待测设计中与各寄存器模型对应的待测寄存器进行验证，从而实现对各寄存器写入顺序的随机，可以更加全面的对寄存器以及待测设计的功能进行验证，提升验证效果和准确性。

图2是根据本公开实施例的另一种寄存器的验证方法的流程示意图，本实施例在上述实施例的基础上进一步进行优化。如图2所示，该方法具体包括如下：

S201、获取寄存器模型集合中寄存器模型的信息，并将寄存器模型的信息作为元素保存到寄存器模型队列中。

其中，寄存器模型的信息例如包括寄存器模型的唯一标识、偏移地址和位宽。

S202、响应于寄存器模型队列存在至少一个特定寄存器模型，将至少一个特定寄存器模型的信息移除。

其中，特定寄存器模型是指不需要对其写入顺序进行随机处理的寄存器。而如果寄存器模型队列存在至少一个特定寄存器模型，那么通过将至少一个特定寄存器模型的信息从寄存器模型队列移除，可以确保寄存器验证结果的准确性。

S203、对寄存器模型队列中各元素的排列顺序进行打乱处理，得到乱序模型队列。

S204、基于寄存器模型的信息，随机生成乱序模型队列中各寄存器模型的期望值。

其中，可以利用UVM中提供的特定函数随机生成每个寄存器模型的期望值。

S205、基于乱序模型队列中各寄存器模型的排列顺序，分别将期望值写入待测设计中与各寄存器模型对应的待测寄存器。

S206、分别获取乱序模型队列中各寄存器模型的镜像值，并根据镜像值与对应的期望值的比较结果确定待测设计中待测寄存器的验证结果。

例如，若同一个寄存器模型的期望值与镜像值比较的结果不符合预期，则表明该寄存器模型对应的待测设计中的寄存器功能存在问题。

本公开实施例的技术方案，一方面，通过建立寄存器模型队列，并对寄存器模型队列中各元素的排列顺序进行打乱处理，然后再利用UVM提供的函数随机生成队列中各个寄存器的期望值，从而同时可以实现对各寄存器写入顺序以及写入数据的随机，达到了更加完备的验证效果。另一方面，通过将不需要进行随机验证的至少一个特定寄存器模型的信息从寄存器模型队列中移除，可以进一步确保寄存器的验证效果，提升验证准确性。

图3是根据本公开实施例的另一种寄存器的验证方法的流程示意图，本实施例在上述实施例的基础上进一步进行优化，其中，待测设计可以是语音芯片。如图3所示，该方法具体包括如下：

S301、获取寄存器模型集合中寄存器模型的信息，并将寄存器模型的信息作为元素保存到寄存器模型队列中。

其中，寄存器模型的信息至少包括寄存器模型的唯一标识、偏移地址和位宽。

S302、获取至少一个待移除的特定寄存器模型的偏移地址，并将偏移地址写入偏移地址队列。

其中，可以根据验证需求来确定哪些寄存器当前不参加随机验证，并将特定寄存器模型的偏移地址写入偏移地址队列。本公开实施例对特定寄存器模型不做任何限定。

S303、将寄存器模型队列中的任意元素作为当前元素。

S304、获取当前元素对应的当前寄存器模型的偏移地址。

S305、将当前寄存器模型的偏移地址与偏移地址队列中的各偏移地址进行比对，判断偏移地址队列中是否存在与当前寄存器模型相同的偏移地址，如果存在，则执行S306。

S306、将该当前寄存器模型的信息从寄存器模型队列中移除。

S307、判断寄存器模型队列中是否存在未处理的元素，如果有，则执行S308后，返回执行S304，反之则直接执行S309。

S308、将寄存器模型队列中的下一个元素作为新的当前元素。

也就是说，将寄存器模型队列中各个寄存器模型的偏移地址与偏移地址队列中的各偏移地址循环进行比对，如果发现有任意目标寄存器模型在偏移地址队列中存在相同的偏移地址，那么则将该目标寄存器模型的信息进行移除。

S309、对寄存器模型队列中各元素的排列顺序进行打乱处理，得到乱序模型队列。

S310、基于乱序模型队列中各寄存器模型的排列顺序，对待测设计中与各寄存器模型对应的待测寄存器进行验证。

本公开实施例的技术方案，在目前UVM工具不能满足验证需求的前提下，实现了随机顺序的寄存器写操作，从而达到了更加完备的验证效果。同时，去除某些特定寄存器的方法对于IC验证也尤为重要。此外，在本公开实施例中，UVM验证平台所提供的registermodel的各项原有函数、任务和各项功能都不会被破坏，仅仅只是实时检查寄存器模型的镜像值与期望值，并通过比较即可完成验证。

图4是根据本公开实施例的寄存器的验证装置的结构示意图，本实施例可适用于对待测设计中的多个寄存器进行验证的情况，涉及计算机技术领域，尤其涉及语音技术和芯片技术。该装置可实现本公开任意实施例所述的寄存器的验证方法。如图4所示，该装置400具体包括：

寄存器模型信息获取模块401，用于获取寄存器模型集合中寄存器模型的信息，并将所述寄存器模型的信息作为元素保存到寄存器模型队列中；

乱序处理模块402，用于对所述寄存器模型队列中各元素的排列顺序进行打乱处理，得到乱序模型队列；

寄存器验证模块403，用于基于所述乱序模型队列中各寄存器模型的排列顺序，对待测设计中与所述各寄存器模型对应的待测寄存器进行验证。

可选的，寄存器验证模块403包括：

期望值生成单元，用于基于所述寄存器模型的信息，随机生成所述乱序模型队列中各寄存器模型的期望值；

期望值写入单元，用于基于所述乱序模型队列中各寄存器模型的排列顺序，分别将所述期望值写入所述待测设计中与所述各寄存器模型对应的待测寄存器；

验证单元，用于分别获取所述乱序模型队列中各寄存器模型的镜像值，并根据所述镜像值与对应的期望值的比较结果确定所述待测设计中待测寄存器的验证结果。

可选的，所述装置还包括：

移除模块，用于在乱序处理模块402对所述寄存器模型队列中各元素的排列顺序进行打乱处理之前，响应于所述寄存器模型队列存在至少一个特定寄存器模型，将所述至少一个特定寄存器模型的信息移除。

可选的，所述寄存器模型的信息至少包括寄存器模型的唯一标识、偏移地址和位宽。

可选的，所述移除模块具体用于：

获取至少一个待移除的特定寄存器模型的偏移地址，并将所述偏移地址写入偏移地址队列；

将所述寄存器模型队列中的任意元素作为当前元素，并重复执行如下操作：

获取所述当前元素对应的当前寄存器模型的偏移地址；

将所述当前寄存器模型的偏移地址与所述偏移地址队列中的各偏移地址进行比对；

如果存在与所述当前寄存器模型相同的偏移地址，则将所述当前寄存器模型作为所述特定寄存器，并将其信息从所述寄存器模型队列中移除；

将所述寄存器模型队列中的下一个元素作为新的当前元素。

可选的，所述待测设计为语音芯片。

上述产品可执行本公开任意实施例所提供的方法，具备执行方法相应的功能模块和有益效果。

本公开的技术方案中，所涉及的用户个人信息的收集、存储、使用、加工、传输、提供和公开等，均符合相关法律法规的规定，且不违背公序良俗。

根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。

图5示出了可以用来实施本公开的实施例的示例电子设备500的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。

如图5所示，设备500包括计算单元501，其可以根据存储在只读存储器(ROM)502中的计算机程序或者从存储单元508加载到随机访问存储器(RAM)503中的计算机程序，来执行各种适当的动作和处理。在RAM 503中，还可存储设备500操作所需的各种程序和数据。计算单元501、ROM 502以及RAM 503通过总线504彼此相连。输入/输出(I/O)接口505也连接至总线504。

设备500中的多个部件连接至I/O接口505，包括：输入单元506，例如键盘、鼠标等；输出单元507，例如各种类型的显示器、扬声器等；存储单元508，例如磁盘、光盘等；以及通信单元509，例如网卡、调制解调器、无线通信收发机等。通信单元509允许设备500通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元501可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元501的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元501执行上文所描述的各个方法和处理，例如寄存器的验证方法。例如，在一些实施例中，寄存器的验证方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元508。在一些实施例中，计算机程序的部分或者全部可以经由ROM 502和/或通信单元509而被载入和/或安装到设备500上。当计算机程序加载到RAM 503并由计算单元501执行时，可以执行上文描述的寄存器的验证方法的一个或多个步骤。备选地，在其他实施例中，计算单元501可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行寄存器的验证方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、复杂可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)区块链网络和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。服务器也可以为分布式系统的服务器，或者是结合了区块链的服务器。

人工智能是研究使计算机来模拟人的某些思维过程和智能行为(如学习、推理、思考、规划等)的学科，既有硬件层面的技术也有软件层面的技术。人工智能硬件技术一般包括如传感器、专用人工智能芯片、云计算、分布式存储、大数据处理等技术；人工智能软件技术主要包括计算机视觉技术、语音识别技术、自然语言处理技术及机器学习/深度学习技术、大数据处理技术、知识图谱技术等几大方向。

云计算(cloud computing)，指的是通过网络接入弹性可扩展的共享物理或虚拟资源池，资源可以包括服务器、操作系统、网络、软件、应用和存储设备等，并可以按需、自服务的方式对资源进行部署和管理的技术体系。通过云计算技术，可以为人工智能、区块链等技术应用、模型训练提供高效强大的数据处理能力。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开提供的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims

1.一种寄存器的验证方法，包括：

2.根据权利要求1所述的方法，其中，所述基于所述乱序模型队列中各寄存器模型的排列顺序，对待测设计中与所述各寄存器模型对应的待测寄存器进行验证，包括：

基于所述寄存器模型的信息，随机生成所述乱序模型队列中各寄存器模型的期望值；

基于所述乱序模型队列中各寄存器模型的排列顺序，分别将所述期望值写入所述待测设计中与所述各寄存器模型对应的待测寄存器；

分别获取所述乱序模型队列中各寄存器模型的镜像值，并根据所述镜像值与对应的期望值的比较结果确定所述待测设计中待测寄存器的验证结果。

3.根据权利要求1所述的方法，其中，在所述对所述寄存器模型队列中各元素的排列顺序进行打乱处理之前，所述方法还包括：

响应于所述寄存器模型队列存在至少一个特定寄存器模型，将所述至少一个特定寄存器模型的信息移除。

4.根据权利要求3所述的方法，其中，所述寄存器模型的信息至少包括寄存器模型的唯一标识、偏移地址和位宽。

5.根据权利要求4所述的方法，其中，所述响应于所述寄存器模型队列存在至少一个特定寄存器模型，将所述至少一个特定寄存器模型的信息移除，包括：

获取所述当前元素对应的当前寄存器模型的偏移地址；

将所述寄存器模型队列中的下一个元素作为新的当前元素。

6.根据权利要求1所述的方法，其中，所述待测设计为语音芯片。

7.一种寄存器的验证装置，包括：

8.一种电子设备，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-6中任一项所述的方法。

9.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据权利要求1-6中任一项所述的寄存器的验证方法。

10.一种计算机程序产品，包括计算机程序/指令，所述计算机程序/指令在被处理器执行时实现根据权利要求1-6中任一项所述的寄存器的验证方法。