CN102929686A

CN102929686A - 一种片上多核处理器功能验证方法

Info

Publication number: CN102929686A
Application number: CN2012103720221A
Authority: CN
Inventors: 南杨明; 王轲; 黄凯; 葛海通
Original assignee: Hangzhou C Sky Microsystems Co Ltd
Current assignee: Hangzhou C Sky Microsystems Co Ltd
Priority date: 2012-09-28
Filing date: 2012-09-28
Publication date: 2013-02-13

Abstract

一种片上多核处理器功能验证方法，建立一个参考模型以及参考模型与待验证多核处理器的接口，所述参考模型接受设定格式的文件输入，并根据输入进行取指、译码和执行等操作，在此过程中输出相应值；参考模型会将自身的输出值和待验证多核处理器的输出值进行对比，以完成功能验证。本发明能有效解决串行仿真器（参考模型）模拟并行的片上多核处理器的调度问题。

Description

一种片上多核处理器功能验证方法

技术领域

本发明属于片上多核处理器的功能验证领域，尤其是一种片上多核处理器功能验证方法。

背景技术

随着处理器的发展，单核处理器已经遭遇到频率、性能和功耗等瓶颈。因此，处理器生产厂商已经将目光转移到“横向发展”的片上多核处理器上来。片上多核处理器可以再无需提高频率、无需大幅度提高功耗的前提下，提高处理器的性能。片上多核处理器的诞生给计算机体系结构、操作系统、软件设计都带来了极大的挑战。同时，如何验证片上多核处理器的功能正确性也已经成为片上多核处理器生产过程中的重中之重。

用软件（参考模型）来模拟片上多核处理器的行为，进行功能验证，是片上多核处理器验证的重要方法。

片上多核处理器验证的重点和难点在于高速缓存的一致性问题，所以在验证片上多核处理器时，应当将主要的工作量放在这个问题上面。

发明内容

为了克服已有片上多核处理器的功能验证技术的无法解决串行仿真器（参考模型）模拟并行的片上多核处理器的调度问题的不足，本发明提供一种有效解决串行仿真器（参考模型）模拟并行的片上多核处理器的调度问题的片上多核处理器功能验证方法。

本发明解决其技术问题所采用的技术方案是：

一种片上多核处理器功能验证方法，建立一个参考模型以及参考模型与待验证多核处理器的接口，所述参考模型接受设定格式的文件输入，并根据输入进行取指、译码和执行等操作，在此过程中输出相应值；参考模型会将自身的输出值和待验证多核处理器的输出值进行对比，以完成功能验证。

进一步，所述验证方法的流程如下：

第一步，生成或者编写一些针对片上多核处理器的程序文件，这些程序文件作为系统激励被片上多核处理器载入，每个处理器核同时开始进行仿真，在仿真的过程中，片上多核处理器会记录仿真中的运行状态并输出文件，其中的一些文件作为片上多核处理器参考模型的激励输入，另外的一些文件作为结果的对比的文件；

第二步，片上多核处理器仿真结束后，程序文件会被转化为片上多核处理器参考模型所需要的格式的程序文件，并且被参考模型读入；同时参考模型也会读入片上多核处理器仿真之后生成的文件；

第三步，参考模型按照指令序列文件和读写指令序列文件中的指令顺序开始仿真；其中，每条指令也分为取值，译码和执行等阶段；参考模型对多核处理器各个核的调度方法，就是根据指令序列文件和读写指令序列文件进行的；参考模型和片上多核处理器执行相同的指令流，并且在执行的过程中，参考模型会将自身产生的对比信息与片上多核处理器产生的信息进行对比，如若出错则及时停止仿真；

第四步，仿真正常停止之后，参考模型会将自己产生的寄存器状态文件和片上多核处理器产生的寄存器状态文件相比较；若比较通过，则本次仿真顺利结束。

所述第三步中，在指令执行阶段实现了切换中央处理器机制，按照指令序列文件中来自各个处理器核的指令的顺序，参考模型切换到相应指令所对应的处理器来执行这条指令。

更进一步，所述验证方法还包括软硬件协同仿真过程，具体如下：

首先，生成一段指令流，这段指令流作为片上多核处理器的激励，进行硬件仿真；硬件仿真完成过后，会输出一些文件，这些文件会在参考模型仿真之前被参考模型读入；这些文件有：包括含有中断信息的中断历史文件，含有在DMA传输过程中完成指令信息的DMA传输文件以及含有TLB条目信息的写TLB历史文件，内存初始化文件；

接着，片上多核处理器仿真完毕后，生成的指令流被翻译成参考模型支持的格式，作为参考模型的激励；同时，参考模型会读入片上多核处理器的输出文件作为激励，进行软硬件协同仿真；在参考模型仿真过程中，参考模型会用自己产生的信息，和读写指令序列文件中的片上多核处理器仿真过程中产生的高速缓存命中或缺失信息，原子操作成功或失败信息，高速缓存行状态信息，访问的其他中央处理器的编号信息，读数据信息和被替换出来的高速缓存行信息进行对比；如果发现错误，及时停止仿真；如果仿真正常结束，参考模型会将自己的寄存器状态文件与片上多核处理器产生的寄存器状态文件进行对比，以完成功能验证。

所述参考模型接受的设定格式的读写序列信息输入，所述读写序列信息包含中央处理器的编号信息，是否为对称多核处理器信息，指令类型信息，原子操作信息，地址信息，写数据信息和PC信息；

参考模型的输出信息包括高速缓存命中或缺失信息，原子操作成功或失败信息，高速缓存行状态信息，访问的其他中央处理器的编号信息，读数据信息和被替换出来的高速缓存行信息。

所述第二步中，读写指令的读写序列文件中，读写指令的顺序是由本条指令访问高速缓存或者主存储器的时间来决定的，一些较晚发射但较早访问高速缓存或者主存储器的读指令会排在其他的较早发射但是较晚访问高速缓存或主存储器的读写指令之前，基于片上多核处理器的程序中，排在较后面位置但先访问高速缓存或主存储器的指令在读写序列文件中排在靠前的位置，因而仿真模型会按照读写指令的读写序列文件的顺序，先执行较早访问高速缓存或者内存但实际处在片上多核处理器程序中靠后位置的指令。

当一条指令被乱序执行，则在指令执行过程中需要使用读写序列文件中的地址和数据；对于被乱序执行的读指令，由于通用寄存器的数值不是最新的，从读写序列文件中取得最新的寄存器数值，得到读指令的真实地址；对于被乱序执行的写指令，由于通用寄存器的数值不是最新的，从读写序列文件中取得最新的寄存器数值，以得到写指令的真实地址；这条乱序执行的指令执行完毕后，寄存器的相关信息会保存在乱序堆栈中，并不更新寄存器的数值，等到这条指令之前所有的指令都运行完毕之后更新寄存器的数值。

所述第一步中，作为片上多核处理器参考模型激励的文件有：中断历史文件、DMA传输文件、写TLB历史文件、内存初始化文件、指令序列文件和读写指令序列文件；作为片上多核处理器参考模型结果的对比文件有：寄存器状态文件和读写指令序列文件。

所述第四步中，采用了分段式的结果检查方法：片上多核处理器每执行设定定数量的指令之后，就将产生的文件和结果给参考模型，并使参考模型开始仿真并进行这些指令的结果比较。

本发明的技术构思为：利用单核处理器和多核处理器仿真模型的相同之处，复用单核处理器的仿真模型，使之适应多核处理器仿真模型的架构，使用这种方法来建立片上多核仿真模型可以节省大量的验证时间，从而可以将验证的重点转移到高速缓存一致性的问题上。此外，为了降低复杂度，本发明采用了软硬件结合仿真的机制，这种方法可以有效避开我们不需要详细验证之处而专注于高速缓存一致性问题。

由于功能级（指令级）的片上多核处理器仿真模型无法模拟片上多核处理器实际在并行运行的每条指令的关系，所以参考模型的指令执行顺序是由片上多核处理器指令访问高速缓存或者主存储器的顺序决定的。此外，本发明的片上多处理器仿真模型在实现的过程中加入了指令的乱序执行机制和中央处理器切换机制，以保证片上多核处理器及其仿真模型在功能（指令）上的一致。

为了提高验证效率，在仿真模型执行的过程中，仿真模型会将自身执行的结果与片上多核处理器的执行结果进行实时比对，而不是传统方法中的等待仿真结束之后再统一比较。

本发明的有益效果主要表现在：有效解决串行仿真器（参考模型）模拟并行的片上多核处理器的调度问题。

附图说明

图1为本发明的整体使用环境图。

图2为本发明的片上多核处理器参考模型的整体流程。

图3为本发明的乱序执行实现机制举例。

图4为本发明的高效率分段式结果检查方法示例。

图5为本发明的读写序列文件的条目。

具体实施方式

下面结合附图对本发明作进一步描述。

参照图1~图5，一种片上多核处理器功能验证方法，包括一个参考模型以及参考模型与待验证多核处理器的接口。参考模型用软件的方法模拟了多核处理器的功能，包括了取指、译码和执行等操作，并且重点维护了高速缓存的一致性。参考模型接受一定格式的文件输入，并根据输入进行取指、译码和执行等操作，在此过程中输出相应值；参考模型会将自身的输出值和待验证多核处理器的输出值进行对比，以完成功能验证。

具体验证流程如下：

第一步，生成或者编写一些针对片上多核处理器的程序文件（指令流）。这些程序文件作为系统激励被片上多核处理器载入，每个处理器核同时开始进行仿真。在仿真的过程中，片上多核处理器会记录仿真中的运行状态并输出这些文件，其中的一些文件作为片上多核处理器参考模型的激励输入，另外的一些文件作为结果的对比的文件。作为片上多核处理器参考模型激励的文件有：中断历史文件、DMA传输文件、写TLB历史文件、内存初始化文件、指令序列文件和读写指令序列文件。需要这些文件作为片上多核处理器参考模型的原因，在于有些事件（外部中断，DMA传输，对TLB的写操作以及内存初始化）是参考模型无法模拟的。而参考模型需要指令序列文件和读写序列文件作为激励的原因在于，片上多核处理器的每个处理器核中的指令是并行执行的，而参考模型中的指令必须是串行执行的。因而，我们需要根据每个处理器核中的指令访问高速缓存或主存储器的顺序，将这些指令串行化，以便这些指令可以被仿真模型执行。作为片上多核处理器参考模型结果的对比文件有：寄存器状态文件和读写指令序列文件。

第二步，片上多核处理器仿真结束后，程序文件会被转化为片上多核处理器参考模型所需要的格式的程序文件，并且被参考模型读入，这保证了参考模型完全了解片上多核处理器的各个处理器核所执行的指令的详细信息；同时参考模型也会读入片上多核处理器仿真之后生成的文件，这些文件提供了参考模型需要的，但是又无法模拟的事件。

第三步，参考模型按照指令序列文件和读写指令序列文件中的指令顺序开始仿真。其中，每条指令也分为取值，译码和执行等阶段，这与单核处理器的行为相同，因而这里复用了单核处理器参考模型中的响应功能。参考模型对多核处理器各个核的调度方法，就是根据指令序列文件和读写指令序列文件进行的。具体的说，就是按照指令序列文件和读写指令序列文件中每条指令对应的处理器编号，来调度相应的处理器来执行相应指令的。由于片上多核处理器的每条指令都存在流水线结构，也就是一条指令可能处于不同的流水线级，但是参考模型是以指令为最小单元的，也就是不存在流水线结构；这就可能导致程序中后发射的指令抢先访问高速缓存（或主存储器）。由于参考模型是按照读写序列文件中的顺序，也就是访问高速缓存（或主存储器）的顺序执行的，所以参考模型会先执行在程序中后发射的那条指令，也就是乱序执行现象。为了解决这个问题，我发明了乱序堆栈来解决这个问题。参考模型和片上多核处理器执行相同的指令流，并且在执行的过程中，参考模型会将自身产生的对比信息与片上多核处理器产生的信息进行对比，如若出错则及时停止仿真。

第四步，仿真正常停止之后，参考模型会将自己产生的寄存器状态文件和片上多核处理器产生的寄存器状态文件相比较；若比较通过，则本次仿真顺利结束。为了高效率地进行结果检查，我们采用了分段式的结果检查方法：片上多核处理器每执行一定数量的指令之后，就将产生的文件和结果给参考模型，这样可以在有错误的时候及时停止仿真，节省了大量的时间。

由单核处理器仿真模型到多核处理器仿真模型，需要增加的部分在于高速缓存一致性的监听设备和指令执行的仲裁设备，其他部分可以在仿真模型中继续使用。高速缓存一致性的监听设备采用了当下很流行的高速缓存监听一致性协议，通过这个设备维护了各个处理器之间高速缓存的一致性。指令的仲裁设备则会根据读写指令序列的顺序，给不同处理器以执行的权限，采用了一种片上多核处理器仿真模型串行化模拟片上多核处理器指令并行执行的方法。

由于参考模型的顺序执行性，为了用顺序的方法来验证并行的片上多核处理器，在指令执行阶段实现了切换中央处理器机制，当前指令为非读写指令时，在当前的中央处理器执行本条指令；而当前指令为读写指令时，则切换到相应的处理器中执行这条指令。这使得并行化的硬件仿真可以用串行化的软件仿真来模拟，以保证仿真结果真实地反映实际待验证多核处理器的行为。

一种软硬件协同仿真机制及其工作流程，首先生成（或编写）一段指令流，这段指令流作为片上多核处理器的激励，进行硬件仿真。硬件仿真完成过后，会输出一些文件，这些文件会在参考模型仿真之前被参考模型读入；这些文件有：包括含有中断信息的中断历史文件，含有在DMA传输过程中完成指令信息的DMA传输文件以及含有TLB条目信息的写TLB历史文件，内存初始化文件。其中中断历史文件、DMA传输文件和写TLB历史文件是仿真模型无法模拟的，所以需要作为仿真模型的激励。内存初始化文件是为了使得仿真模型和片上多核处理器主存储器的初始状态相同。片上多核处理器仿真完毕后，生成（或编写）的指令流被翻译成参考模型支持的格式，作为参考模型的激励；同时，参考模型会读入片上多核处理器的输出文件作为激励，进行软硬件协同仿真。在参考模型仿真过程中，参考模型会用自己产生的信息，和读写指令序列文件中的片上多核处理器仿真过程中产生的高速缓存命中或缺失信息，原子操作成功或失败信息，高速缓存行状态信息，访问的其他中央处理器的编号信息，读数据信息和被替换出来的高速缓存行信息进行对比；如果发现错误，及时停止仿真。如果仿真正常结束，参考模型会将自己的寄存器状态文件与片上多核处理器产生的寄存器状态文件进行对比，以完成功能验证。

参考模型接受的一定格式的读写序列输入，包含中央处理器的编号信息，是否为对称多核处理器信息，指令类型信息，原子操作信息，地址信息，写数据信息和PC信息。这些信息就是参考模型的激励，这些激励的指令信息会影响高速缓存的一致性，是我们验证的重点。

参考模型的输出信息，包括高速缓存命中或缺失信息，原子操作成功或失败信息，高速缓存行状态信息，访问的其他中央处理器的编号信息，读数据信息和被替换出来的高速缓存行信息。这些输出信息用于和片上多核处理器输出的信息做对比，以完成功能验证。

读写指令的读写序列文件，读写指令的顺序是由本条指令访问高速缓存或者主存储器的时间来决定的。所以一些较早访问高速缓存或者内存的读指令会排在其他的较早完成的读写指令之前，也就是说编程者写入的基于片上多核处理器的程序中，排在较后面位置的指令可能会先访问高速缓存或者主存储器，这时在仿真模型看来，这条本来应该排在后面的指令是被优先执行的。这也就导致了编程顺序和参考模型的执行顺序不一致。仿真模型会按照读写指令的读写序列文件的顺序，先执行较早访问高速缓存或者内存的指令，也就是乱序执行的机制。

乱序执行机制：由于片上多核处理器的每条指令都存在流水线结构，也就是一条指令可能处于不同的流水线级，但是参考模型是以指令为最小单元的，也就是不存在流水线结构；这就可能导致程序中后发射的指令抢先访问高速缓存（或主存储器）。由于参考模型是按照读写序列文件中的顺序，也就是访问高速缓存（或主存储器）的顺序执行的，所以参考模型会先执行在程序中后发射的那条指令，也就是乱序执行现象。为了解决这个问题，我发明了乱序堆栈来解决这个问题。如果一条指令被乱序执行，则在指令执行过程中需要使用读写序列文件中的地址和数据。这样规定是因为指令在乱序执行的过程中，通用寄存器中的数值可能别改变，此时只有读写序列文件中的地址和数据才是仿真中真正需要的数值。对于被乱序执行的读指令，由于通用寄存器的数值不是最新的，所以需要从读写序列文件中取得最新的寄存器数值，以得到读指令的真实地址。对于被乱序执行的写指令，由于通用寄存器的数值不是最新的，所以需要从读写序列文件中取得最新的寄存器数值，以得到写指令的真实地址；此时，并不更新寄存器的数值，必须等到这条指令之前所有的指令都运行完毕之后，才能将更新寄存器的数值。

当作为激励的程序文件很大型的时候，片上多核处理器并不运行完整个程序文件，再进行结果检查；而是执行了一定数量的指令之后，就将输出的文件传送给参考模型，此时参考模型执行这些指令，并进行结果比对。这种结果检查方法可以大幅度提高早期验证的效率。

本实施例中，片上多核处理器参考模型的实现：

本实施例子是用C++语言编写的片上多核处理器参考模型，整体的使用环境如图1所示。首先，生成或者编写一些针对片上多核处理器的程序文件（指令流）。这些程序文件随后被片上多核处理器载入，并开始进行仿真。在仿真的过程中，片上多核处理器会记录仿真中的运行状态并输出这些文件，其中的一些文件作为片上多核处理器参考模型的激励输入，另外的一些文件作为结果的对比的文件。作为片上多核处理器参考模型激励的文件有：中断历史文件、DMA传输文件、写TLB历史文件、内存初始化文件、指令序列文件和读写指令序列文件。作为片上多核处理器参考模型结果的对比文件有：寄存器状态文件和读写指令序列文件。片上多核处理器仿真结束后，程序文件会被转化为片上多核处理器参考模型所需要的格式的程序文件，并且被参考模型读入；同时参考模型也会读入片上多核处理器仿真之后生成的文件，随后开始参考模型仿真。参考模型和片上多核处理器执行相同的指令流，在执行的过程中，参考模型会将自身产生的对比信息与片上多核处理器产生的信息进行对比，如若出错则及时停止仿真。仿真正常停止之后，参考模型会将自己产生的寄存器状态文件和片上多核处理器产生的寄存器状态文件相比较；若比较通过，则本次仿真顺利结束。

图2为本发明的片上多核处理器参考模型的整体流程。在整个流程中，最重要的发明在于串行仿真器（参考模型）模拟并行的片上多核处理器的调度方法，复用单核处理器参考模型构建多核处理器参考模型的方法，指令的乱序执行机制，高效率的分段式结果检查方法。

为了在转型的参考模型上模拟并行化的片上多核处理器的行为，需要将片上多核处理器的行为串行化。本发明采用了指令级的串行化，依据每条指令访问高速缓存或者主存储器的时间，来将各个片上处理器的指令排序。参考模型就按照这个顺序执行各条指令。本发明中将指令分为两类：读写指令和非读写指令。本发明提出的调度机制是：当下一条指令为非读写指令时，由当前处理器执行该条指令；当下一条指令为读写指令时，参考模型会切换到这条指令在片上多核处理器中被执行的那个处理器中运行。这种机制保证了片上多核处理器与参考模型访问高速缓存和主存储器的顺序一致。其中，下一条指令是否为读写指令的信息保存在指令序列文件中，下一条指令的处理器编号信息保存在读写指令序列文件中。参考模型在仿真过程中需要依据这两个文件的信息进行仿真。

复用单核处理器的参考模型构建多核处理器参考模型，对于缩短项目周期有很大帮助。本发明采用的复用办法主要是在单核处理器的参考模型的基础之上，加入高速缓存状态管理装置和片上多核处理器的调度装置。多核处理器与单核处理器最大的不同之处在于多核处理器需要维护高速缓存的一致性。本实例中采用的是当下最流行的高速缓存一致性的监听协议。通过以上的改进，单核处理器的参考模型就成功被改造成片上多核处理器的参考模型。

其中，加入了高速缓存一致性监听协议的状态位Exclusive，用来维护高速缓存的一致性。

高速缓存状态管理装置，在参考模型执行读写指令的时候，对高速缓存进行监听，以保证高速缓存的一致性。

由于读写指令的顺序是由本条指令访问高速缓存或者主存储器的时间来决定的。所以一些较早访问高速缓存或者内存的读指令会排在其他的较早完成的读写指令之前，也就是说编程者写入的基于片上多核处理器的程序中，排在较后面位置的指令可能会先访问高速缓存或者主存储器，这时在参考模型看来，这条本来应该排在后面的指令是被优先执行的。这也就导致了编程顺序和参考模型的执行顺序不一致。所以仿真模型会按照读写指令的读写序列文件的顺序，先执行较早访问高速缓存或者内存的指令，也就是乱序执行的机制。为了保证指令的乱序执行结果不出现人为的错误和死锁，本发明实现了乱序堆栈来解决这个问题。

乱序堆栈实现的例子如图3所示。处理器0按顺序执行①st r3, addr1 ②ld r3, addr2 这两条指令，处理器1按顺序执行③st r4,addr2 ④ld r4, addr1 这两条指令。其中②和④为高速缓存命中的读指令。处理器0的寄存器r3，处理器2的寄存器r4，地址addr1，地址addr2的初始值分别为：A，B，C，D。

按照高速缓存或者主存的访问顺序来讲，指令执行的顺序为：②④①③。

在执行完指令②之后，本条指令读回来的数据并不直接写入处理器0的寄存器r3中，而是被放入处理器0的乱序堆栈中，提前执行位赋值为真，寄存器项被赋值为r3，数据项被赋值为D。

在执行完指令④之后，本条指令读回来的数据并不直接写入处理器1的寄存器r4中，而是被放入处理器1的乱序堆栈中，提前执行位赋值为真，寄存器项被赋值为r4，数据项被赋值为C。

在执行完指令①之后，A被写入地址为addr1的位置。由于在②之前所有的指令都已经执行完毕，处理器0的乱序堆栈释放了指令②读回来的数据，将D写入到处理器0的寄存器r3中。

在执行完指令③之后，A被写入地址为addr2的位置。由于在④之前所有的指令都已经执行完毕，处理器1的乱序堆栈释放了指令④读回来的数据，将C写入到处理器1的寄存器r4中。

高效率的分段式结果检查方法如图4所示。当作为激励的程序文件很大型时，片上多核处理器将这些指令全部执行完毕，之后才才把输出文件传送给仿真模型的话，如果在仿真前期出错的话，那么后面花费的大量仿真时间将会被浪费。因此我们提出了分段式的结果检查方法。如图4中的举例所述，片上多核处理器每执行200条指令，则会将输出文件传送给仿真模型，仿真模型则会开始执行这200条指令，并进行结果比对。若这200条指令没有出错，则仿真继续；若这200条指令中有出错的指令，则会在仿真的前期就停止仿真，进行排错操作。这种做法大大提高了前期的验证效率。由于一条指令在被写入到输出文件中的时候，其运行结果可能尚未产生。因而，在划分结果检查文件的过程中，最后几条指令可能还没有仿真结果。针对这种情况，我们采用了如下措施：若第一个结果对比文件中包含了200条指令，则参考模型在第一次仿真过程中会执行前150条指令（前150条指令的执行结果肯定已经产生了），第一个结果对比文件中的其余的指令，在下一次仿真的时候执行。值得说明的是，例子中的200条指令这一数值可以根据实际情况灵活设置，而150条指令这一数值可以根据实际情况灵活设置，也可以通过在片上多核处理器中设置观察点，用来观测每个输出文件中最后一条执行完毕的指令条目数，来确定这个数值。

本发明的读写序列条目如图5所示。每个条目代表的信息分别为：

ldst number: 读写指令的编号；

CPU ID: 当前指令的处理器编号；

LD/ST: 当前指令是读指令还是写指令. 0代表读指令, 1代表写指令;

Type:当前指令的访问范围 0代表一个字, 1代表一个字节, 2代表半个字;

Hit/Miss: 当前指令是否命中高速缓存0代表命中, 1代表缺失;

E: 高速缓存一致性监听协议状态位

DZXY/DCI ID: DZXY/DCI操作的处理器编号;

Address: 当前指令的地址;

Data: 当前写指令的数据，若当前为读指令，这一项为被踢出的高速缓存行的tag；

PC: 当前指令的PC;

Exclusive: 原子操作信息；

Success: 原子操作成功信息；

Merge Number: 本条读指令所融合的指令个数；

Merge PC[8]: 被融合指令的PC。

Claims

1.一种片上多核处理器功能验证方法，其特征在于：建立一个参考模型以及参考模型与待验证多核处理器的接口，所述参考模型接受设定格式的文件输入，并根据输入进行取指、译码和执行等操作，在此过程中输出相应值；参考模型会将自身的输出值和待验证多核处理器的输出值进行对比，以完成功能验证。

2.如权利要求1所述的一种片上多核处理器功能验证方法，其特征在于：所述验证方法的流程如下：

3.如权利要求2所述的一种片上多核处理器功能验证方法，其特征在于：所述第三步中，在指令执行阶段实现了切换中央处理器机制，按照指令序列文件中来自各个处理器核的指令的顺序，参考模型切换到相应指令所对应的处理器来执行这条指令。

4.如权利要求1所述的一种片上多核处理器功能验证方法，其特征在于：所述验证方法还包括软硬件协同仿真过程，具体如下：

首先生成一段指令流，这段指令流作为片上多核处理器的激励，进行硬件仿真；硬件仿真完成过后，会输出一些文件，这些文件会在参考模型仿真之前被参考模型读入；这些文件有：包括含有中断信息的中断历史文件，含有在DMA传输过程中完成指令信息的DMA传输文件以及含有TLB条目信息的写TLB历史文件，内存初始化文件；

5.如权利要求1~4之一所述的一种片上多核处理器功能验证方法，其特征在于：所述参考模型接受的设定格式的读写序列信息输入，所述读写序列信息包含中央处理器的编号信息，是否为对称多核处理器信息，指令类型信息，原子操作信息，地址信息，写数据信息和PC信息；

6.如权利要求2所述的一种片上多核处理器功能验证方法，其特征在于：所述第二步中，读写指令的读写序列文件中，读写指令的顺序是由本条指令访问高速缓存或者主存储器的时间来决定的，一些较晚发射但较早访问高速缓存或者主存储器的读指令会排在其他的较早发射但是较晚访问高速缓存或主存储器的读写指令之前，基于片上多核处理器的程序中，排在较后面位置但先访问高速缓存或主存储器的指令在读写序列文件中排在靠前的位置，因而仿真模型会按照读写指令的读写序列文件的顺序，先执行较早访问高速缓存或者内存但实际处在片上多核处理器程序中靠后位置的指令。

7.如权利要求6所述的一种片上多核处理器功能验证方法，其特征在于：当一条指令被乱序执行，则在指令执行过程中需要使用读写序列文件中的地址和数据；对于被乱序执行的读指令，由于通用寄存器的数值不是最新的，从读写序列文件中取得最新的寄存器数值，得到读指令的真实地址；对于被乱序执行的写指令，由于通用寄存器的数值不是最新的，从读写序列文件中取得最新的寄存器数值，以得到写指令的真实地址；这条乱序执行的指令执行完毕后，寄存器的相关信息会保存在乱序堆栈中，并不更新寄存器的数值，等到这条指令之前所有的指令都运行完毕之后更新寄存器的数值。

8.如权利要求2所述的一种片上多核处理器功能验证方法，其特征在于：所述第一步中，作为片上多核处理器参考模型激励的文件有：中断历史文件、DMA传输文件、写TLB历史文件、内存初始化文件、指令序列文件和读写指令序列文件；作为片上多核处理器参考模型结果的对比文件有：寄存器状态文件和读写指令序列文件。

9.如权利要求2所述的一种片上多核处理器功能验证方法，其特征在于：所述第四步中，采用了分段式的结果检查方法：片上多核处理器每执行设定定数量的指令之后，就将产生的文件和结果给参考模型，并使参考模型开始仿真并进行这些指令的结果比较。