CN111400997B

CN111400997B - 一种基于同步执行的处理器核验证方法、系统及介质

Info

Publication number: CN111400997B
Application number: CN202010223544.XA
Authority: CN
Inventors: 施军; 叶晨
Original assignee: Chaorui Technology Changsha Co ltd
Current assignee: Chaorui Technology Changsha Co ltd
Priority date: 2020-03-26
Filing date: 2020-03-26
Publication date: 2023-08-08
Anticipated expiration: 2040-03-26
Also published as: CN111400997A

Abstract

本发明公开了一种基于同步执行的处理器核验证方法、系统及介质，本发明基于同步执行的处理器核验证方法步骤包括：向参考核和被验证的设计核发送初始化信号完成参考核、设计核的初始化；通过参考核和被验证的设计核自主锁步执行指令，且在参考核、设计核同步执行指令过程中分别将参考核、设计核的指令运行结果进行对比，将指令运行结果中不一致的内容输出。本发明能够快速、精确定位处理器核系统验证过程中的出错点，能够有效提升验证环节的效率，减少验证环节花费的时间，且易于实现。

Description

一种基于同步执行的处理器核验证方法、系统及介质

技术领域

本发明涉及处理器微体系结构设计领域，具体涉及一种基于同步执行的处理器核验证方法、系统及介质。

背景技术

在微处理器设计中，验证为关键一环，验证的程度直接关系到最终芯片的成败。对于复杂的微处理器，通常验证过程在较小的模块级进行单元级验证，然后集成进行系统级验证。单元级验证可以通过搭建单独的验证环境进行，例如当前流行的UVM（通用验证方法学）方法。在单元级进行充分验证后，将所有模块集成在一起进行系统级验证。系统级验证通常从短小的程序开始，由于程序较小，通常指令数目在几十万，此时可以在模拟环境中进行程序的运行。验证的方法可以是待程序运行完后，看程序运行的结果，判断是否通过验证。对于不通过的程序，可以查看波形，查找错误原因。也可以在每条指令提交时，和事先用模拟器软件生成的指令执行踪迹进行对比，确定当前指令执行的结果是否正确，从而及时发现运行出错的程序。

当较小的程序测试完毕后，处理器一般要进行引导操作系统，并运行一些真实应用，测试处理器的正确性和性能。但是该引导操作系统和运行真实应用通常涉及到上百亿的指令数，该过程无法在模拟环境中解决，所以通常采用高性能的仿真器和FPGA进行。这种验证条件下，无法采用对比事先生成的指令踪迹，一方面几百亿条指生成指令踪迹太大，无法保存；另一方面模拟器软件的环境和仿真器和FPGA的环境也有区别，有些外部事件发生的时机可能无法控制，从而造成结果无法对应。此时的验证难题就是：在程序运行出错时，如何进行调试。通常的调试方法是根据软件出错信息分析软件可能出错的原因，然后在仿真器上获取可能相关的波形，由于测试程序太大，只能获取很小一段波形进行分析。通常这种分析过程需要反复多次，耗时以多周甚至多月。

发明内容

本发明要解决的技术问题：针对现有技术的上述问题，提供一种基于同步执行的处理器核验证方法、系统及介质，本发明能够快速、精确定位处理器核系统验证过程中的出错点，能够有效提升验证环节的效率，减少验证环节花费的时间，且易于实现。

为了解决上述技术问题，本发明采用的技术方案为：

一种基于同步执行的处理器核验证方法，实施步骤包括：

1）向参考核和被验证的设计核发送初始化信号完成参考核、设计核的初始化；

2）通过参考核和被验证的设计核自主锁步执行指令，且在参考核、设计核同步执行指令过程中分别将参考核、设计核的指令运行结果进行对比，将指令运行结果中不一致的内容输出。

可选地，步骤2）中自主锁步执行指令的步骤包括：

S1）从程序的指针处取指令，并依次进行指令的执行过程，包括译码、分派、执行；

S2）在指令执行完成后进行指令提交，并输出指令运行结果；

S3）判断程序是否运行结束，如果结束则进入等待状态，否则跳转执行步骤S1）。

可选地，所述指令运行结果包括：指令程序指针、指令写寄存器数据、指令执行的异常信息中的至少一种。

可选地，步骤2）中将参考核、设计核的指令运行结果进行对比的步骤包括：当收到参考核、设计核两者中一者提交的针对某一指令的指令运行结果时，首先检查另一者对应的存储中间中是否已经存在该指令的指令运行结果，如果存在该指令的指令运行结果则将参考核、设计核执行该指令的指令运行结果进行对比，如果两者不一致则将指令运行结果中不一致的内容输出；如果不存在该指令的指令运行结果，则将收到的指令运行结果存储到发送该指令运行结果的参考核或设计核所对应的存储空间中。

可选地，步骤2）中将指令运行结果中不一致的内容输出具体是指将指令运行结果中不一致的内容输出写出到串口或者写入到指定的存储器中。

可选地，步骤2）之后还包括根据指令运行结果中不一致的内容针对被验证的设计核进行错误分析的步骤。

此外，本发明还提供一种基于同步执行的处理器核验证系统，包括：

初始化程序模块，用于向参考核和被验证的设计核发送初始化信号完成参考核、设计核的初始化；

指令运行结果比对程序模块，用于通过参考核和被验证的设计核自主锁步执行指令，且在参考核、设计核同步执行指令过程中分别将参考核、设计核的指令运行结果进行对比，将指令运行结果中不一致的内容输出。

此外，本发明还提供一种基于同步执行的处理器核验证系统，包括参考核、设计核以及锁步运行控制器，所述参考核、设计核分别与锁步运行控制器相连，所述参考核、设计核上连接有相同的外围设备并输入接相同或等价的时钟信号，所述锁步运行控制器被编程或配置以执行所述基于同步执行的处理器核验证方法的步骤。

此外，本发明还提供一种基于同步执行的处理器核验证系统，包括控制部件，所述控制部件被编程或配置以执行所述基于同步执行的处理器核验证方法的步骤，或者所述控制部件的存储器上存储有被编程或配置以执行所述基于同步执行的处理器核验证方法的计算机程序。

此外，本发明还提供一种计算机可读存储介质，该计算机可读存储介质上存储有被编程或配置以执行所述基于同步执行的处理器核验证方法的计算机程序。

和现有技术相比，本发明具有下述优点：

1．错误点定位精确。本发明通过两个处理器核同步执行，在对应的指令提交时进行指令结果的对比，可以第一时间发现指令出错时间点，从而可以获取该时间点附近的波形，加速定位出错的原因。

2. 对验证速度的影响较小。可以通过设置同步执行的时间间隔，灵活控制结果对比的时机，从而减小对验证系统运行速度的影响。

3. 易于实现。该验证过程可在目前已有的验证环境中实现。对于RISC-V类的处理器，同步执行的参考核可以使用开源核实现。

附图说明

图1为本发明实施例方法的基本流程示意图。

图2为本发明实施例系统的组成结构示意图。

图3为本发明实施例系统的工作流程示意图。

具体实施方式

如图1所示，本实施例基于同步执行的处理器核验证方法的实施步骤包括：

2）通过参考核和被验证的设计核自主锁步执行指令，且在参考核、设计核同步执行指令过程中分别将参考核、设计核的指令运行结果进行对比，将指令运行结果中不一致的内容输出。本实施例中涉及的设计核、参考核的定义解释如下：

设计核：是需要验证的设计，该设计核是完整功能的处理器核，可以取指令执行，从主存中读取数据，进行计算，并将数据写入主存中。

参考核：参考核和是功能正确的核，和设计核具有相同的外部特性（例如指令级架构），但是内部微体系结构可能完全不同。通常参考核是经过验证后的完整处理器核，不只是功能模型，而是可综合的逻辑设计。参考核的来源同系列产品的设计，也可以来自相同指令集结构的开源核。

本实施例中，步骤2）中自主锁步执行指令的步骤包括：

本实施例中，指令运行结果包括：指令程序指针、指令写寄存器数据、指令执行的异常信息，此外也可以根据需要选择其中的至少一种。

本实施例中，步骤2）中将参考核、设计核的指令运行结果进行对比的步骤包括：当收到参考核、设计核两者中一者提交的针对某一指令的指令运行结果时，首先检查另一者对应的存储中间中是否已经存在该指令的指令运行结果，如果存在该指令的指令运行结果则将参考核、设计核执行该指令的指令运行结果进行对比，如果两者不一致则将指令运行结果中不一致的内容输出；如果不存在该指令的指令运行结果，则将收到的指令运行结果存储到发送该指令运行结果的参考核或设计核所对应的存储空间中。

本实施例中，步骤2）中将指令运行结果中不一致的内容输出具体是指将指令运行结果中不一致的内容输出写出到串口，此外也可以根据需要写入到指定的存储器中。

本实施例中，步骤2）之后还包括根据指令运行结果中不一致的内容针对被验证的设计核进行错误分析的步骤。

此外，本实施例还提供一种基于同步执行的处理器核验证系统，包括：

如图2所示，本实施例还提供一种基于同步执行的处理器核验证系统，包括参考核、设计核以及锁步运行控制器，参考核、设计核分别与锁步运行控制器相连，参考核、设计核上连接有相同的外围设备并输入接相同或等价的时钟信号，锁步运行控制器被编程或配置以执行前述基于同步执行的处理器核验证方法的步骤。

锁步运行控制器用于控制两个处理器核的运行，这里要求该锁步运行控制器也是可以综合的代码，以保证能够在FPGA等验证设备上运行。该控制器具体负责：控制整个验证系统的执行，控制两个处理器核的时钟和重置信号，接收两个核的指令执行信息，对比指令执行信息，将出错信息输出。外围设备和处理器核（参考核、设计核）一起完成一个完整的子系统，通常情况下，该处理器核在验证阶段需要在验证平台上虚拟主存，或者是在验证平台上接真实存储设备，真实存储设备即为一种典型的外围设备。

如图3所示，基于同步执行的处理器核验证系统的执行步骤包括：

1、为参考核和设计核配置相同的外围运行环境。为了让设计核和参考核执行结果一致，需要将两者的运行环境配置为完全相同。主要涉及两个处理器核时钟输入等需要接相同或者等价的信号，处理器核运行时需要访问的外围设备需要配置为相同。

2、验证环境启动。通常涉及时钟，外围设备上电等过程，该步骤和普通验证环境相同。

3、锁步运行控制器初始化：包括该控制器自身的初始化和相关环境的初始化工作。

4、锁步运行控制器向参考核和设计核发送初始化信号。该步骤工作包括启动时钟，根据处理器核要求发送重置信号等。这里需要根据两个核的特性同时完成两个核的初始化过程。完成初始化后，参考核和设计核就可以自主地取指令执行。

5、锁步运行控制器接收到两个核的指令运行结果，进行对比。由于两个核执行的速度不同，可能会在不同的时间接收到两个核的指令信息，故可为每个核单独设置指令信息的存储空间。当接收到某个核的指令运行结果时，如果另一个核的指令信息存储空间中已有指令，则直接取出进行对比，否则将该指令信息放入该核对应的指令信息存储空间中。判断两个核运行的对应指令的结果是否相同。如果相同则无需执行任何操作，否则跳转步骤6。

6、将两个处理器运行不一致的信息写出。写出的方式可以通过对应的接口写出到串口，或者写入到验证环境中的特定存储中。

7、锁步运行控制器结束整个系统的运行。整个验证过程结束，此时可以根据步骤6中写出的信息，分析出错的原因。

此外，本实施例还提供一种基于同步执行的处理器核验证系统，包括控制部件，控制部件被编程或配置以执行前述基于同步执行的处理器核验证方法的步骤，或者控制部件的存储器上存储有被编程或配置以执行前述基于同步执行的处理器核验证方法的计算机程序。

此外，本实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有被编程或配置以执行前述基于同步执行的处理器核验证方法的计算机程序。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种基于同步执行的处理器核验证方法，其特征在于实施步骤包括：

2）通过参考核和被验证的设计核自主锁步执行指令，且在参考核、设计核同步执行指令过程中分别将参考核、设计核的指令运行结果进行对比，将指令运行结果中不一致的内容输出；所述指令运行结果包括：指令程序指针、指令写寄存器数据和指令执行的异常信息；所述将参考核、设计核的指令运行结果进行对比的步骤包括：当收到参考核、设计核两者中一者提交的针对某一指令的指令运行结果时，首先检查另一者对应的存储中间中是否已经存在该指令的指令运行结果，如果存在该指令的指令运行结果则将参考核、设计核执行该指令的指令运行结果进行对比，如果两者不一致则将指令运行结果中不一致的内容输出；如果不存在该指令的指令运行结果，则将收到的指令运行结果存储到发送该指令运行结果的参考核或设计核所对应的存储空间中。

2.根据权利要求1所述的基于同步执行的处理器核验证方法，其特征在于，步骤2）中自主锁步执行指令的步骤包括：

3.根据权利要求1所述的基于同步执行的处理器核验证方法，其特征在于，步骤2）中将指令运行结果中不一致的内容输出具体是指将指令运行结果中不一致的内容输出写出到串口或者写入到指定的存储器中。

4.根据权利要求1所述的基于同步执行的处理器核验证方法，其特征在于，步骤2）之后还包括根据指令运行结果中不一致的内容针对被验证的设计核进行错误分析的步骤。

5.一种基于同步执行的处理器核验证系统，其特征在于包括：

指令运行结果比对程序模块，用于通过参考核和被验证的设计核自主锁步执行指令，且在参考核、设计核同步执行指令过程中分别将参考核、设计核的指令运行结果进行对比，将指令运行结果中不一致的内容输出；所述指令运行结果包括：指令程序指针、指令写寄存器数据和指令执行的异常信息；所述将参考核、设计核的指令运行结果进行对比的步骤包括：当收到参考核、设计核两者中一者提交的针对某一指令的指令运行结果时，首先检查另一者对应的存储中间中是否已经存在该指令的指令运行结果，如果存在该指令的指令运行结果则将参考核、设计核执行该指令的指令运行结果进行对比，如果两者不一致则将指令运行结果中不一致的内容输出；如果不存在该指令的指令运行结果，则将收到的指令运行结果存储到发送该指令运行结果的参考核或设计核所对应的存储空间中。

6.一种基于同步执行的处理器核验证系统，其特征在于：包括参考核、设计核以及锁步运行控制器，所述参考核、设计核分别与锁步运行控制器相连，所述参考核、设计核上连接有相同的外围设备并输入接相同或等价的时钟信号，所述锁步运行控制器被编程或配置以执行权利要求1～4中任意一项所述基于同步执行的处理器核验证方法的步骤。

7.一种基于同步执行的处理器核验证系统，包括控制部件，其特征在于，所述控制部件被编程或配置以执行权利要求1～4中任意一项所述基于同步执行的处理器核验证方法的步骤，或者所述控制部件的存储器上存储有被编程或配置以执行权利要求1～4中任意一项所述基于同步执行的处理器核验证方法的计算机程序。

8.一种计算机可读存储介质，其特征在于，该计算机可读存储介质上存储有被编程或配置以执行权利要求1～4中任意一项所述基于同步执行的处理器核验证方法的计算机程序。