CN117356185A - 显示基板以及显示装置 - Google Patents

Abstract

一种显示基板以及显示装置。该显示基板包括衬底基板和显示单元。显示单元设置在衬底基板上，发光器件的第一电极与驱动晶体管的第一极连接；像素界定层限定出多个子像素的开口区；相邻的两个子像素分别为上子像素和下子像素；上子像素的第一电极具有靠近下子像素的第一边缘和与其第一边缘相交的第二边缘；上子像素的开口区具有靠近下子像素的第一边缘和与其第一边缘相交的第二边缘；上子像素的第一电极的第一边缘到上子像素的开口区的第一边缘之间的间距大于上子像素的第一电极的第二边缘到上子像素的开口区的第二边缘之间的间距。

Description

显示基板以及显示装置 技术领域

本公开至少一实施例涉及一种显示基板以及显示装置。

背景技术

随着显示技术的不断发展，OLED技术越来越多的应用于透明显示中。透明显示是显示技术一个重要的个性化显示领域，是指在透明状态下进行图像显示，观看者不仅可以看到显示装置中的影像，而且可以看到显示装置背后的景象。采用AMOLED技术的透明显示装置通常是将每个像素划分为显示区域和非发光区域，显示区域设置像素驱动电路和发光器件实现图像显示，非发光区域实现光线透过。

发明内容

本公开至少一实施例还提供一种显示基板，该显示基板包括：衬底基板和显示单元。设置在所述衬底基板上，且包括显示区域；所述显示区域包括多个子显示单元像素，所述多个子像素中的每个子像素包括驱动晶体管和发光器件，所述驱动晶体管配置为控制流经所述发光器件的驱动电流的大小，且包括栅极、第一极和第二极；所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光，且包括第一电极，所述第一电极与所述驱动晶体管的第一极连接；所述显示单元还包括像素界定层，所述像素界定层限定出所述多个子像素的开口区；所述显示单元的多个子像素中相邻的两个子像素分别为上子像素和下子像素，与所述上子像素和所述下子像素的排列方向垂直的方向为参比方向；所述上子像素的第一电极具有靠近所述下子像素的第一边缘和与其第一边缘相交且位于其第一边缘在所述参比方向上的第一侧的第二边缘；所述上子像素的开口区具有靠近所述下子像素的第一边缘和与其第一边缘相交且位于其第一边缘在所述参比方向上的所述第一侧的第二边缘；所述上子像素的第一电极的第一边缘到所述上子像素的开口区的第一边缘之间的间距为第一间距，所述上子像素的第一电极的第二边缘到所述上子 像素的开口区的第二边缘之间的间距为第二间距，所述第一间距大于所述第二间距。

例如，本公开至少一实施例提供的显示基板还包括设置于所述衬底基板上的第一子扫描信号线、第二子扫描信号线、数据信号线和检测信号线；所述第一子信号线传输第一扫描信号，所述第二子信号线传输第二扫描信号，所述数据信号线传输数据信号，所述检测信号线传输检测信号；所述多个子像素中的每个子像素还包括：数据写入晶体管和检测晶体管。数据写入晶体管配置为在所述第一扫描信号的控制下将所述数据信号传输至所述驱动晶体管；检测晶体管配置为在所述第二扫描信号的控制下利用所述检测信号检测所述子像素的电特性以实现外部补偿，所述检测晶体管的沟道区在所述衬底基板上的正投影位于所述第一电极在所述衬底基板上的正投影内，并且，所述上子像素的第一电极的第一边缘位于所述上子像素的检测晶体管的沟道区的在所述排列方向上靠近所述下子像素的一侧，所述下子像素的第一电极的第一边缘位于所述下子像素的检测晶体管的沟道区的在所述排列方向上靠近所述上子像素的一侧。

例如，本公开至少一实施例提供的显示基板中，所述检测晶体管包括栅极、第一极和第二极，所述上子像素的检测晶体管的第一极位于所述其第二极的远离所述下子像素的一侧，所述下子像素的检测晶体管的第一极位于所述其第二极的远离所述上子电极的一侧；在所述排列方向上，所述上子像素的检测晶体管的第一极与所述下子像素的检测晶体管的第一极之间的距离小于所述上子像素的开口区在所述排列方向上的长度且小于所述下子像素的开口区在所述排列方向上的长度。

例如，本公开至少一实施例提供的显示基板中，所述第二子扫描信号线包括环形部，所述环形部的与所述上子像素的检测晶体管的有源层在垂直于所述衬底基板的方向上交叠的部分以及与所述下子像素的检测晶体管的有源层在垂直于所述衬底基板的方向上交叠的部分分别构成所述上子像素的检测晶体管的栅极和所述下子像素的检测晶体管的栅极；所述环形部在所述衬底基板上的正投影构成环形区域，所述上子像素的检测晶体管的第二极和所述下子像素的检测晶体管的第二极在所述衬底基板上的正投影均位于所述环形 区域内。

例如，本公开至少一实施例提供的显示基板中，所述下子像素的第一电极具有靠近所述上子像素的第一边缘和与其第一边缘相交且位于其第一边缘在所述参比方向上的所述第一侧的第二边缘；所述下子像素的开口区具有靠近所述上子像素的第一边缘和与其第一边缘相交且位于其第一边缘在所述参比方向上的所述第一侧的第二边缘；所述下子像素的第一电极的第一边缘到所述下子像素的开口区的第一边缘之间的间距为第三间距，所述下子像素的第一电极的第二边缘到所述下子像素的开口区的第二边缘之间间距为第四间距，所述第三间距大于所述第四间距。

例如，本公开至少一实施例提供的显示基板中，所述上子像素中，所述检测晶体管的第一极通过上过孔与所述检测晶体管的有源层电连接；所述下子像素中，所述检测晶体管的第一极通过下过孔与所述检测晶体管的有源层电连接；所述上子像素的检测晶体管的第二极与所述下子像素的检测晶体管的第二极构成连续的一体成型电极，所述上子像素的检测晶体管的有源层与所述下子像素的检测晶体管的有源层构成连续的一体成型有源层，所述一体成型电极通过中间过孔与所述一体成型有源层电连接；所述上子像素的第一电极的第一边缘在所述衬底基板上的正投影与所述中间过孔的在所述排列方向上远离所述下子像素的边缘在所述衬底基板上的正投影至少部分重叠，且所述下子像素的第一电极的第一边缘在所述衬底基板上的正投影与所述中间过孔的在所述排列方向上远离所述上子像素的边缘在所述衬底基板上的正投影至少部分重叠。

例如，本公开至少一实施例提供的显示基板中，所述一体成型电极沿所述排列方向跨过所述上子像素的第一电极和所述下子像素的第一电极之间的间隔，所述一体成型电极在所述排列方向上彼此相对的两端分别位于所述上子像素的第一电极和所述下子像素的第一电极之间的间隔在所述排列方向上的两侧。

例如，本公开至少一实施例提供的显示基板中，所述显示单元还包括导电的中间连接部，所述中间连接部位于所述检测晶体管的有源层的靠近衬底基板的一侧，且所述中间连接部在所述衬底基板上的正投影至少部分位于所 述上子像素的第一电极与所述下子像素的第一电极之间的间隔在所述衬底基板上的正投影内；所述检测信号线通过第一连接过孔与所述中间连接部连接，所述一体成型有源层通过第二连接过孔与所述中间连接部连接；所述上子像素的第一电极的第一边缘在所述衬底基板上的正投影与所述第一连接过孔的在所述排列方向上远离所述下子像素的边缘在所述衬底基板上的正投影、以及所述第二连接过孔的在所述排列方向上远离所述下子像素的边缘在所述衬底基板上的正投影均至少部分重叠，且所述下子像素的第一电极的第一边缘在所述衬底基板上的正投影与所述第二连接过孔的在所述排列方向上远离所述上子像素的边缘在所述衬底基板上的正投影、以及所述第二连接过孔的在所述排列方向上远离所述上子像素的边缘在所述衬底基板上的正投影均至少部分重叠。

例如，本公开至少一实施例提供的显示基板中，所述第三间距和所述第一间距均大于所述上子像素的第一电极与所述下子像素的第一电极之间的间隔在所述排列方向上的宽度。

例如，本公开至少一实施例提供的显示基板中，所述上子像素的第一电极还具有远离所述下子像素的第三边缘，所述上子像素的开口区还具有远离所述下子像素的第三边缘；所述上子像素的第一电极的第三边缘与所述上子像素的开口区的第三边缘之间的距离为第五间距，所述第一间距大于所述第五间距。

例如，本公开至少一实施例提供的显示基板中，所述上子像素的驱动晶体管的沟道区与所述上子像素的开口区的第三边缘之间的距离大于所述上子像素的检测晶体管的沟道区与所述上子像素的开口区的第一边缘之间的距离。

例如，本公开至少一实施例提供的显示基板中，所述下子像素的第一电极还具有远离所述上子像素的第三边缘，所述下子像素的开口区还具有的远离所述上子像素的第三边缘，所述下子像素的第三边缘与所述下子像素的开口区的第三边缘之间的距离为第六间距，所述第三间距大于所述第六间距。

例如，本公开至少一实施例提供的显示基板中，所述下子像素的驱动晶体管的沟道区与所述下子像素的开口区的第三边缘之间的距离大于所述下子 像素的检测晶体管的沟道区与所述下子像素的开口区的第一边缘之间的距离。

例如，本公开至少一实施例提供的显示基板中，所述驱动晶体管和所述数据写入晶体管在所述衬底基板上的正投影位于所述开口区在所述衬底基板上的正投影内，所述检测晶体管在所述衬底基板上的正投影的至少部分位于所述开口区在所述衬底基板上的正投影之外。

例如，本公开至少一实施例提供的显示基板中，在所述多个子像素的每个子像素中，所述第一电极包括在所述排列方向上排列且彼此间隔的第一部分和第二部分，所述第一电极的第一部分和所述第一电极的第二部分与所述驱动晶体管的第一极连接，所述开口区包括第一子开口和第二子开口，所述第一电极的第一部分覆盖所述第一子开口，所述第一电极的第二部分覆盖所述第二子开口；所述上子像素的第一电极的第一部分的靠近所述下子像素的边缘作为所述上子像素的第一电极的第一边缘，所述上子像素的第一电极的第一部分的与其第一边缘相交且位于其第一边缘在所述参比方向上的第一侧的边缘作为所述上子像素的第一电极的第二边缘，所述上子像素的第一电极的第二部分的远离所述下子像素的边缘作为所述上子像素的第一电极的第三边缘；所述上子像素的第一子开口的靠近所述下子像素的边缘作为所述上子像素的第一子开口的第一边缘，所述上子像素的第一子开口的与其第一边缘相交且位于其第一边缘在所述参比方向上的第一侧的边缘作为所述上子像素的开口区的第二边缘，所述上子像素的第二子开口的远离所述下子像素的边缘作为所述上子像素的开口区的第三边缘；所述下子像素的第一电极的第一部分的靠近所述上子像素的边缘作为所述下子像素的第一电极的第一边缘，所述下子像素的第一电极的第一部分的与其第一边缘相交且位于其第一边缘在所述参比方向上的第一侧的边缘作为所述下子像素的第一电极的第二边缘，所述下子像素的第一电极的第二部分的远离所述上子像素的边缘作为所述下子像素的第一电极的第三边缘；所述下子像素的第一子开口的靠近所述上子像素的边缘作为所述下子像素的第一子开口的第一边缘，所述下子像素的第一子开口的与其第一边缘相交且位于其第一边缘在所述参比方向上的第一侧的边缘作为所述下子像素的开口区的第二边缘，所述下子像素的第二子 开口的远离所述上子像素的边缘作为所述下子像素的开口区的第三边缘。

例如，本公开至少一实施例提供的显示基板中，在所述多个子像素的每个子像素中，所述驱动晶体管的沟道区在所述衬底基板上的正投影位于所述第一电极的第二部分在所述衬底基板上的正投影内；所述数据写入晶体管的沟道区在所述衬底基板上的正投影在所述衬底基板上的正投影位于所述第一电极的第一部分在所述衬底基板上的正投影内，且位于所述检测晶体管的沟道区在所述衬底基板上的正投影的靠近所述第一电极的第二部分的一侧。

例如，本公开至少一实施例提供的显示基板中，所述下子像素的开口区的面积大于所述上子像素的开口区的面积，所述第三间距大于所述第一间距。

例如，本公开至少一实施例提供的显示基板中，第一子扫描信号线沿第一方向延伸，所述第一方向与所述参考方向相同；所述显示单元还包括非发光区域，所述非发光区域与所述显示区域在所述第一方向上排列且与所述上子像素和所述下子像素相邻；所述上子像素的第一电极的第二边缘为所述上子像素的第一电极的靠近所述非发光区域的边缘，所述上子像素的开口区的第二边缘为所述上子像素的开口区的靠近所述非发光区域的边缘；所述下子像素的第一电极的第二边缘为所述下子像素的第一电极的靠近所述非发光区域的边缘，所述下子像素的开口区的第二边缘为所述下子像素的开口区的靠近所述非发光区域的边缘。

例如，本公开至少一实施例提供的显示基板中，所述显示单元的多个子像素呈阵列排列，所述阵列包括沿所述第一方向延伸的第一像素行和沿所述第一方向延伸的第二像素行；所述第一像素行包括相邻设置的第一子像素和第二子像素，所述第二像素行包括相邻设置的第三子像素和第四子像素；所述多个子像素中的每个子像素在所述第二方向上的长度大于该子像素在所述第一方向上的宽度，所述第一电极的第一部分和所述第一电极的第二部分在所述第二方向上排列，并且，所述第一子像素在所述衬底基板上的正投影的面积和所述第三子像素在所述衬底基板上的正投影的面积均大于所述第二子像素在所述衬底基板上的正投影的面积和所述第四子像素在所述衬底基板上的正投影的面积；所述第一子像素作为所述上子电极，所述第三子像素作为所述下子电极；且/或，所述第二子像素作为所述上子电极，所述第四子像素 作为所述下子电极。

例如，本公开至少一实施例提供的显示基板中，所述第一子像素发红光，所述第二子像素发蓝光，所述第三子像素发白光，所述第四子像素发绿光。

例如，本公开至少一实施例提供的显示基板还包括：第一电源线和第二电源线。第一电源线连接第一电压端且配置为给所述多个子像素提供第一电源电压，且包括整体上沿所述第二方向延伸的纵向部分；第二电源线连接第二电压端，配置为给所述多个子像素提供不同于所述第一电源电压的第二电源电压，且沿所述第二方向延伸；所述第一电源线的纵向部分与所述第二电源线在所述第一方向上间隔排列，且分别位于所述显示区域在所述第一方向上的第一边缘以及所述显示区域在所述第一方向上与所述第一边缘相对的第二边缘；所述第一电源线的纵向部分的远离所述第二电源线的边缘与所述第二电源线的远离所述第一电源线的纵向部分的边缘之间的区域为所述显示区域。

公开至少一实施例还提供一种显示装置，该显示装置包括本公开实施例提供的任意一种显示基板。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1A是本公开一实施例提供的一种显示基板的整体平面示意图；

图1B是本公开至少一实施例提供的显示基板的框图；

图2A是本公开一实施例提供的一种显示基板的显示单元的像素电路的等效电路图；

图2B-2D为本公开实施例提供的像素电路的驱动方法的信号时序图；

图3A为本公开至少一实施例提供的一种显示基板的显示单元的平面示意图；

图3B为图3A中的第三子像素的示意图；

图3C为图3B中包括连接结构的局部的放大图；

图4A为沿图3B中的A-A’线的一种截面示意图；

图4B为沿图3B中的B-B’线和C-C’线的截面示意图；

图4C为沿图3A中的D-D’线的截面示意图；

图4D为对本公开另一实施例提供的显示基板在图3B中的A-A’线位置的处做截面得到的示意图；

图5A为图3A所示的显示单元的第一导电层的平面示意图；

图5B为图3A所示的显示单元的第一绝缘层的平面示意图；

图5C为图3A所示的显示单元的半导体层的平面示意图；

图5D为图3A所示的显示单元的第二导电层的平面示意图；

图5E为图3A所示的显示单元的第三绝缘层的平面示意图；

图5F为图3A所示的显示单元的第三导电层的平面示意图；

图5G为图3A所示的显示单元的第四绝缘层的平面示意图；

图5H为图3A所示的显示单元的第五绝缘层的平面示意图；

图5I为图3A所示的显示单元的第四导电层的平面示意图；

图5J为图3A所示的显示单元的第五导电层的平面示意图；

图5K为图3A所示的显示单元的像素界定层的平面示意图；

图6A为图3A中包括至少一个外环部的局部A的放大示意图；

图6B为图3A中包括至少一个内环部的局部B的放大示意图；

图7为沿图3B中的A-A’线的另一种截面示意图；

图8A为图7中的局部C的放大示意图；

图8B为本公开实施例提供的另一种显示基板在图7中的局部C的位置处的放大示意图；

图9为图8A所示的局部C的平面示意图；

图10为本公开实施例提供的一个显示单元的多个子像素的排布方式示意图；

图11A为图3A所示的显示单元的第一辅助单元H1的局部平面示意图；

图11B为沿图11A中的E-E’线的截面示意图；

图11C为表达图11B中的第二堆叠层、第四堆叠层、第五堆叠层和第八堆叠层的位置关系的平面示意图；

图12A为图3A所示的显示单元的第二辅助单元H2的局部平面示意图；

图12B为沿图12A中的F-F’线的截面示意图；

图13A为图3A所示的显示单元的第三辅助单元H3的局部平面示意图；

图13B为沿图13A中的G-G’线的截面示意图；

图14A为图3A所示的显示单元的包括像素界定层和第一电极的一部分图层的示意图；

图14B为图14A中的虚线框所示的局部P0的放大示意图；

图15为本公开一实施例提供的一种显示装置的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。以下所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本公开保护的范围。

除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现在该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

本公开中，某结构在衬底基板上的正投影是指该结构在衬底基板的设置有各个晶体管和各种信号线的表面上的正投影。

本公开中的A结构与B结构构成连续的一体成型结构之类的描述是指A结构与B结构材料相同且彼此之间没有接缝，是质地均匀的一体的结构，例如是通过同一道构图工艺形成的。字母A、B用于指代文中描述的相应结构。

本公开至少一实施例提供一种显示基板，该显示基板包括：衬底基板和显示单元。显示单元设置在所述衬底基板上，且包括显示区域和非发光区域；所述显示区域包括子像素，所述子像素包括驱动晶体管和发光器件；所述驱动晶体管配置为控制流经所述发光器件的驱动电流的大小，且包括栅极、第一极和第二极；所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光，且包括第一电极，所述第一电极包括彼此间隔的第一部分和第二部分；所述显示单元还包括连接结构和第一转接电极，连接结构连接所述第一电极的第一部分和所述第一电极的第二部分，且包括位于所述非发光区域的连接部；第一转接电极与所述驱动晶体管的第一极连接且包括位于所述非发光区域的部分，所述连接部在所述非发光区域与所述第一转接电极的位于所述非发光区域的部分电连接。

本公开至少一实施例还提供一种显示基板，该显示基板包括：衬底基板、显示单元、扫描信号线和纵向信号线。显示单元设置在所述衬底基板上，且包括显示区域和非发光区域；所述显示区域包括子像素，所述子像素包括驱动晶体管和发光器件，所述驱动晶体管配置为控制流经所述发光器件的驱动电流的大小，所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光；扫描信号线设置于所述衬底基板上，整体上沿第一方向延伸，穿过所述非发光区域和所述显示区域，传输扫描信号；纵向信号线设置于所述衬底基板上且位于所述显示区域，整体上沿与所述第一方向相交的第二方向延伸；所述扫描信号线包括至少一个外环部，所述至少一个外环部中的每个包括第一导线和第二导线。第一导线整体上沿所述第一方向延伸，且从所述非发光区域延伸至所述显示区域；第二导线整体上沿所述第一方向延伸，且从所述非发光区域延伸至所述显示区域，与所述第一导线在所述第二方向上间隔；所述第一导线与所述第二导线均与所述纵向信号线在垂直于所述衬底基板的方向上交叠；所述扫描信号线包括整体上沿所述第一方向延伸的主干部，所述第一导线与所述第二导线均与所述主干部电连接。在该显示基板中，第一导线与第二导线传输同一个扫描信号，至少一个外环部的第一导线与第二导线从非发光区域延伸至显示区域以与纵向信号线交叠。

本公开至少一实施例还提供一种显示基板，该显示基板包括：衬底基板 和显示单元。设置在所述衬底基板上，且包括显示区域；所述显示区域包括多个子显示单元像素，所述多个子像素中的每个子像素包括驱动晶体管和发光器件，所述驱动晶体管配置为控制流经所述发光器件的驱动电流的大小，且包括栅极、第一极和第二极；所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光，且包括第一电极，所述第一电极与所述驱动晶体管的第一极连接；所述显示单元还包括像素界定层，所述像素界定层限定出所述多个子像素的开口区；所述显示单元的多个子像素中相邻的两个子像素分别为上子像素和下子像素，与所述上子像素和所述下子像素的排列方向垂直的方向为参比方向；所述上子像素的第一电极具有靠近所述下子像素的第一边缘和与其第一边缘相交且位于其第一边缘在所述参比方向上的第一侧的第二边缘；所述上子像素的开口区具有靠近所述下子像素的第一边缘和与其第一边缘相交且位于其第一边缘在所述参比方向上的所述第一侧的第二边缘；所述上子像素的第一电极的第一边缘到所述上子像素的开口区的第一边缘之间的间距为第一间距，所述上子像素的第一电极的第二边缘到所述上子像素的开口区的第二边缘之间的间距为第二间距，所述第一间距大于所述第二间距。

本公开至少一实施例还提供一种显示基板，该显示基板包括：衬底基板、和设置在所述衬底基板上的显示单元。显示单元包括显示区域和非发光区域，所述显示区域包括子像素，所述子像素包括驱动晶体管和发光器件，所述驱动晶体管配置为控制流经所述发光器件的驱动电流的大小，所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光；所述发光器件包括第一电极和公共电极，所述公共电极与公共电压端连接；所述显示单元包括：辅助电极线、第一辅助电极和辅助绝缘层；辅助电极线包括位于所述显示区域的纵向部分和至少部分位于所述非发光区域的横向部分，所述横向部分与所述纵向部分连接；第一辅助电极位于所述非发光区域且与所述公共电极电连接；辅助绝缘层包括位于所述非发光区域且暴露至少部分所述横向部分的第一辅助过孔，所述第一辅助电极通过所述第一辅助过孔与所述横向部分连接；所述横向部分、所述第一辅助电极和所述第一辅助过孔构成一个辅助单元，所述显示单元包括多个所述辅助单元；所述辅助电极线的横向部分沿第 一方向延伸，所述辅助电极线的纵向部分沿与所述第一方向相交的第二方向延伸，所述多个辅助单元在所述第二方向上彼此间隔排列。

公开至少一实施例还提供一种显示装置，该显示装置包括本公开实施例提供的任意一种显示基板。

本公开提供的显示基板可应用于透明显示装置中，例如大尺寸透明显示装置，大尺寸透明显示装置例如包括大于55英寸的显示面板。透明显示装置在透明状态下进行图像显示，观看者不仅可以看到显示装置中的显示图像像，而且可以看到显示装置背后的景象。

有机发光二极管(Organic Light Emitting Diode，简称OLED)为主动发光显示器件，具有发光、超薄、广视角、高亮度、高对比度、较低耗电、极高反应速度等优点。依据驱动方式的不同，OLED可分为无源矩阵驱动(Passive Matrix，简称PM)型和有源矩阵驱动(Active Matrix，简称AM)型两种，其中AMOLED是电流驱动器件，采用独立的薄膜晶体管(Thin Film Transistor，简称TFT)控制每个子像素，每个子像素皆可以连续且独立的驱动发光。采用AMOLED技术的透明显示装置通常是将每个像素划分为显示区域和非发光区域，显示区域设置像素驱动电路和发光器件20实现图像显示，非发光区域实现光线透过。

在显示装置的线路、薄膜晶体管的制造过程或有机发光二极管的制造过程中可能出现薄膜晶体管的特性劣化或内部短路故障。

如果薄膜晶体管未被正常驱动，则由于电流或电压未被施加至与薄膜晶体管连接的有机发光二极管，一个像素或子像素会成为暗点。可替选地，如果驱动薄膜晶体管的源电极和漏电极被短路，驱动薄膜晶体管不能正常地被驱动，并且施加至源电极的电压被直接施加至漏电极而没有导通/关断，由此子像素始终保持在导通状态，并且因此出现亮点。

因为亮点由于良好的可见性而容易被用户的眼睛看到，因此，亮点使显示质量劣化。为此，即使在显示区域上仅出现一个亮点，也认为该显示装置具有缺陷，由此出现显示装置不能被制造为最终产品的问题。特别地，由于在透明显示装置或顶部发射型大尺寸显示装置中的暗点或亮点可能被用户的眼睛看到，因此需要可以避免暗点或亮点或者使暗点或亮点最小化的解决方 案。

在透明显示装置中，由于需要留出充足的非发光区域，因此，设置像素驱动电路的显示区域空间有限，需要尽量减少在显示区域的电路布线。

本公开至少一实施例提供一种显示基板，该显示基板包括：衬底基板和显示单元。显示单元设置在所述衬底基板上，且包括显示区域和非发光区域；所述显示区域包括子像素，所述子像素包括驱动晶体管和发光器件；所述驱动晶体管配置为控制流经所述发光器件的驱动电流的大小，且包括栅极、第一极和第二极；所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光，且包括第一电极，所述第一电极包括彼此间隔的第一部分和第二部分；所述显示单元还包括连接结构和第一转接电极，连接结构连接所述第一电极的第一部分和所述第一电极的第二部分，且包括位于所述非发光区域的连接部；第一转接电极与所述驱动晶体管的第一极连接且包括位于所述非发光区域的部分，所述连接部在所述非发光区域与所述第一转接电极的位于所述非发光区域的部分电连接。

示例性地，图1A是本公开一实施例提供的一种显示基板的整体平面示意图。如图1A所示，显示基板10包括衬底基板1和设置在衬底基板上的显示单元P，例如包括多个显示单元P，例如多个显示单元P呈阵列排布。每个显示单元P且包括显示区域11和非发光区域12，显示区域11包括子像素，例如显示单元P包括呈阵列排列的多个子像素，该阵列包括沿第一方向D1延伸的第一像素行和沿第一方向D1延伸的第二像素行；第一像素行包括相邻设置的第一子像素P1和第二子像素P2，第二像素行包括相邻设置的第三子像素P3和第四子像素P4。图1A以每个显示单元P的显示区域11包括第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4为例，当然，在其他实施例中，每个显示单元P的显示区域11也包括多于四个或者少于4个子像素。

例如，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射绿色光线的绿色子像素(G)，第二子像素P2可以是出射白色光线的白色子像素(W)，第四子像素P4可以是出射蓝色光线的蓝色子像素(B)。当然，对于第一子像素P1、第二子像素P2、第二子像素 P2和第四子像素P4的发射颜色不限于上述情况，本公开实施例对此不作限定。

在一些实施例中，每个子像素的形状可以是矩形状、菱形、五边形或六边形。在一种示例性实施方式中，四个子像素可以采用水平并列方式排列，形成RWBG像素排布。在另一些实施例中，四个子像素可以采用正方形(Square)、钻石形(Diamond)或竖直并列等方式排列，本公开在此不做限定。

图2A是图1A所示的一个显示单元P的四个子像素的像素电路的等效电路示意图。结合图1A和图2A，第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4中的每个包括像素电路，像素电路包括驱动晶体管T1和发光器件20；显示区域11为发光区域，用于显示图像；非发光区域为非发光区域，不用于显示图像，可透视出非显示侧的环境。驱动晶体管T1配置为控制流经发光器件20的驱动电流的大小，且包括栅极、第一极和第二极。发光器件20配置为接收驱动电流且被驱动电流驱动以发光。例如，该显示基板是有机发光二极管(OLED)显示基板，该发光器件20为OLED。

图1B是本公开至少一实施例提供的显示基板的框图。如图1B所示，例如，第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4中的每个包括驱动该发光器件20发光的像素电路。该显示基板还可以包括多条扫描线、多条数据线以用于为该多个子像素提供扫描信号(控制信号)和数据信号，从而驱动该多个子像素。根据需要，该显示基板还可以进一步包括电源线、检测线等。

该像素电路包括用于驱动发光器件20发光的驱动子电路和用于检测该子像素电特性以实现外部补偿的检测子电路。本公开实施例对于该像素电路的具体结构不作限制。

图1B示出了一种用于该显示基板的一种3T1C像素电路的示意图。根据需要，该像素电路还可以进一步包括补偿电路、复位电路等，像素电路例如还可以是4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。本公开的实施例对此不作限制。

如图2A和图1A所示，在示例性实施方式中，每个显示单元P还包括 一条第一扫描信号线G1、一条第二扫描信号线G2、一条第一电源线vdd、一条第二电源线vss、四条数据信号线D(图2A中，四条数据信号线D分别是第一数据信号线D1至第四数据信号线D4，第一子像素P1与第一数据信号线D1连接，第二子像素P2与第二数据信号线D2连接，第三子像素P3与第三数据信号线D3连接，第四子像素P4与第四数据信号线D4连接)、一条检测信号线S和分别对应于四个字像素P1\P2\P3\P4的四个像素电路。

例如，第一扫描信号线G1和第二扫描信号线G2沿着第一方向D1延伸，并沿着第二方向D2排列，第一方向D1与第二方向D2交叉，例如第一方向与第二方向D2垂直。第一电源线vdd、数据信号线D1\D2\D3\D4和检测信号线S可以沿着第二方向D2延伸，并沿着第一方向D1排列。

例如，四条数据信号线D和一条检测信号线S设置在第一电源线vdd和第二电源线vss之间，四条数据信号线D1\D2\D3\D4中的两条数据信号线D3\D4位于检测信号线S与第一电源线vdd之间，四个数据信号线D中的另两条数据信号线D1\D2位于检测信号线S与第二电源线vss之间。这样，第一电源线vdd和第二电源线vss之间通过设置四条数据信号线D1\D2\D3\D4和一条检测信号线S形成四个子像素，相应的，两条检测信号线S之间通过设置一条第一电源线vdd、一条第二电源线vss和四条数据信号线D1\D2\D3\D4也形成四个子像素。

图2B-2D为本公开实施例提供的像素电路的驱动方法的信号时序图。请参照图2A和图2B，例如，第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4中的每个的像素电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容Cst。第一扫描信号线G1与每个子像素中第二晶体管T2的栅电极连接，第二扫描信号线G2与每个子像素中第三晶体管T3的栅电极连接。每个子像素中，第二晶体管T2的第一极与存储电容Cst的第一电容电极和第一晶体管T1的栅极电连接，数据信号线与第二晶体管T2的第二极连接，第二晶体管T2的第二极配置为接收数据信号GT，第二晶体管T2为数据晶体管，且配置为响应于第一控制信号G1将该数据信号DT写入第一晶体管T1的栅极和存储电容Cst；第一晶体管T1的第一极与存储电容Cst的第二电容电极电连接，并配置为与发光元件20的第一电极电连接，第 一电源线VDD与第一晶体管T1的第二极连接，第一晶体管T1的第二极配置为接收第一电源电压V1(例如为高电源电压VDD)，第一晶体管T1第一晶体管T1为驱动晶体管，且配置为在第一晶体管T1的栅极的电压的控制下控制用于驱动发光元件的电流；第三晶体管T3的第一极与第一晶体管T1的第一极以及存储电容Cst的第二电容电极电连接，检测信号线S与第三晶体管T3的第二极连接，第三晶体管T3的第二极配置为与第一检测线S连接以连到外部检测电路11，第三晶体管T3为检测晶体管，且配置为响应于第二控制信号G2检测所属的子像素的电特性以实现外部补偿；该电特性例如包括第一晶体管T1的阈值电压和/或载流子迁移率，或者发光元件的阈值电压、驱动电流等。该外部检测电路11例如为包括数模转换器(DAC)和模数转换器(ADC)等的常规电路，本公开的实施例对此不作赘述。

本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)，关闭电压为高电平电压(例如，5V、10V或其他合适的电压)；当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其他合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)。需要说明的是，在下面的描述中均以图1B中的晶体管为N型晶体管为例进行说明，然而不作为对本公开的限制。

下面结合图2B-2D所示的信号时序图对图2A所示的像素电路的工作原理进行说明，其中图2B示出了该像素电路在显示过程的信号时序图，图2C和图2D示出了该像素电路在检测过程的信号时序图。

例如，如图2B所示，每一帧图像的显示过程包括数据写入和复位阶段1以及发光阶段2。图2B示出了每个阶段中各个信号的时序波形。该3T1C像素电路的一种工作过程包括：在数据写入和复位阶段1，第一控制信号G1 和第二控制信号G2均为开启信号，第二晶体管T2和第三晶体管T3导通，数据信号DT经第二晶体管T2传输至第一晶体管T1的栅极，第一开关K1关闭，模数转换器通过第一检测线130及第三晶体管T3向发光元件的第一电极(例如OLED的阳极)写入复位信号，第一晶体管T1导通并产生驱动电流将发光元件的第一电极充电至工作电压；在发光阶段2，第一控制信号G1和第二控制信号G2均为关闭信号，由于存储电容Cst的自举效应，存储电容Cst两端的电压保持不变，第一晶体管T1工作在饱和状态且电流不变，并驱动发光元件发光。

例如，图2C示出了该像素电路在进行阈值电压的检测时的信号时序图。该3T1C像素电路的一种工作过程包括：第一控制信号G1和第二控制信号G2均为开启信号，第二晶体管T2和第三晶体管T3导通，数据信号DT经第二晶体管T2传输至第一晶体管T1的栅极；第一开关K1关闭，模数转换器通过第一检测线130及第三晶体管T3向发光元件的第一电极(节点S)写入复位信号，第一晶体管T1导通并对节点S进行充电直至第一晶体管截止，数模转换器对第一检测线130上的电压取样即可得到第一晶体管T1的阈值电压。该过程例如可以在显示装置关机时进行。

例如，图2D示出了该像素电路在进行阈值电压的检测时的信号时序图。该3T1C像素电路的一种工作过程包括：在第一阶段，第一控制信号G1和第二控制信号G2均为开启信号，第二晶体管T2和第三晶体管T3导通，数据信号DT经第二晶体管T2传输至第一晶体管T1的栅极；第一开关K1关闭，模数转换器通过第一检测线130及第三晶体管T3向发光元件的第一电极(节点S)写入复位信号；在第二阶段，第一控制信号G1为关闭信号，第二控制信号G1为开启信号，第二晶体管T2关断，第三晶体管T3导通，并将第一开关K1、第二开关K2断开以将第一检测线130浮置；由于存储电容Cst的自举效应，存储电容Cst两端的电压保持不变，第一晶体管T1工作在饱和状态且电流不变并驱动发光元件发光，然后数模转换器对第一检测线130上的电压取样，并结合发光电流的大小可以计算出第一晶体管T1中的载流子迁移率。例如，该过程可以在显示阶段之间的消隐阶段进行。

通过上述检测可以得到第一晶体管T1的电特性并实现相应的补偿算法。

例如，如图1B所示，显示基板10还可以包括数据驱动电路03和扫描驱动电路04。数据驱动电路03配置为根据需要(例如输入显示装置的图像信号)可发出数据信号，例如上述数据信号DT；每个子像素的像素电路还配置为接收该数据信号并将该数据信号施加至该第一晶体管的栅极。扫描驱动电路04配置为输出各种扫描信号，例如包括上述第一控制信号G1和第二控制信号G2，其例如为集成电路芯片(IC)或者为直接制备在显示基板上的栅驱动电路(GOA)。

例如，显示基板10还包括控制电路02。例如，控制电路02配置为控制数据驱动电路03施加数据信号，以及控制栅极驱动电路施加扫描信号。该控制电路02的一个示例为时序控制电路(T-con)。控制电路02可以为各种形式，例如包括处理器021和存储器022，存储器022包括可执行代码，处理器021运行该可执行代码以执行上述检测方法。

例如，处理器021可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其它形式的处理装置，例如可以包括微处理器、可编程逻辑控制器(PLC)等。

例如，存储器022可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令，处理器021可以运行该程序指令期望的功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据，例如在上述检测方法中获取的电特性参数等。

图3A为本公开至少一个实施例提供的显示基板10的一个显示单元P的平面示意图；图3B为图3A中的第三子像素P3的示意图，图3C为图3B中包括连接结构的局部L的放大图；图4A为沿图3B中的A-A’线的截面示意图。参考图3A-3C和图4A，发光器件20包括第一电极2，第一电极2包括彼此间隔的第一部分21和第二部分22。显示单元P还包括：连接结构3和第一转接电极4。连接结构3连接第一电极2的第一部分21和第一电极2的 第二部分22，且包括位于非发光区域12的连接部30；第一转接电极4与驱动晶体管T1的第一极T1s连接且包括位于非发光区域12的部分，连接部30在非发光区域12与第一转接电极4的位于非发光区域12的部分电连接。本公开实施例提供的显示基板10中，第一电极2的多个部分，例如第一部分21和第二部分22，通过连接部30和第一转接电极4与驱动晶体管T1的第一极T1s连接，如此，将一个子像素(以第三子像素P3为例)开口区包括第一子开口601和第二子开口602(如图5K所示)，第一子开口601和第二子开口602分别为第一电极2的第一部分21和第一电极2的第二部分22对应的区域，例如，一电极2的第一部分21覆盖第一子开口601，第一电极2的第二部分22覆盖第二子开口602。并且，第一电极2的第一部分21和第一电极2的第二部分22在非发光区域12与位于非发光区域12的连接部30电连接，再通过第一转接电极4的位于显示区域11的部分与驱动晶体管T1的第一极T1s连接，当子像素开口区的两个部分中的一者发生暗点等显示不良，可将该位置对应的第一电极2的第一部分或者第二部分断开，从而将暗点发生区域不执行显示功能，降低子像素暗点不良，实现子像素的修复，提升画质，从而保证产品显示效果优。并且，由于第一电极2的第一部分21和第一电极2的第二部分22在非发光区域12与位于非发光区域12的连接部30电连接，再通过第一转接电极4的位于显示区域11的部分与驱动晶体管T1的第一极T1s连接，以便于在非发光区域12制作用于将连接部30与第一转接电极4连接的过孔。与在显示区域11中将第一电极2的第一部分21和第二部分22与第一转接电极4连接的方案相比，由于非发光区域12中不设置像素电路，本公开实施例的在非发光区域12对应于连接部30的位置制作用于将连接部30与第一转接电极4连接的过孔的对准工艺较容易，可明显提高良率。

需要说明的是，在本公开至少一实施例中，第一电源线vdd的纵向部分vdd1与第二电源线vss在第一方向D1上间隔排列，且分别位于显示区域11在第一方向D1上的第一边缘以及显示区域11在第一方向D1上与第一边缘相对的第二边缘；第一电源线vdd的纵向部分vdd1的远离第二电源线vss的边缘与第二电源线vss的远离第一电源线vdd的纵向部分vdd1的边缘之间的 区域为显示区域11。

例如，如图4A所示，该发光元件为有机发光二极管，包括第一电极2、第二电极24和位于第一电极2和第二电极24之间的发光层23。例如，第一电极为高功函数的材料以充当阳极，例如为ITO/Ag/ITO叠层结构，或者为ITO/Al/ITO叠层结构(三明治结构)，或者为ITO/(Al+Ag)/ITO叠层结构(三明治结构)。当然，第一电极不局限于上述三明治结构，第一电极的材料也不局限于上述列举的种类。第二电极24为低功函数的材料以充当阴极，例如为半透射的金属或金属合金材料，例如为Ag/Mg合金材料。例如，该发光元件为顶发射结构，第一电极2具有反射性而第二电极122具有透射性或半透射性。

例如，结合图3B-3C和图4A，第一转接电极4包括第一转接部41，第一转接部41位于显示区域11，且与驱动晶体管T1的第一极连接；第一转接电极4的位于非发光区域12的部分包括第二转接部42，第二转接部42与第一转接部41连接，连接部30与第二转接部42异层设置，并且，连接部30在非发光区域12与第二转接部42通过第一过孔V0连接。

例如，如图4A所示，显示单元P还包括第二转接电极5，第二转接电极5位于非发光区域12，且在垂直于衬底基板1的方向上位于连接部30与第二转接部42之间，且第二转接电极5在衬底基板1上的正投影与连接部30在衬底基板1上的正投影以及第二转接部5在衬底基板1上的正投影均至少部分重叠；连接部30通过第二转接电极5与第二转接部42连接，以分段连接，减小连接部30直接通过一个过孔与第二转接部42连接的孔深，提高显示基板的制作良率。

例如，如图4A所示，显示基板10还包括第一绝缘层101、位于第一绝缘层101的远离衬底基板1的一侧的第二绝缘层102、位于第二绝缘层102的远离衬底基板1的一侧的第三绝缘层103、在垂直于衬底基板1的方向上位于第二转接电极5的远离第三绝缘层103的第四绝缘层104，层间绝缘层105垂直于衬底基板1的方向上位于第四绝缘层104的远离第三绝缘层103的一侧。第一过孔V0包括贯穿第一绝缘层101和第三绝缘层103的第一子过孔V01，第二转接电极5通过第一子过孔V01与第二转接部42连接；显 示基板10还包括，第一过孔V0还包括贯穿第四绝缘层104的第二子过孔V02，连接部30通过第二子过孔V02与第二转接电极5连接，从而实现将连接部30通过多级过孔与第二转接部42连接。

例如，第一转接部41与第二转接部42为连续的一体成型结构。例如，第一转接电极4的材料为金属材料，例如为铜、铝、铬、铜合金、铝合金、铬合金、锰合金等，但不限于上述列举的种类。

例如，显示单元P还包括层间绝缘层105，层间绝缘层105位于显示区域11且不位于非发光区域12，在垂直于衬底基板1的方向上，层间绝缘层105位于第一电极2与第二转接电极5之间。如图4A和图5H所示，第一电极2通过沿垂直于衬底基板1的方向贯穿层间绝缘层5的开口O1与驱动晶体管T1的第一极T1s电连接。例如，开口O1与第二子过孔V02连通，第一电极2通过贯穿层间绝缘层5的开口O1进入第二子过孔V02而与第二转接电极5连接。例如，第一过孔在衬底基板1上的正投影位于开口O1在衬底基板1上的正投影内，即，第二子过孔V02和第一子过孔V01在衬底基板1上的正投影位于开口O1在衬底基板1上的正投影内。如此，可借助非发光区域中层间绝缘层105的较大的开口O1使第一电极2与驱动晶体管T1的第一极T1s电连接，便于在非发光区域实现连接部30与第二转接电极5的连接，在非发光区域制作较大的开口O1对制作工艺要求较低，容易实现，制作开口O1的准确率高，对其他周边结构影响小，避免了在显示区域11中的绝缘层中打孔受到空间限制而导致的过孔制作良率低且对周边结构影响大的问题。

例如，如图4A所示，层间绝缘层105位于显示区域11且不位于非发光区域12A，即，层间绝缘层105不包括位于非发光区域12A的部分，例如，在制作层间绝缘层105的过程中，将用于形成层间绝缘层105的材料层的位于非发光区域12A的部分通过构图工艺全部去除，从而在非发光区域与层间绝缘层105同层的区域构成开口O1，也即，开口O1在衬底基板1上的正投影位于非发光区域12A内，且开口O1在衬底基板1上的正投影的面积等于非发光区域12A的面积。如此，可借助非发光区域中不设置层间绝缘层105，相比于在非显示区域12A中制作过孔以用于使第一电极2通过的方案，进一 步降低了层间绝缘层105的制作难度，提高显示基板的制作良率。

例如，开口O1在衬底基板1上的正投影的面积大于与该开口O1相邻的一个子像素在衬底基板1上的正投影的面积。例如，结合图4A和图1，在显示区域11和非发光区域12A的排列方向上，开口O1的最大宽度W1大于一个子像素的最大宽度W2，此处以与该开口O1相邻的一个子像素P3为例。

在其他实施例中，例如，如图4D所示，开口O1在衬底基板1上的正投影位于非发光区域12A内，且开口O1在衬底基板1上的正投影的面积小于非发光区域12A的面积。即，在制作层间绝缘层105的过程中，将用于形成层间绝缘层105的材料层的位于非发光区域12A的部分的其中一部分通过构图工艺去除，从而形成开口O1，该开口O1是穿过层间绝缘层105的一个较大的过孔，开口O1边缘至少部分被层间绝缘层105的材料围绕。图4D所示的实施例的其他特征以及对应的技术效果均与图4A中的相同，请参考对图4A的描述。

例如，如图4A所示，层间绝缘层105在显示区域11与非发光区域12交界处存在断层，即层间绝缘层105的靠近非发光区域12的边缘存在台阶结构001，第一电极2覆盖台阶结构001从而跨过台阶结构001而延伸到非发光区域12，在台阶结构001的靠近非发光区域12的一侧不再设置有层间绝缘层105，从而连接部30可以位于台阶结构001的段差和靠近非发光区域12的一侧的空间，和层间绝缘层105位于显示区域11以及非发光区域12的方案相比，本实施例可以避免在层间绝缘层105中制作贯穿层间绝缘层105的用于使连接部30与第二转接电极5连接的过孔，简化了显示基板的制作工艺，对提高显示基板的良率具有重要意义；因为层间绝缘层105在垂直于衬底基板1方向上的厚度较大，例如，层间绝缘层105在垂直于衬底基板1方向上的厚度大于6000埃，以满足其绝缘以及充当平坦层的功能，如果制作贯穿层间绝缘层105的用于使连接部30与第二转接电极5连接的过孔，该过孔与层间绝缘层105中的其他用途的过孔在平行于衬底基板方向上的尺寸存在差别，例如会要求该过孔的在平行于衬底基板方向上的尺寸较大，从而在通过同一道构图工艺制作贯穿层间绝缘层105的多种过孔时，同时满足这些不同的尺寸的难度较大，保证掩膜的对准率难度较大，且层间绝缘层105的厚度 较大，刻蚀过程中满足这些不同的尺寸的准确率难度较大。然而，本公开实施例的上述方案可避免在层间绝缘层105中制作贯穿层间绝缘层105的用于使连接部30与第二转接电极5连接的过孔，从而避免上述问题。

例如，层间绝缘层105的材料为有机绝缘材料，例如该有机绝缘材料包括树脂材料、亚克力材料等，例如可以为聚酰亚胺(PI)、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯(PMMA)等，但不限于以上列举种类。例如，层间绝缘层105为平坦化层。

例如，第一绝缘层101、第二绝缘层102、第三绝缘层103、第四绝缘层104例如为无机绝缘层，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属氮氧化物绝缘材料。

例如，如图3A所示，显示基板10还包括设置于衬底基板1上的第一信号线G1/G2和第二信号线D1～D4。第一信号线G1/G2传输扫描信号；例如第一信号线包括第一子扫描信号线G1和第二子扫描信号线G2；第一子扫描信号线G1传输第一扫描信号，第二子扫描信号线G2传输第二扫描信号；例如第一扫描信号与第二扫描信号可以是逐行扫描信号，例如第一扫描信号与第二扫描信号是同一个扫描信号，可参考上述图2B；或者，在其他实施例中，第一扫描信号与第二扫描信号是不同的信号。例如，第二信号线D1～D4传输数据信号DT；第一信号线整体上沿第一方向D1延伸，第二信号线D1～D4整体上沿与第一方向D1相交的第二方向D2延伸；子像素还包括数据写入晶体管T2，数据写入晶体管T2配置为在第一扫描信号的控制下将数据信号传输至驱动晶体管T1。

需要说明的是，“整体上沿第一方向D1延伸”包括大致上沿第一方向D1延伸，至少整体上是沿第一方向D1上即可。例如，在一些示例中，该整体上沿第一方向D1延伸的第一信号线可以带有一定的弯曲部分，或者，在一些示例中，该整体上沿第二方向D2延伸的条形的边缘可以不是平滑的线条，例如其边缘可以具有毛刺或锯齿，总之，满足只要整体的延伸趋势是沿第一方向D1即可。同样，对于“整体上沿第二方向D2延伸”也是如此。同样，对于本公开提及的整体上沿某个方向延伸，均是如此。

例如，结合图3B-3C，连接结构3包括至少两个延伸部，至少两个延伸部包括：第一延伸部31和第二延伸部32。第一延伸部31具有第一端和与其第一端相对的第二端，且从显示区域11延伸至非发光区域12，第一延伸部31的第一端与第一电极2的第一部分21连接，第一延伸部31的第二端位于非发光区域12；第二延伸部32具有第一端和与其第一端相对的第二端，且从显示区域11延伸至非发光区域12，第二延伸部32的第一端与第一电极2的第二部分22连接，第二延伸部32的第二端位于非发光区域12；连接部30与第一延伸部31的第二端以及第二延伸部32的第二端连接。如此，连接部30通过至少连个通道即第一延伸部31和第二延伸部32分别与第一电极2的第一部分21和第一电极2的第二部分22连接，当一个子像素例如第三子像素P3的开口区对应于第一电极2的第一部分21的区域和对应于第一电极2的第二部分22的区域两者中的一者发生暗点等显示不良时，可以将该发生暗点等显示不良的区域对应的第一延伸部31和第二延伸部32两者中的一者切断，从而将发生暗点等显示不良的区域不进行显示，第一延伸部31和第二延伸部32呈沿第一方向D1延伸的条形，便于切断，从而便于实现子像素的修复，提高显示质量。

例如，第一延伸部31的第二端具有第一可切断部310，第二延伸部32的第二端具有第二可切断部320；在第一可切断部310的靠近衬底基板1的一侧与第一可切断部310正对的位置处不存在任何导电层与第一可切断部310在垂直于衬底基板1的方向上重叠，在第二可切断部320的靠近衬底基板1的一侧与第二可切断部320正对的位置处不存在任何导电层与第二可切断部320在垂直于衬底基板1的方向上重叠。如此，在子像素发生暗点等显示不良时，对第一可切断部310或第二可切断部320进行切断过程中不会损伤其他的导电层，从而便于切断，实现子像素的修复，提高显示质量。

例如，如图3C所示，第一电极2的第一部分21和第一电极2的第二部分22之间的间隔在第二方向D2上的最大宽度W _SP小于连接部30在第二方向D2上的最大宽度W _C，以保证连接部30在第二方向D2上具有足够的宽度以连接第一电极2的第一部分21和第一电极2的第二部分22，且使得第一电极2的第一部分21和第一电极2的第二部分22之间的间距不要过大而 占据过大的空间，以同时兼顾实现高PPI显示面板。

例如，第一电极2的第一部分21、第一电极2的第二部分22、第一延伸部31、第二延伸部32以及连接部30为连续的一体成型结构，以简化显示基板的结构，上述连续的一体成型结构可通过对同一材料层执行同一道构图工艺形成，简化了显示基板的制作工艺。

例如，如图3A-3B所示，每个子像素还包括第一电源线vdd，第一电源线vdd连接第一电压端VDD且配置为给子像素提供第一电源电压，第一电源线vdd与驱动晶体管T1的第一极同层设置，且包括竖直部分vdd1，竖直部分vdd1整体上沿第二方向D2延伸，且连接到与其相邻的子像素；例如，第一电源线vdd还包括横向部分vdd2，横向部分vdd2与纵向部分电连接且整体上沿第一方向D1延伸，以连接到显示单元的各个子像素，从而将第一电源电压提供给显示单元的各个子像素。例如，图3B中的横向部分vdd2连接到第三子像素P3和第四子像素P4，图3A中还包括与纵向部分vdd2连接且连接到第一子像素P1和第二子像素P2的另一条横向部分vdd2，从而实现将来自竖直部分vdd1的第一电源电压提供给显示单元的每个子像素。例如，第一延伸部31和第二延伸部32跨过第一电源线vdd和第二信号线而延伸至非发光区域12，以与位于非发光区域12的连接部连接。

例如，参考图3A，非发光区域12与显示区域11在第二方向D2上排列，第一电极2的第一部分21与第一电极2的第二部分22在第二方向D2上排列，第一延伸部31和第二延伸部32均整体上沿第一方向D1延伸。这样的排布方式可以协调第一电极2的第一部分21与第一电极2的第二部分22与其所在的子像素对应的非发光区域的位置，从而便于从第一电极2的第一部分21和第一电极2的第二部分22分别引出第一延伸部31和第二延伸部32到非发光区域12，便于实现使位于非发光区域12的连接部30与第一电极2的第一部分21和第一电极2的第二部分22连接。

例如，非发光区域12包括第一非发光区域12A和第二非发光区域12B，第一非发光区域12A位于显示区域11的在第一方向D1上的第一侧，第二非发光区域12B位于显示区域11的在第一方向D1上与其第一侧相对的第二侧；第一子像素P1和第三子像素P3与第一非发光区域12A相邻，第二子像 素P2和第四子像素P4与第一非发光区域12A相邻；对应多个子像素的每个设置有连接结构3，连接结构3连接与其相邻的子像素的第一电极2的第一部分21和第一电极2的第二部分22；对应于第一子像素P1的连接结构3的连接部30和对应于第三子像素P3的连接结构3的连接部30位于第一非发光区域12A；对应于第二子像素P2的连接结构3的连接部30和对应于第四子像素P4的连接结构3的连接部30位于第二非发光区域12B，从而显示单元P的每个子像素的第一电极均包括第一部分和第二部分，且每个子像素的第一电极的第一部分和第二部分都可以通过位于对应的非发光区域的连接部和第一转接电极(或者，第一转接电极和第二转接电极)与位于显示区域11的驱动晶体管T1的第一极T1s连接。

例如，如图3A所示，给第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4提供扫描信号的第一信号线G1/G2位于第一像素行和第二像素行的交界区域，以便于给该交界区域两侧的第一像素行和第二像素行均提供扫描信号。

例如，第一子像素P1与第二子像素P2的平面图案相对于沿第二方向D2延伸的对称轴对称，第三子像素P3的平面图案与第四子像素P4的沿对称轴对称，第一非发光区域12A与第二非发光区域12B的平面图案相对于对称轴对称，以合理利用空间，提高显示基板的均匀性，从而提高显示区域进行显示的均匀性，并降低显示基板的制作难度。

例如，参考图4A，显示单元P还包括像素界定层6，像素界定层6包括：第一部分61和第二部分62。第一部分61位于相邻的子像素的第一电极2之间以限定出子像素的开口区60，发光器件20的发光层23至少位于该开口区60。第二部分62位于第一电极2的第一部分21与第一电极2的第二部分22之间以将第一电极2的第一部分21与第一电极2的第二部分22间隔开。

例如，如图4A所示，连接部30在衬底基板1上的正投影位于像素界定层6的第一部分61在衬底基板1上的正投影内，以避免连接部30与像素界定层6的第一部分61分别占用独立的空间，节省空间，并利用像素界定层6的第一部分61对连接部30起到保护作用。

例如，本公开的一些实施例提供的显示基板10的发光元件可以采用顶发 射结构。

例如，如图4A所示，每个子像素，以第三子像素P3为例，还包括第一电容C1；第一电容C1包括第一极板Ca和第二极板Cb；第一极板Ca与驱动晶体管T1的栅极T1g电连接且与驱动晶体管T1的栅极同层设置，例如第一极板Ca与驱动晶体管T1的栅极T1g连续的一体成型结构；第二极板Cb在衬底基板1上的正投影与第一极板Ca在衬底基板1上的正投影至少部分重叠。

例如，如图4A所示，子像素，以第三子像素P3为例，还包括第二电容C2，第二电容C2包括第一极板Ca和第三极板Cc；第三极板Cc包括重叠部和非重叠部，重叠部在衬底基板1上的正投影与第一极板Ca在衬底基板1上的正投影重叠，非重叠部在衬底基板1上的正投影与第一极板Ca在衬底基板1上的正投影不重叠且与第二极板Cb在衬底基板1上的正投影至少部分重叠。图4B为沿图3B中的B-B’线和C-C’线的截面示意图，如图4B所示，非重叠部与第二极板Cb通过第二过孔V2连接，第三极板Cc复用作第一转接部41，即第一转接部41与第二极板Cb通过第二过孔V2连接，以简化显示基板10的结构以及制作工艺。

例如，如图4B所示，第二极板Cb与驱动晶体管T1的第一极T1s同层设置，例如第二极板Cb与驱动晶体管T1的第一极T1s连续的一体成型结构，以实现第二极板Cb与驱动晶体管T1的第一极T1s电连接，从而实现第一转接部41与驱动晶体管T1的第一极T1s电连接。第三极板Cc复用作第一转接部41以及第二极板Cb与驱动晶体管T1的第一极T1s连续的一体成型结构大大简化了显示基板10的结构以及制作工艺。

例如，如图4B所示，驱动晶体管T1的第一极T1s通过多个过孔与驱动晶体管T1的有源层T1a连接，以降低接触电阻；例如该多个过孔沿第二方向D2彼此间隔排列；例如驱动晶体管T1的第一极T1s通过过孔V91、过孔V92和过孔V93三个过孔与驱动晶体管T1的有源层T1a连接，过孔V91、过孔V92和过孔V93均贯穿第二绝缘层102和第三绝缘层103。当然，该多个过孔的数量不限于三个，可根据需要进行设计。

图5A为图3A所示的显示单元的第一导电层的平面示意图；图5B为图 3A所示的显示单元的第一绝缘层的平面示意图；图5C为图3A所示的显示单元的半导体层的平面示意图；图5D为图3A所示的显示单元的第二导电层的平面示意图；图5E为图3A所示的显示单元的第三绝缘层的平面示意图；图5F为图3A所示的显示单元的第三导电层的平面示意图；图5G为图3A所示的显示单元的第四绝缘层的平面示意图；图5H为图3A所示的显示单元的第五绝缘层的平面示意图；图5I为图3A所示的显示单元的第四导电层的平面示意图；图5J为图3A所示的显示单元的第五导电层的平面示意图。如图5A-5I所示结合图4A，显示基板10包括沿靠近衬底基板1到远离衬底基板1的方向上依次在衬底基板1上堆叠的第一导电层100、第一绝缘层101、半导体层600、第二绝缘层102、第二导电层200、第三绝缘层103、第三导电层300、第四绝缘层104、第五绝缘层105、第四导电层400和第五导电层500，第五绝缘层105也即上述层间绝缘层105。

例如，半导体层600的材料包括但不限于硅基材料(非晶硅a-Si，多晶硅p-Si等)、金属氧化物半导体(IGZO，ZnO，AZO，IZTO等)以及有机物材料(六噻吩，聚噻吩等)。

如结合图4A和图5A-5J，第一导电层100包括第一转接部41、第二转接部42和第三极板Cc；半导体层600包括驱动晶体管T1的有源层T1a、数据晶体管T2的有源层T2a和检测晶体管T3的有源层T3a；第二导电层200包括第一子扫描信号线G1和第二子扫描信号线G2、驱动晶体管T1的栅极T1g、数据晶体管T2的栅极T2g和检测晶体管T3的栅极T3g、第一极板Ca、第一电源线vdd的横向部分vdd2以及辅助电源线vdd3，辅助电源线vdd3对应于第一电源线vdd的竖直部分vdd1沿第二方向D2延伸，且通过贯穿第三绝缘层103的多个过孔V4与第一电源线vdd的竖直部分vdd1电连接，以与第一电源线vdd的竖直部分vdd1并联，达到降低第一电源线vdd的电阻的效果；并且，如图5D所示，辅助电源线vdd3与横向部分vdd2电连接，从而实现横向部分vdd2与竖直部分vdd1电连接。例如辅助电源线vdd3与横向部分vdd2同层设置，均位于第二导电层200。例如辅助电源线vdd3与横向部分vdd2连续的一体成型结构。第三导电层300包括驱动晶体管T1的第一极T1s和第二极T1d、数据晶体管T2的第一极T2s和第二极T2d、检测晶体管 T3的第一极T3s和第二极T3d、数据线D1\D2\D3\D4、检测信号线S、以及第一电源线vdd的竖直部分vdd1。结合图4A和图5H可知，上述层间绝缘层105仅设置于显示区域11，非发光区域12中不存在层间绝缘层105。

结合图4A和图5I，例如，第一电极2的第一部分21和第一电极2的第二部分22与驱动晶体管T1的第一极T1s连接，且分别包括在垂直于衬底基板1的方向上沿靠近衬底基板1到远离衬底基板1的方向依次堆叠的第一子电极层2a、第二子电极层2b和第三子电极层2c。第四导电层400包括连接部30、第一延伸部31、第二延伸部32、第一部分21的第一子电极层2a以及第二部分22的第一子电极层2a。第五导电层500包括第一部分21的第三子电极层2c和第二部分22的第三子电极层2c。例如，显示基板10还包括第六导电层，第六导电层在垂直于衬底基板1的方向上位于第四导电层400和第五导电层500之间，第六导电层包括第一部分21的第二子电极层2b和第二部分22的第二子电极层2b。

图4C为沿图3A中的D-D’线的截面示意图。结合图5A和图4C，第一导电层100还包括中间连接部43，例如中间连接部43位于第一像素行与第二像素行的交界区域。检测晶体管T3的第二极T3d通过贯穿第三绝缘层103的中间过孔V33与检测晶体管T3的有源层T3a连接，且通过贯穿第三绝缘层103和第一绝缘层101的第二连接过孔V32与中间连接部43连接；并且，检测信号线S通过贯穿第三绝缘层103和第一绝缘层101的第一连接过孔V31与中间连接部43连接，从而实现检测信号线S与检测晶体管T3的第二极T3d连接。同时，第四子像素P4的检测晶体管的第二极T3d’通过贯穿第三绝缘层103的过孔V35与第四子像素P4的检测晶体管的有源层T3a’连接，且通过贯穿第三绝缘层103和第一绝缘层101的过孔V34与中间连接部43连接，从而实现第三子像素P3的检测晶体管的第二极T3d与第四子像素P4的检测晶体管的第二极T3d’通过同一中间连接部43与同一检测信号线S连接，简化显示基板10的结构和制作工艺。

例如，结合图4C和图5C所示，第一子像素P1(即下文中的上子像素)的检测晶体管T3的第二极T3d与第三子像素P3(即下文中的下子像素)的检测晶体管T3的第二极T3d构成连续的一体成型电极，第一子像素P1的检 测晶体管T3的有源层T3a与第三子像素P3的检测晶体管T3的有源层T3a一体成型有源层IAL，一体成型电极通过中间过孔V33与一体成型有源层IAL电连接。

例如，如图4A所示，第三极板Cc位于第一极板Ca的靠近衬底基板1的一侧。

例如，结合图4A和图5A，显示基板10还包括遮光层7，遮光层7位于半导体层200的靠近衬底基板1的一侧；驱动晶体管T1的有源图案(即有源层T1a或沟道区)在衬底基板1上的正投影位于遮光层7在衬底基板1上的正投影之内，从而利用遮光层7遮挡来自驱动晶体管T1的有源图案的远离衬底基板1的一侧的顶光，防止顶光照射到驱动晶体管T1的沟道区，从而防止光照降低驱动晶体管T1的性能。例如发光器件20为顶发射型，发光层23发出的光从发光器件20的远离衬底基板1的一侧出射，当然，发光器件20也可以为底发射型，发光层23发出的光经衬底基板1出射。例如，遮光层7复用作第一转接部41，即这两者是同一结构，以简化显示基板10的结构和制作工艺。

本公开至少一实施例还提供一种显示基板的操作方法，适用与本公开实施例提供的任意一种显示基板10，参考图3C，该操作方法包括：将显示基板10的连接结构3的位于非发光区域的部分切断以使连接结构3与第一电极2的第一部分21和第一电极2的第二部分22二者中的一者断开，这里的“断开”指连接结构3与第一部分21和第二部分22二者中的一者不再电连接，例如将连接结构3与第一电极2的第一部分21和第一电极2的第二部分22二者中的一者与连接结构3的位于非发光区域12的连接部30断开。如此，当一个子像素，这里以第三子像素P3为例，的开口区对应于第一电极2的第一部分21的区域和对应于第一电极2的第二部分22的区域两者中的一者发生暗点等显示不良时，例如，第一电极2的第一部分21对应的区域发生了暗点等显示不良，可以将第一电极2的第一部分21与连接结构3断开切断，从而将发生暗点等显示不良的区域不进行显示，实现子像素的修复，提高显示质量。

例如，在连接结构3的靠近衬底基板1的一侧不存在任何导电层与连接 结构3的被切断的部分在垂直于衬底基板1的方向上重叠，例如，在第一可切断部310的靠近衬底基板1的一侧不存在任何导电层与第一可切断部310在垂直于衬底基板1的方向上重叠，在第二可切断部320的靠近衬底基板1的一侧不存在任何导电层与第二可切断部320在垂直于衬底基板1的方向上重叠，此时，显示基板的操作方法包括将第一可切断部310和第二可切断部320二者中的一者切断，以将第一电极2的第一部分21和第一电极2的第二部分22二者中的一者与连接部30断开。这样，对切断第一可切断部310或第二可切断部320进行切断过程中不会损伤其他的导电层，从而便于切断，实现子像素的修复，提高显示质量。例如可以采用激光照射的方法将第一可切断部310或第二可切断部320切断，以形成断口(图未示出)，例如断口将第一可切断部310或第二可切断部320间隔成在第一方向D1上间隔开的两部分，一部分与第一电极的第一部分或第一电极的第二部分连接，另一部分与连接部30连接。

本公开至少一实施例还提供一种显示基板，该显示基板包括：衬底基板、显示单元、扫描信号线和纵向信号线。显示单元设置在所述衬底基板上，且包括显示区域和非发光区域；所述显示区域包括子像素，所述子像素包括驱动晶体管和发光器件，所述驱动晶体管配置为控制流经所述发光器件的驱动电流的大小，所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光；扫描信号线设置于所述衬底基板上，整体上沿第一方向延伸，穿过所述非发光区域和所述显示区域，传输扫描信号；纵向信号线设置于所述衬底基板上且位于所述显示区域，整体上沿与所述第一方向相交的第二方向延伸；所述扫描信号线包括至少一个外环部，所述至少一个外环部中的每个包括第一导线和第二导线。第一导线整体上沿所述第一方向延伸，且从所述非发光区域延伸至所述显示区域；第二导线整体上沿所述第一方向延伸，且从所述非发光区域延伸至所述显示区域，与所述第一导线在所述第二方向上间隔；所述第一导线与所述第二导线均与所述纵向信号线在垂直于所述衬底基板的方向上交叠；所述扫描信号线包括整体上沿所述第一方向延伸的主干部，所述第一导线与所述第二导线均与所述主干部电连接。在该显示基板中，第一导线与第二导线传输同一个扫描信号，至少一个外环部的第一导线与第二 导线从非发光区域延伸至显示区域以与纵向信号线交叠。由此，至少一个外环部可以有效降低扫描信号线的负载(或电阻)，同时避免与纵向信号线交叠过多；并且，至少一个外环部的第一导线与第二导线由非发光区域延伸到显示区域，从而可以与位于显示区域的靠近非发光区域的边缘的纵向信号线在垂直于衬底基板的方向上交叠，由此，当纵向信号线与同一个外环部的第一导线与第二导线二者中的一者交叠之处发生短路等问题时，可以将第一导线和第二导线中发生短路的发生短路的一者切断，使其停止工作，避免影响其所在的显示单元的显示效果，实现显示单元的像素修复。

示例性地，例如，图6A是图3A中包括至少一个外环部的局部A的放大示意图。结合图3A、图6A和图5D，显示基板10包括纵向信号线，纵向信号线设置于衬底基板1上且位于显示区域11，整体上沿与第一方向D1相交的第二方向D2对延伸。例如，纵向信号线包括上述第一电源线vdd、第二电源线vss、数据线D1～D4、检测线S、连接线(下文中介绍)等。在图3A和图6A所示的实施例中，整体上沿第一方向D1延伸的第一子扫描信号线G1传输第一扫描信号，且包括第一外环部R1。上述至少一个外环部包括第一外环部R1，第一外环部R1包括第一导线R11和第二导线R12，第一外环部R1的第一导线R11整体上沿第一方向D1延伸，且从非发光区域12A延伸至显示区域11；第一外环部R1的第二导线R12整体上沿第一方向D1延伸，且从非发光区域12A延伸至显示区域11，与第一外环部R1的第一导线R11在第二方向D2对上间隔开。第一子扫描信号线G1包括整体上沿第一方向D1延伸的第一主干部G10，第一外环部R1的第一导线R11和第一外环部R1的第二导线R12均与第一主干部G10连接，从而，第一外环部R1的第一导线R11和第一外环部R1的第二导线R12与第一主干部G10均传输第一扫描信号。

如上所述，显示基板10包括第一电源线vdd，第一电源线vdd连接第一电压端且配置为给子像素提供第一电源电压，且包括整体上沿第二方向D2对延伸的纵向部分vdd1。如图6A所示，纵向信号线包括第一电源线vdd的纵向部分vdd1；第一外环部R1的第一导线R11和第一外环部R1的第二导线R12均与第一电源线vdd的纵向部分vdd1在垂直于衬底基板1的方向上 交叠。如此，第一外环部R1的第一导线R11和第一外环部R1的第二导线R12由非发光区域12A延伸到显示区域11，从而可以与位于显示区域11的靠近非发光区域12A的边缘的纵向信号线例如第一电源线vdd在垂直于衬底基板1的方向上交叠。由此，第一外环部R1可以有效降低第一子扫描信号线G1的负载(或电阻)，同时避免与纵向部分vdd1交叠过多，只有两处交叠；当纵向部分vdd1与第一外环部R1的第一导线R11和第一外环部R1的第二导线R12二者中的一者交叠之处发生短路等问题时，可以将第一外环部R1的第一导线R11和第一外环部R1的第二导线R12二者中发生短路的一者切断，例如可以在纵向部分vdd1的在第一方向D1上相对的第一侧或者第二侧的位置将第一外环部R1的第一导线R11和第一外环部R1的第二导线R12二者中发生短路的一者切断，使该被切断的导线停止工作，避免影响其所在的显示单元P的显示效果，实现显示单元P的像素修复，由第一外环部R1的第一导线R11和第一外环部R1的第二导线R12二者中未被切断的一者继续为显示单元P的多个子像素P1～P4提供第一扫描信号，保持显示单元P的多个子像素P1～P4正常工作，减小上述短路问题对显示效果的影响。

例如，纵向信号线还包括数据信号线DT，数据信号线传输数据信号DT；第一子扫描信号线G1配置为给数据写入晶体管T2提供第一扫描信号，例如第一子扫描信号线G1给显示单元P的多个子像素P1～P4提供第一扫描信号。例如，在图6A所示的实施例中，第一外环部R1的第一导线R11和第一外环部R1的第二导线R12与第一数据信号线D1在垂直于衬底基板1的方向上交叠。当然，在其他实施例中，第一外环部R1的第一导线R11和第一外环部R1的第二导线R12也可以与第二数据信号线D2在垂直于衬底基板1的方向上交叠，或者与第三数据信号线D3在垂直于衬底基板1的方向上交叠，或者与第四数据信号线D4在垂直于衬底基板1的方向上交叠。例如，在其他实施例中，第一外环部R1的第一导线R11和第一外环部R1的第二导线R12也可以与显示单元P的多条数据信号线交叠，可根据需要进行设计。

例如，显示单元P的非发光区域包括第一非发光区域12A和第二非发光区域12B，第一非发光区域12A位于显示区域11在第一方向D1上的第一侧，第二非发光区域12B位于显示区域11在第一方向D1上的与其第一侧相对的 第二侧；第一子扫描信号线G1依次穿过第一非发光区域12A、显示区域11和第二非发光区域12B。第一主干部G10包括位于第一非发光区域12A的第一部分G101和位于第二非发光区域12B的第二部分G102；第一子扫描信号线G1还包括：第一分支部和第二分支部。第一分支部与第一主干部G10的第一部分G101和第一主干部G10的第二部分G102连接，且包括第一外环部R1的第一导线R11；第一外环部R1的第一导线R11位于第一主干部G10的在第二方向D2对上的第一侧，且第一外环部R1的第一导线R11与第一主干部G10电连接；第二分支部与第一主干部G10的第一部分G101和第一主干部G10的第二部分G102连接，且包括第一外环部R1的第二导线R12，第一外环部R1的第二导线R12位于第一主干部G10的在第二方向D2对上的与其第一侧相对的第二侧，且第一外环部R1的第二导线R12与第一主干部G10，以对应于沿第二方向D2排列的第一像素行和第二像素行合理利用空间。

例如，如图6A和图5D所示，第一子扫描信号线G1还包括第二外环部R2，上述至少一个外环部包括第二外环部R2。第二外环部R2的第一导线R21和第二外环部R1的第二导线R22均与第一主干部G10连接。纵向信号线包括第二电源线vss，第二电源线vss连接第二电压端，配置为给子像素提供不同于第一电源电压的第二电源电压，且沿第二方向D2对延伸；第二外环部R2的第一导线R21和第二外环部R2的第二导线R22与第二电源线vss在垂直于衬底基板1的方向上交叠。如此，第二外环部R2可以进一步降低第一子扫描信号线G1的负载(或电阻)，同时避免与第二电源线vss交叠过多，只有两处交叠；当纵向部分vdd1与第二外环部R2的第一导线R21和第二外环部R2的第二导线R22二者中的一者交叠之处发生短路等问题时，可以将第二外环部R2的第一导线R21和第二外环部R2的第二导线R22二者中发生短路的一者切断，例如可以在第二电源线vss的在第一方向D1上相对的第一侧或者第二侧的位置将第二外环部R2的第一导线R21和第二外环部R2的第二导线R22二者中发生短路的一者切断，使该被切断的导线停止工作，避免影响其所在的显示单元P的显示效果，实现显示单元P的像素修复，由第二外环部R2的第一导线R21和第二外环部R2的第二导线R22二者中 未被切断的一者继续为显示单元P的多个子像素P1～P4提供第一扫描信号，保持显示单元P的多个子像素P1～P4正常工作，减小上述短路问题对显示效果的影响。

例如，第一电源电压例如为高电源电压VDD，第二电源电压例如为低电源电压VSS。

例如，如图6A和图5D所示，第二外环部R2与第一外环部R1在第一方向D1上彼此间隔开，在本公开实施例中，由于第二外环部R2与第一外环部R1之间的信号线较密集，从而这样可以避免第二外环部R2与第一外环部R1与过多的沿第二方向D2延伸的信号线交叠而造成的短路多发、降低制作良率等问题。当然，根据不同的版图结构，可以根据需要设计第二外环部R2与第一外环部R1在第一方向D1上的长度以决定第二外环部R2与第一外环部R1分别与哪些沿第二反向D2延伸的信号线在垂直于衬底基板1的法分析上交叠，本公开的实施例对此不作限定。

例如，如图6A和图5D所示，第一外环部R1的第一导线R11和第一外环部R1的第二导线R12从第一非发光区域12A延伸到显示区域11，第二外环部R2的第一导线R21和第二外环部R2的第二导线R22从第二非发光区域12B延伸到显示区域11。第一子扫描信号线G1还包括中间连接部G103；第一外环部R1和第二外环部R2均为封闭的环形，第一主干部G10的第一部分G101、第一外环部R1、中间连接部G103、第二外环部R2以及第一主干部G10的第二部分G102依次连接，以实现第一主干部G10的第一部分G101、第一外环部R1、中间连接部G103、第二外环部R2以及第一主干部G10的第二部分沿第一方向D1传输第一扫描信号。

例如，如图6A和图5D所示，第一外环部R1与第二外环部R2相对于沿第二方向D2对延伸的对称轴对称，以使显示单元P和像素阵列更加均一，整个显示区域的显示效果较为均一。

例如，第一主干部G10的第一部分、第一外环部R1、中间连接部G103、第二外环部R2与第一主干部G10的第二部分是连续的一体成型结构(即一体化结构)，以简化显示基板10的结构和制作工艺。

例如，如图6A和图5D所示，第一外环部R1的第一导线R11具有在第 一方向D1上彼此相对的第一端和第二端，第一外环部R1的第二导线R12具有在第一方向D1上彼此相对的第一端和第二端；第一外环部R2还包括第三连接线R13和第四连接线R14；第三连接线R13位于第一非发光区域12A，沿第二方向D2延伸，连接第一导线R11的第一端与第二导线R12的第一端；第四连接线R14位于显示区域11，沿第二方向D2对延伸，且连接一导线R11的第二端与第二导线R12的第二端，以使第一外环部R1构成封闭的环形。类似地，对于第二外环部R2也是如此。

例如，第一电源线vdd的纵向部分vdd1位于显示区域11在第一方向D1上的第一边缘，第二电源线vss位于显示区域11在第一方向D1上于第一边缘相对的第二边缘。由此，第一外环部R1的第一导线R11和第二导线R12从第一非发光区域12A延伸到显示区域11以便于与第一电源线vdd的纵向部分vdd1交叠，第二外环部R2的第一导线R21和第二导线R22从第二非发光区域12B延伸到显示区域11以便于与第二电源线vss交叠。

例如，如图6A和图5D所示，如上所述，扫描信号线还包括第二子扫描信号线G2，第二子扫描信号线G2整体上沿第一方向D1延伸，与第一子扫描信号线G1在第二方向D2对上间隔排列，传输不同于第一扫描信号的第二扫描信号；第二子扫描信号线G2包括第三外环部R3，上述至少一个外环部包括第三外环部R3；第二子扫描信号线G2包括整体上沿第一方向D1延伸的第二主干部G20，第三外环部R第三外环部R3的第二导线3的第一导线R31和第三外环部R3的第二导线R32均与第二主干部G20连接；第三外环部R3的第一导线R31和第三外环部R3的第二导线R32均与第一电源线vdd的纵向部分vdd1和第二电源线vss在垂直于衬底基板1的方向上交叠。由此，第三外环部R3可以有效降低第二子扫描信号线G2的负载(或电阻)，同时避免与纵向部分vdd1和第二电源线vss交叠过多，第三外环部R3与纵向部分vdd1和第二电源线vss分别只有两处交叠；当纵向部分vdd1或第二电源线vss与第三外环部R3的第一导线R31和第三外环部R3的第二导线R32二者中的一者交叠之处发生短路等问题时，可以将第三外环部R3的第一导线R31和第三外环部R3的第二导线R32二者中发生短路的一者切断，例如可以在纵向部分vdd1或第二电源线vss的在第一方向D1上相对的第一侧或 者第二侧的位置将第三外环部R3的第一导线R31和第三外环部R3的第二导线R32二者中发生短路的一者切断，使该被切断的导线停止工作，避免影响其所在的显示单元P的显示效果，实现显示单元P的像素修复，由第三外环部R3的第一导线R31和第三外环部R3的第二导线R32二者中未被切断的一者继续为显示单元P的多个子像素P1～P4提供第一扫描信号，保持显示单元P的多个子像素P1～P4正常工作，减小上述短路问题对显示效果的影响。

示例性地，当图6A中第三数据信号线D3与第三外环部R3的第一导线R31交叠的位置PA发生短路，可以在第三数据信号线D3的在第一方向D1上的第一侧的位置PA1将第三外环部R3的第一导线R31切断，或者，在第三数据信号线D3的在第一方向D1上的第二侧的位置PA2将第三外环部R3的第一导线R31切断，以使第三外环部R3的第一导线R31不再传输电流，从而消除位置PA的短路，由未被切断的第三外环部R3的第二导线R32给显示单元P的子像素提供第二扫描信号。对于每条纵向信号线的修复方法与此类似，不一一描述。

例如，如图6A和图5D所示，第三外环部R3的第一导线R31和第三外环部R3的第二导线R32分别从第一非发光区域12A延伸到显示区域11继而延伸至第二非发光区域12B。即，第三外环部R3的第一导线R31与第三外环部R3的第二导线R32依次穿过第一非发光区域12A、显示区域11和第二非发光区域12B且沿第一方向D1贯穿整个显示区域11，从而可以与显示区域11中的所有的整体上沿第二方向D2延伸的纵向信号线在垂直于衬底基板1的方向上交叠，以针对所有的纵向信号线均可解决上述发生短路时的像素修复。

例如，第二主干部G20包括位于第一非发光区域12A的第一部分和位于第二非发光区域12B的第二部分；第二子扫描信号线G2包括：第三分支部和第四分支部。第三分支部连接第二主干部G20的第一部分和第二主干部G20的第二部分，且包括第三外环部R3的第一导线R31；第三外环部R3的第一导线R31位于第二主干部G20的在第二方向D2对上的第一侧，且第三外环部R3的第一导线R31与第二主干部G20电连接；第四分支部连接第二主干部G20的第一部分和第二主干部G20的第二部分，且包括第三外环部 R3的第二导线R32；第三外环部R3的第二导线R32位于第二主干部G20的在第二方向D2对上的与其第一侧相对的第二侧，且第三外环部R3的第二导线R32与第二主干部G20电连接，以对应于沿第二方向D2排列的第一像素行和第二像素行合理利用空间，便于利用第二子扫描信号线G2给第一像素行和第二像素行提供第二扫描信号。

例如，如图6A示，第三外环部R3的第一导线R31和第三外环部R3的第二导线R32均与数据信号线在垂直于衬底基板1的方向上交叠，与第一电源线vdd的纵向部分vdd1在垂直于衬底基板1的方向上交叠，以及与第二电源线vss在垂直于衬底基板1的方向上交叠。例如，数据信号线包括给第一子像素P1提供数据信号的第一数据线D1、给第二子像素P2提供数据信号DT的第二数据线D2、给第三子像素P3提供数据信号DT的第三数据线D3和给第四子像素P4提供数据信号DT的第四数据线D4；第一数据线D1、第二数据线D2、第三数据线D3和第四数据线D4在第一方向D1上间隔排列。例如，第三外环部R3的第一导线R31和第三外环部R3的第二导线R32均与显示单元P的多个子像素P1～P4的数据信号线D1～D4。由此，针对数据信号线D1～D4、第一电源线vdd的纵向部分vdd1和第二电源线vss均可解决上述发生短路时的像素修复。

例如，纵向信号线还包括检测信号线S，检测信号线S传输检测信号。子像素还包括检测晶体管T3，第二子扫描信号线G2配置为给检测晶体管T3提供第二扫描信号，检测晶体管T3配置为在第二扫描信号的控制下利用检测信号检测子像素的电特性以实现外部补偿。例如，如图6A所示，第三外环部R3的第一导线R31和第三外环部R3的第二导线R32均与检测信号线S在垂直于衬底基板1的方向上交叠。由此，针对检测信号线S也可解决上述发生短路时的像素修复。

例如，第一子扫描信号线G1配置为给第三子像素P3的数据晶体管T2和第四子像素P4的数据晶体管T2提供第一扫描信号；第三外环部R3的第一导线R31给第一子像素P1的检测晶体管T3和第二子像素P2的检测晶体管T3提供第二扫描信号，第三外环部R3的第二导线R32配置为给第三子像素P3的检测晶体管T3和第四子像素P4的检测晶体管T3提供第二扫描信号。 第三外环部R3的第一导线R31和第三外环部R3的第二导均与第一数据线D1、第二数据线D2、第三数据线D3和第四数据线D4在垂直于衬底基板1的方向上交叠。

例如，如图6A所示，第三外环部R3的第一导线R31的与第三子像素P3、第四子像素P4的检测晶体管T3的沟道区重叠的部分分别构成第三子像素P3的检测晶体管T3的栅极T3g-3、第四子像素P4的检测晶体管T3的栅极T3g-4，且第三外环部R3的第二导线R32的与第一子像素P1、第二子像素P2的检测晶体管T3的沟道区重叠的部分分别构成第一子像素P1的检测晶体管T3的栅极T3g-1、第二子像素P2的检测晶体管T3的栅极T3g-2。

参考图5D，第一子扫描信号线G1和第二子扫描信号线G2位于同一层，例如位于第二导电层200。因此，外环部，例如第一外环部R1、第二外环部R2和第三外环部R3均位于同一导电层，例如第二导电层200。

参考图6A和图5D，第三外环部R3的环形的面积大于第一外环部R1的环形的面积且大于第二外环部R2的环形的面积。例如，第三外环部R3在第一方向D1上的长度大于第二外环部R2在第一方向D1上的长度且大于第一外环部R1在第一方向D1上的长度，且第三外环部R3在第二方向D2上的宽度大于第二外环部R2在第二方向D2上的宽度且大于第一外环部R1在第二方向D2上的宽度。第三外环部R3沿第一方向D1从一个显示单元的位于显示区域11的第一侧的非显示区域12A延伸进入显示区域11，并沿第一方向D1贯穿显示区域11而进入位于显示区域11的第二侧的非显示区域12B，而第一外环部R1和第二外环部R2没有沿第一方向横跨整个显示区域11。

例如，如图6A所示，第一子扫描信号线G1的中间连接部G103的与第三子像素P3的数据晶体管的沟道区重叠的部分构成第三子像素P3的数据晶体管T2的栅极T2g-3，且与第四子像素P4的数据晶体管的沟道区重叠的部分构成第四子像素P4的数据晶体管T2的栅极T2g-4。

例如，如图6A和图5F所示，显示单元P还包括：辅助扫描线G3、第一连接线CL1和第二连接线CL2，辅助扫描线G3沿第一方向D1延伸；第一连接线CL1，连接辅助扫描线G3与第一子扫描信号线G1；第二连接线 CL2与第一连接线CL1在第二方向D2上间隔设置，连接辅助扫描线G3与第一子扫描信号线G1；辅助扫描线G3配置为给第一子像素P1的数据晶体管T2和第二子像素P2的数据晶体管T2提供第一扫描信号；第三外环部R3的第一导线R31和第三外环部R3的第二导线R32均与第一连接线CL1和第二连接线CL2在垂直于衬底基板1的方向上交叠。由此，针对第一连接线CL1和第二连接线CL2均可解决上述发生短路时的像素修复。

例如，如图5D所示，第一子扫描信号线G1和辅助扫描线G3同层设置，且与驱动晶体管的第一极同层设置，均位于第二导电层200。第一连接线CL1和第二连接线CL2位于第三导电层300，与第一子扫描信号线G1异层设置。

例如，如图5F所示，辅助扫描线G3具有在第一方向D1上彼此相对的第一端和第二端；第一连接线CL1连接辅助扫描线G3的第一端和第一外环部R1，第二连接线CL2连接辅助扫描线G3的第二端和第二外环部R2。

例如，结合图5E-5F和图6A，辅助扫描线G3的第一端通过贯穿第三绝缘层103的过孔V71与第一连接线CL1的第一端连接，第一连接线CL1的第二端通过贯穿第三绝缘层103的过孔V61与第一子扫描信号线G1连接；辅助扫描线G3的第二端通过贯穿第三绝缘层103的过孔V72与第二连接线CL2的第一端连接，第二连接线CL2的第二端通过贯穿第三绝缘层103的过孔V62与第一子扫描信号线G1连接。例如，第一连接线CL1的第二端通过过孔V61与第二外环部R2连接，第二连接线CL2的第二端通过过孔V62与第二外环部R2连接。

例如，第二子扫描信号线G2所包括的外环部的个数小于第一子扫描信号线G所包括的外环部的个数。例如，第二子扫描信号线G2所包括的外环部的个数是1，即第三外环部R3的个数是1；第一子扫描信号线G1所包括的外环部的个数是2，分别为1个第一外环部R1和1个第二外环部R2。第一子扫描信号线G1所包括的外环部较多便于在多个位置设置外环部，灵活地满足多个位置的需求，例如在一个显示单元的两个位置分别连接辅助扫描线G3的第一端和第二端。同时，第二子扫描信号线G2包括较少的外环部即可满足其与多种纵向信号线交叠，避免了设置多个外环部，简化结构，可降低显示基板的制作难度，这一点对提高显示基板的制作良率非常重要，尤其 是对于这种结构复杂且具有高分别率的显示基板。

例如，图6B是图3A中包括至少一个内环部的局部B的放大示意图。结合图5D和图6B，第一电源线vdd的横向部分vdd2包括内环部R4，内环部R4包括：第三导线R41和第四导线R42。第三导线R41整体上沿第一方向D1延伸，且位于显示区域11；第四导线R42整体上沿第一方向D1延伸，且位于显示区域11，与第三导线R41在第二方向D2对上间隔开。第三导线R41与第四导线R42均与至少部分纵向信号线在垂直于衬底基板1的方向上交叠，且给显示单元P的多个子像素提供同一第一电源电压。

例如，第一电源线vdd的横向部分vdd2与第一子扫描信号线G1和第二子扫描信号线G2同层设置，且与第一电源线vdd的纵向部分vdd1异层设置且通过过孔与纵向部分vdd1电连接(具体如上述)。

例如，如图6B所示，第三导线R41和第四导线R42均与显示单元P的至少部分数据信号线在垂直于衬底基板1的方向上交叠，例如第三导线R41和第四导线R42均与第三数据信号线D3和第四数据信号线D4在垂直于衬底基板1的方向上交叠。由此，对于第三数据信号线D3和第四数据信号线D4的与第三导线R41或第四导线R42交叠的位置发生短路时，均可实现像素修复。示例性地，当图6B中第四数据信号线D4与第三导线R41交叠的位置PO发生短路，可以在第四数据信号线D4的在第一方向D1上的第一侧的位置p1将第三导线R41切断，或者，在第四数据信号线D4的在第一方向D1上的第二侧的位置p2将第三导线R41切断，以使第三导线R41不再传输电流，从而消除位置PO的短路，由未被切断的第四导线R42给显示单元P的子像素提供第二电源电压。对于每条纵向信号线的修复方法与此类似，不一一描述。

当然，在其他实施例中，第三导线R41和第四导线R42也可以与显示单元P的全部数据信号线D1～D4在垂直于衬底基板1的方向上均交叠。从而，在数据信号线D1～D4的与第三导线R41和第四导线R42交叠的位置发生短路时，均可实现像素修复。

例如，如图6B所示，第三导线R41和第四导线R42均与检测信号线S在垂直于衬底基板1的方向上交叠。由此，针对第三数据信号线D3和第四 数据信号线D4均可解决上述发生短路时的像素修复。

例如，检测信号线S被夹置于第三数据线D3和第四数据线D4之间且与第三数据线D3和第四数据线D4相邻，第三导线R41和第四导线R42均与第三数据线D3、第四数据线D4以及检测信号线S在垂直于衬底基板1的方向上交叠。如此，可通过内环部R4一个环形结构在纵向信号线排布密集的位置与多条纵向信号线交叠，从而针对第三数据信号线D3和第四数据信号线D4和检测信号线S均可解决上述发生短路时的像素修复。

图5K为图3A所示的显示单元的像素界定层的平面示意图。例如，像素界定层6暴露至少部分外环部。结合图3A、图5K和图6A，例如，像素界定层6暴露第一外环部R1的一部分和第二外环部R2的一部分。

例如，结合图3A、图3C、图5K和图6A，像素界定层6包括位于非显示区域12A的部分，像素界定层6的位于非显示区域12A的部分具有朝向远离显示区域凹陷的凹槽63，连接部30在衬底基板1上的正投影至少部分位于凹槽63在衬底基板1上的正投影内；凹槽63具有面向连接部30的边缘631，连接部30在第一方向D1上远离显示区域11的边缘301与凹槽63的边缘631之间存在间隔。即，凹槽63的边缘631位于连接部30的边缘301的远离显示区域11的一侧。

本公开至少一实施例还提供一种显示基板的操作方法，适用于本公开实施例提供的任意一种显示基板10，该显示基板1的操作方法包括：将同一外环部的第一导线和第二导线二者中的一者的位于显示区域11的部分切断。同一外环部例如可以是上述第一外环部R1、第二外环部R2、第三外环部R3。

例如，在同一外环部的第一导线和第二导线二者中的一者的被切断的部分的靠近衬底基板1的一侧不存在任何导电层与该同一外环部的第一导线和第二导线二者中的一者在垂直于衬底基板1的方向上重叠。例如如上所述，当图6A中第三数据信号线D3与第三外环部R3的第一导线R31交叠的位置PA发生短路，可以在图6A中的位置PA1或位置PA2将第三外环部R3的第一导线R31切断。如此，在子像素发生上述短路等显示不良时，对同一外环部的第一导线和第二导线二者中的一者进行切断过程中不会损伤其他的导电层，从而便于切断，实现子像素的修复，提高显示质量。对于其他的外环部 或者内环部，实现子像素的修复的处理方法与此类似，不再一一描述。

例如，可以采用激光照射的方法将同一外环部的第一导线和第二导线二者中的一者切断，以形成断口(图未示出)。

本公开至少一实施例还提供一种显示基板，该显示基板包括：衬底基板和显示单元。显示单元设置在所述衬底基板上，且包括显示区域和非发光区域；所述显示区域包括子像素，所述子像素包括驱动晶体管和发光器件；所述驱动晶体管配置为控制流经所述发光器件的驱动电流的大小，且包括栅极、第一极和第二极；所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光，且包括第一电极；所述第一电极包括彼此间隔的第一部分和第二部分，所述第一部分和所述第二部分与所述驱动晶体管的第一极连接，且分别包括在垂直于所述衬底基板的方向上沿靠近所述衬底基板到远离所述衬底基板的方向依次堆叠的第一子电极层和第二子电极层；所述第一部分的第一子电极层具有靠近所述第二部分的第一边缘，所述第一部分的第二子电极层具有靠近所述第二部分的第二边缘，所述第一边缘位于所述第二边缘的远离所述第二部分的一侧；所述第二部分的第一子电极层具有靠近所述第一部分的第三边缘，所述第二部分的第二子电极层具有靠近所述第一部分的第四边缘，所述第三边缘位于所述第四边缘的远离所述第一部分的一侧。

示例性地，图7为沿图3B中的A-A’线的另一种截面示意图，图8A为图7中的局部C的放大示意图，图9为图8A所示的局部C的平面示意图。如图7-图9所示，在该显示基板10中，第一电极2包括彼此间隔的第一部分21和第二22部分，第一电极2的第一部分21和第一电极2的第二部分22与驱动晶体管T1的第一极T1s连接(具体的连接方式请参考对于图4A的描述)，且第一电极2的第一部分21和第一电极2的第二部分22分别包括在垂直于衬底基板1的方向上沿靠近衬底基板1到远离衬底基板1的方向依次堆叠的第一子电极层2a和第二子电极层2b。第一电极2的第一部分21的第一子电极层2a具有靠近第一电极2的第二部分22的第一边缘2a-1，第一电极2的第一部分21的第二子电极层2b具有靠近第一电极2的第二部分22的第二边缘2b-1，第一边缘2a-1位于第二边缘2b-1的远离第一电极2的第二部分22的一侧；第一电极2的第二部分22的第一子电极层2a具有靠近 第一电极2的第一部分21的第三边缘2a-2，第一电极2的第二部分22的第二子电极层2b具有靠近第一电极2的第一部分21的第四边缘2b-2，第三边缘2a-2位于第四边缘2b-2的远离第一电极2的第一部分21的一侧。也即，在该显示基板中，第一电极2(例如阳极)的第一部分21的第一子电极层2a、第二部分22的第一子电极层2a彼此靠近的边缘分别相对于第一部分21的第二子电极电层和第一部分22的第二子电极电层彼此靠近的边缘缩进。如此，形成第一部分21的第一子电极层2a和第二部分22的第一子电极层2a之后，通过构图工艺形成第一部分21的第二子电极层2b和第二部分22的第二子电极层2b时，可防止由于间距过小而造成第一部分21的第二子电极层2b与第二部分22的第二子电极层2b接触，防止第一部分21的第二子电极层2b与第二部分22的第一子电极层2a接触，以及第二部分22的第二子电极层2b与第一部分21的第一子电极层2a接触；并且，能够降低构图难度，提高显示基板的制作良率。若不采用本公开实施例提供的如图8A所示的显示基板的关于上述第一部分21和第二部分22的边缘的设计，此处第一部分21的第二子电极层2b和第二部分22的第二子电极层2b之间的间距需要拉大，这样就减少了像素界定层6的开口区60的尺寸，因此，本公开实施例提供的如图8A所示的显示基板的关于上述第一部分21和第二部分22的边缘的设计，还增加了子像素的开口率。

例如，在一些实施例中，第一电极2的第一部分21的第一子电极层2a在衬底基板1上的正投影位于第一电极2的第一部分21的第二子电极层2b在衬底基板1上的正投影内，且第一电极2的第一部分21的第一子电极层2a在衬底基板1上的正投影的面积小于第一电极2的第一部分21的第二子电极层2b在衬底基板1上的正投影的面积；第一电极2的第二部分22的第一子电极层2a在衬底基板1上的正投影位于第一电极2的第二部分22的第二子电极层2b在衬底基板1上的正投影内，且第一电极2的第二部分22的第一子电极层2a在衬底基板1上的正投影的面积小于第一电极2的第二部分22的第二子电极层2b在衬底基板1上的正投影的面积，以进一步降低上述理想状态下彼此间隔的子电极层相接触的风险。

例如，如图7-图9所示，第一电极2的第一部分21和第一电极2的第 二部分22还分别包括第三子电极层2c，第一电极2的第一部分21的第三子电极层2c在垂直于衬底基板1的方向上与第一电极2的第一部分21的第二子电极层2b堆叠且位于第一电极2的第一部分21的第二子电极层2b的远离衬底基板1的一侧，第一电极2的第二部分22的第三子电极层2c在垂直于衬底基板1的方向上与第一电极2的第二部分22的第二子电极层2b堆叠且位于第一电极2的第二部分22的第二子电极层2b的远离衬底基板1的一侧；第一电极2的第一部分21的第三子电极层2c具有靠近第一电极2的第二部分22的第五边缘2c-1，第一边缘2a-1位于第五边缘2c-1的远离第一电极2的第二部分22的一侧；第一电极2的第二部分22的第三子电极层2c具有靠近第一电极2的第一部分21的第六边缘2c-2，第三边缘2a-2位于第六边缘2c-2的远离第一电极2的第一部分21的一侧。即，第一部分21的第一子电极层2a的靠近第二部分22的边缘还相对于第一部分21的第三子电极层2c的靠近第二部分22的边缘缩进，第二部分22的第一子电极层2a的靠近第一部分21的边缘还相对于第二部分22第三子电极层2c的靠近第一部分21的边缘缩进，以防止第一部分21的第三子电极层2c与第二部分22的第一子电极层2a接触，且防止第二部分22的第三子电极层2c与第一部分21的第一子电极层2a接触。并且，若不采用本公开实施例提供的如图8A所示的显示基板的第一边缘2a-1相对于第五边缘2c-1更远离第二部分22、第三边缘2a-2相对于第六边缘2c-2更远离第一部分21的设计，此处第一部分21的第三子电极层2c和第二部分22的第三子电极层2c之间的间距需要拉大，这样就减少了像素界定层6的开口区60的尺寸，因此，本公开实施例提供的如图8A所示的显示基板的关于上述第一部分21和第二部分22的边缘的设计，还增加了子像素的开口率。

例如，第一电极2的第一部分21的第一子电极层2a在衬底基板1上的正投影位于第一电极2的第一部分21的第三子电极层2c在衬底基板1上的正投影内，且第一电极2的第一部分21的第一子电极层2a在衬底基板1上的正投影的面积小于第一电极2的第一部分21的第三子电极层2c在衬底基板1上的正投影的面积；第一电极2的第二部分22的第一子电极层2a在衬底基板1上的正投影位于第一电极2的第二部分22的第三子电极层2c在衬 底基板1上的正投影内，且第一电极2的第二部分22的第一子电极层2a在衬底基板1上的正投影的面积小于第一电极2的第二部分22的第三子电极层2c在衬底基板1上的正投影的面积，以进一步降低上述理想状态下彼此间隔的子电极层相接触的风险。

例如，如图8A所示，第二边缘2b-1相对于第五边缘2c-1缩进，即，第二边缘2b-1位于第五边缘2c-1的远离第二部分22的一侧；第四边缘2b-2相对于第六边缘2c-2缩进，即，第四边缘2b-2位于第六边缘2c-2的远离第一部分21的一侧。以进一步降低第一部分21的第二子电极层2b与第二部分22的第二子电极层2b接触的风险、第一部分21的第二子电极层2b与第二部分22的第一子电极层2a接触的风险、第二部分22的第二子电极层2b与第一部分21的第一子电极层2a接触的风险、以及第二部分22的第三子电极层2c与第一部分21的第一子电极层2a接触的风险。图8B的其他特征和技术效果与图8A所示的实施例相同。

例如，图8B所示的实施例中，第一部分21的第二子电极层2b、第一部分21的第三子电极层2c、第二部分22的第二子电极层2b与第二部分22的第三子电极层2c可采用同一掩膜通过同一道构图工艺形成，例如采用刻蚀工艺例如湿刻工艺形成，以简化显示基板10的制作工艺；并且，第二子电极层2b的材料与第三子电极层2c的材料不同，从而使得两者具有不同的刻蚀速率，从而得到图8B所示的结构。

本公开中的构图工艺例如包括光刻工艺，当然也可以是其他的构图工艺。

例如，第一部分21的第一子电极层2a和第二部分22的第一子电极层2a的材料是透明导电材料，第一部分21的第二子电极层2b和第二部分22的第二子电极层2b的材料是金属材料，第一部分21的第三子电极层2c和第二部分22的第三子电极层2c的材料是透明导电材料。例如，第二子电极层2b的材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料。例如，第一子电极层2a的材料和第三子电极层2c的材料是导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。当然，第一子电极层2a、第二子电极层2b和第三子电极层2c的材料不限于上 述列举种类，本公开实施例对此不作限定。

例如，在图8A所示的实施例中，第一电极2的第一部分21的第二子电极层2b在衬底基板1上的正投影位于第一电极2的第一部分21的第三子电极层2c在衬底基板1上的正投影内，第一电极2的第二部分22的第二子电极层2b在衬底基板1上的正投影位于第一电极2的第二部分22的第三子电极层2c在衬底基板1上的正投影内。即，第一部分21的第二子电极层2b的每条边均缩进对应的第一部分21的第三子电极层2c的边，第二部分22的第二子电极层2b的每条边均缩进对应的第二部分22的第三子电极层2c的边。

例如，如图8A所示，第一电极2的第一部分21和第一电极2的第二部分22在纵向上排列，第一边缘2a-1与第二边缘2b-1在纵向上间隔开第一距离d1，第三边缘2a-2与第四边缘2b-2在纵向上间隔开第二距离d2；第一距离d1与第二距离d2基本相等。

例如，第一电极2的第一部分21和第一电极2的第二部分22在纵向上排列，第一边缘2a-1与第二边缘2b-1在纵向上间隔开第一距离d1，第三边缘2a-2与第四边缘2b-2在纵向上间隔开第二距离d2；第一距离d1的范围是1μm～1.5μm，第二距离d2的范围是1μm～1.5μm，以有效防止第一部分21的第二子电极层2b与第二部分22的第二子电极层2b接触、第一部分21的第二子电极层2b与第二部分22的第一子电极层2a接触、以及第二部分22的第二子电极层2b与第一部分21的第一子电极层2a接触。

例如，第一边缘2a-1与第三边缘2a-2之间的第三距离d3大于第二边缘2b-1与第四边缘2b-2之间的第四距离d4。例如，第一边缘2a-1与第三边缘2a-2之间的第三距离d3不小于6μm；或者，第二边缘2b-1与第四边缘2b-2之间的第四距离d4不小于4μm。以有效防止由于间距过小而造成第一部分21的第二子电极层2b与第二部分22的第二子电极层2b接触，防止第一部分21的第二子电极层2b与第二部分22的第一子电极层2a接触，以及第二部分22的第二子电极层2b与第一部分21的第一子电极层2a接触。

或者，在其他一些实施例中，如图8B所示，第五边缘2c-1与第二边缘2b-1基本齐平；第六边缘2c-2与第四边缘2b-2基本齐平，以在实现降低上 述理想状态下彼此间隔的子电极层相接触的风险降低制作难度的同时，降低显示基板10的制作难度。例如，第一部分21的第二子电极层2b、第一部分21的第三子电极层2c、第二部分22的第二子电极层2b与第二部分22的第三子电极层2c可采用同一掩膜通过同一道构图工艺形成，以简化显示基板10的制作工艺。例如，在制作显示基板10的过程中，在衬底基板1上形成堆叠的第一导电层100、第一绝缘层101、半导体层600、第二绝缘层102、第二导电层200、第三绝缘层103、第三导电层300、第四绝缘层104、第五绝缘层105之后，形成覆盖第五绝缘层105的第一导电材料层，采用第一掩膜对第一导电材料层执行第一道构图工艺，以形成第一部分21的第一子电极层2a和第一部分21的第二子电极层2b；然后，形成覆盖第一部分21的第一子电极层2a和第一部分21的第二子电极层2b的第二导电材料层，以及形成位于第二导电材料层的远离衬底基板1的一侧的第三导电材料层，第三导电材料层与第二导电材料层在垂直于衬底基板1的方向上堆叠；然后，采用第二掩膜对第二导电材料层和第三导电材料层执行第二道构图工艺，以形成第一部分21的第二子电极层2b、第一部分21的第三子电极层2c、第二部分22的第二子电极层2b与第二部分22的第三子电极层2c，如此，可实现第五边缘2c-1与第二边缘2b-1基本齐平，第六边缘2c-2与第四边缘2b-2基本齐平，简化显示基板10的制作工艺，降低显示基板10的制作难度。

需要说明的是，上述“基本齐平”不限于是绝对齐平。由于分别用于形成第二子电极层2b和第三子电极层2c的第一导电材料层和第二导电材料层的材料不同，因此，例如第五边缘2c-1与第二边缘2b-1之间存在一定偏差距离，该偏差距离落入第一部分21的第三子电极层2c在该方向上的尺寸的5％以内或落入第一部分21的第二子电极层2b在该方向上的尺寸的5％以内均可理解为第五边缘2c-1与第二边缘2b-1基本齐平。类似地，对于第六边缘2c-2与第四边缘2b-2基本齐平也是如此。

例如，第一电极2的第一部分21的第二子电极层2b在衬底基板1上的正投影与第一电极2的第一部分21的第三子电极层2c在衬底基板1上的正投影基本重合，第一电极2的第二部分22的第二子电极层2b在衬底基板1上的正投影与第一电极2的第二部分22的第三子电极层2c在衬底基板1上 的正投影基本重合。类似于上述“基本齐平”，这里的“基本重合”也是指如果在基本重合的两个投影在某一方向上存在的偏差，该偏差落入第一部分21的第二子电极层2b在该方向上的尺寸的5％以内均可理解为第一电极2的第一部分21的第二子电极层2b在衬底基板1上的正投影与第一电极2的第一部分21的第三子电极层2c在衬底基板1上的正投影基本重合。类似地，对于第一电极2的第二部分22的第二子电极层2b在衬底基板1上的正投影与第一电极2的第二部分22的第三子电极层2c在衬底基板1上的正投影基本重合也是如此。

例如，在本公开至少一实施例提供的显示基本中，子像素的全部晶体管的沟道区在衬底基板1上的正投影均位于第一电极2在衬底基板1上的正投影内，且子像素的全部晶体管的沟道区位于第一电极2的靠近衬底基板1的一侧。例如在每一个子像素中，驱动晶体管T1的沟道区、数据晶体管T2的沟道区和检测晶体管T3的沟道区在衬底基板1上的正投影均位于第一电极2在衬底基板1上的正投影内，且驱动晶体管T1的沟道区、数据晶体管T2的沟道区和检测晶体管T3的沟道区位于第一电极2的靠近衬底基板1的一侧。如此，子像素的全部晶体管沟道区均被第一电极2遮光，利用第一电极2遮挡来自晶体管的沟道区的远离衬底基板1的一侧的顶光。

发光器件20还包括发光层23，发光层23位于第一电极2的远离衬底基板1的一侧，第一电极2为反射电极，发光层23发出的光从第一电极2的远离衬底基板1的一侧出射。

例如，如图3A-3B所示，在至少一实施例提供的显示基板10中，在每个子像素(例如P1～P4)中，驱动晶体管T1的沟道区在衬底基板1上的正投影位于第一电极2的第二部分22在衬底基板1上的正投影内；数据写入晶体管T2的沟道区在衬底基板1上的正投影和检测晶体管T3的沟道区在衬底基板1上的正投影均位于第一电极2的第一部分21在衬底基板1上的正投影内，以在一个显示单元P的四个子像素P1～P4在第一方向D1或第二方向D2上基本对称(大部分器件对称，整体对称，不必要每个图层和每个器件都对)的情况下，使每个子像素的第一电极的第一部分和第二部分合理配合对应的子像素的各个晶体管的沟道区的位置，实现合理的空间利用和空间排布，以 尽量减小显示区域的面积，这对于应用该显示基板的透明显示装置具有重要意义，可以兼顾非发光区域的面积，在达到利用显示区域实现显示图像的要求的同时，也可以更好地兼顾通过非发光区域透视环境图像的功能。

图10是本公开实施例提供的一个显示单元P的多个子像素的排布方式示意图。例如，如图10所示，一个子像素在第二方向D2上的长度大于该子像素在第一方向D1上的宽度，第一电极2的第一部分21和第一电极2的第二部分22在第二方向D2上排列，并且，第一子像素P1在衬底基板1上的正投影的面积和第三子像素P3在衬底基板1上的正投影的面积均大于第二子像素P2在衬底基板1上的正投影的面积和第四子像素P4在衬底基板1上的正投影的面积。如此，尺寸较大的第一子像素P1和第三子像素P3沿长度方向排列且位于同一列子像素，可以合理排布显示区域11的子像素，避免显示区域11占用太多面积，从而不会影响非发光区域12的空间。例如，第一子像素P1在衬底基板1上的正投影的面积大于第三子像素P3在衬底基板1上的正投影的面积；第二子像素P2在衬底基板1上的正投影的面积和第四子像素P4在衬底基板1上的正投影的面积，从而使较大的子像素位于同一行，以易于在一个显示单元P的中，利用有限的显示区域11的面积规整排布四个子像素。

例如，第一子像素P1发红(R)光，第二子像素P2发蓝(B)光，第三子像素P3发白(W)光，第四子像素P4发绿(G)光，以通过不同面积大小的子像素对应于相应的发光颜色，平衡发生不同颜色的光的发光层的寿命差异。

本公开至少一实施例还提供一种显示基板，该显示基板包括：衬底基板、和设置在所述衬底基板上的显示单元。显示单元包括显示区域和非发光区域，所述显示区域包括子像素，所述子像素包括驱动晶体管和发光器件，所述驱动晶体管配置为控制流经所述发光器件的驱动电流的大小，所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光；所述发光器件包括公共电极，所述公共电极与公共电压端连接。所述显示单元包括：辅助电极线、第一辅助电极和辅助绝缘层。辅助电极线包括位于所述显示区域的纵向部分和至少部分位于所述非发光区域的横向部分，所述横向部分与所述纵向部分 连接；第一辅助电极位于所述非发光区域且与所述公共电极电连接；辅助绝缘层包括位于所述非发光区域且暴露至少部分所述横向部分的第一辅助过孔，所述第一辅助电极通过所述第一辅助过孔与所述横向部分连接；所述横向部分、所述第一辅助电极和所述第一辅助过孔构成一个辅助单元，所述显示单元包括多个所述辅助单元；所述辅助电极线的横向部分沿第一方向延伸，所述辅助电极线的纵向部分沿与所述第一方向相交的第二方向延伸，所述多个辅助单元在所述第二方向上彼此间隔排列。该显示面板中，通过在非发光区域中设置与公共电极并联的第一辅助电极，降低原公共电极的电阻。

示例性地，图11A为图3A所示的显示单元的第一辅助单元H1的局部平面示意图；图11B为沿图11A中的E-E’线的截面示意图。结合图3A与图11A-11B，在本公开至少一实施例提供的显示基板中，发光器件20包括公共电极，所述公共电极与公共电压端连接。公共电极例如为第二电极24(下文称作公共电极24)，例如为公共阴极。显示单元P包括：辅助电极线8、第一辅助电极91和辅助绝缘层104。例如，辅助电极线8位于第三导电层300，因此，可结合图11A-11B和图5F。辅助电极线8包括位于显示区域11的纵向部分81和至少部分位于非发光区域12的横向部分821，横向部分821与纵向部分81连接。例如，横向部分821与纵向部分81是连续的一体成型结构。例如辅助电极线8的横向部分821沿第一方向D1延伸，辅助电极线8的纵向部分81沿与第一方向D1相交的第二方向D2延伸。第一辅助电极91位于非发光区域12且与公共电极24电连接；辅助绝缘层104包括位于非发光区域12且暴露至少部分横向部分821的第一辅助过孔V001，第一辅助电极91通过第一辅助过孔V001与横向部分821连接。即，利用该第一辅助过孔V001实现横向部分821通过第一辅助电极91与公共电极24连接。如此，通过在非发光区域12中设置第一辅助过孔V001和第一辅助电极91，并将横向部分821从显示区域11引出至非发光区域12，使得第一辅助电极91在非发光区域12中通过第一辅助过孔V001与辅助电极线8的横向部分821电连接；而第一辅助电极91还与公共电极24电连接，从而在非发光区域12中实现辅助电极线8的横向部分821与公共电极24电连接，从而给公共电极24增加与之并联的第一辅助电极91和辅助电极线8，在降低原公共电极的电阻 的同时，不占用显示区域11的空间，充分利用了空间非常充分的非发光区域12来设置第一辅助电极91、第一辅助过孔V001以及辅助电极线8的横向部分821。

例如，这里的辅助电极线8为上述第二电源线vss。对于显示区域11和非发光区域12的说明请参见之前的描述。

例如，辅助绝缘层104与第四绝缘层104同层且材料相同，通过对同一膜层执行同一构图同一形成，该同一构图工艺例如为包括曝光、显影等工序的光刻工艺。

例如，层间绝缘层105与第五绝缘层同层且材料相同，通过对同一膜层执行同一构图同一形成，该同一构图工艺例如为包括曝光、显影等工序的光刻工艺。

例如，如图11B所示，第一辅助电极91包括：第一子导电层901、第一堆叠部91a和第二堆叠部91b。第一子导电层901通过第一辅助过孔V001与横向部分821连接；第一堆叠部91a与第一子导电层901电连接且在垂直于衬底基板1的方向上堆叠，位于第一子导电层901的远离衬底基板1的一侧，且包括在垂直于衬底基板1的方向上彼此堆叠的第一堆叠层911和第二堆叠层912，第二堆叠层912位于第一堆叠层911的远离衬底基板1的一侧且与公共电极24连接。第一堆叠部91a位于第一辅助电极91的最靠近显示区域11的一端，且与显示区域11中的结构直接连接；例如，第二堆叠层912与公共电极24直接连接，二者之间不存在任何其他电极或结构。第二堆叠部91b与第一子导电层901在垂直于衬底基板1的方向上堆叠，位于第一子导电层901的远离衬底基板1的一侧，且位于第一堆叠部91a的远离显示区域11的一侧；第二堆叠部91b与第一堆叠部91a通过第一子导电层901电连接，例如第二堆叠部91b与第一子导电层901直接接触，并且，第二堆叠部91b与第一堆叠部91a直接接触；例如第二堆叠部91b与第一子导电层901彼此在垂直于衬底基板1的方向上堆叠的面直接接触，第二堆叠部91b与第一堆叠部91a彼此在垂直于衬底基板1的方向上堆叠的面直接接触。并且，第二堆叠部91b包括在垂直于衬底基板1的方向上彼此堆叠的第三堆叠层913和第四堆叠层914；第三堆叠层913与第一堆叠层911材料相同、同层设置且 在平行于衬底基板1的方向上彼此间隔开，第四堆叠层914与第二堆叠层912材料相同、同层设置且在平行于衬底基板1的方向上彼此间隔开。

例如，第三堆叠层913与第一堆叠层911是通过同一工艺形成。该同一工艺可以是同一次构图工艺，该构图工艺例如包括利用蒸镀掩膜板进行蒸镀而形成第三堆叠层913与第一堆叠层911，或者，该构图工艺例如包括利用掩膜板进行曝光、显影和刻蚀等工序。或者，该同一工艺例如还可以不包括构图工艺，只包括沉积或蒸镀工序使得第三堆叠层913与第一堆叠层911自然断开(下文中介绍)，从而简化显示基板的制作工艺。

同理，例如，第四堆叠层914与第二堆叠层912是通过同一工艺形成。该同一工艺可以是同一次构图工艺，该构图工艺例如包括利用蒸镀掩膜板进行蒸镀而形成第四堆叠层914与第二堆叠层912，或者，该构图工艺例如包括利用掩膜板进行曝光、显影和刻蚀等工序。或者，该同一工艺例如还可以不包括构图工艺，只包括沉积或蒸镀工序使得第第四堆叠层914与第二堆叠层912自然断开(下文中介绍)，从而简化显示基板的制作工艺。

例如，如图11B所示，第二堆叠层912与公共电极24连接且与第一子导电层901直接接触；例如，第二堆叠层912与第一子导电层901在第一区域TP1接触。例如，第一堆叠层911与第一子导电层901接触；第二堆叠层912包括覆盖第一堆叠层911的远离衬底基板1的上表面的上部和覆盖第一堆叠层911的与其上表面相交的侧表面的侧部，侧部与第一子导电层901接触。也即，第一区域TP1位于第二堆叠层912的靠近第二堆叠部91b的边缘，上述第二堆叠层912的侧部也即第二堆叠层912的靠近第二堆叠部91b的边缘部分(第二堆叠层912的位于第一区域TP1中的部分)，第二堆叠层912的边缘部分与第一子导电层901直接接触。

例如，如图11B所示，第二堆叠层912覆盖第一堆叠层911的远离衬底基板1的上表面和与其上表面相交的侧表面，第二堆叠层912的靠近第二堆叠部91b的边缘部分至少覆盖第一堆叠层911的侧表面，即覆盖第一堆叠层911的靠近第二堆叠部91b的边缘，以使得第二堆叠层912的靠近第二堆叠部91b的边缘部分能够与第一子导电层901直接接触。

例如，如图11B所示，第二堆叠部91b还包括第五堆叠层915和第六堆 叠层916。第五堆叠层915位于第一子导电层901与第三堆叠层913之间；第六堆叠层916位于第五堆叠层915与第三堆叠层913之间；第五堆叠层915和第六堆叠层916在垂直于衬底基板1的方向上与第一子导电层901、第三堆叠层913和第四堆叠层914堆叠且彼此电连接，第五堆叠层915、第六堆叠层916均与第一堆叠层911以及第二堆叠层912在平行于衬底基板1的方向上间隔开，也即，第三堆叠层913、第四堆叠层914、第五堆叠层915、第六堆叠层916均与第一堆叠层911以及第二堆叠层912在平行于衬底基板1的方向上间隔开。例如，第六堆叠层916在衬底基板1上的正投影包括中间区域CR和围绕中间区域CR的边缘区域PR，第五堆叠层915在衬底基板1上的正投影与中间区域CR重叠，且不与边缘区域PR重叠。第一区域TP1在衬底基板1上的正投影至少部分位于边缘区域PR在衬底基板1上的正投影内。如此，采用多个导电层堆叠而形成第二堆叠部91b，有利于更好地降低原公共电极的电阻。例如，结合图4A，发光器件20包括上述位于显示区域11的第一电极2和发光层23，发光层23夹置于第一电极2与公共电极24之间，第一电极2包括在垂直于衬底基板1的方向上且沿靠近衬底基板1到远离衬底基板1的方向依次堆叠的第一子电极层2a、第二子电极层2b和第三子电极层2c。例如，第一辅助电极91的第一子导电层901与第一子电极层2a材料相同且同层设置，第一堆叠层911与发光层23材料相同、同层设置且构成连续的一体成型结构，第二堆叠层912与公共电极24材料相同、同层设置且构成连续的一体成型结构，第三堆叠层913与发光层23材料相同且同层设置，第四堆叠层914与第二堆叠层912、以及公共电极24材料相同且同层设置，第五堆叠层915与第二子电极层2b材料相同且同层设置，第六堆叠层916与第三子电极层2c材料相同且同层设置。如此，可通过同一工艺形成第一辅助电极91的第一子导电层901与第一子电极层2a，通过同一道工艺形成第一堆叠层911与发光层23、以及第三堆叠层913，通过同一道工艺形成第四堆叠层914与第二堆叠层912、以及公共电极24，通过同一道工艺形成第五堆叠层915与第二子电极层2b，通过同一道工艺形成第六堆叠层916与第三子电极层2c。这里的“同一道工艺”均可参考上述解释。如此，可以采用相应于显示区域11中的上述各个功能层的工艺来形成第一辅助电极91的 各个层结构，不需要为了设置第一辅助电极91而额外增加膜层制作工艺或者构图工艺。

例如，在制作如图11B所示的显示基板的过程中，例如可采用同一掩膜通过同一道构图工艺形成第五堆叠层915和第六堆叠层916，例如采用刻蚀工艺例如湿刻工艺形成，以简化显示基板的制作工艺，并且，由于第五堆叠层915和第六堆叠层916的材料不同，第五堆叠层915的材料和第六堆叠层916的材料分别与第二子电极层2b的材料和第三子电极层2c的材料相同，可参考之前对于第二子电极层2b的材料和第三子电极层2c的材料的描述，从而使得第五堆叠层915和第六堆叠层916具有不同的刻蚀速率，从而形成如图11B所示的第五堆叠层915相对于第六堆叠层916内缩，即，第五堆叠层915在衬底基板1上的正投影与中间区域CR重叠，且不与边缘区域PR重叠。在形成第五堆叠层915和第六堆叠层916之后，再依次执行形成第一堆叠层911、发光层23和第三堆叠层913的步骤、以及形成第四堆叠层914与第二堆叠层912的步骤。

在第六堆叠层916的远离衬底基板1的一侧形成第一堆叠层911与发光层23、以及第三堆叠层913的过程中，例如采用蒸镀方法形成第一堆叠层911与发光层23、以及第三堆叠层913，第一堆叠层911与发光层23可以形成为一体结构。由于有第五堆叠层915和第六堆叠层916的存在，第五堆叠层915和第六堆叠层916具有一定厚度而使得第六堆叠层916的远离衬底基板1的上表面与第一子导电层901的远离衬底基板1的上表面之间具有段差，第三堆叠层913与第一堆叠层911会由于该段差而彼此断开。并且，第三堆叠层913的远离衬底基板1的上表面与第一堆叠层911的远离衬底基板1的上表面之间存在段差。

接着，在形成第四堆叠层914与第二堆叠层912、以及公共电极24的过程中，例如通过沉积方法形成第四堆叠层914与第二堆叠层912、以及公共电极24，第二堆叠层912与公共电极24可以形成为一体结构，由于第三堆叠层913的远离衬底基板1的上表面与第一堆叠层911的远离衬底基板1的上表面之间的段差，第四堆叠层914与第二堆叠层912会彼此断开；并且，由于第五堆叠层915相对于第六堆叠层916内缩，即，第五堆叠层915在衬 底基板1上的正投影与中间区域CR重叠，且不与边缘区域PR重叠，因此，可以使得第二堆叠层912与第一子导电层901可以在第一区域TP1接触，且第一区域TP1在衬底基板1上的正投影至少部分位于边缘区域PR在衬底基板1上的正投影内。

如此，既能够实现使得公共电极24与第一子导电层901连接，从而使得第一辅助电极91与公共电极24并联，以降低原公共电极24的电阻。

例如，第五堆叠层915在垂直于衬底基板1的方向上的厚度与第六堆叠层916在垂直于衬底基板1的方向上的厚度之和大于等于6000埃，以使得第五堆叠层915具有足够的厚度，从而在第六堆叠层916的远离衬底基板1的上表面与第一子导电层901的远离衬底基板1的上表面之间形成足够的段差，以进一步保证第三堆叠层913与第一堆叠层911会由于该段差而彼此断开的可靠性、以及第四堆叠层914与第二堆叠层912会彼此断开的可靠性。

例如，如图11B所示，第一辅助电极91还包括第三堆叠部91c。第三堆叠部91c与第一子导电层901在垂直于衬底基板1的方向上堆叠，位于第一子导电层901的远离衬底基板1的一侧，与第一堆叠部91a和第二堆叠部91b通过第一子导电层901电连接，且包括在垂直于衬底基板1的方向上彼此堆叠的第七堆叠层917和第八堆叠层918，第七堆叠层917与第三堆叠层913同层设置且在平行于衬底基板1的方向上彼此间隔开，第八堆叠层918与第四堆叠层914同层设置且在平行于衬底基板1的方向上彼此间隔开。

例如，第八堆叠层918与第一子导电层901直接接触；例如，第八堆叠层918与第一子导电层90在第二区域TP2接触，第二区域TP2在衬底基板1上的正投影至少部分位于边缘区域PR在衬底基板1上的正投影内。与第一区域TP1的情况类似，第八堆叠层918覆盖第七堆叠层917的远离衬底基板1的上表面和与其上表面相交的侧表面，第八堆叠层918的靠近第二堆叠部91b的边缘部分至少覆盖第七堆叠层917的侧表面，即覆盖第七堆叠层917的靠近第二堆叠部91b的边缘，以使得第八堆叠层918的靠近第二堆叠部91b的边缘部分能够与第一子导电层901直接接触。

例如，第七堆叠层917与第三堆叠层913、发光层23材料相同且同层设置，第八堆叠层918与第四堆叠层914、第二堆叠层912材料相同且同层设 置。如此，可通过同一工艺形成第七堆叠层917与第三堆叠层913、发光层23，通过同一道工艺形成第八堆叠层918与第四堆叠层914。这里的“同一道工艺”均可参考上述解释。与形成第一区域TP1处的结构类似，在采用同一道工艺形成第七堆叠层917与第三堆叠层913、发光层23的过程中，利用第五堆叠层915和第六堆叠层916形成的段差可使得第七堆叠层917与第三堆叠层913断开，在采用同一道工艺形成第八堆叠层918与第四堆叠层914、第二堆叠层912的过程中，第八堆叠层918与第四堆叠层914断开。

图11C为表达图11B中的第二堆叠层、第四堆叠层、第五堆叠层和第八堆叠层的位置关系的平面示意图。结合图11B和图11C，例如，第二堆叠层912与第八堆叠层918是连续的一体成型结构，该一体成型结构具有围绕第二堆叠部91b的边缘部分，该边缘部分均与第一子导电层901直接接触，也即，可以在围绕整个第二堆叠部91b的周边区域，第一子导电层901均与第二堆叠层912与第八堆叠层918构成的连续的一体成型结构直接接触，以使得第一子导电层901与由第二堆叠层912与第八堆叠层918构成的连续的一体成型结构在多个位置连接，保证第一子导电层901与公共电极24电连接的可靠性。第一区域TP1和第二区域TP2分别是该周边区域的位于第二堆叠部91b的彼此相对的两侧的两个部分，图11B是以该第一区域TP1和第二区域TP2两个位置作为示例来介绍第一子导电层901是如何与公共电极24电连接的。

例如，如图11A和图11B所示，显示基板的层间绝缘层105位于辅助绝缘层104的远离衬底基板1的一侧，层间绝缘层105的边缘位于非发光区域12，第一子导电层901的一部分覆盖层间绝缘层105；第一区域TP1位于层间绝缘层105在衬底基板1上的正投影内，即第二堆叠层912的边缘部分在层间绝缘层105上与第一子导电层901接触，以利用层间绝缘层105的厚度来减小位于像素界定层6上的第二堆叠层912(与公共电极24构成连续的一体成型结构)与第一子导电层901之间在处置于衬底基板1方向上的段差，防止第二堆叠层912断裂，从而保证在第一区域TP1中第二堆叠层912与第一子导电层901连接的可靠性。

例如，如图11B所示，第二区域TP2位于层间绝缘层105在衬底基板1 上的正投影的远离显示区域11的一侧。由于经过第五堆叠层915等层的过渡，第一子导电层901与第八堆叠层918的段差降低，不需要将厚度较大的层间绝缘层105延伸至第一辅助过孔V001处，从而避免厚度较大的层间绝缘层105影响第一辅助过孔V001处各个层的连接。

例如，图11B中所示的横向部分821、第一辅助电极91和第一辅助过孔V001构成一个辅助单元，显示单元P包括多个辅助单元。多个辅助单元在第二方向D2上彼此间隔排列。

例如，在第二方向D2上彼此间隔排列的多个辅助单元均位于非发光区域12，且在第一方向D1上到显示区域11的距离相同或不同。

例如，多个辅助单元包括第一辅助单元H1和第二辅助单元H2，第一辅助单元H1和第二辅助单元H2的具体结构类似，两者均为上述图11B所示的辅助单元，但是设置的具体位置不同。

例如，如图3A所示，该多个辅助单元包括第一辅助单元H1和第二辅助单元H2，第一辅助单元H1和第二辅助单元H2均位于非发光区域12，且第一辅助单元H1和第二辅助单元H2在第一方向D1上到显示区域11的距离不同。

图12A为图3A所示的显示单元的第二辅助单元H2的局部平面示意图；图12B为沿图12A中的F-F’线的截面示意图。

第二辅助单元H2与第一辅助单元H1有以下不同。如图12A和图12B所示，第二辅助单元H2的第一辅助过孔V002在第一方向D1上距离显示区域11的距离大于第一辅助单元H1的第一辅助过孔V001在第一方向D1上距离显示区域11的距离，即，结合图3A、图12A和图12B，第二辅助单元H2的第一辅助过孔V002的靠近显示区域11的边缘到第二电源线vss的靠近非发光区域12B的边缘的距离大于第一辅助单元H1的第一辅助过孔V001的靠近显示区域11的边缘到第二电源线vss的靠近非发光区域12B的边缘的距离。从而使得第二辅助单元H2与第一辅助单元H1在第二方向D2上错开，有利于利用有限的空间，特别是在高PPI(Pixels Per Inch)显示基板中，每个显示单元的面积较小，需要利用有限的面积设置多个辅助单元时，使得第二辅助单元H2与第一辅助单元H1在第二方向D2上错开能够使多个辅助单 元更好地适应附近线路排布的情况。

例如，结合图5G和图12A，第二辅助单元H2的第一辅助过孔V002的平面形状为梯形，以增加第一子导电层901与横向部分821的接触面积。当然也可以为圆形孔、矩形孔等。

例如，如图12A和图12B所示，第二辅助单元H2的横向部分821在第一方向D1上的长度大于第一辅助单元H1的横向部分821在第一方向D1上的长度，以实现将第二辅助单元H2的过孔设置于距离显示区域22较远的位置。

例如，在一个显示单元P包括至少3个第一辅助单元H1，第二辅助单元H2的个数大于等于1，且在第二方向D2上，至少一个第二辅助单元H2位于至少3个第一辅助单元H1之间。例如，如图3A所示，一个显示单元P具有3个第一辅助单元H1和1个第二辅助单元H2，该1个第二辅助单元H2位于3个第一辅助单元H1之间。当然，在其他实施例中，也可以根据显示基板的尺寸来确定对于降低原公共电极的电阻的需求来设计每个显示单元中第一辅助单元H1和第二辅助单元H2在的个数。本公开对第一辅助单元H1和第二辅助单元H2的个数不做限定。

如下的表1是一个辅助单元与公共电极压降关系表，表1示出了设置一个辅助单元对公共电极压降的影响。

表1 一个辅助单元与公共电极压降关系表

例如，如图12B所示，第二辅助单元H2的第一堆叠部91a的第一堆叠层911包括中间过孔SP，所述第一堆叠部91a的第二堆叠层912通过中间过孔SP与第二辅助单元H2的第一子导电层901电连接。即，如图12B所示，第二辅助单元H2的第一堆叠部91a的第一堆叠层911包括靠近显示区域11的第一部分911a和远离显示区域11的第二部分911b，第一堆叠层911的第一部分911a和第一堆叠层911的第二部分911b之间存在暴露第二辅助单元H2的第一子导电层901的中间过孔SP以使第一堆叠层911的第一部分911a 与第一堆叠层911的第二部分911b至少部分断开；第一堆叠部91a的第二堆叠层912通过中间过孔SP与第二辅助单元H2的第一子导电层901电连接，从而进一步增大第一子导电层901与第二堆叠层912的接触面积，除了在第一区域TP1和第二区域TP2中实现公共电极24与第一子导电层901电连接之外，使得通过中间过孔SP实现公共电极24与第一子导电层901电连接，进一步保证公共电极24与第一子导电层901电连接的可靠性，从而保证实现使得第二辅助单元H2的第一辅助电极91与公共电极24并联，以降低原公共电极24的电阻。另外，由于第二辅助单元H2的第一辅助过孔V002在第一方向D1上距离显示区域11的距离大于第一辅助单元H1的第一辅助过孔V001在第一方向D1上距离显示区域11的距离，第二辅助单元H2的横向部分821在第一方向D1上的长度大于第一辅助单元H1的横向部分821在第一方向D1上的长度，因此，该设计给设置中间过孔SP提供了充足的空间。

例如，图12B中的中间过孔SP可以通过激光打孔的方法实现，即利用激光将第一堆叠层911击穿，从而暴露第一子导电层901，第二辅助单元H2的第一辅助过孔V002在第一方向D1上距离显示区域11的距离较大给采用激光打孔的方法提供充足的空间，避免布线过于密集而破坏中间过孔SP附近的其他结构。

例如，第二辅助单元H2的第一辅助过孔V002在第一方向D1上距离显示区域11的距离是第一辅助单元H1的第一辅助过孔V001在第一方向D1上距离显示区域11的距离的至少2倍，以给设置中间过孔SP提供充足的空间，且给激光打孔提供充足的空间，避免布线过于密集而破坏中间过孔SP附近的其他结构。

图12B所示的第二辅助单元H2的其他各个结构，例如第二堆叠层912与公共电极24连接、第一堆叠层911、第三堆叠层913，……，第八堆叠层918等，均与图11B所示的相同，可参考对于图11B中的描述，在此不再重复。

例如，第二辅助单元H2的第一辅助过孔V001的平面形状的面积大于第一辅助单元H1的第一辅助过孔V001的平面形状的面积，即第二辅助单元H2的第一辅助过孔V001在衬底基板1上的正投影的面积大于第一辅助单元 H1的第一辅助过孔V001在衬底基板1上的正投影的面积。由于第二辅助单元H2距离显示区域11较远，第二辅助单元的横向部分821较长，电阻较大，因此，使得第二辅助单元H2的第一辅助过孔V001的面积较大，以降低第一辅助电极91通过第二辅助单元H2的第一辅助过孔V001与横向部分821连接而构成的整体结构的电阻，从而降低整个第二辅助单元H2的电阻。

例如，一个显示单元P包括至少2个第一辅助单元H1，第二辅助单元H2的个数大于等于1，以更加有效地降低原公共电极的电阻。例如，一个显示单元P包括至少3个第一辅助单元H1，并且，在第二方向D2上，至少一个第二辅助单元H2位于至少3个第一辅助单元H1之间，以合理地布局距离显示区域11距离不同的辅助单元在一个显示单元P中的位置，充分利用有限的空间，同时，更加有效地降低原公共电极的电阻。

例如，参考图3A，在一个显示单元P中，至少2个第一辅助单元H1包括1号第一辅助单元H1、2号第一辅助单元H1和3号第一辅助单元H1；1号第一辅助单元H1和2号第一辅助单元H1位于第二子像素P2，3号辅助单元和第二辅助单元H2位于第四子像素P4。如此，实现在第二方向D2上沿整个显示单元P布局辅助单元，在各个位置处比较均衡地降低原公共电极的电阻，提高显示基板的显示均一性。

例如，如图3A所示，1号第一辅助单元H1和2号第一辅助单元H1分别位于第二子像素P2的连接部30在第二方向D2上彼此相对的两侧，3号第一辅助单元H1和第二辅助单元H2位于第四子像素P4的连接部30在第二方向D2上彼此相对的两侧，以与连接部30的位置相协调，充分利用连接部30的在第二方向D2上彼此相对的两侧位置处的空白区域，尽可能多地设置第一辅助单元H1。

例如，如图3A所示，在第二方向D2上，第二辅助单元H2位于第四子像素P4的连接部30的靠近第四子像素P4与第二子像素P2的交界处的一侧；或者，在其他实施例中，第二辅助单元H2也可以位于第四子像素P4的连接部30的远离第四子像素P4与第二子像素P2的交界处的一侧。

例如，参考图11B、图3A、图3C和图4A，第一辅助单元H1的第一辅助过孔V001的平面形状的面积大于第一过孔V0的平面形状的面积。由于第 一辅助单元H1的第一辅助过孔V001中设置的结构较为复杂，且用于降低电阻，因此，第一辅助单元H1的第一辅助过孔V001面积比普通的过孔例如第一过孔V0的面积大，有利于充分地保证第一辅助电极91通过第二辅助单元H2的第一辅助过孔V001与横向部分821连接的可靠性。

图13A为图3A所示的显示单元的第三辅助单元H3的局部平面示意图；图13B为沿图13A中的G-G’线的截面示意图。

结合图3A和图13A-13B，例如，显示单元P还包括第二辅助电极92，第二辅助电极92位于显示区域11且与公共电极24电连接；辅助绝缘层104还包括位于显示区域11且暴露至少部分辅助电极线8的纵向部分81的第二辅助过孔V003，第二辅助电极92通过第二辅助过孔V003与辅助电极线8的纵向部分81连接。即，利用该第二辅助过孔V003实现辅助电极线8的纵向部分81通过第二辅助电极92与公共电极24连接。如此，除了在非发光区域12中设置第一辅助过孔V001和第一辅助电极91之外，通过在显示区域11中设置第二辅助过孔V003和第二辅助电极92，以使得第二辅助电极92与公共电极2并联，进一步减小原公共电极24的电阻；并且，辅助绝缘层104为显示区域11中既存的第四绝缘层104，设置第二辅助过孔V003不占用显示区域11的额外的面积，有利于利用有限的空间来设置第二辅助电极92。

例如，如图13B所示，第一子导电层901在衬底基板1上的正投影位于辅助电极线8的纵向部分81在衬底基板1上的正投影内。从而，设置第一子导电层901也不占用显示区域11的额外的面积，有利于节省空间，特别是在高PPI(Pixels Per Inch)显示基板中，每个显示单元的面积较小，利用有限的空间来设置第二辅助电极92尤其重要。

例如，如图13B所示，第二辅助电极92包括第二子导电层902、第一堆叠部92a和第二堆叠部92b。第二子导电层902通过第二辅助过孔V003与辅助电极线8的纵向部分81连接；第一堆叠部92a与第二辅助电极92的第二子导电层902电连接且在垂直于衬底基板1的方向上堆叠，位于第二辅助电极92的第二子导电层902的远离衬底基板1的一侧，且包括在垂直于衬底基板1的方向上彼此堆叠的第一堆叠层921和第二堆叠层922，第二辅助电极 92的第二堆叠层922位于第第二辅助电极92的一堆叠层的远离衬底基板1的一侧且与公共电极24连接；第二堆叠部92b与第二辅助电极92的第二子导电层902在垂直于衬底基板1的方向上堆叠，位于第二辅助电极92的第二子导电层902的远离衬底基板1的一侧，且位于第二辅助电极92的第一堆叠部92a的远离显示区域11的一侧，与第二辅助电极92的第一堆叠部92a通过第二子导电层902电连接，且包括在垂直于衬底基板1的方向上彼此堆叠的第三堆叠层923和第四堆叠层924。第二辅助电极92的第三堆叠层923与第二辅助电极92的第一堆叠层921材料相同、同层设置且在平行于衬底基板1的方向上彼此间隔开，第二辅助电极92的第四堆叠层924与第二堆叠层922材料相同、同层设置且在平行于衬底基板1的方向上彼此间隔开。

例如，参考图13B，第三堆叠层923与第一堆叠层921是通过同一工艺形成。该同一工艺可以是同一次构图工艺，该构图工艺例如包括利用蒸镀掩膜板进行蒸镀而形成第三堆叠层923与第一堆叠层921，或者，该构图工艺例如包括利用掩膜板进行曝光、显影和刻蚀等工序。或者，该同一工艺例如还可以不包括构图工艺，只包括沉积或蒸镀工序使得第三堆叠层923与第一堆叠层921自然断开(下文中介绍)，从而简化显示基板的制作工艺。

同理，例如，参考图13B，第四堆叠层924与第二堆叠层922是通过同一工艺形成。该同一工艺可以是同一次构图工艺，该构图工艺例如包括利用蒸镀掩膜板进行蒸镀而形成第四堆叠层924与第二堆叠层922，或者，该构图工艺例如包括利用掩膜板进行曝光、显影和刻蚀等工序。或者，该同一工艺例如还可以不包括构图工艺，只包括沉积或蒸镀工序使得第第四堆叠层924与第二堆叠层922自然断开(下文中介绍)，从而简化显示基板的制作工艺。

例如，如图13B所示，第二辅助电极92的第二堆叠层922与公共电极24连接且与第二辅助电极92的第二子导电层902直接接触。例如，第二堆叠层922与第一子导电层901在第一区域TP1接触。例如，第二辅助电极92的第一堆叠层921与第一子导电层901接触；第二辅助电极92的第二堆叠层922包括覆盖第二辅助电极92的第一堆叠层921的远离衬底基板1的上表面的上部和覆盖第二辅助电极92的第一堆叠层921的与其上表面相交的侧表面 的侧部，第二辅助电极92的侧部与第二子导电层902接触。也即，第一区域TP1位于第二堆叠层922的靠近第二堆叠部92b的边缘，上述第二堆叠层922的侧部也即第二堆叠层922的靠近第二堆叠部92b的边缘部分(第二堆叠层922的位于第一区域TP1中的部分)，第二堆叠层922的边缘部分与第二子导电层902直接接触。

例如，如图13B所示，第二堆叠层922覆盖第一堆叠层921的远离衬底基板1的上表面和与其上表面相交的侧表面，第二堆叠层922的靠近第二堆叠部92b的边缘部分至少覆盖第一堆叠层921的侧表面，即覆盖第一堆叠层921的靠近第二堆叠部92b的边缘，以使得第二堆叠层922的靠近第二堆叠部92b的边缘部分能够与第二子导电层902直接接触。

例如，如图13B所示，第二堆叠部92b还包括第五堆叠层925和第六堆叠层926。第五堆叠层925位于第二子导电层902与第三堆叠层923之间；第六堆叠层926位于第五堆叠层925与第三堆叠层923之间；第五堆叠层925和第六堆叠层926在垂直于衬底基板1的方向上与第二子导电层902、第三堆叠层923和第四堆叠层924堆叠且彼此电连接，第五堆叠层925、第六堆叠层926均与第一堆叠层921以及第二堆叠层922在平行于衬底基板1的方向上间隔开，也即，第三堆叠层923、第四堆叠层924、第五堆叠层925、第六堆叠层926均与第一堆叠层921以及第二堆叠层922在平行于衬底基板1的方向上间隔开。例如，第六堆叠层926在衬底基板1上的正投影包括中间区域CR和围绕中间区域CR的边缘区域PR，第五堆叠层925在衬底基板1上的正投影与中间区域CR重叠，且不与边缘区域PR重叠。第一区域TP1在衬底基板1上的正投影至少部分位于边缘区域PR在衬底基板1上的正投影内。如此，采用多个导电层堆叠而形成第二堆叠部92b，有利于更好地降低原公共电极的电阻。例如，结合图4A，发光器件20包括上述位于显示区域11的第一电极2和发光层23，发光层23夹置于第一电极2与公共电极24之间，第一电极2包括在垂直于衬底基板1的方向上且沿靠近衬底基板1到远离衬底基板1的方向依次堆叠的第一子电极层2a、第二子电极层2b和第三子电极层2c。例如，第一辅助电极92的第二子导电层902与第一子电极层2a材料相同且同层设置，第一堆叠层921与发光层23构成连续的一体成 型结构，第二堆叠层922与公共电极24构成连续的一体成型结构，第三堆叠层923与发光层23材料相同且同层设置，第四堆叠层924与第二堆叠层922、以及公共电极24材料相同且同层设置，第五堆叠层925与第二子电极层2b材料相同且同层设置，第六堆叠层926与第三子电极层2c材料相同且同层设置。如此，可通过同一工艺形成第一辅助电极92的第二子导电层902与第一子电极层2a，通过同一道工艺形成第一堆叠层921与发光层23、以及第三堆叠层923，通过同一道工艺形成第四堆叠层924与第二堆叠层922、以及公共电极24，通过同一道工艺形成第五堆叠层925与第二子电极层2b，通过同一道工艺形成第六堆叠层926与第三子电极层2c。这里的“同一道工艺”均可参考上述解释。如此，可以采用相应于显示区域11中的上述各个功能层的工艺来形成第一辅助电极92的各个层结构，不需要为了设置第一辅助电极92而额外增加膜层制作工艺或者构图工艺。

例如，在制作如图13B所示的显示基板的过程中，例如可采用同一掩膜通过同一道构图工艺形成第五堆叠层925和第六堆叠层926，例如采用刻蚀工艺例如湿刻工艺形成，以简化显示基板的制作工艺，并且，由于第五堆叠层925和第六堆叠层926的材料不同，第五堆叠层925的材料和第六堆叠层926的材料分别与第二子电极层2b的材料和第三子电极层2c的材料相同，可参考之前对于第二子电极层2b的材料和第三子电极层2c的材料的描述，从而使得第五堆叠层925和第六堆叠层926具有不同的刻蚀速率，从而形成如图13B所示的第五堆叠层925相对于第六堆叠层926内缩，即，第五堆叠层925在衬底基板1上的正投影与中间区域CR重叠，且不与边缘区域PR重叠。在形成第五堆叠层925和第六堆叠层926之后，再依次执行形成第一堆叠层921、发光层23和第三堆叠层923的步骤、以及形成第四堆叠层924与第二堆叠层922的步骤。

在第六堆叠层926的远离衬底基板1的一侧形成第一堆叠层921与发光层23、以及第三堆叠层923的过程中，例如采用蒸镀方法形成第一堆叠层921与发光层23、以及第三堆叠层923，第一堆叠层921与发光层23可以形成为一体结构。由于有第五堆叠层925和第六堆叠层926的存在，第五堆叠层925和第六堆叠层926具有一定厚度而使得第六堆叠层926的远离衬底基板1的 上表面与第二子导电层902的远离衬底基板1的上表面之间具有段差，第三堆叠层923与第一堆叠层921会由于该段差而彼此断开。并且，第三堆叠层923的远离衬底基板1的上表面与第一堆叠层921的远离衬底基板1的上表面之间存在段差。

接着，在形成第四堆叠层924与第二堆叠层922、以及公共电极24的过程中，例如通过沉积方法形成第四堆叠层924与第二堆叠层922、以及公共电极24，第二堆叠层922与公共电极24可以形成为一体结构，由于第三堆叠层923的远离衬底基板1的上表面与第一堆叠层921的远离衬底基板1的上表面之间的段差，第四堆叠层924与第二堆叠层922会彼此断开；并且，由于第五堆叠层925相对于第六堆叠层926内缩，即，第五堆叠层925在衬底基板1上的正投影与中间区域CR重叠，且不与边缘区域PR重叠，因此，可以使得第二堆叠层922与第二子导电层902可以在第一区域TP1接触，且第一区域TP1在衬底基板1上的正投影至少部分位于边缘区域PR在衬底基板1上的正投影内。

如此，既能够实现使得公共电极24与第二子导电层902连接，从而使得第一辅助电极92与公共电极24并联，以降低原公共电极24的电阻。

例如，如图13B所示，第五堆叠层925在垂直于衬底基板1的方向上的厚度与第六堆叠层926在垂直于衬底基板1的方向上的厚度之和大于等于6000埃，以使得第五堆叠层925具有足够的厚度，从而在第六堆叠层926的远离衬底基板1的上表面与第二子导电层902的远离衬底基板1的上表面之间形成足够的段差，以进一步保证第三堆叠层923与第一堆叠层921会由于该段差而彼此断开的可靠性、以及第四堆叠层924与第二堆叠层922会彼此断开的可靠性。

例如，如图13B所示，第一辅助电极92还包括第三堆叠部92c。第三堆叠部92c与第二子导电层902在垂直于衬底基板1的方向上堆叠，位于第二子导电层902的远离衬底基板1的一侧，与第一堆叠部92a和第二堆叠部92b通过第二子导电层902电连接，且包括在垂直于衬底基板1的方向上彼此堆叠的第七堆叠层927和第八堆叠层928，第七堆叠层927与第三堆叠层923同层设置且在平行于衬底基板1的方向上彼此间隔开，第八堆叠层928与第 四堆叠层924同层设置且在平行于衬底基板1的方向上彼此间隔开。

例如，第八堆叠层928与第二子导电层902直接接触；例如，第八堆叠层928与第一子导电层90在第二区域TP2接触，第二区域TP2在衬底基板1上的正投影至少部分位于边缘区域PR在衬底基板1上的正投影内。与第一区域TP1的情况类似，第八堆叠层928覆盖第七堆叠层927的远离衬底基板1的上表面和与其上表面相交的侧表面，第八堆叠层928的靠近第二堆叠部92b的边缘部分至少覆盖第七堆叠层927的侧表面，即覆盖第七堆叠层927的靠近第二堆叠部92b的边缘，以使得第八堆叠层928的靠近第二堆叠部92b的边缘部分能够与第二子导电层902直接接触。

例如，第七堆叠层927与第三堆叠层923、发光层23材料相同且同层设置，第八堆叠层928与第四堆叠层924、第二堆叠层922材料相同且同层设置。如此，可通过同一工艺形成第七堆叠层927与第三堆叠层923、发光层23，通过同一道工艺形成第八堆叠层928与第四堆叠层924。这里的“同一道工艺”均可参考上述解释。与形成第一区域TP1处的结构类似，在采用同一道工艺形成第七堆叠层927与第三堆叠层923、发光层23的过程中，利用第五堆叠层925和第六堆叠层926形成的段差可使得第七堆叠层927与第三堆叠层923断开，在采用同一道工艺形成第八堆叠层928与第四堆叠层924、第二堆叠层922的过程中，第八堆叠层928与第四堆叠层924断开。

结合图13B和图5H，例如层间绝缘层105即为第五绝缘层105，也即，层间绝缘层105与第五绝缘层105同层设置且材料相同。第五绝缘层105具有第三辅助过孔V004，第三辅助过孔V004在衬底基板1上的正投影位于辅助电极线8的纵向部分81在衬底基板1上的正投影内。第二辅助单元H2的第二辅助过孔V003与第三辅助过孔V004连通，第三辅助过孔V004暴露第二辅助过孔V003。例如，第二辅助单元H2的第一堆叠部92a的一部分位于第三辅助过孔V004内，且第一区域TP1位于第三辅助过孔V004内；第二辅助单元H2的第二堆叠部92b位于第三辅助过孔V004内；第二辅助单元H2的第三堆叠部92c的一部分位于第三辅助过孔V004内；第二子导电层902至少部分位于第三辅助过孔V004内，且第二区域TP2位于第三辅助过孔V004内。

图14A为图3A所示的显示单元P的包括像素界定层和第一电极的一部分图层的示意图；图14B为图14A中的虚线框所示的局部P0的放大示意图，图14B包含的图层比图14A中的图层多，其包含了图3A中的图层。

参考图14A-14B和图5K，像素界定层6限定出开口区60，开口区60包括位于显示区域111的多个像素开口，多个像素开口与多个子像素一一对应，多个像素开口即多个子像素的开口区。例如，在多个子像素中的每个子像素中，像素开口在衬底基板1上的正投影位于第一电极2在衬底基板1上的正投影内。显示单元P的多个子像素中相邻的两个子像素分别为上子像素和下子像素，与上子像素和下子像素的排列方向垂直的方向为参比方向；例如，参比方向为上述第一方向D1，上子像素和下子像素的排列方向为上述第二方向D2。下面以第一子像素P1作为上子像素，第三子像素P3作为下子像素为例进行说明。在本实施例中，第二子像素P2也可以作为上子电极，第四子像素P4作为下子电极。或者，在其他一些实施例中，上子像素和下子像素也可以沿第一方向D1排列，或者沿任意方向排列，本公开实施对上子像素和下子像素的位置和排列方向不作限定。

参考图14A-14B，第一子像素P1的第一电极2具有靠近第三子像素P3的第一边缘u21a和与其第一边缘u21a相交且位于其第一边缘u21a在参第一方向D1上的第一侧的第二边缘u21b；第一子像素P1的开口区具有靠近第三子像素P3的第一边缘u61a和与其第一边缘u61a相交且位于其第一边缘u61a在第一方向D1上的第一侧的第二边缘u61b。第一子像素P1的第一电极2的第一边缘u21a到第一子像素P1的开口区的第一边缘u61a之间的间距为第一间距d1，第一子像素P1的第一电极2的第二边缘u21b到第一子像素P1的开口区的第二边缘u61b之间的间距为第二间距d2，第一间距d1大于第二间距d2，以使得在第一子像素P1中，相对于在第一方向D1上，第一电极2的第一边缘u21a在两个相邻的子像素的排列方向上更加地超出子像素的开口区的相应的边缘，以保证在第二方向D2上第一子像素P1的第一电极2能够覆盖第一子像素P1和第三子像素P3的交界区域中更大的面积，从而，当在第一子像素P1和第三子像素P3的交界区域中设置像素电路的晶体管(例如第一子像素P1的检测晶体管T3至少部分位于该交界区域)时，第一 子像素P1的第一电极2的靠近第一子像素P1和第三子像素P3的交界区域的部分能够充分覆盖至少部分位于交界区域中的晶体管的沟道区，防止光照射沟道区影响该晶体管的性能。

例如，第一间距d1为在第一方向D1上的平均间距，例如第一子像素P1的第一电极2的第一边缘u21a到第一子像素P1的开口区60的第一边缘u61a边缘基本平行，第一子像素P1的第一电极2的第二边缘u21b到第一子像素P1的开口区60的第二边缘u61b基本平行；基本平行是不限于是绝对平行，本公开中各个子像素的第一电极的各个边缘、各个子像素的开口区的各个边缘也不限于是直线段，这些边缘也可以包括弯曲部分，只要沿第一方向D1的各个位置处，满足上述距离关系即可。

例如，参考图14A-14B，在多个子像素的每个子像素中，第一电极2包括在第二方向D2上排列且彼此间隔的第一部分21和第二部分22，第一电极2的第一部分21和第一电极2的第二部分22与驱动晶体管的第一极连接，子像素的开口区包括第一子开口601和第二子开口602，第一电极2的第一部分21覆盖第一子开口601，第一电极2的第二部分22覆盖第二子开口602。

非发光区域12A与显示区域11在第一方向D1上排列且与第一子像素P1和第三子像素P3相邻。这里以第一子像素P1的第一电极2的第一部分21的靠近第三子像素P3的边缘作为第一子像素P1的第一电极2的第一边缘u21a，以第一子像素P1的第一电极2的第一部分21的与其第一边缘u21a相交且靠近非发光区域12A的边缘作为第一子像素P1的第一电极2的第二边缘u21b，以第一子像素P1的第一子开口601的靠近第三子像素P3的边缘作为第一子像素P1的第一子开口601的第一边缘u61a，以第一子像素P1的第一子开口601的靠近非发光区域12A的边缘作为第一子像素P1的开口区60的第二边缘u61b。

例如，参考图14A-14B，在第一像素P1中，检测晶体管T3的沟道区T3a在衬底基板1上的正投影位于第一电极2在衬底基板1上的正投影内，例如位于第一电极2的第一部分21在衬底基板1上的正投影内，并且，第一子像素P1的第一电极2的第一边缘u21a位于第一子像素P1的检测晶体管T3的沟道区C3的在第二方向D2上靠近第三子像素P3的一侧，即第一像素 P1的第一电极2的第一边缘u21a位于第一像素P1的检测晶体管T3的沟道区C3的外侧，以更加充分地保证第一像素P1的第一电极2能够覆盖至少部分位于第一子像素P1和第三子像素P3的交界区域的检测晶体管T3的沟道区C3；在第三像素P3中，第三子像素P3的第一电极2的第一边缘d21a位于第三子像素P3的检测晶体管T3的沟道区C3的在第二方向D2上靠近第一子像素P1的一侧，即三子像素P3的第一电极2的第一边缘d21a位于第三子像素P3的检测晶体管T3的沟道区C3的外侧，以更加充分地保证第三像素P3的第一电极2能够充分覆盖至少部分位于第一子像素P1和第三子像素P3的交界区域的检测晶体管T3的沟道区C3。

例如，第一子像素P1的检测晶体管T3的第一极T3s位于其第二极第一极T3d的远离第三子像素P3的一侧，第三子像素P3的检测晶体管T3的第一极T3s位于其第二极的远离上子电极的一侧；在第二方向D2上，第一子像素P1的检测晶体管T3的第一极T3s与第三子像素P3的检测晶体管T3的第一极T3s之间的距离小于第一子像素P1的开口区在第二方向D2上的长度且小于第三子像素P3的开口区在第二方向D2上的长度，以保证检测晶体管T3位于靠近第一子像素P1和第三子像素P3的交界区域，有利于减小在第二方向D2上相邻的子像素之间的距离，使像素阵列的排布更加紧凑，实现高PPI。

需要说明的是，第一子像素P1的开口区在第二方向D2上的长度指第一子像素P1的第一开口区601在第二方向D2上的长度，第三子像素P3的开口区在第二方向D2上的长度指第三子像素P3的第一开口区601在第二方向D2上的长度。

例如，在至少一个实施例中，第一子像素P1的检测晶体管T3的第一极T3s与第三子像素P3的检测晶体管T3的第一极T3s之间的距离小于开口区60宽度的1/2，以有效减小在第二方向D2上相邻的子像素之间的距离，使像素阵列的排布更加紧凑，实现高PPI。

例如，参考图14A-14B以及之前的图6A，第二子扫描信号线G2包括环形部，即第三外环部R3，第三外环部R3的与第一子像素P1的检测晶体管T3的有源层T3a在垂直于衬底基板1的方向上交叠的部分以及与第三子像素 P3的检测晶体管T3的有源层T3a在垂直于衬底基板1的方向上交叠的部分分别构成第一子像素P1的检测晶体管T3的栅极和第三子像素P3的检测晶体管T3的栅极；第三外环部R3在衬底基板1上的正投影构成环形区域，第一子像素P1的检测晶体管T3的第二极T3d和第三子像素P3的检测晶体管T3的第二极T3d在衬底基板1上的正投影均位于环形区域内，以合理地利用有限地空间设计第三外环部R3、至少部分位于所述交界区域内的两个检测晶体管T3的第一极T3s和第二极T3d的位置关系，使得在检测晶体管T3的沟道区能够被其所在的子像素的第一电极覆盖的同时实现紧凑的结构，从而兼顾检测晶体管T3的性能以及提高PPI。

例如，第三子像素P3的第一电极2具有靠近第一子像素P1的第一边缘d21a和与其第一边缘d21a相交且靠近非发光区域12A的第二边缘d21b；第三子像素P3的开口区具有靠近第一子像素P1的第一边缘d61a和与其第一边缘d61a相交且靠近非发光区域12A的第二边缘d61b；第三子像素P3的第一电极2的第一边缘d21a到第三子像素P3的开口区的第一边缘d61a之间的间距为第三间距d3，第三子像素P3的第一电极2的第二边缘d21b到第三子像素P3的开口区的第二边缘d61b之间的间距为第四间距d4，第三间距d3大于第四间距d4，以使得在第三子像素P3中，相对于在第一方向D1上，第一电极2的第一边缘在两个相邻的子像素的排列方向例如第二方向D2上更加地超出子像素的开口区的相应的边缘，以保证在第二方向D2上第三子像素P3的第一电极2能够覆盖第一子像素P1和第三子像素P3的交界区域中更大的面积，从而，当在第一子像素P1和第三子像素P3的交界区域中设置像素电路的晶体管(例如第三子像素P3的检测晶体管T3)时，第三子像素P3的第一电极2的靠近第一子像素P1和第三子像素P3的交界区域的部分能够充分覆盖设置于交界区域中的晶体管的沟道区，防止光照射沟道区影响该晶体管的性能。

这里以第三子像素P3的第一电极2的第一部分21的靠近第一子像素P1的边缘作为第三子像素P3的第一电极2的第一边缘d21a，以第三子像素P3的第一电极2的第一部分21的与其第一边缘d21a相交且靠近非发光区域12A的边缘作为第三子像素P3的第一电极2的第二边缘d21b，以第三子像 素P3的第一子开口601的靠近第一子像素P1的边缘作为第三子像素P3的开口区的第一边缘d61a，以第三子像素P3的第一子开口601的与其第一边缘d61a相交且靠近非发光区域12A的边缘作为第三子像素P3的开口区的第二边缘d61b。

例如，如图14B所示，第一子像素P1的第一电极2还具有与其第二边缘u21b相对的第四边缘u21d，第一子像素P1的开口区例如第一子开口601还具有与其第二边缘u61b相对的第四边缘u61d。例如，在一些实施例中，第一间距d1大于第一子像素P1的第一电极2的第四边缘u21d与第一子像素P1的开口区的第四边缘u61d之间的距离，以保证第一子像素P1的至少部分位于所述交界区域的检测晶体管T3的沟道区被第一电极覆盖遮挡。同样，在一些实施例中，对于第三子像素P3也可以如此，即，第三子像素P1的第一电极2还具有与其第二边缘d21b相对的第四边缘d21d，第三子像素P3的开口区例如第一子开口601还具有与其第二边缘d61b相对的第四边缘d61d。例如，在一些实施例中，第三间距d3大于第三子像素P3的第一电极2的第四边缘d21d与第三子像素P3的开口区的第四边缘d61d之间的距离，以保证第三子像素P3的至少部分位于所述交界区域的检测晶体管T3的沟道区被第一电极覆盖遮挡。

例如，参考图14B、图3A和图5E所示，第一子像素P1中，检测晶体管T3的第一极T3s通过上过孔V51与检测晶体管T3的有源层T3a电连接；第三子像素P3中，检测晶体管T3的第一极T3s通过下过孔V52与检测晶体管T3的有源层T3a电连接。结合图14B和图4C，第一子像素P1的第一电极2的第一边缘u21a在衬底基板1上的正投影与中间过孔V33的在第二方向D2上远离第三子像素P3的边缘在衬底基板1上的正投影至少部分重叠，即，第一子像素P1的第一电极2沿第二方向D2延伸至中间过孔V33的在第二方向D2上远离第三子像素P3的边缘。并且，第三子像素P3的第一电极2的第一边缘d21a在衬底基板1上的正投影与中间过孔V33的在第二方向D2上远离第一子像素P1的边缘在衬底基板1上的正投影至少部分重叠，即，第三子像素P3的第一电极2沿第二方向D2延伸至中间过孔V33的在第二方向D2上远离第三子像素P3的边缘。如此，可以在保证第一子像素 P1的第一电极2和第三子像素P3的第二电极2分别覆盖其对应的子像素的位于交界区域内的检测晶体管T3的沟道区C3的同时，保证第一子像素P1的第一电极2与第三子像素P3的第二电极2之间具有充足的间隔，第一电极的边缘与过孔的边缘对齐，降低制作难度，提高显示基板的制作良率。

例如，如图14B所示，一体成型电极IAL沿第二方向D2跨过第一子像素P1的第一电极2和第三子像素P3的第一电极2之间的间隔，一体成型电极IAL在第二方向D2上彼此相对的两端分别位于第一子像素P1的第一电极2和第三子像素P3的第一电极2之间的间隔在第二方向D2上的两侧。

例如，参考图14B、图5B和图5E所示，中间连接部43位于检测晶体管T3的有源层T3a的靠近衬底基板1的一侧，例如位于第一导电层100，如图5A所示；并且，中间连接部43在衬底基板1上的正投影至少部分位于第一子像素P1的第一电极2与第三子像素P3的第一电极2之间的间隔在衬底基板1上的正投影内，检测信号线S通过第一连接过孔V31与中间连接部43连接，一体成型有源层IAL通过第二连接过孔V32与中间连接部43连接。在第一子像素P1的第一电极2与第三子像素P3的第一电极2之间的间隔中设置与中间连接部43对应的第一连接过孔V1和第二连接过孔V3，以及使得位于像素阵列中相邻的上子像素与下子像素之间的交界区域中的第一连接过孔V31、第二连接过孔V32与中间过孔V33、整齐排列，第一电极的边缘与过孔的边缘对齐，降低制作难度，提高显示基板的制作良率。

例如，如图14B所示，第一子像素P1的第一电极2的第一边缘u21a在衬底基板1上的正投影与第一连接过孔V31的在第二方向D2上远离第三子像素P3的边缘在衬底基板1上的正投影、以及第二连接过孔V32的在第二方向D2上远离第三子像素P3的边缘在衬底基板1上的正投影均至少部分重叠，且第三子像素P3的第一电极2的第一边缘d21a在衬底基板1上的正投影与第二连接过孔V32的在第二方向D2上远离第一子像素P1的边缘在衬底基板1上的正投影、以及第二连接过孔V32的远离第一子像素P1的边缘在衬底基板1上的正投影均至少部分重叠，即，第一子像素P1的第一电极2沿第二方向D2延伸至第一连接过孔V31的远离下子像素的边缘、且延伸至第二连接过孔V32的远离下子像素的边缘。第三子像素P3的第一电极2沿 第二方向D2延伸至第一连接过孔V31的在第二方向D2上远离上子像素的边缘、且延伸至第二连接过孔V32的在第二方向D2上远离上子像素的边缘。如此，可使得位于像素阵列中相邻的上子像素与下子像素之间的交界区域中的中间过孔V33、第一连接过孔V31、第二连接过孔V32整齐排列，降低制作难度，提高显示基板的制作良率。

例如，如图14B所示，第三间距d3和第一间距d1均大于第一子像素P1的第一电极2与第三子像素P3的第一电极2之间的间隔在第二方向D2上的宽度。第一子像素P1的第一电极2与第三子像素P3的第一电极2之间的间隔在第二方向D2上的宽度是指第一子像素P1的第一电极2的第一边缘u21a与第三子像素P3的第一电极2的第一电极2的第一边缘d21a之间的间距，例如，该间距例如为在沿第一方向D1的各个位置处两者之间的距离的平均值。由此，可以保证第三间距d3和第一间距d1足够大，从而保证第一子像素P1的第一电极2和第三子像素P3的第一电极2分别能够充分覆盖第一子像素P1的检测晶体管T3的沟道区C3和第三子像素P3的检测晶体管T3的沟道区C3。

例如，如图14B所示，第一子像素P1的第一电极2还具有远离第三子像素P3的第三边缘u22c，第一子像素P1的第一子开口601还具有远离第三子像素P3的第三边缘u62c，第一子像素P1的第一电极2的第三边缘u22c与第一子像素P1的第一子开口601的第三边缘u62c之间的距离为第五间距d5，第一间距d1大于第五间距d5；在每个子像素中例如在第一子像素P1中，驱动晶体管T1和数据写入晶体管T2在衬底基板1上的正投影位于其所在的子像素的开口区在衬底基板1上的正投影内，例如，第一子像素P1的驱动晶体管T1和数据写入晶体管T2在衬底基板1上的正投影位于第一子像素P1的第二开口602和第一开口601在衬底基板1上的正投影内，第三子像素P3的驱动晶体管T1和数据写入晶体管T2在衬底基板1上的正投影分别位于第三子像素P3的第二开口602和第一开口601在衬底基板1上的正投影内；并且，在第一子像素P1中，驱动晶体管T1的沟道区C1与第二子开口602的第三边缘u62c之间的距离大于检测晶体管T3的沟道区C3与第一子开口601的第一边缘u61a之间的距离。从而，驱动晶体管T1的沟道区C1被 对应的第一电极覆盖遮挡，第一间距d1大于第五间距d5可以进一步保证第一子像素P1的检测晶体管T3的沟道区C3被对应的第一电极覆盖遮挡。

这里以第一子像素P1的第一电极2的第二部分22的远离第三子像素P3的边缘作为第一子像素P1的第一电极2的第三边缘u22c，以第一子像素P1的第二子开口602的远离第三子像素P3的边缘作为第一子像素P1的开口区的第三边缘u62c。

例如，第三子像素P3的第一电极2的远离第一子像素P1的第三边缘与第三子像素P3的开口区60的远离第一子像素P1的第三边缘之间的距离为第六间距d6，第三间距d3大于第六间距d6。并且，在第三子像素P1中，驱动晶体管T1的沟道区C1与第二子开口602的第三边缘d62c之间的距离大于检测晶体管T3的沟道区C3与第一子开口601的第一边缘d61a之间的距离。从而，驱动晶体管T1的沟道区C1被对应的第一电极覆盖遮挡，第三间距d3大于第六间距d6可以进一步保证第三子像素P3的检测晶体管T3的沟道区C3被对应的第一电极覆盖遮挡。

这里以第三子像素P3的第一电极2的第二部分22的远离第一子像素P1的边缘作为第三子像素P3的第一电极2的第三边缘d22c，以第三子像素P3的第二子开口602的远离第一子像素P1的边缘作为第三子像素P3的开口区的第三边缘d62c。

例如，结合图5C和图14B，数据写入晶体管T2在衬底基板1上的正投影也位于开口区在衬底基板1上的正投影内，从而数据写入晶体管T2的沟道区C2在衬底基板1上的正投影位于开口区在衬底基板1上的正投影内也被第一电极覆盖遮挡。从而，像素电路的全部晶体管的沟道区在衬底基板上的正投影均位于其所在的子像素的第一电极在衬底基板上的正投影内。例如，结合图5C和图14B，在多个子像素的每个子像素中，驱动晶体管T1的沟道区C1在衬底基板1上的正投影位于第一电极2的第二部分22在衬底基板1上的正投影内；数据写入晶体管的沟道区C2在衬底基板1上的正投影在衬底基板1上的正投影位于第一电极2的第一部分21在衬底基板1上的正投影内，且位于检测晶体管T3的沟道区C3在衬底基板1上的正投影的靠近第一电极2的第二部分22的一侧。

例如，检测晶体管T3在衬底基板1上的正投影的至少部分位于开口区在衬底基板1上的正投影之外，例如检测晶体管T3的第二极T3d的至少部分在衬底基板1上的正投影开口区在衬底基板1上的正投影之外。如此设计，可以在满足使得第一电极覆盖遮挡其所在的子像素的像素电路的全部晶体管的沟道区要求的同时，不需要将第一电极做得过大，从而保证相邻的第一子像素P1的第一电极与第三子像素P3的第一电极之间的间隔，可以使检测晶体管T3的不必要被遮挡的部分位于相邻的第一子像素P1的第一电极与第三子像素P3的第一电极之间的间隔，充分利用有限的空间，同时兼顾实现高PPI。

例如，参考图14A-14B，第三子像素P3的开口区的面积大于第一子像素P1的开口区60的面积，第三间距d3大于第一间距d1。例如，第三子像素P3的第一子开口601的面积大于第一子像素P1的第一子开口601的面积，或者，第三子像素P3的第一子开口601和第二子开口602的面积之和大于第一子像素P1的第一子开口601和第二子开口602的面积之和，例如第一子像素P1发红光，第三子像素P3发白光，第三间距d3大于第一间距d1，以保证相邻的第一子像素P1和第三子像素P3中，均能够实现第一电极遮挡位于第一子像素P1和第三子像素P3交界区域的检测晶体管的沟道区。

需要说明的是，上述实施例以一个子像素的第一电极包括彼此间隔开的第一部分和第二部分的情况为例来介绍了一个子像素的第一电极的各个边缘和一个子像素的开口区的各个边缘，但是，本公开实施例不限于该种情况，在其他实施例中，子像素的第一电极可以是一个完整的整体，或者可以包括多于两个彼此间隔的部分，在各种情况下，均以整个第一电极作为一个整体来确定其第一边缘、第二边缘、第三边缘和第四边缘。

如图15所示，本公开至少一实施例还提供一种显示装置1000，如图15所示，该显示装置1000包括本公开实施例提供的任意一种显示基板10。该显示装置1000例如可以为有机发光二极管显示装置、量子点发光二极管显示装置等具有显示功能的装置或其他类型的装置。本公开的实施例对此不作限制。

本公开实施例提供的显示装置的结构、功能及技术效果等可以参考上述 本公开实施例提供的显示基板10中的相应描述，在此不再赘述。

例如，本公开至少一实施例提供的显示装置1000可以为显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开的实施例对此不作限制。

以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围根据权利要求书所界定的范围确定。

Claims (22)

1. 一种显示基板，包括：

   衬底基板；

   显示单元，设置在所述衬底基板上，且包括显示区域，其中，所述显示区域包括多个子像素，所述多个子像素中的每个子像素包括驱动晶体管和发光器件，所述驱动晶体管配置为控制流经所述发光器件的驱动电流的大小，且包括栅极、第一极和第二极；所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光，且包括第一电极，所述第一电极与所述驱动晶体管的第一极连接；

   所述显示单元还包括像素界定层，所述像素界定层限定出所述多个子像素的开口区；

   所述显示单元的多个子像素中相邻的两个子像素分别为上子像素和下子像素，与所述上子像素和所述下子像素的排列方向垂直的方向为参比方向；

   所述上子像素的第一电极具有靠近所述下子像素的第一边缘和与其第一边缘相交且位于其第一边缘在所述参比方向上的第一侧的第二边缘；

   所述上子像素的开口区具有靠近所述下子像素的第一边缘和与其第一边缘相交且位于其第一边缘在所述参比方向上的所述第一侧的第二边缘；

   所述上子像素的第一电极的第一边缘到所述上子像素的开口区的第一边缘之间的间距为第一间距，所述上子像素的第一电极的第二边缘到所述上子像素的开口区的第二边缘之间的间距为第二间距，所述第一间距大于所述第二间距。
2. 根据权利要求1所述的显示基板，还包括设置于所述衬底基板上的第一子扫描信号线、第二子扫描信号线、数据信号线和检测信号线；所述第一子信号线传输第一扫描信号，所述第二子信号线传输第二扫描信号，所述数据信号线传输数据信号，所述检测信号线传输检测信号，其中，

   所述多个子像素中的每个子像素还包括：

   数据写入晶体管，配置为在所述第一扫描信号的控制下将所述数据信号传输至所述驱动晶体管；以及

   检测晶体管，配置为在所述第二扫描信号的控制下利用所述检测信号检测所述子像素的电特性以实现外部补偿，其中，所述检测晶体管的沟道区在所述衬底基板上的正投影位于所述第一电极在所述衬底基板上的正投影内，并且，

   所述上子像素的第一电极的第一边缘位于所述上子像素的检测晶体管的沟道区的在所述排列方向上靠近所述下子像素的一侧，所述下子像素的第一电极的第一边缘位于所述下子像素的检测晶体管的沟道区的在所述排列方向上靠近所述上子像素的一侧。
3. 根据权利要求2所述的显示基板，其中，所述检测晶体管包括栅极、第一极和第二极，所述上子像素的检测晶体管的第一极位于所述其第二极的远离所述下子像素的一侧，所述下子像素的检测晶体管的第一极位于所述其第二极的远离所述上子电极的一侧；

   在所述排列方向上，所述上子像素的检测晶体管的第一极与所述下子像素的检测晶体管的第一极之间的距离小于所述上子像素的开口区在所述排列方向上的长度且小于所述下子像素的开口区在所述排列方向上的长度。
4. 根据权利要求3所述的显示基板，其中，所述第二子扫描信号线包括环形部，所述环形部的与所述上子像素的检测晶体管的有源层在垂直于所述衬底基板的方向上交叠的部分以及与所述下子像素的检测晶体管的有源层在垂直于所述衬底基板的方向上交叠的部分分别构成所述上子像素的检测晶体管的栅极和所述下子像素的检测晶体管的栅极；

   所述环形部在所述衬底基板上的正投影构成环形区域，所述上子像素的检测晶体管的第二极和所述下子像素的检测晶体管的第二极在所述衬底基板上的正投影均位于所述环形区域内。
5. 根据权利要求2-4任一所述的显示基板，其中，所述下子像素的第一电极具有靠近所述上子像素的第一边缘和与其第一边缘相交且位于其第一边缘在所述参比方向上的所述第一侧的第二边缘；

   所述下子像素的开口区具有靠近所述上子像素的第一边缘和与其第一边缘相交且位于其第一边缘在所述参比方向上的所述第一侧的第二边缘；

   所述下子像素的第一电极的第一边缘到所述下子像素的开口区的第一边 缘之间的间距为第三间距，所述下子像素的第一电极的第二边缘到所述下子像素的开口区的第二边缘之间间距为第四间距，所述第三间距大于所述第四间距。
6. 根据权利要求5所述的显示基板，其中，

   所述上子像素中，所述检测晶体管的第一极通过上过孔与所述检测晶体管的有源层电连接；所述下子像素中，所述检测晶体管的第一极通过下过孔与所述检测晶体管的有源层电连接；

   所述上子像素的检测晶体管的第二极与所述下子像素的检测晶体管的第二极构成连续的一体成型电极，所述上子像素的检测晶体管的有源层与所述下子像素的检测晶体管的有源层构成连续的一体成型有源层，所述一体成型电极通过中间过孔与所述一体成型有源层电连接；

   所述上子像素的第一电极的第一边缘在所述衬底基板上的正投影与所述中间过孔的在所述排列方向上远离所述下子像素的边缘在所述衬底基板上的正投影至少部分重叠，且所述下子像素的第一电极的第一边缘在所述衬底基板上的正投影与所述中间过孔的在所述排列方向上远离所述上子像素的边缘在所述衬底基板上的正投影至少部分重叠。
7. 根据权利要求6所述的显示基板，其中，所述一体成型电极沿所述排列方向跨过所述上子像素的第一电极和所述下子像素的第一电极之间的间隔，所述一体成型电极在所述排列方向上彼此相对的两端分别位于所述上子像素的第一电极和所述下子像素的第一电极之间的间隔在所述排列方向上的两侧。
8. 根据权利要求5-7任一所述的显示基板，其中，所述显示单元还包括导电的中间连接部，所述中间连接部位于所述检测晶体管的有源层的靠近衬底基板的一侧，且所述中间连接部在所述衬底基板上的正投影至少部分位于所述上子像素的第一电极与所述下子像素的第一电极之间的间隔在所述衬底基板上的正投影内；

   所述检测信号线通过第一连接过孔与所述中间连接部连接，所述一体成型有源层通过第二连接过孔与所述中间连接部连接；

   所述上子像素的第一电极的第一边缘在所述衬底基板上的正投影与所述 第一连接过孔的在所述排列方向上远离所述下子像素的边缘在所述衬底基板上的正投影、以及所述第二连接过孔的在所述排列方向上远离所述下子像素的边缘在所述衬底基板上的正投影均至少部分重叠，且所述下子像素的第一电极的第一边缘在所述衬底基板上的正投影与所述第二连接过孔的在所述排列方向上远离所述上子像素的边缘在所述衬底基板上的正投影、以及所述第二连接过孔的在所述排列方向上远离所述上子像素的边缘在所述衬底基板上的正投影均至少部分重叠。
9. 根据权利要求5-8任一所述的显示基板，其中，所述第三间距和所述第一间距均大于所述上子像素的第一电极与所述下子像素的第一电极之间的间隔在所述排列方向上的宽度。
10. 根据权利要求1-9任一所述的显示基板，其中，所述上子像素的第一电极还具有远离所述下子像素的第三边缘，所述上子像素的开口区还具有远离所述下子像素的第三边缘；

    所述上子像素的第一电极的第三边缘与所述上子像素的开口区的第三边缘之间的距离为第五间距，所述第一间距大于所述第五间距。
11. 根据权利要求10所述的显示基板，其中，所述上子像素的驱动晶体管的沟道区与所述上子像素的开口区的第三边缘之间的距离大于所述上子像素的检测晶体管的沟道区与所述上子像素的开口区的第一边缘之间的距离。
12. 根据权利要求1-11任一所述的显示基板，其中，所述下子像素的第一电极还具有远离所述上子像素的第三边缘，所述下子像素的开口区还具有的远离所述上子像素的第三边缘，所述下子像素的第三边缘与所述下子像素的开口区的第三边缘之间的距离为第六间距，所述第三间距大于所述第六间距。
13. 根据权利要求10所述的显示基板，其中，所述下子像素的驱动晶体管的沟道区与所述下子像素的开口区的第三边缘之间的距离大于所述下子像素的检测晶体管的沟道区与所述下子像素的开口区的第一边缘之间的距离。
14. 根据权利要求2-13任一所述的显示基板，其中，所述驱动晶体管和所述数据写入晶体管在所述衬底基板上的正投影位于所述开口区在所述衬底基板上的正投影内，所述检测晶体管在所述衬底基板上的正投影的至少部分 位于所述开口区在所述衬底基板上的正投影之外。
15. 根据权利要求2-14任一所述的显示基板，其中，在所述多个子像素的每个子像素中，所述第一电极包括在所述排列方向上排列且彼此间隔的第一部分和第二部分，所述第一电极的第一部分和所述第一电极的第二部分与所述驱动晶体管的第一极连接，所述开口区包括第一子开口和第二子开口，所述第一电极的第一部分覆盖所述第一子开口，所述第一电极的第二部分覆盖所述第二子开口；

    所述上子像素的第一电极的第一部分的靠近所述下子像素的边缘作为所述上子像素的第一电极的第一边缘，所述上子像素的第一电极的第一部分的与其第一边缘相交且位于其第一边缘在所述参比方向上的第一侧的边缘作为所述上子像素的第一电极的第二边缘，所述上子像素的第一电极的第二部分的远离所述下子像素的边缘作为所述上子像素的第一电极的第三边缘；

    所述上子像素的第一子开口的靠近所述下子像素的边缘作为所述上子像素的第一子开口的第一边缘，所述上子像素的第一子开口的与其第一边缘相交且位于其第一边缘在所述参比方向上的第一侧的边缘作为所述上子像素的开口区的第二边缘，所述上子像素的第二子开口的远离所述下子像素的边缘作为所述上子像素的开口区的第三边缘；

    所述下子像素的第一电极的第一部分的靠近所述上子像素的边缘作为所述下子像素的第一电极的第一边缘，所述下子像素的第一电极的第一部分的与其第一边缘相交且位于其第一边缘在所述参比方向上的第一侧的边缘作为所述下子像素的第一电极的第二边缘，所述下子像素的第一电极的第二部分的远离所述上子像素的边缘作为所述下子像素的第一电极的第三边缘；

    所述下子像素的第一子开口的靠近所述上子像素的边缘作为所述下子像素的第一子开口的第一边缘，所述下子像素的第一子开口的与其第一边缘相交且位于其第一边缘在所述参比方向上的第一侧的边缘作为所述下子像素的开口区的第二边缘，所述下子像素的第二子开口的远离所述上子像素的边缘作为所述下子像素的开口区的第三边缘。
16. 根据权利要求15所述的显示基板，其中，在所述多个子像素的每个子像素中，所述驱动晶体管的沟道区在所述衬底基板上的正投影位于所述第 一电极的第二部分在所述衬底基板上的正投影内；

    所述数据写入晶体管的沟道区在所述衬底基板上的正投影在所述衬底基板上的正投影位于所述第一电极的第一部分在所述衬底基板上的正投影内，且位于所述检测晶体管的沟道区在所述衬底基板上的正投影的靠近所述第一电极的第二部分的一侧。
17. 根据权利要求2-16任一所述的显示基板，其中，所述下子像素的开口区的面积大于所述上子像素的开口区的面积，所述第三间距大于所述第一间距。
18. 根据权利要求2-17任一所述的显示基板，其中，第一子扫描信号线沿第一方向延伸，所述第一方向与所述参考方向相同；

    所述显示单元还包括非发光区域，所述非发光区域与所述显示区域在所述第一方向上排列且与所述上子像素和所述下子像素相邻；

    所述上子像素的第一电极的第二边缘为所述上子像素的第一电极的靠近所述非发光区域的边缘，所述上子像素的开口区的第二边缘为所述上子像素的开口区的靠近所述非发光区域的边缘；

    所述下子像素的第一电极的第二边缘为所述下子像素的第一电极的靠近所述非发光区域的边缘，所述下子像素的开口区的第二边缘为所述下子像素的开口区的靠近所述非发光区域的边缘。
19. 根据权利要求18所述的显示基板，其中，所述显示单元的多个子像素呈阵列排列，所述阵列包括沿所述第一方向延伸的第一像素行和沿所述第一方向延伸的第二像素行；所述第一像素行包括相邻设置的第一子像素和第二子像素，所述第二像素行包括相邻设置的第三子像素和第四子像素；

    所述多个子像素中的每个子像素在所述第二方向上的长度大于该子像素在所述第一方向上的宽度，所述第一电极的第一部分和所述第一电极的第二部分在所述第二方向上排列，并且，所述第一子像素在所述衬底基板上的正投影的面积和所述第三子像素在所述衬底基板上的正投影的面积均大于所述第二子像素在所述衬底基板上的正投影的面积和所述第四子像素在所述衬底基板上的正投影的面积；

    所述第一子像素作为所述上子电极，所述第三子像素作为所述下子电极； 且/或，所述第二子像素作为所述上子电极，所述第四子像素作为所述下子电极。
20. 根据权利要求19所述的显示基板，其中，所述第一子像素发红光，所述第二子像素发蓝光，所述第三子像素发白光，所述第四子像素发绿光。
21. 根据权利要求18-20任一所述的显示基板，还包括：

    第一电源线，连接第一电压端且配置为给所述多个子像素提供第一电源电压，且包括整体上沿所述第二方向延伸的纵向部分；以及

    第二电源线，连接第二电压端，配置为给所述多个子像素提供不同于所述第一电源电压的第二电源电压，且沿所述第二方向延伸，其中，

    所述第一电源线的纵向部分与所述第二电源线在所述第一方向上间隔排列，且分别位于所述显示区域在所述第一方向上的第一边缘以及所述显示区域在所述第一方向上与所述第一边缘相对的第二边缘；

    所述第一电源线的纵向部分的远离所述第二电源线的边缘与所述第二电源线的远离所述第一电源线的纵向部分的边缘之间的区域为所述显示区域。
22. 一种显示装置，包括权利要求1-21任一所述的显示基板。