CN117769297A - 显示面板及显示装置 - Google Patents

Abstract

本公开提供了一种显示面板及显示装置，属于显示技术领域。该显示面板包括依次层叠设置的衬底基板、驱动层和像素层，驱动层具有用于驱动子像素的晶体管；至少一个晶体管包括位于半导体层的沟道区，以及包括位于沟道区两侧的两个导电结构；至少一个导电结构包括位于半导体层的电接触结构、位于栅极绝缘层的搭接绝缘结构和位于第二金属层的搭接结构；搭接绝缘结构具有搭接过孔，搭接结构通过搭接过孔与电接触结构电连接；至少一个晶体管的至少一个搭接过孔的长度方向，与晶体管的沟道区长度方向不平行。该显示面板能最大化提高空间利用率，提高显示器件开口率，增加OLED器件寿命。

Description

显示面板及显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。高单位英寸像素数量的显示面板显示图像密度高，画质更出色。然而，越高的单位英寸像素数量的显示面板，像素尺寸越小，布图空间越小，对于高单位英寸像素数量底发射OLED器件，更需要合理布局布图，最大化提高空间利用率，提高开口率，增加OLED器件寿命。

发明内容

本公开的目的在于克服上述现有技术的不足，提供一种显示面板及显示装置，提高单位英寸像素数量，提高开口率。

为实现上述发明目的，本公开采用如下技术方案：

根据本公开的第一个方面，提供一种显示面板，所述显示面板包括依次层叠设置的衬底基板、驱动层和像素层，所述驱动层具有用于驱动子像素的晶体管；所述驱动层包括依次层叠于所述衬底基板的第一金属层、半导体层、栅极绝缘层、第二金属层和平坦化层；

至少一个所述晶体管包括位于所述半导体层的沟道区，以及包括位于所述沟道区两侧的两个导电结构；至少一个所述导电结构包括位于所述半导体层的电接触结构、位于所述栅极绝缘层的搭接绝缘结构和位于所述第二金属层的搭接结构；

所述搭接绝缘结构具有搭接过孔，所述搭接结构通过所述搭接过孔与所述电接触结构电连接；

其中，至少一个晶体管的至少一个搭接过孔的长度方向，与所述晶体管的沟道区长度方向不平行。

根据本公开的一种实施方式，所述至少一个晶体管的一个搭接过孔的长度方向，与所述晶体管的沟道区长度方向垂直。

根据本公开的一种实施方式，所述至少一个晶体管的两个搭接过孔的长度方向，均与所述晶体管的沟道区长度方向垂直。

根据本公开的一种实施方式，所述搭接过孔延伸至所述搭接绝缘结构的边缘而呈敞口结构；所述搭接过孔的长度方向为所述搭接过孔的敞口方向。

根据本公开的一种实施方式，所述栅极绝缘层在所述衬底基板上的正投影，不超出所述第二金属层在所述衬底基板上的正投影。

根据本公开的一种实施方式，至少一个所述电接触结构具有被所述栅极绝缘层和所述第二金属层暴露且与所述搭接过孔相邻的毗邻区，所述半导体层在所述毗邻区内的厚度小于所述半导体层在所述沟道区的厚度。

根据本公开的一种实施方式，沿所述搭接过孔的长度方向，所述毗邻区的尺寸小于所述搭接过孔的尺寸。

根据本公开的一种实施方式，所述电接触结构包括依次相连的第一导电区、第二导电区和第三导电区；

所述第一导电区位于所述晶体管的沟道区和所述毗邻区之间；所述第二导电区位于所述毗邻区远离所述搭接过孔的一侧；所述第三导电区位于所述毗邻区远离所述沟道区的一侧。

根据本公开的一种实施方式，所述驱动层还包括位于所述衬底基板和半导体层之间的第一金属层、无机缓冲层；所述无机缓冲层位于所述第一金属层和所述半导体层之间；所述第一金属层与所述第二金属层之间通过过孔连接。

根据本公开的一种实施方式，至少一个所述搭接过孔还包括被所述搭接结构覆盖且超出所述电接触结构的第一辅助孔；所述无机缓冲层具有与所述第一辅助孔对准的第二辅助孔；所述第一辅助孔和所述第二辅助孔暴露至少部分所述第一金属层；

所述搭接结构通过所述第一辅助孔、所述第二辅助孔与所述第一金属层电连接。

根据本公开的一种实施方式，所述驱动层具有驱动所述像素层的像素驱动电路，所述像素驱动电路包括存储电容、第一晶体管、第二晶体管和第三晶体管，其中，所述晶体管包括栅极、第一极和第二极；

第一晶体管的第一极用于加载驱动电源电压，第一晶体管的栅极与第二晶体管的第二极、存储电容第一电极板电连接，第一晶体管的第二极与第三晶体管的第二极、子像素的像素电极、存储电容第二电极板电连接，第三晶体管的第一极与感测信号线电连接；第二晶体管的第一极用于加载数据电压；

所述第二晶体管的栅极和所述第三晶体管的栅极用于加载扫描信号；

所述无机缓冲层和所述栅极绝缘层具有感测过孔，所述感测信号线通过所述感测过孔与所述第二金属层电连接；

所述第一晶体管具有与所述感测过孔相邻的第一导电结构，所述第一导电结构的搭接过孔的长度方向与第一晶体管沟道区垂直。

根据本公开的一种实施方式，所述第一导电结构的搭接过孔的长度方向为行方向；

所述第一晶体管沟道区的长度方向为列方向。

根据本公开的一种实施方式，所述驱动层具有驱动所述像素层的像素驱动电路，所述像素驱动电路包括存储电容、第一晶体管、第二晶体管和第三晶体管，其中，所述晶体管包括栅极、第一极和第二极；

第一晶体管的第一极用于加载驱动电源电压，第一晶体管的栅极与第二晶体管的第二极、存储电容第一电极板电连接，第一晶体管的第二极与第三晶体管的第二极、子像素的像素电极、存储电容第二电极板电连接，第三晶体管的第一极与感测信号线电连接；第二晶体管的第一极用于加载数据电压；

所述第二晶体管的栅极和所述第三晶体管的栅极用于加载扫描信号；

所述无机缓冲层和所述栅极绝缘层具有感测过孔，所述感测信号线通过所述感测过孔与所述第二金属层电连接；

所述第三晶体管具有与所述感测过孔相邻的第二导电结构，所述第二导电结构的搭接过孔的长度方向与第三晶体管沟道区垂直设置。

根据本公开的一种实施方式，所述第三晶体管的两个导电结构的搭接过孔的长度方向均为列方向；

所述第三晶体管沟道区的长度方向为行方向。

根据本公开的第二个方面，提供一种显示装置，所述显示装置包括上述的显示面板。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一种实施方式中，显示面板的平面结构示意图。

图2为本公开一种实施方式中，显示面板的膜层结构示意图。

图3为本公开一种实施方式中，3T1C像素驱动电路等效电路图。

图4为本公开一种实施方式中，第一种导电结构的结构示意图。

图5为本公开一种实施方式中，第一种导电结构的搭接绝缘结构的结构示意图。

图6为本公开一种实施方式中，第一种导电结构的局部剖视结构示意图。

图7为本公开一种实施方式中，第二种导电结构的结构示意图。

图8为本公开一种实施方式中，第二种导电结构的搭接绝缘结构的结构示意图。

图9为本公开一种实施方式中，第二种导电结构的局部剖视结构示意图。

图10为本公开一种实施方式中，第三种导电结构的结构示意图。

图11为本公开一种实施方式中，在栅极绝缘层上形成搭接过孔的结构示意图。

图12为本公开一种实施方式中，通过光刻工艺形成第二金属层的结构示意图。

图13为本公开一种实施方式中，以第二金属层为掩膜，对栅极绝缘层进行图案化操作的结构示意图。

图14为本公开一种实施方式中，第一种导电结构导电通道示意图。

图15为本公开一种实施方式中，第二种导电结构导电通道示意图。

图16为本公开一种实施方式中，I型晶体管的过孔连接示意图。

图17为本公开一种实施方式中，L型晶体管的过孔连接示意图。

图18为本公开一种实施方式中，显示面板的膜层结构示意图。

图19为图18中第一金属层、第二金属层和半导体层的局部结构示意图。

图20为本公开一种实施方式中，采用I型晶体管的第一金属层、第二金属层和半导体层的局部结构示意图。

图21为本公开一种实施方式中，单侧L型晶体管的过孔连接示意图。

图22为本公开一种实施方式中，采用单侧L型晶体管的第一金属层、第二金属层和半导体层的局部结构示意图。

图23为本公开一种实施方式中，双侧L型晶体管的过孔连接示意图。

图24为本公开一种实施方式中，采用双侧L型晶体管的第一金属层、第二金属层和半导体层的局部结构示意图。

图25为本公开一种实施方式中，L型晶体管的偏移过孔连接示意图。

图26为本公开一种实施方式中，具有补偿区的L型晶体管的过孔连接示意图。

图27为本公开一种实施方式中，采用具有补偿区的L型晶体管的第一金属层、第二金属层和半导体层的局部结构示意图。

附图标记说明：

AA、显示区；AB、毗邻区；AH1、第一辅助孔；AH2、第二辅助孔；BB、外围区；BUF、无机缓冲层；COML、公共电极层；CR、沟道区；CS、导电结构；CST、存储电容；CST1、存储电容第一电极板；CST2、存储电容第二电极板；CZ、补偿区；DH、行方向；DL、数据信号线；DRL、驱动层；DV、列方向；ECS、电接触结构；ECS1、第一导电区；ECS2、第二导电区；ECS3、第三导电区；ED、长度方向；EFL、发光功能层；GL、扫描信号线；GI、栅极绝缘层；GIS、搭接绝缘结构；GIH、搭接过孔；GIV、感测过孔；GS、扫描信号；GT、第二金属层；ITO1、透明导电层；LE、长度方向；OE、敞口边缘；OS、搭接结构；PDC、像素驱动电路；PDL、像素定义层；PEL、像素电极层；PE、像素电极；PIXL、像素层；PIX、子像素；PLN、平坦化层；PNL、显示面板；PVX、钝化层；PR、光刻胶层；SBT、衬底基板；SCL、半导体层；SHL、第一金属层；SL、感测信号线；T1、第一晶体管；T1CR、第一晶体管沟道区；T2、第二晶体管；T3、第三晶体管；T3CR、第三晶体管沟道区；TFT、晶体管；VDD、驱动电源电压；VDDL、驱动电源电压信号线；VSS、参考电源电压；UU、显示单元。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

在本公开实施方式中，晶体管具有有源层。其中，有源层位于半导体层，且包括沟道区和分别位于沟道区两侧的源极和漏极。沟道区保持半导体特性，源极和漏极均被部分或者全部导体化。在本公开实施方式中，在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换，即“源极”和“漏极”可以互相调换。在本公开实施方式中，对于任意一个晶体管，将“第一极”和“第二极”中的一者称为该晶体管的源极，且另一者称为该晶体管的漏极。

在本公开实施方式中，晶体管的沟道区具有长度方向和宽度方向。晶体管的沟道区的长度方向是指电流主要流过的方向，晶体管的沟道区的宽度方向与电流流过的方向垂直。沿晶体管的沟道区的长度方向，晶体管的有源层依次包括晶体管的第一极、沟道区和第二极。

本公开实施方式提供一种显示面板PNL，参见图1，该显示面板PNL包括显示区AA和位于显示区AA至少一侧的外围区BB，例如外围区BB围绕显示区AA。在显示区AA中，显示面板PNL设置有阵列分布的显示单元UU，显示单元UU包括子像素PIX和驱动子像素PIX的像素驱动电路PDC。显示面板PNL在外围区BB不设置显示单元UU，或者所设置的显示单元UU不用于显示画面。参见图1，显示面板PNL在显示区AA设置有沿行方向DH延伸的多个扫描信号线GL，各个扫描信号线GL与各个显示单元行一一对应设置。显示单元行的各个显示单元UU的像素驱动电路PDC，均与对应的扫描信号线GL电连接。显示面板PNL在显示区AA还设置有沿列方向DV延伸的多个数据信号线DL，各个数据信号线DL与各个显示单元列一一对应设置。显示单元列的各个显示单元UU的像素驱动电路PDC，均与对应的数据信号线DL电连接。如此，每个显示单元UU的像素驱动电路PDC与一个扫描信号线GL和一个数据信号线DL连接。当扫描信号线GL上加载扫描信号时，可以使得数据信号线DL上加载的驱动电压写入像素驱动电路PDC中，进而使得像素驱动电路PDC可以根据所写入的驱动电压来控制子像素PIX的亮度。

可选地，像素驱动电路PDC至少包括数据写入晶体管、驱动晶体管和存储电容CST，驱动晶体管的栅极可以与存储电容CST的一个电极板电连接。数据写入晶体管的源极可以与数据信号线DL电连接，且数据写入晶体管的栅极可以与扫描信号线GL电连接。该像素驱动电路PDC被配置为，当扫描信号线GL上加载扫描信号GS时，该数据写入晶体管被导通，进而使得数据信号线DL上的驱动电压被写入驱动晶体管的栅极和存储电容CST。当该数据写入晶体管关断后，该驱动电压可以被该存储电容CST保持。驱动晶体管能够在其栅极上的电压的控制下，输出驱动电流以驱动子像素PIX发光。可以理解的是，本公开实施方式的像素驱动电路PDC还可以包括其他晶体管或者电容，以使得该像素驱动电路PDC具有更好的驱动性能。例如，该像素驱动电路PDC可以为7T1C(7个晶体管TFT和一个存储电容CST)、8T1C(8个晶体管TFT和一个存储电容CST)或者其他架构的像素驱动电路PDC。

在本公开实施方式中，显示面板PNL中的子像素PIX为电流驱动的自发光元件，例如为薄膜型自发光的发光元件。举例而言，子像素PIX为OLED、PLED、QLED等。进一步地，位于显示区AA的子像素PIX包括多种不同颜色的子像素PIX。举例而言，子像素PIX包括用于发出红光的红色子像素、用于发出绿光的绿色子像素和用于发出蓝光的蓝色子像素。可以理解的是，在本公开的其他实施方式中，显示区AA中的子像素PIX也可以仅一种颜色的子像素PIX，或者也可以具有其他颜色的子像素PIX(例如用于发出黄光的黄色子像素、用于发出青光的青色子像素、用于发出白光的白色子像素等)。

在本公开的一种实施方式中，参见图2，显示面板PNL可以包括依次层叠设置的衬底基板SBT、驱动层DRL和像素层PIXL。像素层PIXL中设置有子像素PIX，驱动层DRL设置有用于驱动子像素PIX的像素驱动电路PDC，各个子像素PIX可以在像素驱动电路PDC的驱动下发光以显示画面。

可选地，衬底基板SBT可以为无机材料的衬底基板，也可以为有机材料的衬底基板；当然的，也可以为无机材料的衬底基板和有机材料的衬底基板层叠而成的复合基板。举例而言，在本公开的一些实施方式中，衬底基板SBT的材料可以为钠钙玻璃、石英玻璃、蓝宝石玻璃等玻璃材料。在本公开的另外一些实施方式中，衬底基板SBT的材料可以为聚甲基丙烯酸甲酯、聚乙烯醇、聚乙烯基苯酚、聚醚砜、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯、聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯或其组合。在本公开的另一些实施方式中，衬底基板SBT也可以为柔性衬底基板，例如衬底基板SBT的材料可以包括聚酰亚胺。

可选地，在驱动层DRL中，任意一个像素驱动电路PDC可以包括有晶体管TFT和存储电容CST。进一步地，晶体管TFT可以选自顶栅型晶体管、底栅型晶体管或者双栅型晶体管；晶体管TFT的有源层的材料可以为非晶硅半导体材料、低温多晶硅半导体材料、金属氧化物半导体材料、有机半导体材料、碳纳米管半导体材料或者其他类型的半导体材料；晶体管TFT可以为N型晶体管或者P型晶体管。

在一种示例中，驱动层DRL中的晶体管为顶栅型晶体管。

在一种示例中，驱动层DRL中的晶体管为金属氧化物晶体管。

作为一种示例，参见图2，驱动层DRL可以包括依次层叠设置的第一金属层SHL、无机缓冲层BUF、半导体层SCL、栅极绝缘层GI、第二金属层GT和平坦化层PLN，如此所形成的晶体管TFT为顶栅型晶体管。

在该实施方式中，第一金属层SHL的至少部分结构可以作为遮光结构，遮光结构对晶体管的沟道区CR进行遮蔽，避免光线从衬底基板一侧照射到晶体管的沟道区CR而导致晶体管的特性改变。举例而言，晶体管的沟道区CR在衬底基板SBT上的正投影，位于第一金属层SHL在衬底基板SBT上的正投影内。

进一步的，参见图2，第一金属层SHL与第二金属层GT之间通过过孔连接。

进一步地，参见图2，驱动层DRL还包括位于第二金属层GT远离衬底基板SBT一侧的钝化层PVX，平坦化层PLN位于钝化层PVX远离衬底基板SBT的一侧。

在本公开的一种实施方式中，参见图2，驱动层DRL还设置有透明导电层ITO1，透明导电层ITO1用于形成存储电容CST的一个电极板(例如存储电容第二电极板CST2)，半导体层SCL用于形成存储电容CST的另一个电极板(例如存储电容第一电极板CST1)。如此，该存储电容CST为透明存储电容。进一步地，子像素PIX发出的光线可以通过该透明存储电容进行出射，以使得该显示面板PNL为底发射型显示面板PNL。进一步地，透明导电层ITO1位于第一金属层SHL和衬底基板SBT之间。具体的，在制备该显示面板PNL时，可以先形成透明导电层ITO1，再形成第一金属层SHL。

可选地，透明导电层ITO1的材料可以为透明导电金属氧化物，例如可以为氧化铟锡。

可选地，第一金属层SHL的材料可以为金属，例如第一金属层SHL包括一层金属层或者层叠的多层金属层。

可选地，透明导电层ITO1与第一金属层SHL之间电连接时，第一金属层SHL的部分结构直接搭接在透明导电层ITO1上。

在图2的示例中，像素层PIXL中的子像素PIX为薄膜型发光元件，像素层PIXL可以包括依次层叠设置的像素电极层PEL、发光功能层EFL和公共电极层COML。其中，像素电极层PEL在显示面板的显示区具有多个像素电极PE，像素电极PE通过过孔与像素驱动电路PDC电连接。

进一步地，像素层PIXL还可以包括位于像素电极层PEL和发光功能层EFL之间的像素定义层PDL。像素定义层PDL具有与多个像素电极PE一一对应设置的多个贯通的像素开口，任意一个像素开口暴露对应的像素电极PE的至少部分区域。

在一种示例中，像素电极作为子像素PIX的阳极，且公共电极层COML作为子像素PIX的阴极。

可选地，公共电极层COML为反射型电极而非透明电极，例如为金属电极或者金属氧化物电极。像素电极PE为透明电极，例如像素电极PE的材料为透明导电金属氧化物(例如氧化铟锡)。如此，该子像素PIX为底发射型子像素。

在一种示例中，公共电极层COML可以为金属电极层，例如可以为银金属层、铝金属层、钛金属层或者其他具有高反射特性的金属层。当然的，在必要时，金属电极层的表面也可以采用合金、金属氧化物、金属氮化物或者其他材料进行修饰，以对金属电极层的载流子注入特性(例如电子注入特性)等进行调节。举例而言，公共电极层COML的材料为铝，厚度为100纳米。

在本公开的一种实施方式中，参见图3，驱动层DRL中的像素驱动电路PDC为3T1C电路，即包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容CST。其中，第一晶体管T1的第一极与用于加载驱动电源电压VDD的驱动电源电压信号线VDDL电连接；第一晶体管T1的栅极与第二晶体管T2的第二极、存储电容第一电极板CST1电连接；第一晶体管T1的第二极与第三晶体管T3的第二极、子像素PIX的像素电极PE、存储电容第二电极板CST2电连接；第三晶体管T3的第一极与与用于加载参考电源电压VSS的感测信号线SL电连接；第二晶体管T2的第一极与用于加载数据电压的数据信号线DL电连接；第二晶体管T2的栅极与第三晶体管T3的栅极用于加载扫描信号GS。

可选地，驱动电源电压信号线VDDL设置在第一金属层SHL。可选地，驱动电源电压信号线VDDL沿列方向DV延伸。

可选地，数据信号线DL设置于第一金属层SHL。可选地，数据信号线DL沿列方向DV延伸。

在一种示例中，第二晶体管T2的栅极和第三晶体管T3的栅极分别与用于加载扫描信号GS的扫描信号线GL电连接。如此，可以减少扫描信号线的数量，节省布图空间，提高显示面板PNL的分辨率。

可以理解的是，在本公开的各个示例中，均是以第二晶体管T2的栅极和第三晶体管T3的栅极连接至同一扫描信号线作为示例的。在本公开的其他实施方式中，显示面板也可以设置两条扫描信号线以分别驱动第二晶体管和第三晶体管。举例而言，显示面板可以设置有沿行方向延伸的第一扫描信号线和沿行方向延伸的第二扫描信号线；第一扫描信号线用于加载第一扫描信号，第二扫描信号线用于加载第二扫描信号；第二晶体管的栅极与第一扫描信号线电连接，且第三晶体管的栅极与第二扫描信号线电连接。

可选地，扫描信号线GL位于第二金属层GT。可选地，扫描信号线GL沿行方向DH延伸。同时，第二金属层GT还包含各晶体管的栅极。

在一种示例中，感测信号线SL位于第一金属层SHL，感测信号线SL被配置为向像素驱动电路PDC提供感测信号。可选地，感测信号线SL沿列方向DV延伸。

在一种示例中，存储电容第二电极板CST2位于透明导电层ITO1。

在一种示例中，存储电容第一电极板CST1位于半导体层SCL。

在本公开的实施方式中，参见图2，至少一个晶体管TFT包括位于半导体层SCL的沟道区CR，以及包括位于沟道区CR两侧的两个导电结构CS。可以理解的是，晶体管TFT还具有位于第二金属层GT的栅极，以及在栅极和沟道区CR之间具有栅极绝缘结构(位于栅极绝缘层GI)。

在本公开实施方式中，晶体管TFT的导电结构CS可以根据需要选自第一种导电结构、第二种导电结构和第三种导电结构等三种类型中的任意一种。其中，晶体管TFT的两个导电结构CS可以采用同一种类型，也可以采用不同的类型。

图4为第一种导电结构的结构示意图，图5为第一种导电结构的搭接绝缘结构GIS的结构示意图，图6为第一种导电结构的局部剖面结构示意图。

参见图4～图6，该第一种导电结构包括位于半导体层SCL的电接触结构ECS、位于栅极绝缘层GI的搭接绝缘结构GIS和位于第二金属层GT的搭接结构OS。其中，搭接绝缘结构GIS具有搭接过孔GIH，搭接结构OS通过搭接过孔GIH与电接触结构ECS电连接。在该第一种导电结构中，电接触结构ECS与沟道区CR均位于半导体层SCL且相邻设置，该电接触结构ECS与沟道区CR一起作为晶体管TFT的有源层的一部分。该电接触结构ECS可以作为该晶体管TFT的源极或者漏极，搭接结构OS通过搭接过孔GIH与该电接触结构ECS电连接，以使得该晶体管的源极或者漏极电连接至第二金属层GT。

图7为第二种导电结构的结构示意图，图8为第二种导电结构的搭接绝缘结构GIS的结构示意图，图9为第二种导电结构的局部剖面结构示意图。

参见图7～图9，该第二种导电结构包括位于半导体层SCL的电接触结构ECS、位于栅极绝缘层GI的搭接绝缘结构GIS和位于第二金属层GT的搭接结构OS。不仅如此，该第二种导电结构与无机缓冲层BUF、第一金属层SHL交叠。其中，搭接绝缘结构GIS具有搭接过孔GIH，该搭接过孔GIH包括暴露半导体层SCL的主体过孔和在半导体层SCL所在区域以外、能够暴露第一金属层SHL的第一辅助孔AH1。主体过孔和该第一辅助孔AH1相邻设置。无机缓冲层BUF具有与第一辅助孔AH1对准的第二辅助孔AH2；第一辅助孔AH1和第二辅助孔AH2暴露至少部分第一金属层SHL。搭接结构OS通过搭接过孔GIH的主体过孔与电接触结构ECS电连接；搭接结构OS通过搭接过孔GIH的第一辅助孔AH1、第二辅助孔AH2与第一金属层SHL电连接。在该第二种导电结构中，电接触结构ECS与沟道区CR均位于半导体层SCL且相邻设置，该电接触结构ECS与沟道区CR一起作为晶体管TFT的有源层的一部分。该电接触结构ECS可以作为该晶体管TFT的源极或者漏极；搭接结构OS通过过孔与该电接触结构ECS电连接且与第一金属层SHL电连接，以使得该晶体管的源极或者漏极电连接至第一金属层SHL。

图10为第三种导电结构的结构示意图。参见图10，该第三种导电结构包括位于半导体层SCL的电接触结构ECS，该电接触结构ECS无需通过过孔与第二金属层GT或者第一金属层SHL电连接。该电接触结构ECS与沟道区CR均位于半导体层SCL且相邻设置，该电接触结构ECS与沟道区CR一起作为晶体管TFT的有源层的一部分。

在本公开的实施方式中，至少一个导电结构CS选自第一种导电结构或者第二种导电结构，以使得晶体管的源极或者漏极与其他导电膜层(例如第二金属层GT或者第一金属层SHL)电连接。

图11～图13以第一种导电结构为例，对该显示面板PNL的部分膜层的制备工艺进行了示例性的介绍。

参见图11，在制备显示面板PNL时，可以先制备出图案化的半导体层SCL，然后制备栅极绝缘层GI。在制备栅极绝缘层GI时，可以先沉积整层的栅极绝缘层GI，然后在整层的栅极绝缘层GI上开设过孔。在图11所示例的过孔中，该过孔包括搭接过孔GIH和与该搭接过孔GIH毗邻的毗邻过孔，搭接过孔GIH与毗邻过孔为一个整体过孔的两部分。其中，该过孔暴露半导体层SCL的至少部分区域，半导体层SCL被搭接过孔GIH暴露的区域为搭接区域，半导体层SCL被毗邻过孔暴露的区域为毗邻区AB。在整层的栅极绝缘层GI上开设过孔后，采用离子注入的方法对暴露的半导体层SCL进行导体化，这使得半导体层SCL的搭接区域和毗邻区AB均被导体化，半导体层SCL被栅极绝缘层GI覆盖的部分未被导体化。参见图12，然后制备第二金属层GT。例如，在第二金属层GT远离半导体层SCL的一侧形成整层的第二金属层GT，然后采用光刻工艺对整层的第二金属层GT进行图案化。例如，在图12的示例中，第二金属层GT上尚且保留作为掩膜的光刻胶层PR。参见图12，在形成第二金属层GT时，第二金属层GT覆盖搭接区域且暴露毗邻区AB。换言之，在整层的栅极绝缘层GI所形成的过孔中，暴露半导体层SCL且被第二金属层GT覆盖的部分为搭接过孔GIH，暴露半导体层SCL且未被第二金属层GT覆盖的部分为毗邻过孔。参见图13，以第二金属层GT为掩膜(或者以定义第二金属层GT的图案的光刻胶层PR为掩膜)对具有过孔的栅极绝缘层GI进行图案化，例如，通过刻蚀去除未被掩膜(第二金属层GT或者光刻胶层PR)覆盖的栅极绝缘层GI。这使得不与掩膜交叠的半导体层SCL被暴露；之后通过离子注入的方法对暴露的半导体层SCL进行导体化。在该过程中，晶体管的沟道区CR被晶体管的栅极所保护，因此维持半导体特性。

在该第一种导电结构中，位于第二金属层GT的搭接结构OS仅与位于半导体层SCL的电接触结构ECS部分交叠。该电接触结构ECS的搭接区域和毗邻区AB在第一次导体化过程中被导体化，该电接触结构ECS未被搭接结构OS覆盖的部分在第二次导体化过程中被导体化。因此，参见图14，电接触结构ECS具有导体化的导电通道，该导电通道包括搭接区域、毗邻区AB和其余未被第二金属层GT覆盖的部分(如箭头所示)。搭接结构OS的边缘定义了搭接区域和毗邻区AB的分界线，这使得搭接区域能够通过毗邻区AB与其余导电通道保持电连通。

因此，参见图5和图14，第一种导电结构的搭接绝缘结构GIS的搭接过孔GIH延伸至搭接绝缘结构的边缘而呈敞口结构(非封闭过孔)，其搭接过孔GIH的敞口边缘OE与搭接结构OS的至少一个边缘齐平。不仅如此，参见图13，在以第二金属层GT为掩膜对栅极绝缘层GI进行图案化过程中，毗邻区AB的半导体层SCL因未被栅极绝缘层GI覆盖而可能会在刻蚀过程中出现损伤，例如该半导体层SCL位于毗邻区AB的部分可能会出现减薄甚至被局部刻穿。因此，在第一种导电结构CS中，可能会出现半导体层SCL在毗邻区AB内的厚度小于半导体层SCL在沟道区CR的厚度的情况。

在一种示例中，在至少一个第一种导电结构中，半导体层SCL在毗邻区AB内的厚度小于半导体层SCL在沟道区CR的厚度。

第二种导电结构的制备过程与第一种导电结构的制备过程类似。在该显示面板PNL的制备过程中，在制备半导体层SCL之前需要先制备第一金属层SHL和无机缓冲层BUF；在制备半导体层SCL时，使得半导体层SCL与第一金属层SHL部分交叠，例如，使得第二种导电结构CS的电接触结构ECS与待连接的第一金属层SHL部分交叠，该第一金属层SHL需要部分凸出于电接触结构ECS，该与电接触结构ECS在空间上相邻但是不交叠的部分可以称为该第一金属层SHL的突出部。在制备整层的栅极绝缘层GI后开设过孔，在第二种导电结构所在区域，该栅极绝缘层GI的过孔包括依次相连的两部分，即毗邻过孔和搭接过孔GIH。与第一种导电结构不同的是，第二种导电结构的搭接过孔GIH包括暴露半导体层SCL的主体过孔和在半导体层SCL所在区域以外、能够暴露第一金属层SHL的第一辅助孔AH1。不仅如此，在形成过孔的过程中可以进行过刻蚀，以使得无机缓冲层BUF在第一辅助孔AH1所在的区域继续向下刻蚀以形成暴露第一金属层SHL的突出部的第二辅助孔AH2。因此，在第二种导电结构中，搭接过孔GIH的主体过孔和第一辅助孔AH1之间的分界线基本为电接触结构ECS的一个边缘。在形成第二金属层GT时，第二种导电结构CS的搭接结构OS通过主体过孔与电接触结构ECS电路连接，通过第一辅助孔AH1和第二辅助孔AH2与第一金属层SHL电连接。与第一种导电结构类似，该第二种导电结构的搭接过孔GIH呈敞口结构，搭接过孔GIH的敞口边缘OE与搭接结构OS的至少一个边缘齐平。参见图15，与第一种导电结构类似，第二种导电结构的电接触结构ECS也形成有导体化的导电通道。

在一种示例中，栅极绝缘层GI在第一次导体化之前形成的过孔为长条孔，例如为矩形孔；该长条孔的长度方向为搭接过孔GIH的敞口方向。进一步地，搭接过孔GIH呈矩形，搭接过孔GIH的长度方向为搭接过孔GIH的长度方向ED。如此，可以保证搭接区域的尺寸以降低接触电阻，并保证毗邻区AB的存在以保证导电通道的稳定性。

在一种示例中，由于以第二金属层GT为掩膜对栅极绝缘层GI进行图案化，因此栅极绝缘层GI在衬底基板SBT上的正投影，不超出第二金属层GT在衬底基板SBT上的正投影。

在一种示例中，至少一个电接触结构ECS具有被栅极绝缘层GI和第二金属层GT暴露且与搭接过孔GIH相邻的毗邻区AB，半导体层SCL在毗邻区AB内的厚度小于半导体层SCL在沟道区CR的厚度。例如，部分电接触结构ECS的毗邻区AB在栅极绝缘层刻蚀过程中被过刻蚀而减薄，甚至被局部刻穿。

相关技术中，参见图16和图20，晶体管的导电结构CS采用第一种导电结构或者第二种导电结构，且晶体管TFT的两个搭接过孔GIH的长度方向ED均与沟道区CR长度方向LE平行。在本公开实施方式中，将此类晶体管TFT称为I型晶体管TFT。I型晶体管TFT的过孔连接方式，会使晶体管TFT在沟道区CR长度方向LE上的尺寸过大，会使得搭接结构OS挤压位于第二金属层GT的其他结构的空间；为了避免第二金属层GT的不同结构之间过分接近，第二金属层GT占用的总空间比较大，这会压缩像素开口，导致开口率降低或者分辨率降低。

在本公开实施方式中，参见图17至图19，对至少一个晶体管TFT进行优化；在该被优化的晶体管TFT中，至少一个搭接过孔GIH的长度方向ED与沟道区CR长度方向LE不平行。在一种示例中，搭接过孔GIH的长度方向ED为该搭接过孔GIH的敞口方向，敞口方向指的是栅极绝缘层GI上的过孔的缺口朝向。在本公开实施方式中，如果一个导电结构CS(第一种导电结构或者第二种导电结构)的搭接过孔GIH的长度方向ED与沟道区CR长度方向LE不平行，那么将该导电结构CS称为L型导电结构。

在本公开实施方式中，当高PPI底发射OLED器件进行布局设计时，利用搭接过孔GIH的长度方向ED与沟道区CR长度方向LE不平行的过孔连接方式，可以节省布局空间，尤其是能够减小晶体管在沟道区CR长度方向LE上的尺寸，使得OLED器件的布局设计更加合理，提高了布局空间的利用率，提高OLED器件的显示效果。换言之，本公开实施方式的显示面板PNL通过使得像素驱动电路PDC的至少一个晶体管TFT采用L型导电结构，可以提高空间利用率并减小像素驱动电路PDC的布图面积，进而能够提高该显示面板的PPI。

下面结合附图对本公开实施方式提供的显示面板PNL的晶体管TFT进行详细说明：

在本公开一种实施方式中，参见图21和图22，至少一个晶体管TFT的一个搭接过孔GIH的长度方向ED，与晶体管TFT的沟道区CR长度方向LE垂直。如此，该晶体管TFT仅有一个导电结构CS为L型导电结构，该晶体管为单侧L型晶体管TFT，可以实现增大空间利用率。该晶体管TFT的另一个导电结构CS可以为第三种导电结构，也可以为第一种导电结构或者第二种导电结构，其搭接过孔GIH的长度方向ED可以与晶体管TFT的沟道区CR长度方向LE平行。

在本公开另一种实施方式中，参见图23和图24，至少一个晶体管TFT的两个搭接过孔GIH的长度方向ED，均与晶体管TFT的沟道区CR长度方向LE垂直。如此，该晶体管TFT的两个导电结构CS均为L型导电结构，该晶体管TFT为双侧L型晶体管TFT，这可以实现进一步节省空间，最大化提高空间利用率，提高开口率。进一步地，晶体管TFT呈U型。

在本公开一种实施方式中，参见图17，搭接过孔GIH呈矩形，搭接过孔GIH的长度方向ED为搭接过孔GIH的长度方向。在L型导电结构中，这可以降低晶体管TFT的导电结构CS在沟道区CR的长度方向LE的尺寸，增大晶体管TFT导电结构CS在沟道区CR的宽度方向的尺寸，实现提高空间利用率。

可选地，参见图17，沿搭接过孔GIH的长度方向ED，毗邻区AB的尺寸小于搭接过孔GIH的尺寸。如此，可以实现增大搭接过孔GIH的尺寸，增大搭接结构OS与电接触结构ECS之间的接触面积，降低接触电阻。

可选地，参见图17，在L型导电结构中，电接触结构ECS包括依次相连的第一导电区ECS1、第二导电区ECS2和第三导电区ECS3。第一导电区ECS1位于晶体管TFT的沟道区CR和毗邻区AB之间；第二导电区ECS2位于毗邻区AB远离搭接过孔GIH的一侧；第三导电区ECS3位于毗邻区AB远离沟道区CR的一侧。如此，第一导电区ECS1、第二导电区ECS2和第三导电区ECS3依次连接构成导电通道，保证信号传输顺畅。

在一种示例中，在导电结构CS制备过程中，由于各膜层之间的产生的层间覆盖，可能会导致栅极绝缘层GI上第一次开设的过孔整体上偏移，偏移方向为搭接过孔GIH的长度方向ED。参见图25，在该过孔偏移发生时，毗邻区AB会压缩甚至隔断第二导电区ECS2，降低甚至隔断第一导电区ECS1与第三导电区ECS3之间的电性连通，进而导致导电通道变小，阻抗增大，影响晶体管TFT的特性。

在一种示例中，参见图26和图27，L型导电结构中，电接触结构ECS还可以包括补偿区CZ，补偿区CZ位于毗邻区AB远离搭接过孔GIH的一侧并向远离搭接过孔GIH的一侧凸出，以增大第二导电区ECS2。例如，参见图26，沿搭接过孔GIH的长度方向ED，补偿区CZ外侧边缘与搭接结构OS边缘的距离，大于第一导电区ECS1的外侧边缘与搭接结构OS边缘的距离。补偿区CZ外侧边缘是指，补偿区CZ的各个边缘中，与搭接结构OS边缘之间距离最远的边缘。第一导电区ECS1外侧边缘是指，第一导电区ECS1的各个边缘中，与搭接结构OS边缘之间距离最远的边缘。如此，可以实现增大导电通道，避免由于膜层之间的层间覆盖引起的过孔偏移而导致的接触不良。

在图26中所示例的L型导电结构为栅极绝缘层GI上第一次开设的过孔出现偏移时，L型导电结构的结构示意图。参见图26，通过设置补偿区CZ，即便栅极绝缘层GI上第一次开设的过孔出现了偏移，也不会完全隔断第二导电区ECS2。在图27中所示例的L型导电结构中，栅极绝缘层GI上第一次开设的过孔未出现偏移。参见图27，通过设置补偿区CZ，可以增大第二导电区ECS2的宽度，提高第二导电区ECS2的工艺窗口。

在本公开一种实施方式中，参见图3和图19，无机缓冲层BUF和栅极绝缘层GI具有感测过孔GIV，感测信号线SL通过感测过孔GIV与第二金属层GT电连接；第一晶体管T1具有与感测过孔GIV相邻的第一导电结构，第一导电结构的搭接过孔GIH的长度方向ED与第一晶体管沟道区T1CR垂直。

第一晶体管T1具有第一导电结构，第一晶体管T1的第一导电结构的搭接过孔GIH的长度方向ED与第一晶体管沟道区T1CR垂直，第一晶体管T1呈L型，实现提高空间利用率，实现器件布局，各晶体管TFT可以在像素驱动电路PDC的驱动下发光。

可选地，参见图19，第一导电结构的搭接过孔GIH的长度方向ED为行方向DH；第一晶体管沟道区T1CR的长度方向LE为列方向DV。

在本公开另一种实施方式中，参见图3和图18，无机缓冲层BUF和栅极绝缘层GI具有感测过孔GIV，感测信号线SL通过感测过孔GIV与第二金属层GT电连接；第三晶体管T3具有与感测过孔GIV相邻的第二导电结构，第二导电结构的搭接过孔GIH的长度方向ED与第三晶体管沟道区T3CR垂直设置。

第三晶体管T3具有第二导电结构，第三晶体管T3的第二导电结构的搭接过孔GIH的长度方向ED与第三晶体管沟道区T3CR垂直，第三晶体管T3呈L型，实现提高空间利用率，实现器件布局，各晶体管TFT可以在像素驱动电路PDC的驱动下发光。

可选地，参见图18，第三晶体管T3的两个导电结构CS的搭接过孔GIH的长度方向ED均为列方向DV；第三晶体管沟道区T3CR的长度方向LE为行方向DH。

本公开实施方式还提供一种显示装置，该显示装置包括上述显示面板实施方式所描述的任意一种显示面板。该显示装置可以为智能手机屏幕、智能手表屏幕或者其他类型的显示装置。由于该显示装置具有上述显示面板实施方式所描述的任意一种显示面板，因此具有相同的有益效果，本公开在此不再赘述。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (15)

1.一种显示面板，其特征在于，所述显示面板包括依次层叠设置的衬底基板、驱动层和像素层，所述驱动层具有用于驱动子像素的晶体管；所述驱动层包括依次层叠于所述衬底基板的第一金属层、半导体层、栅极绝缘层、第二金属层和平坦化层；

至少一个所述晶体管包括位于所述半导体层的沟道区，以及包括位于所述沟道区两侧的两个导电结构；至少一个所述导电结构包括位于所述半导体层的电接触结构、位于所述栅极绝缘层的搭接绝缘结构和位于所述第二金属层的搭接结构；

所述搭接绝缘结构具有搭接过孔，所述搭接结构通过所述搭接过孔与所述电接触结构电连接；

其中，至少一个晶体管的至少一个搭接过孔的长度方向，与所述晶体管的沟道区长度方向不平行。

2.根据权利要求1所述的显示面板，其特征在于，所述至少一个晶体管的一个搭接过孔的长度方向，与所述晶体管的沟道区长度方向垂直。

3.根据权利要求1所述的显示面板，其特征在于，所述至少一个晶体管的两个搭接过孔的长度方向，均与所述晶体管的沟道区长度方向垂直。

4.根据权利要求1所述的显示面板，其特征在于，所述搭接过孔延伸至所述搭接绝缘结构的边缘而呈敞口结构；所述搭接过孔的长度方向为所述搭接过孔的敞口方向。

5.根据权利要求1所述的显示面板，其特征在于，所述栅极绝缘层在所述衬底基板上的正投影，不超出所述第二金属层在所述衬底基板上的正投影。

6.根据权利要求5所述的显示面板，其特征在于，至少一个所述电接触结构具有被所述栅极绝缘层和所述第二金属层暴露且与所述搭接过孔相邻的毗邻区，所述半导体层在所述毗邻区内的厚度小于所述半导体层在所述沟道区的厚度。

7.根据权利要求6所述的显示面板，其特征在于，沿所述搭接过孔的长度方向，所述毗邻区的尺寸小于所述搭接过孔的尺寸。

8.根据权利要求6所述的显示面板，其特征在于，所述电接触结构包括依次相连的第一导电区、第二导电区和第三导电区；

所述第一导电区位于所述晶体管的沟道区和所述毗邻区之间；所述第二导电区位于所述毗邻区远离所述搭接过孔的一侧；所述第三导电区位于所述毗邻区远离所述沟道区的一侧。

9.根据权利要求1所述的显示面板，其特征在于，所述驱动层还包括位于所述衬底基板和半导体层之间的第一金属层、无机缓冲层；所述无机缓冲层位于所述第一金属层和所述半导体层之间；所述第一金属层与所述第二金属层之间通过过孔连接。

10.根据权利要求9所述的显示面板，其特征在于，至少一个所述搭接过孔还包括被所述搭接结构覆盖且超出所述电接触结构的第一辅助孔；所述无机缓冲层具有与所述第一辅助孔对准的第二辅助孔；所述第一辅助孔和所述第二辅助孔暴露至少部分所述第一金属层；

所述搭接结构通过所述第一辅助孔、所述第二辅助孔与所述第一金属层电连接。

11.根据权利要求9所述的显示面板，其特征在于，所述驱动层具有驱动所述像素层的像素驱动电路，所述像素驱动电路包括存储电容、第一晶体管、第二晶体管和第三晶体管，其中，所述晶体管包括栅极、第一极和第二极；

第一晶体管的第一极用于加载驱动电源电压，第一晶体管的栅极与第二晶体管的第二极、存储电容第一电极板电连接，第一晶体管的第二极与第三晶体管的第二极、子像素的像素电极、存储电容第二电极板电连接，第三晶体管的第一极与感测信号线电连接；第二晶体管的第一极用于加载数据电压；

所述第二晶体管的栅极和所述第三晶体管的栅极用于加载扫描信号；

所述无机缓冲层和所述栅极绝缘层具有感测过孔，所述感测信号线通过所述感测过孔与所述第二金属层电连接；

所述第一晶体管具有与所述感测过孔相邻的第一导电结构，所述第一导电结构的搭接过孔的长度方向与第一晶体管沟道区垂直。

12.根据权利要求11所述的显示面板，其特征在于，所述第一导电结构的搭接过孔的长度方向为行方向；

所述第一晶体管沟道区的长度方向为列方向。

13.根据权利要求9所述的显示面板，其特征在于，所述驱动层具有驱动所述像素层的像素驱动电路，所述像素驱动电路包括存储电容、第一晶体管、第二晶体管和第三晶体管，其中，所述晶体管包括栅极、第一极和第二极；

第一晶体管的第一极用于加载驱动电源电压，第一晶体管的栅极与第二晶体管的第二极、存储电容第一电极板电连接，第一晶体管的第二极与第三晶体管的第二极、子像素的像素电极、存储电容第二电极板电连接，第三晶体管的第一极与感测信号线电连接；第二晶体管的第一极用于加载数据电压；

所述第二晶体管的栅极和所述第三晶体管的栅极用于加载扫描信号；

所述无机缓冲层和所述栅极绝缘层具有感测过孔，所述感测信号线通过所述感测过孔与所述第二金属层电连接；

所述第三晶体管具有与所述感测过孔相邻的第二导电结构，所述第二导电结构的搭接过孔的长度方向与第三晶体管沟道区垂直设置。

14.根据权利要求13所述的显示面板，其特征在于，所述第三晶体管的两个导电结构的搭接过孔的长度方向均为列方向；

所述第三晶体管沟道区的长度方向为行方向。

15.一种显示装置，所述显示装置包括权利要求1～14任意一项所述的显示面板。