CN117979739A - 显示面板及显示装置 - Google Patents

Abstract

本公开提供了一种显示面板及显示装置，属于显示技术领域。该显示面板包括依次层叠设置的衬底基板、驱动层和像素层；驱动层包括阵列设置的用于驱动像素层的像素驱动电路；像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容；显示面板包括扫描信号线以及感测信号线；第三晶体管的栅极与扫描信号线电连接，第三晶体管的第一极与感测信号线电连接；第三晶体管的第二极与像素电极电连接；其中，至少一个像素驱动电路中的第三晶体管第一极，复用为行方向上相邻的像素驱动电路的第三晶体管第一极。该显示面板中相邻薄膜晶体管之间共用源漏极，并将薄膜晶体管采用二合一再合一的方式布置，提高开口率。

Description

显示面板及显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。高单位英寸像素数量的显示面板显示图像密度高，画质更出色。然而，越高的单位英寸像素数量的显示面板，像素尺寸越小，布图空间越小，有限的空间内需要合理布局器件与信号线，同时需要兼顾像素开口率设计。因此，对于高单位英寸像素数量底发射OLED器件，更需要合理布局布图，最大化提高空间利用率，提高开口率，增加OLED器件寿命。

发明内容

本公开的目的在于克服上述现有技术的不足，提供一种显示面板及显示装置，合理布局布图，提高开口率。

为实现上述发明目的，本公开采用如下技术方案：

根据本公开的第一个方面，提供一种显示面板，所述显示面板包括依次层叠设置的衬底基板、驱动层和像素层，所述驱动层包括依次层叠于所述衬底基板的第一金属层、半导体层、栅极绝缘层、第二金属层和平坦化层；

所述驱动层包括阵列设置的用于驱动所述像素层的像素驱动电路；其中，所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容，其中，所述晶体管包括栅极、第一极和第二极；

所述显示面板包括扫描信号线以及感测信号线；所述第三晶体管的栅极与所述扫描信号线电连接，所述第三晶体管的第一极与所述感测信号线电连接；所述第三晶体管的第二极与像素电极电连接；

其中，至少一个所述像素驱动电路中的第三晶体管第一极，复用为行方向上相邻的所述像素驱动电路的第三晶体管第一极。

在本公开一种示例性实施例中，所述第三晶体管包括位于所述半导体层的第三晶体管沟道区，所述第三晶体管沟道区的长度方向为行方向；所述第三晶体管沟道区、所述第三晶体管的第一极和第二极均位于所述扫描信号线的同一侧；

所述扫描信号线沿所述行方向延伸，且所述扫描信号线具有沿列方向凸出的扫描信号线枝部；所述扫描信号线枝部包括所述第三晶体管的栅极，所述第三晶体管沟道区与所述第三晶体管的栅极交叠设置。

在本公开一种示例性实施例中，所述显示面板设置有转接结构，所述转接结构与所述第三晶体管第一极电连接，且与所述感测信号线电连接。

在本公开一种示例性实施例中，所述第二金属层设置有金属结构，所述金属结构通过第二过孔与所述第三晶体管的第二极电连接；所述第二过孔的长度方向为列方向。

在本公开一种示例性实施例中，所述显示面板包括阵列设置的像素驱动电路组，每个所述像素驱动电路组包括同行设置的四个所述像素驱动电路，四个所述像素驱动电路连接于同一感测信号线；其中，两个所述像素驱动电路位于所述感测信号线的一侧，且另外两个所述像素驱动电路位于所述感测信号线的另一侧；

所述半导体层在所述感测信号线的两侧分别设置有复用结构，所述复用结构作为相邻的两个所述第三晶体管的第一极，且与相邻两个所述第三晶体管的沟道区分别相连。

在本公开一种示例性实施例中，所述显示面板还设置有与所述像素驱动电路组对应的转接结构，所述像素驱动电路组的两个所述复用结构分别与所述转接结构电连接，且所述转接结构与所述感测信号线电连接。

在本公开一种示例性实施例中，所述显示面板还设置有分别驱动所述像素驱动电路组的四个所述像素驱动电路的数据信号线；

其中，所述感测信号线的两侧分别设置两个所述数据信号线；位于所述感测信号线的同一侧的两个所述数据信号线与所述复用结构交叠。

在本公开一种示例性实施例中，所述显示面板设置有转接结构，所述转接结构包括第一转接线，所述第一转接线与所述扫描信号线同层设置；所述第一转接线通过第一过孔与所述复用结构电连接，所述第一过孔位于相邻所述数据信号线之间。

在本公开一种示例性实施例中，所述第一转接线包括沿行方向延伸的第一转接线第一段，和分别连接于所述第一转接线第一段两端的两个第一转接线第二段，所述第一转接线第二段沿列方向延伸；

所述第一转接线第一段与所述感测信号线电连接；所述第一转接线第二段与所述复用结构电连接；

所述第一转接线第二段位于相邻的两个所述数据信号线之间。

在本公开一种示例性实施例中，所述显示面板设置有转接结构；所述转接结构包括第二转接线，所述第二转接线与所述第三晶体管沟道区同层设置且被导体化；所述第二转接线与所述复用结构连接，且与所述感测信号线电连接。

在本公开一种示例性实施例中，所述转接结构还包括第三转接线，所述第三转接线与所述扫描信号线同层设置；

所述第三转接线通过第四过孔与所述第二转接线电连接，且通过第七过孔与所述感测信号线电连接。

在本公开一种示例性实施例中，所述第一晶体管的第一极与用于加载驱动电源电压的驱动电源电压走线电连接，所述第二晶体管的第一极与用于加载数据电压的数据信号线电连接，所述第三晶体管第一极与用于加载参考电源电压的所述感测信号线电连接；所述第二晶体管的第二极、存储电容第一电极板、第一晶体管的栅极分别与第一节点电连接，所述第三晶体管第二极、第一晶体管的第二极、像素电极、存储电容第二电极板分别与第二节点电连接。

在本公开一种示例性实施例中，所述平坦化层上开设有像素电极过孔，所述像素电极通过所述像素电极过孔与位于所述第二金属层的第一金属结构电连接；

所述第一金属结构通过第二过孔与所述第三晶体管的第二极电连接；

所述像素电极过孔在所述衬底基板上的正投影与所述第二过孔在所述衬底基板上的正投影部分重合。

在本公开一种示例性实施例中，所述平坦化层上开设有像素电极过孔，所述像素电极通过所述像素电极过孔与位于所述第二金属层的第一金属结构电连接；

所述像素电极过孔、所述第三晶体管的第一极、所述第三晶体管的第二极位于所述扫描信号线的同一侧。

根据本公开的第二个方面，提供一种显示装置，所述显示装置包括上述任意一项所述的显示面板。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一种实施方式中，显示面板的结构示意图。

图2为本公开一种实施方式中，显示面板的膜层结构示意图。

图3为本公开一种实施方式中，3T1C像素驱动电路等效电路图。

图4为本公开一种实施方式中，显示面板的薄膜晶体管四合一的布局设计示意图。

图5为本公开一种实施方式中，显示面板的相邻薄膜晶体管源漏极共用的布局设计示意图。

图6为图5的局部放大示意图。

图7为本公开一种实施方式中，第三晶体管的结构示意图。

图8为本公开一种实施方式中，薄膜晶体管采用导体化的第二转接线连接的布局设计示意图。

图9为图8的局部放大示意图。

图10为图5中的第二金属层与像素电极过孔之间的位置关系的示意图。

图11为图5中的像素电极过孔处的局部剖视结构示意图。

图12为图8中的第二金属层与像素电极过孔之间的位置关系的结构示意图。

图13为图8中的像素电极过孔处的局部剖视结构示意图。

图14为相关技术中，显示面板的膜层布局设计示意图。

图15为本公开第一种实施方式中，显示面板的膜层布局设计示意图。

图16为本公开第一种实施方式中，像素驱动电路的连接结构示意图。

图17为本公开第一种实施方式中，像素开口与第三晶体管位于扫描信号线两侧的示意图。

图18为本公开第一种实施方式中，第一金属结构与第三晶体管第二极连接的示意图。

图19为本公开第一种实施方式中，扫描信号线与第三晶体管的位置关系示意图。

图20为本公开第一种实施方式中，扫描信号线与第二晶体管的位置关系示意图。

图21为本公开第一种实施方式中，第二金属结构与第二晶体管第一极连接的示意图。

图22为本公开第一种实施方式中，第二晶体管第一极与像素开口的位置关系示意图。

图23为本公开第一种实施方式中，第二扫描信号线枝部与第二金属结构的位置关系示意图。

图24为本公开第二种实施方式中，显示面板的膜层布局设计示意图。

图25为本公开第二种实施方式中，像素驱动电路的连接结构示意图。

图26为本公开第二种实施方式中，第一扫描信号线枝部与第二扫描信号线枝的位置关系示意图。

图27为本公开第二种实施方式中，第二晶体管第一极与像素开口的位置关系示意图。

图28为本公开第二种实施方式中，第二扫描信号线枝部与第二金属结构的位置关系示意图。

图29为本公开第二种实施方式中，透明导电层的示意图。

图30为本公开第二种实施方式中，第一金属层的示意图。

图31为本公开第二种实施方式中，半导体层的示意图。

图32为本公开第二种实施方式中，第二金属层的示意图。

图33为本公开第二种实施方式中，部分过孔与第二金属层之间的位置关系的示意图。

图34为本公开第二种实施方式中，像素电极过孔与第二金属层之间的位置关系的示意图。

图35为本公开第二种实施方式中，像素电极层内像素电极的示意图。

图36为本公开第二种实施方式中，像素开口在像素电极上的示意图。

图37为本公开第三种实施方式中，显示面板的膜层布局设计示意图。

图38为本公开第三种实施方式中，像素驱动电路的连接图。

图39为本公开第三种实施方式中，第二扫描信号线枝部与第二晶体管沟道区的位置关系示意图。

图40为本公开第三种实施方式中，第二晶体管沟道区与第三晶体管沟道区的位置关系示意图。

图41为本公开第三种实施方式中，第三金属结构与第一晶体管的第二极连接的示意图。

图42为本公开第三种实施方式中，第三晶体管第一极与感测信号线连接的示意图。

附图标记说明：

AA、显示区；BB、外围区；BUF、无机缓冲层；COML、公共电极层；CR、沟道区；CS、导电结构；CST、存储电容；CST1、存储电容第一电极板；CST2、存储电容第二电极板；DH、行方向；DL、数据信号线；DRL、驱动层；DV、列方向；EFL、发光功能层；GL、扫描信号线；GLA、扫描信号线枝部；GLA1、第一扫描信号线枝部；GLA2、第二扫描信号线枝部；GI、栅极绝缘层；GS、扫描信号；GT、第二金属层；GX1、第一金属结构；GX1H、像素电极过孔；GX2、第二金属结构；GX3、第三金属结构；GX4、第四金属结构；HA、第一过孔；HB、第二过孔；HC、第三过孔；HD、第四过孔；HE、第五过孔；HF、第六过孔；HG、第七过孔；HL、横向转接线；ITO1、透明导电层；NG、第一节点；NS、第二节点；PDC、像素驱动电路；PDCS、像素驱动电路组；PDL、像素定义层；PEL、像素电极层；PE、像素电极；PIXL、像素层；PIX、子像素；PLN、平坦化层；PNL、显示面板；PO、像素开口；PVX、钝化层；SBT、衬底基板；SCL、半导体层；SHL、第一金属层；SL、感测信号线；SX、遮光部；T1、第一晶体管；T1G、第一晶体管栅极；T2、第二晶体管；T2A、第二晶体管沟道区；T2S、第二晶体管第一极；T3、第三晶体管；T3A、第三晶体管沟道区；T3L、转接结构；T3LA、第一转接线；T3LA1、第一转接线第一段；T3LA2、第一转接线第二段；T3LB、第二转接线；T3LC、第三转接线；T3S、第三晶体管第一极；T3D、第三晶体管第二极；TFT、薄膜晶体管；TX、复用结构；VDD、驱动电源电压；VDDL、驱动电源电压信号线；VSS、参考电源电压；UU、显示单元。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

在本公开实施方式中，薄膜晶体管具有有源层。其中，有源层位于半导体层，且包括沟道区和分别位于沟道区两侧的源极和漏极。沟道区保持半导体特性，源极和漏极均被部分或者全部导体化。在本公开实施方式中，在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换，即“源极”和“漏极”可以互相调换。在本公开实施方式中，对于任意一个晶体管，将“第一极”和“第二极”中的一者称为该晶体管的源极，且另一者称为该晶体管的漏极。

在本公开实施方式中，晶体管的沟道区具有长度方向和宽度方向。晶体管的沟道区的长度方向是指电流主要流过的方向，晶体管的沟道区的宽度方向与电流流过的方向垂直。沿晶体管的沟道区的长度方向，晶体管的有源层依次包括晶体管的第一极、沟道区和第二极。

本公开实施方式提供一种显示面板PNL，参见图1，该显示面板PNL包括显示区AA和位于显示区AA至少一侧的外围区BB，例如外围区BB围绕显示区AA。在显示区AA中，显示面板PNL设置有阵列分布的显示单元UU，显示单元UU包括子像素PIX和驱动子像素PIX的像素驱动电路PDC。显示面板PNL在外围区BB不设置显示单元UU，或者所设置的显示单元UU不用于显示画面。参见图1，显示面板PNL在显示区AA设置有沿行方向DH延伸的多个扫描信号线GL，各个扫描信号线GL与各个显示单元行一一对应设置。显示单元行的各个显示单元UU的像素驱动电路PDC，均与对应的扫描信号线GL电连接。显示面板PNL在显示区AA还设置有沿列方向DV延伸的多个数据信号线DL，各个数据信号线DL与各个显示单元列一一对应设置。显示单元列的各个显示单元UU的像素驱动电路PDC，均与对应的数据信号线DL电连接。如此，每个显示单元UU的像素驱动电路PDC与一个扫描信号线GL和一个数据信号线DL连接。当扫描信号线GL上加载扫描信号时，可以使得数据信号线DL上加载的驱动电压写入像素驱动电路PDC中，进而使得像素驱动电路PDC可以根据所写入的驱动电压来控制子像素PIX的亮度。

可选地，像素驱动电路PDC至少包括数据写入晶体管、驱动晶体管和存储电容CST，驱动晶体管的栅极可以与存储电容CST的一个电极板电连接。数据写入晶体管的源极可以与数据信号线DL电连接，且数据写入晶体管的栅极可以与扫描信号线GL电连接。该像素驱动电路PDC被配置为，当扫描信号线GL上加载扫描信号GS时，该数据写入晶体管被导通，进而使得数据信号线DL上的驱动电压被写入驱动晶体管的栅极和存储电容CST。当该数据写入晶体管关断后，该驱动电压可以被该存储电容CST保持。驱动晶体管能够在其栅极上的电压的控制下，输出驱动电流以驱动子像素PIX发光。可以理解的是，本公开实施方式的像素驱动电路PDC还可以包括其他晶体管或者电容，以使得该像素驱动电路PDC具有更好的驱动性能。例如，该像素驱动电路PDC可以为7T1C(7个薄膜晶体管TFT和一个存储电容CST)、8T1C(8个薄膜晶体管TFT和一个存储电容CST)或者其他架构的像素驱动电路PDC。

在本公开实施方式中，显示面板PNL中的子像素PIX为电流驱动的自发光元件，例如为薄膜型自发光的发光元件。举例而言，子像素PIX为OLED、PLED、QLED等。进一步的，位于显示区AA的子像素PIX包括多种不同颜色的子像素PIX。举例而言，子像素PIX包括用于发出红光的红色子像素、用于发出绿光的绿色子像素和用于发出蓝光的蓝色子像素。可以理解的是，在本公开的其他实施方式中，显示区AA中的子像素PIX也可以仅一种颜色的子像素PIX，或者也可以具有其他颜色的子像素PIX(例如用于发出黄光的黄色子像素、用于发出青光的青色子像素、用于发出白光的白色子像素等)。

在本公开的一种实施方式中，参见图2，显示面板PNL可以包括依次层叠设置的衬底基板SBT、驱动层DRL和像素层PIXL。像素层PIXL中设置有子像素PIX，驱动层DRL设置有用于驱动子像素PIX的像素驱动电路PDC，各个子像素PIX可以在像素驱动电路PDC的驱动下发光以显示画面。

可选地，衬底基板SBT可以为无机材料的衬底基板，也可以为有机材料的衬底基板；当然的，也可以为无机材料的衬底基板和有机材料的衬底基板层叠而成的复合基板。举例而言，在本公开的一些实施方式中，衬底基板SBT的材料可以为钠钙玻璃、石英玻璃、蓝宝石玻璃等玻璃材料。在本公开的另外一些实施方式中，衬底基板SBT的材料可以为聚甲基丙烯酸甲酯、聚乙烯醇、聚乙烯基苯酚、聚醚砜、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯、聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯或其组合。在本公开的另一些实施方式中，衬底基板SBT也可以为柔性衬底基板，例如衬底基板SBT的材料可以包括聚酰亚胺。

可选地，参见图2，在驱动层DRL中，至少一个像素驱动电路PDC可以包括薄膜晶体管TFT和存储电容CST。进一步地，薄膜晶体管TFT可以选自顶栅型薄膜晶体管、底栅型薄膜晶体管或者双栅型薄膜晶体管；薄膜晶体管TFT的有源层的材料可以为非晶硅半导体材料、低温多晶硅半导体材料、金属氧化物半导体材料、有机半导体材料、碳纳米管半导体材料或者其他类型的半导体材料；薄膜晶体管TFT可以为N型薄膜晶体管或者P型薄膜晶体管。

在一种示例中，驱动层DRL中的晶体管为顶栅型薄膜晶体管。

在一种示例中，驱动层DRL中的晶体管为金属氧化物薄膜晶体管。

作为一种示例，参见图2，驱动层DRL可以包括依次层叠设置的第一金属层SHL、无机缓冲层BUF、半导体层SCL、栅极绝缘层GI、第二金属层GT、和平坦化层PLN，如此，所形成的薄膜晶体管TFT为顶栅型薄膜晶体管。在该示例中，可以不设置源漏金属层，进而降低了显示面板PNL的厚度。同时图案化工序可以减小，进入利于降低显示面板的成本。

在该实施方式中，第一金属层SHL的至少部分结构可以作为遮光结构，遮光结构对晶体管的沟道区CR进行遮蔽，避免光线从衬底基板一侧照射到晶体管的沟道区CR而导致晶体管的特性改变。举例而言，晶体管的沟道区CR在衬底基板SBT上的正投影，位于第一金属层SHL在衬底基板SBT上的正投影内。

进一步的，参见图2，第一金属层SHL与第二金属层GT之间通过过孔连接。

进一步的，参见图2，驱动层DRL还包括位于第二金属层GT远离衬底基板SBT一侧的钝化层PVX，平坦化层PLN位于钝化层PVX远离衬底基板SBT的一侧。

在本公开的一种实施方式中，参见图2，驱动层DRL还设置有透明导电层ITO1，透明导电层ITO1用于形成存储电容CST的一个电极板，半导体层SCL用于形成存储电容CST的另一个电极板。如此，该存储电容CST为透明存储电容。进一步的，子像素PIX发出的光线可以通过该透明存储电容进行出射，以使得该显示面板PNL为底发射型显示面板PNL。进一步的，透明导电层ITO1位于第一金属层SHL和衬底基板SBT之间。具体的，在制备该显示面板PNL时，可以先形成透明导电层ITO1，再形成第一金属层SHL。

可选地，透明导电层ITO1的材料可以为透明导电金属氧化物，例如可以为氧化铟锡。

可选地，第一金属层SHL的材料可以为金属，例如第一金属层SHL包括一层金属层或者层叠的多层金属层。

可选地，透明导电层ITO1与第一金属层SHL之间电连接时，第一金属层SHL的部分结构直接搭接在透明导电层ITO1上。

在图2的示例中，像素层PIXL中包含子像素PIX对应的发光元件，像素层PIXL可以包括依次层叠设置的像素电极层PEL、发光功能层EFL和公共电极层COML。其中，像素电极层PEL在显示面板的显示区具有多个像素电极PE，像素电极PE通过过孔与像素驱动电路PDC电连接。

进一步的，参见图2，像素层PIXL还可以包括位于像素电极层PEL和发光功能层EFL之间的像素定义层PDL。像素定义层PDL具有与多个像素电极PE一一对应设置的多个贯通的像素开口PO(如图5所示)，任意一个像素开口PO暴露对应的像素电极PE的至少部分区域。

在一种示例中，像素电极PE作为子像素PIX的阳极，且公共电极层COML作为子像素PIX的阴极。

可选地，公共电极层COML为反射型电极而非透明电极，例如为金属电极或者金属氧化物电极。像素电极PE为透明电极，例如像素电极PE的材料为透明导电金属氧化物(例如氧化铟锡)。如此，该子像素PIX为底发射型子像素。

在一种示例中，公共电极层COML可以为金属电极层，例如可以为银金属层、铝金属层、钛金属层或者其他具有高反射特性的金属层。当然的，在必要时，金属电极层的表面也可以采用合金、金属氧化物、金属氮化物或者其他材料进行修饰，以对金属电极层的载流子注入特性(例如电子注入特性)等进行调节。举例而言，公共电极层COML的材料为铝，厚度为100纳米。

在本公开的一种实施方式中，参见图3，驱动层DRL中的像素驱动电路PDC为3T1C电路，即包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容CST。其中，第一晶体管T1的第一极与用于加载驱动电源电压VDD的驱动电源电压信号线VDDL电连接；第二晶体管T2的第一极(在部分附图中被标记为T2S)与用于加载数据电压的数据信号线DL电连接；第三晶体管T3的第一极(在部分附图中被标记为T3S)与感测信号线SL电连接；第一晶体管T1的栅极与第二晶体管T2的第二极、存储电容第一电极板CST1电连接；第一晶体管T1的第二极与第三晶体管T3的第二极(在部分附图中被标记为T3D)、子像素PIX的像素电极PE、存储电容第二电极板CST2电连接。

可选地，第二晶体管T2的第二极、存储电容第一电极板CST1、第一晶体管栅极T1G分别与第一节点NG电连接，第三晶体管第二极T3D、第一晶体管T1的第二极、像素电极PE、存储电容第二电极板CST2分别与第二节点NS电连接。

可选地，驱动电源电压信号线VDDL设置在第一金属层SHL。可选地，驱动电源电压信号线VDDL沿列方向DV延伸。

可选地，驱动电源电压信号线VDDL与第一晶体管T1的第一极之间通过横向转接线HL(例如参见图5)连接。在一种示例中，横向转接线HL设置在第二金属层GT，且沿行方向DH延伸；驱动电源电压信号线VDDL设置在第一金属层SHL，且沿列方向DV延伸；横向转接线HL与第一金属层SHL相交，且在相交位置通过过孔电连接。横向转接线HL还通过过孔与第一晶体管T1的第一极电连接。

在一种示例中，同行相邻的横向转接线HL相互连接形成整条的横向转接线；该整条的横向转接线通过过孔与相交的驱动电源电压信号线VDDL电连接。这样，可以使得驱动电源电压信号的分布呈网格状，提高驱动电源电压信号的均一性。

可选地，数据信号线DL设置于第一金属层SHL。可选地，数据信号线DL沿列方向DV延伸。

在一种示例中，第二晶体管T2的栅极和第三晶体管T3的栅极分别与用于加载扫描信号GS的扫描信号线GL电连接。如此，可以减少扫描信号线的数量，节省布图空间，提高显示面板PNL的分辨率。

可以理解的是，在本公开的各个示例中，均是以第二晶体管T2的栅极和第三晶体管T3的栅极连接至同一扫描信号线作为示例的。在本公开的其他实施方式中，显示面板也可以设置两条扫描信号线以分别驱动第二晶体管和第三晶体管。举例而言，显示面板可以设置有沿行方向延伸的第一扫描信号线和沿行方向延伸的第二扫描信号线；第一扫描信号线用于加载第一扫描信号，第二扫描信号线用于加载第二扫描信号；第二晶体管的栅极与第一扫描信号线电连接，且第三晶体管的栅极与第二扫描信号线电连接。

可选地，扫描信号线GL位于第二金属层GT。可选地，扫描信号线GL沿行方向DH延伸。同时，第二金属层GT还包含各晶体管的栅极。

在一种示例中，感测信号线SL位于第一金属层SHL，感测信号线SL被配置为向像素驱动电路PDC提供感测信号。可选地，感测信号线SL沿列方向DV延伸。

在示例性实施方式中，感测信号线SL可以同时向四个相邻的子像素PIX中的像素驱动电路PDC提供感测信号，即感测信号线SL为一拖四结构。本公开显示面板PNL通过将感测信号线SL设计为一拖四结构，节省了信号线数量，减小了占用空间，结构简洁，布局合理，充分利用布图空间，提高了空间利用率，有利于提高分辨率。

在一种示例中，存储电容第二电极板CST2位于透明导电层ITO1。

在一种示例中，存储电容第一电极板CST1位于半导体层SCL。

在一种相关技术中，参见图4，在显示面板PNL中，第三晶体管T3的第一极和第二极分别位于扫描信号线GL的两侧。不仅如此，每个晶体管的第一极均各自通过过孔与位于第二金属层GT的转接走线电连接，且通过转接走线与感测信号线SL电连接。这导致显示面板PNL上需要设置较多数量的过孔以保证电信号的正常传输。另外，第三晶体管T3的第一极和第二极上的过孔的长度方向均为列方向DV，这导致第三晶体管T3在列方向DV上的尺寸偏大。这些因素，都会压缩像素开口PO，导致开口率降低或者分辨率降低。为了优化背板布局，提升像素的开口率或者显示面板的分辨率，本申请对背板结构做了优化设计。

在本公开的一些实施方式中，参见图5，驱动层DRL中的像素驱动电路PDC为阵列设置。至少一个像素驱动电路PDC中的第三晶体管第一极T3S，复用为行方向DH上相邻的像素驱动电路PDC的第三晶体管第一极T3S。如此，实现相邻两个第三晶体管T3共用同一第一极，减少第三晶体管T3的布图面积，进而利于压缩像素驱动电路PDC的布图面积，为提高开口率或者提高分辨率提供条件。在一种示例中，显示面板PNL包括阵列设置的电路对，电路对包括同行相邻的两个像素驱动电路PDC；在同一电路对中，一个像素驱动电路PDC的第三晶体管T3的第一极复用为另一个像素驱动电路PDC的第三晶体管T3的第一极。

在一种示例中，高PPI底发射OLED器件进行布局设计时，利用相邻两个第三晶体管T3的第一极共用的连接方式，可以减少连接孔的设置数量，进而节省布局空间。换言之，该显示面板PNL通过使得至少一个像素驱动电路PDC的第三晶体管第一极T3S复用为相邻的像素驱动电路PDC的第三晶体管第一极T3S，可以提高空间利用率并减小像素驱动电路PDC的布图面积，进而能够提高该显示面板的PPI。

在本公开的一些实施方式中，参见图5和图6，第三晶体管第一极T3S和第三晶体管第二极T3D均设置在扫描信号线GL的同一侧。举例而言，在图5和图6的示例中，第三晶体管第一极T3S、第三晶体管沟道区T3A、第三晶体管第二极T3D均设置在扫描信号线GL远离像素开口区的一侧。这样可以节省布图空间，提高布局空间利用率，提高开口率，使得OLED器件的布局设计更加合理，增加OLED器件寿命。

在本公开的一些实施方式中，晶体管为薄膜晶体管TFT，其包括位于半导体层SCL的沟道区CR，以及包括位于沟道区CR两侧的两个导电结构CS。可以理解的是，薄膜晶体管TFT还具有位于第二金属层GT的栅极，以及在栅极和沟道区之间具有栅极绝缘结构(位于栅极绝缘层)。

在本公开实施方式中，参见图2，薄膜晶体管的导电结构CS可以根据需要选自第一种导电结构、第二种导电结构和第三种导电结构等三种类型中的任意一种。其中，薄膜晶体管TFT的两个导电结构CS可以采用同一种类型，也可以采用不同的类型。

第一种导电结构包括位于半导体层SCL的电接触结构、位于栅极绝缘层GI的搭接绝缘结构和位于第二金属层GT的搭接结构。其中，搭接绝缘结构具有搭接过孔，搭接结构通过搭接过孔与电接触结构电连接。在该第一种导电结构CS中，电接触结构与沟道区CR均位于半导体层SCL且相邻设置，该电接触结构与沟道区CR一起作为薄膜晶体管TFT的有源层的一部分。该电接触结构可以作为该薄膜晶体管的源极或者漏极，搭接结构通过搭接过孔与该电接触结构电连接，以使得该晶体管的源极或者漏极电连接至第二金属层。

第二种导电结构包括位于半导体层SCL的电接触结构、位于栅极绝缘层GI的搭接绝缘结构和位于第二金属层GT的搭接结构。不仅如此，该第二种导电结构CS与无机缓冲层BUF、第一金属层SHL交叠。其中，搭接绝缘结构具有搭接过孔，该搭接过孔包括暴露半导体层SCL的主体过孔和在半导体层SCL所在区域以外、能够暴露第一金属层SHL的第一辅助孔。主体过孔和该第一辅助孔相邻设置。无机缓冲层BUF具有与第一辅助孔对准的第二辅助孔；第一辅助孔和第二辅助孔暴露至少部分第一金属层SHL。搭接结构通过搭接过孔的主体过孔与电接触结构电连接；搭接结构通过搭接过孔的第一辅助孔、第二辅助孔与第一金属层SHL电连接。在该第二种导电结构CS中，电接触结构与沟道区CR均位于半导体层SCL且相邻设置，该电接触结构与沟道区CR一起作为薄膜晶体管TFT的有源层的一部分。该电接触结构可以作为该薄膜晶体管的源极或者漏极；搭接结构通过过孔与该电接触结构电连接且与第一金属层SHL电连接，以使得该晶体管的源极或者漏极电连接至第一金属层SHL。

该第三种导电结构包括位于半导体层SCL的电接触结构，该电接触结构无需通过过孔与第二金属层或者第一金属层电连接。该电接触结构与沟道区CR均位于半导体层SCL且相邻设置，该电接触结构与沟道区CR一起作为薄膜晶体管TFT的有源层的一部分。

在本公开一种实施方式中，在制备显示面板PNL时，可以先制备出图案化的半导体层SCL，然后制备栅极绝缘层GI。在制备栅极绝缘层GI时，可以先沉积整层的栅极绝缘层GI，然后在整层的栅极绝缘层GI上开设过孔。其中，至少部分过孔暴露半导体层SCL的至少部分区域，在整层的栅极绝缘层GI上开设过孔后，采用离子注入的方法对暴露的半导体层SCL进行导体化，这使得半导体层SCL被暴露出来的区域均被导体化，半导体层SCL被栅极绝缘层GI覆盖的部分未被导体化。然后制备第二金属层GT。例如，在栅极绝缘层GI远离半导体层SCL的一侧形成整层的第二金属层GT，然后采用光刻工艺对整层的第二金属层GT进行图案化。在形成第二金属层GT时，在整层的栅极绝缘层GI所形成的过孔中，第二金属层GT覆盖暴露半导体层SCL的部分区域。以第二金属层GT为掩膜(或者以定义第二金属层GT的图案的光刻胶层为掩膜)对具有过孔的栅极绝缘层GI进行图案化，例如，通过刻蚀去除未被掩膜(第二金属层GT或者光刻胶层)覆盖的栅极绝缘层GI。这使得不与掩膜交叠的半导体层SCL被暴露；之后通过离子注入的方法对暴露的半导体层SCL进行导体化，形成导电通道。在该过程中，晶体管的沟道区CR被晶体管的栅极所保护，因此维持半导体特性。

在以第二金属层GT为掩膜对栅极绝缘层GI进行图案化过程中，未被栅极绝缘层GI覆盖的暴露半导体层SCL的部分区域可能会在刻蚀过程中出现损伤，例如该半导体层SCL未被栅极绝缘层GI覆盖的部分可能会出现减薄甚至被局部刻穿。因此，可能会出现半导体层SCL在未被栅极绝缘层GI覆盖的区域的厚度小于半导体层SCL在沟道区CR的厚度的情况。

在一种示例中，由于以第二金属层GT为掩膜对栅极绝缘层GI进行图案化，因此栅极绝缘层GI在衬底基板SBT上的正投影，不超出第二金属层GT在衬底基板SBT上的正投影。第二金属层GT对已覆盖的栅极绝缘层GI进行防护，避免已覆盖的栅极绝缘层GI被刻蚀。

下面结合附图对本公开实施方式提供的显示面板PNL的像素驱动电路PDC进行详细说明：

在本公开一种实施方式中，参见图5和图6，第三晶体管T3包括位于半导体层SCL的第三晶体管第一极T3S、第三晶体管沟道区T3A和第三晶体管第二极T3D，第三晶体管沟道区T3A的长度方向为行方向DH；第三晶体管第一极T3S、第三晶体管沟道区T3A和第三晶体管第二极T3D均设置于扫描信号线GL的同一侧。进一步的，扫描信号线GL具有沿列方向DV凸出的扫描信号线枝部GLA，扫描信号线枝部GLA与第三晶体管沟道区T3A交叠设置。换言之，扫描信号线枝部GLA包括第三晶体管T3的栅极，第三晶体管沟道区T3A与第三晶体管T3的栅极交叠设置。

在一种示例中，第三晶体管沟道区T3A的长度方向与扫描信号线GL平行，例如沿行方向DH设置。

可选地，参见图6，第三晶体管第一极T3S上设置有第一过孔HA，第三晶体管第一极T3S通过该第一过孔HA与第二金属层GT电连接；该第一过孔HA的长度方向为列方向DV。如此，第一过孔HA的长度方向与第三晶体管沟道区T3A的长度方向垂直。这可以避免第三晶体管T3在行方向DH上的尺寸过大，进而压缩像素驱动电路PDC的布图面积，利于提高开口率或者提高分辨率。

在一种示例中，第一过孔HA呈敞口状；具体的，第一过孔HA为开口于栅极绝缘层GI边缘的一个缺口，该缺口的开口为该第一过孔HA的敞口。进一步的，该第一过孔HA的敞口方向(缺口的朝向)为列方向DV，尤其可以为朝向像素开口PO的方向。

可选的，参见图6，第三晶体管第二极T3D上设置有第二过孔HB，第三晶体管第二极T3D通过该第二过孔HB与第二金属层GT电连接；该第二过孔HB的长度方向为列方向DV。如此，第二过孔HB的长度方向与第三晶体管沟道区T3A的长度方向垂直。这可以避免第三晶体管T3在行方向DH上的尺寸过大，进而压缩像素驱动电路PDC的布图面积，利于提高开口率或者提高分辨率。

在一种示例中，第二过孔HB呈敞口状；具体的，第二过孔HB为开口于栅极绝缘层GI边缘的一个缺口，该缺口的开口为该第二过孔HB的敞口。进一步的，该第二过孔HB的敞口方向(缺口的朝向)为列方向DV，尤其可以为朝向像素开口PO的方向。

在本公开一种实施方式中，参见图5和图6，显示面板PNL设置有转接结构T3L，转接结构T3L与第三晶体管第一极T3S电连接，且与感测信号线SL电连接。如此，第三晶体管第一极T3S通过转接结构T3L与感测信号线SL电连接。

在图6的示例中，第一过孔HA与第二过孔HB均具有沿列方向DV的敞口，即第一过孔HA与第二过孔HB的敞口方向均与第三晶体管沟道区T3A的长度方向垂直。可以理解的是，在本公开的其他实施方式中，第一过孔HA与第二过孔HB中的一个也可以不呈敞口结构，或者敞口的方向为行方向DH。

在本公开一种实施方式中，参见图6，第一过孔HA和第二过孔HB均呈矩形。第一过孔HA的敞口方向与第一过孔HA的长度方向平行。第二过孔HB的敞口方向与第二过孔HB的长度方向平行。如此，可以保证第二金属层GT与第三晶体管第一极T3S、第三晶体管第二极T3D之间的电性连接，降低接触电阻。

在本公开一种实施方式中，参见图5～图7，显示面板PNL包括阵列设置的像素驱动电路组PDCS，每个像素驱动电路组PDCS包括同行设置的四个像素驱动电路PDC，四个像素驱动电路PDC连接于同一感测信号线SL。其中，两个像素驱动电路PDC位于感测信号线SL的一侧，且另外两个像素驱动电路PDC位于感测信号线SL的另一侧。显示面板PNL还设置有分别驱动像素驱动电路组PDCS的四个像素驱动电路PDC的数据信号线DL；其中，感测信号线SL的两侧分别设置两个数据信号线DL。如此，实现像素驱动电路PDC在显示面板PNL中的设计布局，使得OLED器件的布局设计更加合理。

在本公开实施方式中，如果一个像素驱动电路PDC的第三晶体管第一极T3S，复用为相邻的像素驱动电路PDC的第三晶体管第一极T3S，那么将复用的第三晶体管第一极T3S称为复用结构TX。

在本公开实施方式中，像素驱动电路组PDCS设置有两个复用结构TX，且两个复用结构TX设置在感测信号线SL的两侧，且复用结构TX位于半导体层SCL，复用结构TX作为相邻的两个第三晶体管T3的第三晶体管第一极T3S，且与相邻两个第三晶体管T3的第三晶体管沟道区T3A分别相连。如此，可以实现薄膜晶体管TFT二合一后再合一的布置方式，且相邻的薄膜晶体管TFT之间共用源漏极，进而实现提高空间利用率，提高开口率。

可选地，位于感测信号线SL的同一侧的两个数据信号线DL与复用结构TX交叠。如此，可以实现对像素驱动电路PDC的一对一驱动，进而实现减小相邻两个数据信号线DL的间距，提高空间利用率。

在本公开的一种实施方式中，像素驱动电路组PDCS分别驱动同一像素的四个不同的子像素PIX。举例而言，一个像素包括四种不同的子像素PIX，例如红色子像素、白色子像素、绿色子像素和蓝色子像素；像素驱动电路组PDCS中的四个像素驱动电路PDC，分别驱动着四种不同颜色的子像素PIX。在一种示例中，沿行方向DH，像素驱动电路组PDCS对应的四种不同子像素PIX，按照红色子像素、白色子像素、绿色子像素和蓝色子像素的顺序依次排列。

在本公开一种实施方式中，参见图5至图9，转接结构T3L与像素驱动电路组PDCS相对应，像素驱动电路组PDCS的两个复用结构TX分别与转接结构T3L电连接，且转接结构T3L与感测信号线SL电连接。如此，可以实现二合一后的薄膜晶体管TFT，以再合一的方式与感测信号线SL电连接，实现减少连接孔，减少横向扫描信号线GL，节省空间。

在本公开一种实施方式中，参见图5至图9，采用转接结构T3L实现两个复用结构TX与感测信号线SL电连接，即实现四个像素驱动电路PDC中的四个第三晶体管T3在两两合一后与感测信号线SL连接，实现薄膜晶体管TFT二合一再合一的布局设计。

在本公开实施方式中，显示面板PNL的转接结构T3L可以根据需要采用不同的形式。

在一种策略中，参见图5和图6，转接结构T3L采用第一转接线T3LA，第一转接线T3LA与扫描信号线GL同层设置。第一转接线T3LA通过第一过孔HA与复用结构TX电连接。如此，像素驱动电路组PDCS的四个第三晶体管的第一极通过第一转接线T3LA相互电连接。进一步的，第一过孔HA位于相邻数据信号线DL之间。

可选地，参见图6，第一转接线T3LA包括沿行方向DH延伸的第一转接线第一段T3LA1，和分别连接于第一转接线第一段T3LA1两端的两个第一转接线第二段T3LA2。第一转接线第二段T3LA2沿列方向DV延伸；第一转接线第一段T3LA1与感测信号线SL电连接；第一转接线第二段T3LA2与复用结构TX电连接。进一步的，第一转接线第二段T3LA2全部或者部分位于相邻的两个数据信号线DL之间。

可选地，在对未被第二金属层GT覆盖部分的栅极绝缘层GI进行刻蚀并对下方半导体层SCL进行第二次导体化时，未被第二金属层GT覆盖部分的半导体层SCL存在被刻蚀损伤的风险，导致扫描信号线GL与第一金属层SHL发生误连接。

在一种示例中，为了避免第二金属层GT与第一金属层SHL误连接，第一过孔HA不能够与数据信号线DL发生交叠。通过使得第一过孔HA的长度方向为列方向DV，可以减小第一过孔HA在行方向DH上的尺寸，进而压缩感测信号线SL的同一侧的两个数据信号线DL的间距。这可以提高空间利用率。

在另一种策略中，参见图8和图9，转接结构T3L包括第二转接线T3LB，第二转接线T3LB与第三晶体管沟道区T3A同层设置且被导体化。第二转接线T3LB与复用结构TX连接，且与感测信号线SL电连接。如此，该显示面板PNL可以避免设置第一过孔HA，相邻两个数据信号线DL无需避让第一过孔HA，因此相邻两个数据信号线DL之间的间距可以被进一步压缩，进而利于提高开口率或者分辨率。在该策略中，第二转接线T3LB的长度不太长，因此其采用导体化的半导体材料也不会导致严重的压降或者功耗损失。

不仅如此，由于第二转接线T3LB未设置于第二金属层GT，因此第二金属层GT上的其他结构具有更大的布局空间。举例而言，第二金属层GT设置有第一金属结构GX1，该第一金属结构GX1通过第二过孔HB与第三晶体管第二极T3D电连接，且通过像素电极过孔GX1H与像素电极PE电连接。其中，该第二过孔HB为平坦化层PLN上开设的过孔。可以理解的是，当显示面板PNL设置有钝化层PVX时，该第二过孔HB还贯穿钝化层PVX并暴露第一金属结构GX1。

当采用第一策略时，第一金属结构GX1需要避让同层设置的其他结构而尺寸受到限制。在一种示例中，参见图10和图11，第一金属结构GX1覆盖像素电极过孔GX1H；沿行方向DH，第一金属结构GX1超出像素电极过孔GX1H的边缘的尺寸分别为第一尺寸a1与第二尺寸a2。其中，a1为1～2微米，例如为1微米、1.2微米、1.4微米、1.6微米、1.8微米或者2微米；a2为1～1.5微米，例如为1微米、1.1微米、1.2微米、1.3微米、1.4微米或者1.5微米。

当采用第二种策略时，转接结构T3L不会对第一金属结构GX1产生挤压，因此第一金属结构GX1的尺寸可以增大。在一种示例中，参见图12和图13，第一金属结构GX1覆盖像素电极过孔GX1H；沿行方向DH，第一金属结构GX1超出像素电极过孔GX1H的边缘的尺寸分别为第一尺寸a1与第二尺寸a2。其中，第一尺寸a1与第二尺寸a2均为2～3.5微米。例如，第一尺寸a1为2微米、2.5微米、3微米或者3.5微米。再例如，第二尺寸a2为2微米、2.5微米、3微米或者3.5微米。相较于第一种策略，第二种策略为增大第一金属结构GX1的尺寸提供了空间，进而利于提高像素电极PE与第一金属结构GX1之间电连接的可靠性。

在一种示例中，参见图9，第二过孔HB的长度方向为列方向DV。如此，可以减小第二过孔HB在行方向DH上的尺寸，进而利于在行方向DH上压缩像素驱动电路PDC的布图尺寸，提高空间利用率以提高开口率或者提高分辨率。进一步的，第二过孔HB呈敞口结构，即第二过孔HB延伸至第一金属结构GX1下的栅极绝缘层GI的一个边缘处；换言之，第一金属结构GX1下的栅极绝缘层GI设置有作为第二过孔HB的缺口。可选地，第二过孔HB的敞口方向朝向像素开口PO的方向，这可以使得像素电极过孔GX1H尽量远离扫描信号线GL，进而利于提高像素开口PO的尺寸。

在一种示例中，参见图8和图9，在第二种策略中，转接结构T3L还可以包括第三转接线T3LC。第三转接线T3LC与扫描信号线GL同层设置，即位于第二金属层GT。第三转接线T3LC通过第四过孔HD与第二转接线T3LB电连接，且通过第七过孔HG与感测信号线SL电连接。具体的，第四过孔HD跨越第二转接线T3LB的一个边缘，其第一部分暴露第二转接线T3LB且第二部分暴露位于第一金属层SHL的感测信号线SL。可以理解的是，第四过孔HD的第二部分除了贯穿栅极绝缘层GI以外，还贯穿无机缓冲层BUF。如此，可以减少过孔数量，提高空间利用率。

可以理解的是，在本公开的其他一些实施方式中，第三晶体管T3的第一极和第二极也可以分别设置在扫描信号线GL的两侧，而非同一侧。举例而言，在图14所示例的实施方式中，在感测信号线SL同侧的相邻两个第三晶体管T3中，两个第三晶体管T3的第一极相互复用；但是第三晶体管T3的第一极和第二极分别位于扫描信号线GL的两侧。在该实施方式中，像素电极过孔GX1H与像素开口PO位于扫描信号线GL的同一侧；由于像素电极过孔GX1H的深度较大，像素定义层PDL难以使得该像素电极过孔GX1H区域被充分平坦化，因此，存在漏光风险；相较于使得像素电极过孔GX1H和像素开口PO分别设置于扫描信号线GL两侧的实施方式，该实施方式会压缩像素开口的尺寸。

在本公开的一些实施方式中，参见图15、图24和图37，第三晶体管T3设置于扫描信号线GL的一侧，例如第三晶体管T3的沟道区、第一极和第二极均设置于扫描信号线GL远离像素开口PO的一侧；在位于感测信号线SL的同一侧的相邻两个像素驱动电路PDC中，两个第三晶体管T3共用同一第一极；且共用同一第一极的两个第三晶体管T3错位排布，即两个第三晶体管沟道区T3A分别位于第一极在行方向DH上的两侧。如此，实现压缩第三晶体管T3占用的空间。

在一种示例中，显示面板PNL为高PPI底发射OLED显示面板，该显示面板PNL使得第二晶体管T2和第三晶体管T3均横向设置(沟道区CR的长度方向为行方向DH)，且使得第二晶体管T2和第三晶体管T3分别位于扫描信号线GL的两侧。这可以压缩薄膜晶体管占用的空间，提高布局空间的利用率，增大开口率，增加OLED器件寿命。换言之，该示例的显示面板PNL通过使得共用第一极的两个第三晶体管T3横向排布在扫描信号线GL的一侧，可以在满足版图空间以及工艺要求的前提下，可以提高空间利用率并减小像素驱动电路PDC的布图面积，实现增大显示面板PNL的开口率。

在本公开的第一种实施方式中，参见图15至图17，至少一个像素驱动电路PDC驱动的子像素PIX的像素开口PO，与该像素驱动电路PDC的第三晶体管T3分别位于扫描信号线GL的两侧。如此，可以保证该像素驱动电路PDC中像素开口PO与像素电极过孔GX1H之间具有较大的距离，避免像素电极过孔GX1H挤压像素开口PO，利于提高开口率。

在本公开的第一种实施方式中，参见图15、图16和图18，第二金属层GT具有第一金属结构GX1，第一金属结构GX1通过第五过孔HE(参见图15)与存储电容第二电极板CST2(位于透明导电层ITO1)电连接，第一金属结构GX1还通过第二过孔HB与第三晶体管第二极T3D电连接。平坦化层PLN具有暴露第一金属结构GX1至少部分区域的像素电极过孔GX1H，像素电极过孔GX1H与像素开口PO分别位于扫描信号线GL的两侧。如此，保证像素电极过孔GX1H与像素开口PO之间具有足够大的距离，利于增大开口率。

在一种示例中，第二过孔HB贯穿栅极绝缘层GI；第五过孔HE依次穿过栅极绝缘层GI与无机缓冲层BUF，第五过孔HE与第二过孔HB相邻并连通。

在本公开的第一种实施方式中，参见图15、图16和图19，第三晶体管沟道区T3A的长度方向为行方向DH；第三晶体管第一极T3S通过第一过孔HA与第二金属层GT电连接，第三晶体管第二极T3D通过第二过孔HB与第二金属层GT电连接。第一过孔HA的长度方向和第二过孔HB的长度方向均为列方向DV。扫描信号线GL具有沿列方向DV向远离像素开口PO一侧凸出的第一扫描信号线枝部GLA1；第一扫描信号线枝部GLA1包括第三晶体管T3的栅极，第三晶体管T3的沟道区与第三晶体管的栅极交叠设置。如此，一方面使得第三晶体管T3横向(沿行方向DH)布置，便于相邻两个第三晶体管T3共用第一极，提高空间利用率。另一方面可以实现第三晶体管T3与扫描信号线GL的连接，实现节省布图空间。

可选地，参见图15、图16和图20，第二晶体管T2与第三晶体管T3分别设置于扫描信号线GL的两侧。第二晶体管T2包括位于半导体层SCL的有源层；第二晶体管T2的有源层包括依次连接的第一极、沟道区和第二极。第二晶体管沟道区T2A，第二晶体管沟道区T2A的长度方向为行方向DH；扫描信号线GL具有沿列方向DV凸出的第二扫描信号线枝部GLA2，第二扫描信号线枝部GLA2包括第二晶体管T2的栅极，第二晶体管T2的栅极与第二晶体管沟道区T2A交叠设置。如此，可以实现第二晶体管T2与扫描信号线GL的连接，并利于实现节省布图空间。

在本公开的第一种实施方式中，参见图15、图16和图21，第二金属层GT具有第二金属结构GX2，第二金属结构GX2通过第三过孔HC与数据信号线DL电连接，且通过第六过孔HF与第二晶体管第一极T2S电连接。进一步的，第三过孔HC与第六过孔HF连通并组成一个整体过孔。如此，可以实现数据信号线DL与第二晶体管T2电连接。

可选地，第三过孔HC依次穿过栅极绝缘层GI、无机缓冲层BUF与数据信号线DL(位于第一金属层SHL)电连接，第六过孔HF穿过栅极绝缘层GI与第二晶体管第一极T2S电连接，第三过孔HC与第六过孔HF相互靠近的一端连通。

进一步地，第三晶体管第二极T3D与第一晶体管的第二极之间通过透明导电层ITO1电连接。

在本公开的第一种实施方式中，参见图15、图16和图22，第二晶体管第一极T2S沿列方向DV延伸；第二晶体管第一极T2S在列方向DV上的正投影与像素开口PO在列方向DV上的正投影部分重合。第二晶体管第一极T2S远离第二晶体管沟道区T2A的端部通过第二金属结构GX2与数据信号线DL电连接。如此，可以使得第二晶体管沟道区T2A靠近扫描信号线GL，提高空间利用率，实现进一步增大开口率。

在该实施方式中，参见图22，第二晶体管第一极T2S的端部远离扫描信号线GL，这使得第二晶体管沟道区T2A与第二金属结构GX2之间的距离较长，即第二晶体管第一极T2S较长而发挥走线功能。

在本公开的第一种实施方式中，可选地，参见图15、图16和图23，扫描信号线GL具有沿列方向DV凸出的第二扫描信号线枝部GLA2，第二扫描信号线枝部GLA2在列方向DV上的正投影与第二金属结构GX2在列方向DV上的正投影之间，具有间隙。如此，可以避免第二扫描信号线枝部GLA2与第二金属结构GX2发生干涉。

在该实施方式中，可选地，参见图16，像素开口PO靠近第二金属结构GX2的一端设置有向内凹陷的第一避让缺口。该第一避让缺口避让第二金属结构GX2，尤其是避让第二金属结构GX2连接的各个过孔。可以理解的是，如果该显示面板PNL为顶发射显示面板，则像素开口PO可以不设置第一避让缺口。

在该实施方式中，参见图17，像素开口PO靠近第一晶体管T1的一端设置有向内凹陷的第二避让缺口，第二避让缺口用于避开过孔，避免漏光，提高显示面板的显示质量。

可以理解的是，本公开实施方式的显示面板不局限于上述各个实施方式的描述。还可以对本公开该实施方式的结构和特征进行调整，以实现类似或者更优的效果。

图24至图26示例了本公开的第二种实施方式，在该第二种实施方式中，扫描信号线GL具有沿列方向DV凸出的第一扫描信号线枝部GLA1与第二扫描信号线枝部GLA2，第一扫描信号线枝部GLA1与第二扫描信号线枝部GLA2分别位于扫描信号线GL的两侧。沿行方向DH，第一扫描信号线枝部GLA1位于第二扫描信号线枝部GLA2与数据信号线DL之间。如此，第一扫描信号线枝部GLA1与第二扫描信号线枝部GLA2错位排布，实现第二晶体管T2与第三晶体管T3错位排布在扫描信号线GL的两侧，实现压缩薄膜晶体管TFT所占用的空间，增大开口。

相较于第一种实施方式，该第二种实施方式中第二晶体管沟道区T2A与数据信号线DL之间的间距增大，使得第二金属结构GX2可以临近扫描信号线GL设置，进而避免第二金属结构GX2远离扫描信号线GL而占用大量空间。

在一种示例中，参见图24、图25和图27，第二晶体管第一极T2S在列方向DV上的正投影，与像素开口PO在列方向DV上的正投影不重合。如此，可以减小第二晶体管沟道区T2A与第二金属结构GX2之间的第二晶体管第一极T2S的长度，从而实现减小连接数据信号线DL与第二晶体管沟道区T2A的半导体层SCL的距离，减小阻抗。同时，第二晶体管第一极T2S的端部更靠近扫描信号线GL，利于减小第二晶体管T2的面积，且使得薄膜晶体管TFT排布较集中，进而利于提高开口率。

在一种示例中，参见图24、图25和图28，第二扫描信号线枝部GLA2在列方向DV上的正投影，与第二金属结构GX2在列方向DV上的正投影部分重合。

在一种示例中，参见图24，像素开口PO靠近第二金属结构GX2的一端设置有向内凹陷的第三避让缺口，第三避让缺口避让第二金属结构GX2连接的过孔。相较于第一种实施方式，该示例中的第二金属结构GX2更靠近扫描信号线GL，因此第二金属结构GX2所连接的过孔更靠近扫描信号线GL，这可以使得第三避让缺口的尺寸小于第一避让缺口，进而提高像素开口的尺寸。

图29示例了该第二种实施方式中，透明导电层ITO1的结构示意图。透明导电层ITO1形成有存储电容第二电极板CST2，该存储电容第二电极板CST2的一端通过第五过孔HE与第一金属结构GX1电连接，另一端与第一晶体管的第二极电连接。

图30示例了该第二种实施方式中，第一金属层SHL的结构示意图。第一金属层SHL形成有数据信号线DL、驱动电源电压信号线VDDL和感测信号线SL；如此，该显示面板PNL无需设置源漏金属层，进而可以降低显示面板PNL的厚度和制备成本。进一步的，该第一金属层SHL还形成有遮光部SX，该遮光部SX可以与第一晶体管T1的沟道区交叠设置，以屏蔽射向第一晶体管T1的沟道区的光线。进一步的，第一晶体管T1的沟道区在衬底基板SBT上的正投影，完全位于遮光部SX在衬底基板SBT上的正投影内。进一步的，第一晶体管T1的有源层在衬底基板SBT上的正投影，完全位于遮光部SX在衬底基板SBT上的正投影内。

图31示例了该第二种实施方式中，半导体层SCL的结构示意图。半导体层SCL形成有各个薄膜晶体管TFT的有源层，任意一个薄膜晶体管TFT的有源层包括依次相连的第一极、沟道区和第二极。进一步的，半导体层SCL还形成有存储电容的第一电极板CST1，存储电容的第一电极板CST1直接与第二晶体管T2的第二极连接。

图32示例了该第二种实施方式中，第二金属层GT的结构示意图。图33示例了该第二种实施方式中，第二金属层GT与其所覆盖的过孔的位置关系示意图。图34示例了该第二种实施方式中，暴露第二金属层GT的过孔与第二金属层GT的位置关系示意图。参见图32，第二金属层GT具有扫描信号线GL、第一金属结构GX1、第二金属结构GX2，还具有使得第三晶体管第一极T3S与感测信号线SL电连接的第一转接线T3LA。

第二金属层GT还设置有沿行方向DH延伸的横向转接线HL，横向转接线HL通过过孔与驱动电源电压信号线VDDL电连接，且与至少一个第一晶体管T1的第一极电连接。进一步的，每个驱动电源电压信号线VDDL的两侧分别设置有两个像素驱动电路PDC，这四个像素驱动电路PDC同行排列；每个横向转接线HL同时与这四个像素驱动电路PDC的第三晶体管第一极T3S电连接。

第二金属层GT还设置有第一晶体管栅极T1G，第一晶体管栅极T1G与第一晶体管T1的沟道区交叠设置。第一晶体管T1的栅极还通过过孔与存储电容第一电极板CST1电连接。

第二金属层GT还设置有第四金属结构GX4，第四金属结构GX4通过过孔与第一晶体管T1的第二极电连接，且通过过孔与存储电容第二电极板CST2电连接。

参见图33，栅极绝缘层GI和无机缓冲层BUF上设置有过孔(例如第一过孔HA、第二过孔HB等)，第二金属层GT覆盖这些过孔，以使得第二金属层GT与半导体层SCL、第一金属层SHL等电连接。

参见图34，钝化层PVX与平坦化层PLN上均开设有像素电极过孔GX1H，像素电极过孔GX1H用于像素电极PE与第一金属结构GX1的电连接。

图35示例了该第二种实施方式中，像素电极层PEL的结构示意图。参见图35，像素电极层PEL设置有显示面板PNL的像素电极PE，像素电极PE通过像素电极过孔GX1H与第一金属结构GX1电连接。

图36示例了该第二种实施方式中，像素开口PO的结构示意图。该像素开口PO开设于像素定义层PDL，暴露像素电极PE的部分区域。在本公开第一种实施方式中(如图15)和第二种实施方式中(如图24)，每个像素驱动电路组PDCS包括同行设置的四个像素驱动电路PDC；四个像素驱动电路PDC连接于同一感测信号线SL；其中，两个像素驱动电路PDC位于感测信号线SL的一侧，且另外两个像素驱动电路PDC位于感测信号线SL的另一侧。像素驱动电路组PDCS对应的四个子像素PIX的像素开口PO，均位于扫描信号线GL的同一侧。

可以理解的是，在本公开实施方式中，像素驱动电路PDC的排布方式不局限于此。举例而言，在本公开第三种实施方式中，参见图37～图42，每个像素驱动电路组PDCS包括连接于同一感测信号线SL的四个像素驱动电路PDC；其中，两个像素驱动电路PDC位于感测信号线SL的一侧，且另外两个像素驱动电路PDC位于感测信号线SL的另一侧；两个像素驱动电路PDC位于扫描信号线GL的一侧，且另外两个像素驱动电路PDC位于扫描信号线GL的另一侧。如此，在本公开实施方式中，四个子像素PIX排列成两行两列；每个扫描信号线GL可以同时驱动两行像素驱动电路PDC，进而减少了扫描信号线GL的数量，利于像素驱动电路PDC在列方向DV的尺寸压缩，降低像素驱动电路PDC的高(列方向的尺寸)宽(行方向的尺寸)比，进而克服像素驱动电路PDC的布图区域过于狭长而引起的空间利用率下降，进而利于提高像素开口的尺寸和提高分辨率。

在本公开第三种实施方式的一种示例中，参见图37至图39，同一像素驱动电路PDC的第二晶体管T2和第三晶体管T3分别设置于扫描信号线GL的同一侧。扫描信号线GL具有沿列方向DV凸出的第一扫描信号线枝部GLA1和第二扫描信号线枝部GLA2，第一扫描信号线枝部GLA1设置有第三晶体管T3的栅极且与第三晶体管沟道区T3A交叠设置；第二扫描信号线枝部GLA2设置有第二晶体管T2的栅极且与第二晶体管沟道区T2A交叠设置。其中，在一个像素驱动电路PDC所在区域，第一扫描信号线枝部GLA1的凸出方向和第二扫描信号线枝部GLA2的凸出方向均为朝向像素开口PO的方向。换言之，在该实施方式中，第二晶体管T2和第三晶体管T3，均设置于扫描信号线GL和像素开口PO之间。

在本公开第三种实施方式中，参见图37和图38，第一晶体管T1设置于第二晶体管T2远离扫描信号线GL的一侧；沿列方向DV相邻的两个第一晶体管T1共用第一极；换言之，沿列方向DV相邻的两个第一晶体管T1中，一个第一晶体管T1的第一极，复用为相邻的第一晶体管T1的第一极。如此，可以实现进一步压缩薄膜晶体管TFT占用的空间，增大开口率。

在本公开第三种实施方式的一种示例中，参见图37、图38和图40，第二晶体管沟道区T2A和第三晶体管沟道区T3A沿行方向DH排列；第二晶体管沟道区T2A位于第三晶体管沟道区T3A远离感测信号线SL的一侧。如此，在感测信号线SL两侧的同行相邻的两个第三晶体管T3可以共用第一极，该被共用的第一极可以通过设置于第二金属层GT上的转接结构T3L与位于第一金属层SHL的感测信号线SL电连接。这利于减少过孔的数量，进而利于提高开口率。举例而言，参见图42，扫描信号线GL的两侧分别设置有与感测信号线SL对应的第三转接线T3LC(位于第二金属层GT)；位于扫描信号线GL同一侧的两个第三晶体管第一极T3S，均通过同一侧的第三转接线T3LC与感测信号线SL电连接。如此，可以实现两个薄膜晶体管TFT通过一个过孔与感测信号线SL连接，实现减少连接孔，提高空间利用率。

在本公开第三种实施方式的一种示例中，参见图37、图38和图41，第二金属层GT具有第三金属结构GX3，第三金属结构GX3通过过孔与存储电容第二电极板CST2电连接，第三金属结构GX3通过过孔与第一晶体管T1的第二极电连接；平坦化层PLN具有暴露第三金属结构GX3至少部分区域的像素电极过孔GX1H，像素电极过孔GX1H与像素开口PO位于扫描信号线GL的同一侧。进一步的，像素电极过孔GX1H与第一晶体管T1的沟道区同行设置，均设置于像素开口PO远离扫描信号线GL的一侧。如此，避免像素电极过孔GX1H设置于晶体管和像素开口PO之间而影响开口率。

在本公开第三种实施方式的一种示例中，参见图37，像素开口靠近的第二晶体管T2的第二极的一侧设置有向内凹陷的第四避让缺口；像素开口靠近第三晶体管第二极T3D的一侧设置有向内凹陷的第五避让缺口。第四避让缺口与第五避让缺口用于避开过孔，减小过孔导致的漏光风险，提高显示面板PNL的显示质量。由于第二晶体管T2和第三晶体管T3同行设置，因此第四避让缺口和第五避让缺口的尺寸均较小，利于提高像素开口的尺寸。

发明人还对不同示例的显示面板PNL的开口率进行了测试。测试结果显示，图14所示例的显示面板PNL的平均开口率为15.8％，第一种实施方式的显示面板PNL的平均开口率为24.8％，第二种实施方式的显示面板PNL的平均开口率为26.6％，第三种实施方式的显示面板PNL的平均开口率为28％。根据该测试结果可以进一步明确，该第三种实施方式的平均开口率最大。

本公开实施方式还提供一种显示装置，该显示装置包括上述显示面板实施方式所描述的任意一种显示面板。该显示装置可以为智能手机屏幕、智能手表屏幕或者其他类型的显示装置。由于该显示装置具有上述显示面板实施方式所描述的任意一种显示面板，因此具有相同的有益效果，本公开在此不再赘述。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (15)

1.一种显示面板，其特征在于，所述显示面板包括依次层叠设置的衬底基板、驱动层和像素层，所述驱动层包括依次层叠于所述衬底基板的第一金属层、半导体层、栅极绝缘层、第二金属层和平坦化层；

所述驱动层包括阵列设置的用于驱动所述像素层的像素驱动电路；其中，所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容，其中，所述晶体管包括栅极、第一极和第二极；

所述显示面板包括扫描信号线以及感测信号线；所述第三晶体管的栅极与所述扫描信号线电连接，所述第三晶体管的第一极与所述感测信号线电连接；所述第三晶体管的第二极与像素电极电连接；

其中，至少一个所述像素驱动电路中的第三晶体管第一极，复用为行方向上相邻的所述像素驱动电路的第三晶体管第一极。

2.根据权利要求1所述的显示面板，其特征在于，所述第三晶体管包括位于所述半导体层的第三晶体管沟道区，所述第三晶体管沟道区的长度方向为行方向；所述第三晶体管沟道区、所述第三晶体管的第一极和第二极均位于所述扫描信号线的同一侧；

所述扫描信号线沿所述行方向延伸，且所述扫描信号线具有沿列方向凸出的扫描信号线枝部；所述扫描信号线枝部包括所述第三晶体管的栅极，所述第三晶体管沟道区与所述第三晶体管的栅极交叠设置。

3.根据权利要求1所述的显示面板，其特征在于，所述显示面板设置有转接结构，所述转接结构与所述第三晶体管第一极电连接，且与所述感测信号线电连接。

4.根据权利要求1所述的显示面板，其特征在于，所述第二金属层设置有金属结构，所述金属结构通过第二过孔与所述第三晶体管的第二极电连接；所述第二过孔的长度方向为列方向。

5.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括阵列设置的像素驱动电路组，每个所述像素驱动电路组包括同行设置的四个所述像素驱动电路，四个所述像素驱动电路连接于同一感测信号线；其中，两个所述像素驱动电路位于所述感测信号线的一侧，且另外两个所述像素驱动电路位于所述感测信号线的另一侧；

所述半导体层在所述感测信号线的两侧分别设置有复用结构，所述复用结构作为相邻的两个所述第三晶体管的第一极，且与相邻两个所述第三晶体管的沟道区分别相连。

6.根据权利要求5所述的显示面板，其特征在于，所述显示面板还设置有与所述像素驱动电路组对应的转接结构，所述像素驱动电路组的两个所述复用结构分别与所述转接结构电连接，且所述转接结构与所述感测信号线电连接。

7.根据权利要求5所述的显示面板，其特征在于，所述显示面板还设置有分别驱动所述像素驱动电路组的四个所述像素驱动电路的数据信号线；

其中，所述感测信号线的两侧分别设置两个所述数据信号线；位于所述感测信号线的同一侧的两个所述数据信号线与所述复用结构交叠。

8.根据权利要求7所述的显示面板，其特征在于，所述显示面板设置有转接结构，所述转接结构包括第一转接线，所述第一转接线与所述扫描信号线同层设置；所述第一转接线通过第一过孔与所述复用结构电连接，所述第一过孔位于相邻所述数据信号线之间。

9.根据权利要求8所述的显示面板，其特征在于，所述第一转接线包括沿行方向延伸的第一转接线第一段，和分别连接于所述第一转接线第一段两端的两个第一转接线第二段，所述第一转接线第二段沿列方向延伸；

所述第一转接线第一段与所述感测信号线电连接；所述第一转接线第二段与所述复用结构电连接；

所述第一转接线第二段位于相邻的两个所述数据信号线之间。

10.根据权利要求7所述的显示面板，其特征在于，所述显示面板设置有转接结构；所述转接结构包括第二转接线，所述第二转接线与所述第三晶体管沟道区同层设置且被导体化；所述第二转接线与所述复用结构连接，且与所述感测信号线电连接。

11.根据权利要求10所述的显示面板，其特征在于，所述转接结构还包括第三转接线，所述第三转接线与所述扫描信号线同层设置；

所述第三转接线通过第四过孔与所述第二转接线电连接，且通过第七过孔与所述感测信号线电连接。

12.根据权利要求1所述的显示面板，其特征在于，所述第一晶体管的第一极与用于加载驱动电源电压的驱动电源电压走线电连接，所述第二晶体管的第一极与用于加载数据电压的数据信号线电连接，所述第三晶体管第一极与用于加载参考电源电压的所述感测信号线电连接；所述第二晶体管的第二极、存储电容第一电极板、第一晶体管的栅极分别与第一节点电连接，所述第三晶体管第二极、第一晶体管的第二极、像素电极、存储电容第二电极板分别与第二节点电连接。

13.根据权利要求1所述的显示面板，其特征在于，所述平坦化层上开设有像素电极过孔，所述像素电极通过所述像素电极过孔与位于所述第二金属层的第一金属结构电连接；

所述第一金属结构通过第二过孔与所述第三晶体管的第二极电连接；

所述像素电极过孔在所述衬底基板上的正投影与所述第二过孔在所述衬底基板上的正投影部分重合。

14.根据权利要求1所述的显示面板，其特征在于，所述平坦化层上开设有像素电极过孔，所述像素电极通过所述像素电极过孔与位于所述第二金属层的第一金属结构电连接；

所述像素电极过孔、所述第三晶体管的第一极、所述第三晶体管的第二极位于所述扫描信号线的同一侧。

15.一种显示装置，所述显示装置包括权利要求1～14任意一项所述的显示面板。