CN117355135A - eDRAM及其形成方法 - Google Patents

eDRAM及其形成方法 Download PDF

Info

Publication number
CN117355135A
CN117355135A CN202311314986.5A CN202311314986A CN117355135A CN 117355135 A CN117355135 A CN 117355135A CN 202311314986 A CN202311314986 A CN 202311314986A CN 117355135 A CN117355135 A CN 117355135A
Authority
CN
China
Prior art keywords
active region
layer
isolation
redeposited
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311314986.5A
Other languages
English (en)
Inventor
胡明宇
李亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Jihai Semiconductor Co ltd
Original Assignee
Hangzhou Jihai Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Jihai Semiconductor Co ltd filed Critical Hangzhou Jihai Semiconductor Co ltd
Priority to CN202311314986.5A priority Critical patent/CN117355135A/zh
Publication of CN117355135A publication Critical patent/CN117355135A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及eDRAM及其形成方法。所述形成方法中，形成于衬底表面的垫氧化层和垫氮化层在形成有源区和多晶硅填充的深沟槽之后被去除，再沉积形成再沉积氧化层和再沉积氮化层，所述再沉积氮化层的均匀性较经过深沟槽制作工艺后的所述垫氮化层好，在深沟槽一侧形成隔离凹槽和扩展槽并填充隔离介质时，可以利用所述再沉积氮化层控制所述隔离介质的顶表面的高度以及平整度，确保所述多晶硅与字线之间形成有效隔离，有助于提升eDRAM的性能以及良率。所述eDRAM采用上述形成方法形成，其中隔离介质的顶表面平整且不同区域的厚度较均匀，有助于提升eDRAM的性能以及良率。

Description

eDRAM及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种eDRAM及其形成方法。
背景技术
深沟槽电容器可以在MOSFET之前形成，不影响MOSFET的特性，因而采用深沟槽电容器的DRAM(动态随机存储器)和逻辑电路可以集成在同一晶圆上，称为eDRAM(嵌入式DRAM)。eDRAM的存储单元通常包括深沟槽电容器以及与其耦接的传统二维MOSFET或者FinFET。
图1所示的是一种现有工艺在衬底100中形成多晶硅PS填充的深沟槽DT后的剖面结构。参照图1，现有工艺在衬底100中形成深沟槽DT之前，通常会在衬底100表面堆叠垫氧化层101(padoxide)和垫氮化层102(pad nitride)；在衬底100中形成有源区110以及深沟槽DT之后，在深沟槽DT中填充介电层103以及多晶硅PS，在介电层103和多晶硅层PS之间还可形成阻挡层103a(如氮化钛(TiN))，之后刻蚀所述多晶硅PS使其低于两侧的有源区110顶表面，并利用光阻PR作为掩模，刻蚀深沟槽DT一侧的有源区110以及多晶硅PS。参照图2，经过刻蚀，在深沟槽DT一侧形成隔离凹槽10，之后在隔离凹槽10内以及多晶硅PS顶表面形成隔离介质120并进行CMP平坦化，以垫氮化层102作为研磨终点，之后去除垫氮化层102。
图3A和图3B所示的是现有工艺在衬底100上形成字线WL后不同区域的剖面结构。参照图3A和图3B，在衬底100上形成多条字线WL，所述字线WL在有源区110上构成晶体管的栅极，在隔离介质120上构成通过字线(PassingWord Line，PWL)。然而，在形成所述隔离介质120时，由于垫氮化层102的均匀性很差以及缺失，在经过CMP后，如图3A和图3B所示的衬底100不同区域的隔离介质120的高度存在差异，如此不仅会造成不同区域的存储单元的性能差异以及性能不稳定，而且在隔离介质120较薄的区域，多晶硅PS与在隔离介质120上形成的通过字线(PWL)距离过近，容易产生较严重的寄生电容甚至短路问题，影响eDRAM的综合性能以及良率。
发明内容
为了提高在深沟槽侧面形成的隔离凹槽内填充的隔离介质的均匀性，确保在深沟槽内的多晶硅与在隔离介质上通过的字线之间形成有效隔离，本发明提供一种eDRAM的形成方法以及一种eDRAM。
一方面，本发明提供一种eDRAM的形成方法，所述形成方法包括：
在衬底表面堆叠垫氧化层和垫氮化层；
在衬底中形成至少一个沿第一方向延伸的有源区以及至少一个多晶硅填充的深沟槽，每个所述深沟槽将一所述有源区分隔为分别位于所述深沟槽两侧的第一有源区和第二有源区，所述深沟槽上部的多晶硅与所述第一有源区和所述第二有源区连接，所述多晶硅的顶表面低于所述有源区的顶表面；
去除所述垫氮化层和所述垫氧化层，并在所述衬底上堆叠再沉积氧化层和再沉积氮化层；
刻蚀所述第二有源区以及与所述第二有源区连接的所述多晶硅，在相对所述第一有源区的所述深沟槽一侧形成隔离凹槽；
使所述再沉积氮化层和所述再沉积氧化层在所述第一方向收缩，在所述隔离凹槽顶部形成扩展槽，所述扩展槽暴露出所述多晶硅的顶表面以及所述第一有源区的部分顶表面；
在所述隔离凹槽和所述扩展槽中填充隔离介质，所述隔离介质覆盖被暴露的所述第一有源区的顶表面以及所述多晶硅的顶表面；以及
在所述衬底上形成至少一条沿第二方向延伸的字线，所述字线横跨所述隔离介质。
另一方面，本发明提供一种eDRAM，所述eDRAM采用上述eDRAM的形成方法形成，所述eDRAM包括：
衬底，所述衬底中形成有沿第一方向延伸的第一有源区；
位于所述衬底中的至少一个多晶硅填充的深沟槽，所述第一有源区位于所述深沟槽的一侧，所述多晶硅与所述第一有源区连接，所述多晶硅的顶表面低于所述第一有源区的顶表面；
形成于所述深沟槽的另一侧的隔离凹槽以及位于所述隔离凹槽顶部的扩展槽，所述隔离凹槽和所述扩展槽中填充有隔离介质，所述隔离介质覆盖所述第一有源区的部分顶表面以及所述多晶硅的顶表面；以及
形成于所述衬底上且沿第二方向延伸的字线，所述字线横跨所述隔离介质。
本发明提供的eDRAM的形成方法中，形成于衬底表面的垫氧化层和垫氮化层在形成有源区和多晶硅填充的深沟槽之后被去除，再沉积形成再沉积氧化层和再沉积氮化层，再沉积氮化层的均匀性较经过深沟槽制作工艺后的所述垫氮化层好，在深沟槽一侧形成隔离凹槽和扩展槽并填充隔离介质时，可以利用所述再沉积氮化层控制所述隔离介质的顶表面的高度以及平整度，确保所述多晶硅与字线之间形成有效隔离，有助于提升eDRAM的性能以及良率。本发明要求保护的eDRAM采用本发明提供的eDRAM的形成方法形成，其中隔离介质的顶表面平整且不同区域的厚度较均匀，并且，所述多晶硅与字线被有效隔离，有助于提升eDRAM的性能以及良率。
附图说明
图1是采用现有工艺在衬底中形成多晶硅填充的深沟槽后的剖面示意图。
图2是采用现有工艺在深沟槽一侧形成隔离凹槽并填充隔离介质后的剖面示意图。
图3A和图3B分别是采用现有工艺在衬底上形成字线后不同区域的剖面示意图。
图4是本发明实施例的eDRAM的形成方法的流程示意图。
图5A是根据本发明一实施例的eDRAM的形成方法有源区和多晶硅填充的深沟槽的平面示意图。
图5B是沿图5A中AA'线的剖面示意图。
图6至图9是根据本发明实施例的eDRAM的形成方法的剖面示意图。
图10A是根据本发明一实施例的eDRAM的形成方法形成第二掩模层后的剖面示意图。
图10B是根据本发明一实施例的eDRAM的形成方法第二掩模层的平面示意图。
图11至图15是根据本发明实施例的eDRAM的形成方法的剖面示意图。
图16A是根据本发明一实施例的eDRAM的形成方法在衬底上形成字线后的平面示意图。
图16B是沿图16A中AA'线的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明的eDRAM及其形成方法作进一步详细说明。应当理解，说明书的附图均采用了非常简化的形式且均使用非精准的比例，仅用以方便明晰地辅助说明本发明实施例的目的。此外，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的结构被倒置或者以其它不同方式定位(如旋转)，示例性术语“在……上”也可以包括“在……下”和其它方位关系。
本发明实施例涉及eDRAM的形成方法以及采用该形成方法形成的eDRAM。采用该形成方法制造的eDRAM采用深沟槽电容器，可以提供大的电容量，更具体地，所述形成方法制造的eDRAM可包括与所述深沟槽电容器耦接的二维MOSFET。利用本发明实施例的eDRAM的形成方法，可以改善现有技术由于垫氮化层的均匀性差以及缺失而引起的各种问题，以下结合图4至图16B对本发明实施例的eDRAM的形成方法进行说明。
图5A和图5B分别示出了在衬底100中形成有源区110和多晶硅PS填充的深沟槽DT后的平面结构和剖面结构。参照图4、图5A以及图5B，根据本发明实施例的eDRAM的形成方法，执行步骤S1，在衬底100表面堆叠垫氧化层101和垫氮化层102，并执行步骤S2，在衬底中形成至少一个沿第一方向延伸的有源区110以及至少一个多晶硅PS填充的深沟槽DT。
所述衬底100例如为SOI衬底，所述SOI衬底包含掺杂衬底层100a、位于所述掺杂衬底层100a上的掩埋氧化物层100b以及位于所述掩埋氧化物层100b上的器件层100c。掺杂衬底层100a例如为p型重掺杂硅衬底，掩埋氧化物层100b例如为氧化硅层，器件层100c例如为p型掺杂硅层。
所述有源区110可以通过在衬底100中形成隔离结构(如浅沟槽隔离(STI))定义。所述隔离结构可以通过公开的方法形成。在形成所述隔离结构的刻蚀工艺中，垫氧化层101和垫氮化层102可以作为硬掩模。在器件层100c为硅材质的实施例中，垫氧化层101例如为氧化硅层，垫氮化层102例如为氮化硅层。
以图5A中的AA'线的方向为第一方向。图5B是沿图5A中AA'线的剖面示意图。参照图5A和图5B，深沟槽DT例如在有源区110形成之后制造，所述深沟槽DT贯穿所述器件层100c和所述掩埋氧化物层100b并深入所述掺杂衬底层100a。所述深沟槽DT可以通过公开的方法形成。在形成所述深沟槽DT的刻蚀工艺中，垫氧化层101和垫氮化层102可以作为硬掩模。每个所述深沟槽DT例如横穿一有源区110。作为示例，每个有源区110被多个所述深沟槽DT分隔。每个所述深沟槽DT将一有源区110分隔为分别位于所述深沟槽DT两侧的第一有源区110a和第二有源区110b。如图5A所示，作为示例，在衬底100中形成的多个深沟槽DT中，两个相邻的深沟槽DT分隔同一有源区110并共用所述第二有源区110b。
所述深沟槽DT用于形成深沟槽电容器，第一有源区110a用于形成与位于相应深沟槽DT处的深沟槽电容器耦接的MOSFET。在形成深沟槽DT之后，可在深沟槽DT内表面形成介电层103并填充多晶硅PS，所述介电层103保形地覆盖被深沟槽DT暴露的掺杂衬底层100a表面，还可覆盖被深沟槽DT暴露的掩埋氧化物层100b的部分表面。可选地，在填充多晶硅PS之前，在介电层103表面形成阻挡层103a(例如包括钛(Ti)、氮化钛(TiN)或氮化钽(TaN)等)，所述阻挡层103a可阻挡多晶硅PS中的掺杂离子向介电层103扩散。在深沟槽DT内填充多晶硅PS时，先沉积多晶硅材料使其填充深沟槽DT并覆盖于深沟槽DT外的垫氮化层102表面，再进行刻蚀，使多晶硅PS的顶表面低于有源区110的顶表面，如图5B所示，所述深沟槽DT上部的多晶硅PS与位于深沟槽DT两侧的第一有源区110a和第二有源区110b连接。所述多晶硅PS可以通过原位掺杂或者离子注入而具有电性掺杂。
由于垫氮化层102在有源区110之前即已形成，在形成多晶硅PS填充的深沟槽DT之后，垫氮化层102的厚度均匀性和完整性较差，因此将其去除。图6所示的是去除垫氧化层101和垫氮化层102后的剖面结构。图7所示的是形成再沉积氧化层104和再沉积氮化层105后的剖面结构。参照图4、图6及图7，根据本发明实施例的eDRAM的形成方法，执行步骤S3，去除所述垫氮化层102和所述垫氧化层101，并在衬底100上再次沉积形成堆叠的再沉积氧化层104和再沉积氮化层105。
再沉积氧化层104例如为氧化硅，其可通过原子层沉积(ALD)工艺形成。再沉积氮化层105例如为氮化硅，其可通过化学气相沉积(CVD)工艺形成。如图7所示，再沉积氧化层104和再沉积氮化层105的叠层例如保形地覆盖于形成多晶硅PS填充的深沟槽DT之后的衬底100表面。
图8所示的是对再沉积氮化层105进行CMP处理后的剖面结构。如图8所示，可选地，进行CMP工艺，使再沉积氮化层105的顶表面平整。
参照图4，执行步骤S4，刻蚀所述第二有源区110b以及与所述第二有源区110b连接的多晶硅PS，在相对第一有源区110a的深沟槽DT一侧形成隔离凹槽(即所形成的隔离凹槽与所述第一有源区110a分别位于所述深沟槽DT的相对两侧)。
图9示出了形成隔离凹槽10后的剖面结构。参照图9，在执行步骤S4时，首先，在再沉积氮化层105表面形成一第一掩模层，使所述第一掩模层具有定义所述隔离凹槽的图案，示例性地，所述第一掩模层包括覆盖再沉积氮化层105的OPL层(Organic PlanarizationLayer，有机平坦化层)、覆盖OPL层的BARC(BottomAnti-Reflection Coating，底部抗反射)层以及位于BARC层上的光阻层；之后，利用所述第一掩模层作为掩模进行蚀刻(例如干法蚀刻)，刻蚀深沟槽DT一侧的第二有源区110b以及与所述第二有源区110b连接的所述深沟槽DT内的多晶硅PS。本实施例中，通过蚀刻，位于两个相邻深沟槽DT之间的第二有源区110b被去除，该两个相邻深沟槽DT中朝向第二有源区110b的部分多晶硅PS也被去除，在该两个相邻深沟槽DT之间形成隔离凹槽10，其中，隔离凹槽10暴露的多晶硅PS表面呈一L型；之后，去除所述第一掩模层。
所述隔离凹槽10用于后续填充隔离介质，使深沟槽DT中的多晶硅PS与后续要在深沟槽DT上方通过的字线(即通过字线(Passing Word Line；PWL))隔离。本实施例中，所述隔离凹槽10采用在再沉积氮化层105上形成所述第一掩模层并刻蚀第二有源区110b和深沟槽DT内的多晶硅PS而形成，可以根据需要形成相应深度的隔离凹槽10。
所述隔离凹槽10暴露出位于第二有源区110b下方的掩埋氧化物层100b以及深沟槽DT上部的多晶硅PS的侧面，深沟槽DT上部的多晶硅PS与第一有源区110a连接。再沉积氧化层104和再沉积氮化层105的叠层覆盖第一有源区110a表面以及深沟槽DT上部的多晶硅PS的顶表面。
参照图4，执行步骤S5，使所述再沉积氮化层105和所述再沉积氧化层104在上述第一方向(即有源区110的长度方向(也即AA'线的方向))收缩(pullback)，在所述隔离凹槽10顶部形成扩展槽，所述扩展槽暴露出多晶硅PS的顶表面以及第一有源区110a的部分顶表面。
具体地，首先可在再沉积氮化层105的顶表面形成一第二掩模层，以利用所述第二掩模层定义所述扩展槽的图案。所述第二掩模层作为刻蚀掩模，其可以采用各种掩模结构，例如，所述第二掩模层可包括光阻和/或硬掩模。参照图10A，作为示例，可采用原子层沉积或者化学气相沉积沿再沉积氮化层105的顶表面以及隔离凹槽10的内表面形成第一线氧化层106；接着，在所述第一线氧化层106上形成光阻层，所述光阻层具有用于定义要制作的扩展槽的图案；之后，进行蚀刻以将所述光阻层的图案转移至所述第一线氧化层106，并去除所述光阻层，利用如图10A所示的图形化的第一线氧化层106作为所述第二掩模层。
图10B示出了所述第二掩模层的平面结构。参照图10A和图10B，本实施例中，以图形化的第一线氧化层106作为所述第二掩模层，第一线氧化层106中的开口位于隔离凹槽10上方，所述开口在上述第一方向(即AA'线的方向)相对于隔离凹槽10扩宽，在与所述第一方向垂直的方向与隔离凹槽10的尺寸基本一致。
在形成图形化的第一线氧化层106后，利用第一线氧化层106作掩模，蚀刻再沉积氮化层105，如采用湿法蚀刻，蚀刻液例如为磷酸溶液。在刻蚀完成后，去除所述第一线氧化层106，并且被暴露的再沉积氧化层104也被去除。
图11示出了形成扩展槽11后的剖面结构。参照图11，经过步骤S5，在隔离凹槽10顶部形成的扩展槽11使连接第一有源区110a的多晶硅PS顶表面暴露，并且还使与所述多晶硅PS邻接的部分第一有源区110a的顶表面暴露。被暴露的第一有源区110a的顶表面与再沉积氮化层105的顶表面具有高度差，而且被暴露的第一有源区110a的顶表面与多晶硅PS顶表面具有高度差，多晶硅PS顶表面与隔离凹槽10底表面又具有高度差，也即在隔离凹槽10和扩展槽11的内壁形成了多级台阶。
参照图4，执行步骤S6，在所述隔离凹槽10和所述扩展槽11中填充隔离介质，所述隔离介质覆盖被暴露的第一有源区110a的顶表面以及多晶硅PS的顶表面。
作为示例，在所述隔离凹槽10和所述扩展槽11中填充隔离介质可包括：首先，如图12所示，可采用热氧化等工艺，在隔离凹槽10和扩展槽11所暴露的多晶硅PS表面以及第一有源区110a表面形成第二线氧化层107；接着，如图13所示，可采用高密度等离子体化学气相沉积(HDP-CVD)或其它适合的工艺在所述隔离凹槽10内、所述扩展槽11内以及所述再沉积氮化层105上沉积介质材料108，并进行CMP平坦化以移除再沉积氮化层105上的介质材料108，使所述隔离凹槽10和所述扩展槽11内的介质材料108顶表面与再沉积氮化层105表面齐平。为避免介质材料108高出第一有源区110a过多，可选地，如图14所示，接着，刻蚀所述介质材料108，使介质材料108的顶表面降低至设定位置。介质材料108与第二线氧化层107构成隔离介质STI，所述隔离介质STI填充隔离凹槽10和扩展槽11并覆盖第一有源区110a的部分顶表面。如图15所示，之后可去除再沉积氮化层105。经过刻蚀，所述隔离介质STI的顶表面高于第一有源区110a的顶表面并与第一有源区110a的顶表面具有约1nm～5nm的高度差，但不限于此，可以根据需要控制该高度差的具体值。
本实施例通过步骤S5使再沉积氮化层105和再沉积氧化层104在所述第一方向上收缩，在隔离凹槽10顶部形成扩展槽11，暴露出深沟槽DT中多晶硅PS的顶表面和第一有源区110a的部分顶表面，通过步骤S6，在隔离凹槽10和扩展槽11中填充隔离介质STI后，所述隔离介质STI覆盖被暴露的第一有源区110a顶表面以及多晶硅PS的顶表面，能够在多晶硅PS与后续在所述隔离介质STI上方形成的通过字线(PWL)之间形成有效隔离。
图16A和图16B分别示出了在衬底100上形成字线WL后的平面结构和剖面结构。参照图4、图16A和图16B，执行步骤S7，在衬底100上形成至少一条沿第二方向(如图16A中的BB'线的方向)延伸的字线WL，所述字线WL横跨上述填充于隔离沟槽10和扩展槽11内的隔离介质STI。
所述字线WL用于在第一有源区110a上构成eDRAM中晶体管的栅极，所述字线WL在所述隔离介质STI上构成通过字线(PWL)。所述字线WL可包括金属、多晶硅、金属硅化物、金属氮化物等导电材料中的至少一种。所述字线WL与衬底100之间可形成有栅介质层109，所述栅介质层109可包括氧化硅、氮氧化硅以及高k材料中的至少一种。所述栅介质层109与所述字线WL之间还可形成功函数金属层。
上述实施例描述的eDRAM的形成方法中，垫氧化层101和垫氮化层102在形成有源区110和多晶硅PS填充的深沟槽DT之后被去除，并再沉积形成再沉积氧化层104和再沉积氮化层105，再沉积氮化层105的均匀性较经过深沟槽制作工艺后的垫氮化层102好，在深沟槽DT一侧形成隔离凹槽10和扩展槽11并填充隔离介质STI时，可以利用所述再沉积氮化层105控制所述隔离介质STI的顶表面保持平整以及控制所述隔离介质STI的覆盖于第一有源区110a表面部分的厚度，确保深沟槽DT内的多晶硅PS与隔离介质STI上方的通过字线(PWL)之间形成有效隔离，有助于提升eDRAM的性能。
本发明实施例还涉及一种eDRAM，所述eDRAM采用上述实施例描述的eDRAM的形成方法形成，参照图16A和图16B，所述eDRAM包括：
衬底100，所述衬底100中形成有沿第一方向(如图16A中AA'线的方向)延伸的第一有源区110a；
位于所述衬底100中的至少一个多晶硅PS填充的深沟槽DT，所述第一有源区110a位于所述深沟槽DT的一侧，所述多晶硅PS与所述第一有源区110a连接，所述多晶硅PS的顶表面低于所述第一有源区110a的顶表面；
形成于所述深沟槽DT的另一侧的隔离凹槽10以及位于所述隔离凹槽10顶部的扩展槽11，所述隔离凹槽10和所述扩展槽11中填充有隔离介质STI，所述隔离介质STI覆盖所述第一有源区110a的部分顶表面以及所述多晶硅PS的顶表面；
形成于所述衬底100上且沿第二方向(如图16A中BB'线的方向)延伸的字线WL，所述字线WL横跨所述隔离介质STI。所述字线WL于所述隔离介质STI上方构成通过字线PWL。
所述eDRAM采用上述实施例描述的eDRAM的形成方法形成，其中隔离介质STI的顶表面平整且不同区域的厚度较均匀，有助于提升eDRAM的性能以及良率。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，相关之处可参照理解。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种eDRAM的形成方法，其特征在于，包括：
在衬底表面堆叠垫氧化层和垫氮化层；
在衬底中形成至少一个沿第一方向延伸的有源区以及至少一个多晶硅填充的深沟槽，每个所述深沟槽将一所述有源区分隔为分别位于所述深沟槽两侧的第一有源区和第二有源区，所述深沟槽上部的多晶硅与所述第一有源区和所述第二有源区连接，所述多晶硅的顶表面低于所述有源区的顶表面；
去除所述垫氮化层和所述垫氧化层，并在所述衬底上堆叠再沉积氧化层和再沉积氮化层；
刻蚀所述第二有源区以及与所述第二有源区连接的所述多晶硅，在相对所述第一有源区的所述深沟槽一侧形成隔离凹槽；
使所述再沉积氮化层和所述再沉积氧化层在所述第一方向收缩，在所述隔离凹槽顶部形成扩展槽，所述扩展槽暴露出所述多晶硅的顶表面以及所述第一有源区的部分顶表面；
在所述隔离凹槽和所述扩展槽中填充隔离介质，所述隔离介质覆盖被暴露的所述第一有源区的顶表面以及所述多晶硅的顶表面；以及
在所述衬底上形成至少一条沿第二方向延伸的字线，所述字线横跨所述隔离介质。
2.如权利要求1所述的形成方法，其特征在于，所述衬底为SOI衬底，所述SOI衬底包含掺杂衬底层、位于所述掺杂衬底层上的掩埋氧化物层以及位于所述掩埋氧化物层上的器件层，所述隔离凹槽的底面暴露出所述掩埋氧化物层。
3.如权利要求1所述的形成方法，其特征在于，两个相邻的所述深沟槽分隔同一所述有源区并共用所述第二有源区，所述隔离凹槽和所述扩展槽形成于所述两个相邻的所述深沟槽之间。
4.如权利要求1所述的形成方法，其特征在于，在所述衬底上形成所述再沉积氮化层后，还包括：
利用CMP工艺处理所述再沉积氮化层的顶表面。
5.如权利要求1所述的形成方法，其特征在于，刻蚀所述第二有源区以及与所述第二有源区连接的所述深沟槽内的多晶硅包括：
形成第一掩模层于所述再沉积氮化层表面，所述第一掩模层具有定义所述隔离凹槽的图案；
利用所述第一掩模层作为掩模，刻蚀所述深沟槽一侧的所述第二有源区以及与所述第二有源区连接的所述深沟槽内的多晶硅，形成所述隔离凹槽，所述隔离凹槽暴露的所述多晶硅表面呈L型；以及
去除所述第一掩模层。
6.如权利要求1所述的形成方法，其特征在于，使所述再沉积氮化层和所述再沉积氧化层在所述第一方向收缩，在所述隔离凹槽顶部形成扩展槽包括：
形成第二掩模层于所述再沉积氮化层的顶表面，所述第二掩模层具有定义所述扩展槽的图案；
利用所述第二掩模层作为掩模，蚀刻所述再沉积氮化层；以及
去除被暴露的所述再沉积氧化层，在所述隔离凹槽顶部形成所述扩展槽。
7.如权利要求6所述的形成方法，其特征在于，形成第二掩模层于所述再沉积氮化层的顶表面包括：
沿所述再沉积氮化层的顶表面以及所述隔离凹槽的内表面形成第一线氧化层；
在所述第一线氧化层上形成光阻层，所述光阻层具有定义所述扩展槽的图案；以及
进行蚀刻以将所述光阻层的图案转移至所述第一线氧化层，以图形化的所述第一线氧化层作为所述第二掩模层；
其中，蚀刻所述再沉积氮化层后，去除所述第一线氧化层以及被暴露的所述再沉积氧化层。
8.如权利要求1所述的形成方法，其特征在于，在所述隔离凹槽和所述扩展槽中填充隔离介质包括：
沿所述隔离凹槽和所述扩展槽暴露的所述多晶硅表面以及所述第一有源区表面形成第二线氧化层；
在所述隔离凹槽内、所述扩展槽内以及所述再沉积氮化层上沉积介质材料；
进行CMP以移除所述再沉积氮化层上的所述介质材料，使所述隔离凹槽和所述扩展槽的顶表面与所述再沉积氮化层的表面齐平；
刻蚀所述介质材料，使所述介质材料的顶表面降低至所述第一有源区上的设定位置，所述第二线性氧化层和所述介质材料形成所述隔离介质。
9.如权利要求1所述的形成方法，其特征在于，在所述隔离凹槽中填充所述隔离介质之后且形成所述字线之前，去除所述再沉积氮化层。
10.一种eDRAM，其特征在于，采用如权利要求1至9任一项所述的形成方法形成，所述eDRAM包括：
衬底，所述衬底中形成有沿第一方向延伸的第一有源区；
位于所述衬底中的至少一个多晶硅填充的深沟槽，所述第一有源区位于所述深沟槽的一侧，所述多晶硅与所述第一有源区连接，所述多晶硅的顶表面低于所述第一有源区的顶表面；
形成于所述深沟槽的另一侧的隔离凹槽以及位于所述隔离凹槽顶部的扩展槽，所述隔离凹槽和所述扩展槽中填充有隔离介质，所述隔离介质覆盖所述第一有源区的部分顶表面以及所述多晶硅的顶表面；以及
形成于所述衬底上且沿第二方向延伸的字线，所述字线横跨所述隔离介质。
CN202311314986.5A 2023-10-10 2023-10-10 eDRAM及其形成方法 Pending CN117355135A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311314986.5A CN117355135A (zh) 2023-10-10 2023-10-10 eDRAM及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311314986.5A CN117355135A (zh) 2023-10-10 2023-10-10 eDRAM及其形成方法

Publications (1)

Publication Number Publication Date
CN117355135A true CN117355135A (zh) 2024-01-05

Family

ID=89368611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311314986.5A Pending CN117355135A (zh) 2023-10-10 2023-10-10 eDRAM及其形成方法

Country Status (1)

Country Link
CN (1) CN117355135A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118382294A (zh) * 2024-06-27 2024-07-23 杭州积海半导体有限公司 eDRAM的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118382294A (zh) * 2024-06-27 2024-07-23 杭州积海半导体有限公司 eDRAM的制备方法
CN118382294B (zh) * 2024-06-27 2024-08-20 杭州积海半导体有限公司 eDRAM的制备方法

Similar Documents

Publication Publication Date Title
US11778811B2 (en) Semiconductor memory device and method of fabricating the same
CN110071108B (zh) 半导体存储器元件及其制作方法
KR100895568B1 (ko) 리세스된 액세스 디바이스 형성 방법
KR100526891B1 (ko) 반도체 소자에서의 버티컬 트랜지스터 구조 및 그에 따른형성방법
KR101194890B1 (ko) 반도체 소자 및 그 형성방법
US7648875B2 (en) Methods for forming DRAM devices including protective patterns and related devices
US20120217576A1 (en) Semiconductor device and method for forming the same
WO2002001607A2 (en) Method of producing trench capacitor buried strap
CN110223982A (zh) 动态随机存取存储器及其制作方法
KR20150096183A (ko) 반도체 소자 및 그 제조 방법
KR100325472B1 (ko) 디램 메모리 셀의 제조 방법
TWI458050B (zh) 分離式字元線之製程
US20060199332A1 (en) Method of forming storage node of capacitor in semiconductor memory, and structure therefor
TW201220475A (en) Memory device and method of fabricating the same
US11963344B2 (en) Integrated circuit device and manufacturing method thereof
CN117355135A (zh) eDRAM及其形成方法
TWI830993B (zh) 半導體元件
KR20230046134A (ko) 반도체 메모리 소자 및 이의 제조 방법
US20110263089A1 (en) Method for fabricating semiconductor device
US7553737B2 (en) Method for fabricating recessed-gate MOS transistor device
US6674111B2 (en) Semiconductor device having a logic transistor therein
US20130115745A1 (en) Methods of manufacturing semiconductor devices including device isolation trenches self-aligned to gate trenches
US20070224756A1 (en) Method for fabricating recessed gate mos transistor device
TW202243139A (zh) 動態隨機存取記憶體及其製造法方法
US7056802B2 (en) Method for fabricating a trench capacitor with an insulation collar which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination