CN117348685B - 一种dds发生器的信号处理方法 - Google Patents
一种dds发生器的信号处理方法 Download PDFInfo
- Publication number
- CN117348685B CN117348685B CN202311392320.1A CN202311392320A CN117348685B CN 117348685 B CN117348685 B CN 117348685B CN 202311392320 A CN202311392320 A CN 202311392320A CN 117348685 B CN117348685 B CN 117348685B
- Authority
- CN
- China
- Prior art keywords
- num
- bit
- sigma
- value
- dds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 14
- 108050006002 RNA polymerase sigma factor FliA Proteins 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000005070 sampling Methods 0.000 claims abstract description 11
- 238000004364 calculation method Methods 0.000 claims abstract description 5
- 238000009825 accumulation Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000007667 floating Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000013139 quantization Methods 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明公开了一种DDS发生器的信号处理方法,涉及DDS发生器技术领域,其技术方案要点包括如下计算步骤:以中频信号采样率fs为累加器的工作频率,对控制字Fcw进行累加运算,并在每个运算周期,将累加值∑Fcw与fs进行比较,若∑Fcw≥fs则令∑Fcw=∑Fcw‑fs,确保∑Fcw的值满足0≤∑Fcw≤fs‑1,这样可以利用正余弦函数的周期性,只计算(0,2π)内的相位值。该种DDS发生器的信号处理方法,效果是,通过分步计算得到输出信号,从而达到不占用ROM资源的效果,同时还具备移频精度高、信号杂散值低的特点,适用于无线电测试测量领域中,从而极大减少了对于ROM资源的占用,避免了正余弦量化长度对DDS移频精度和杂散的影响。
Description
技术领域
本发明涉及一种DDS发生器技术领域,更具体地说,它涉及一种DDS发生器的信号处理方法。
背景技术
DDS信号发生器采用直接数字频率合成(Direct Digital Synthesis,简称DDS)技术,把信号发生器的频率稳定度、准确度提高到与基准频率相同的水平,并且可以在很宽的频率范围内进行精细的频率调节。
传统DDS实现方式一般采用查表法,传统DDS实现方式结构简单,DDS输出信号的特性取决ROM表中的量化值,通常由于芯片ROM资源有限,导致量化值的长度和位宽都受到限制,这会导致DDS输出信号较高的杂散值。
传统DDS用到的查表法其数学原理为:
其中,Fcw为输入频率控制字,fs为DDS基准频率,通常与芯片内部的信号采样率一致,M为DDS累加器的上限值,fo为DDS输出信号的频率,传统DDS实现方式如附图3所示。该实现方式首先对输入频率控制字Fcw进行累加,得到累加和∑Fcw,然后使用∑Fcw对M求取余数,得到地址信号Addr,以Addr作为地址,以fs作为时钟去读取正余弦ROM表中的值,作为DDS输出信号。传统DDS实现方式结构简单,DDS输出信号的特性取决ROM表中的量化值,通常由于芯片ROM资源有限,导致量化值的长度和位宽都受到限制,这会导致DDS输出信号较高的杂散值,附图2显示了使用fs、fs/4和fs/16三种长度进行量化时,DDS输出信号的频谱,可以看出,随着量化点数的减少,信号杂散越来越高。所以,传统DDS方式通常会引入一个额外的系数△f,通过△f减少ROM表的长度,代价是降低了DDS的移频精度,其公式为:
首先对频率控制字进行累加运算,然后依次与采样率通过cordic算法进行除法运算,与2定点值进行乘法运算,得到实时相位值,再通过一路cordic运算得到正余弦函数值。本发明通cordic运算取代了ROM表,极大减少了对于ROM资源的占用,避免了正余弦量化长度对DDS移频精度和杂散的影响;
随着无线电测试测量技术的发展,要求DDS的移频精度越来越高,即△f的值越小越好,同时还要求DDS输出信号具备较低的杂散值,如果仍然使用上述这种传统的DDS实现方式,则ROM表中的正余弦函数需按照Addr的取值范围进行全精度量化,例如,当DDS移频精度为1HZ时,△f=1,M=fs,Addr的取值范围为从0至fs-1共fs个点,无线通信系统的中频信号采样率fs通常在兆Hz级别,所以ROM表需要存储至少106个点,为保证每个点量化值的唯一性,每个点的量化位宽≥1og2(106)≈20,则需要的存储量至少为106×20≈19Mb,芯片的ROM资源相对来说无法充分满足这种需求。
发明内容
针对现有技术存在的不足,本发明的目的在于提供一种DDS发生器的信号处理方法,旨在解决上述技术问题。
为实现上述目的,本发明提供了如下技术方案包括如下步骤:
以中频信号采样率fs为累加器的工作频率,对控制字Fcw进行累加运算,并在每个运算周期,将累加值∑Fcw与fs进行比较,若∑Fcw≥fs则令∑Fcw=∑Fcw-fs,确保∑Fcw的值满足0≤∑Fcw≤fs-1,这样可以利用正余弦函数的周期性,只计算(0,2π)内的相位值;
将∑Fcw作为被除数,fs作为除数,送入除法器div,计算∑Fcw/fs,div基于cordic算法实现,参数配置如下:
cordic div(N,fs,∑Fcw,0,ch,bit_num);
其中N=22,代表除法运算迭代次数;fs为信号采样率,本例取fs=3.2MHz;∑Fcw为控制字累加和;ch=3,配置div为线性系统模型;bit_num=22,代表除法的扩展位宽;
同时div中的码表也需要按bit_num进行放大量化,量化方式如下:
for i=1:N
table(i)=2^(1-i);
table(i)=floor(table(i)*2^bit_num);
end;
除法运算的输出结果为∑Fcw/fs·2^bit_num,2^bit_num为除法运算中,浮点转定点的放大值。完成除法运算后,∑Fcw/fs·2^bit_num,需要与2π进行乘法运算,以得到实时相位值,考虑到2π为浮点数,为保证运算精度,转定点过程中,需放大2^bit_num_2π,所以乘法运算后得到的相位值为:
floor(∑Fcw/fs·2^bit_num)·floor(2π·2^bit_num_2π);
其中,2^bit_num·2^bit_num_2π为除法运算和2π的定点化带来的放大增益。得到相位值后,通过第二级函数发生器trig得到正余弦值,trig基于cordic实现,参数配置如下:
cordic trig(N,0,2^(bit_num+bit_num_2π),phase,ch,(bit_num+bit_num_2π));
N=22,代表迭代次数,由于前级除法和乘法运算共带来了2^bit_num·2^bit_num_2π的放大增益,因此在基于圆周模型的cordic算法中,需要将这部分增益设置为初值,替换原来的初值1,phase代表相位值,为前级除法和乘法运算得到的floor(∑Fcw/fs·2^bit_num)·floor(2π·2^bit_num_2π);
ch=2,配置trig为圆周系统模型;
最后一项参数(bit_num+bit_num_2π)表示trig中的码表也需要按bit_num+bit_num_2π进行放大量化,量化方式如下:
for i=1:N
table(i)=atan(2^(1-i));
table(i)=floor(table(i)*2^(bit_num+bit_num_));
end;
trig模块输出两路正余弦函数值,作为DDS输出信号,输入至后级混频器。
与现有技术相比,本发明具备以下有益效果:
1、一种DDS发生器的信号处理方法,根据输入频率控制字,通过分步计算得到输出信号,从而达到不占用ROM资源的效果,同时还具备移频精度高、信号杂散值低的特点,适用于无线电测试测量领域中,从而极大减少了对于ROM资源的占用,避免了正余弦量化长度对DDS移频精度和杂散的影响。
附图说明
为了更清楚的说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述的附图仅仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他附图。
图1为一种DDS发生器的信号处理方法的结构图;
图2(a)、2(b)、2(c)为查表法DDS发生器ROM表量化长度不同时的频谱示意图;
图3为查表法DDS发生器的结构图;
图4为一种DDS发生器的信号处理方法中输入频率控制字为123456Hz时,DDS输出信号的频谱示意图;
图5为一种DDS发生器的信号处理方法中输入频率控制字为123457Hz时,DDS输出信号的频谱图示意图;
图6为一种DDS发生器的信号处理方法的资源占用示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
参照图1至图6对本发明一种DDS发生器的信号处理方法实施例做进一步说明。
一种DDS发生器的信号处理方法,包括如下计算步骤:
以中频信号采样率fs为累加器的工作频率,对控制字Fcw进行累加运算,并在每个运算周期,将累加值∑Fcw与fs进行比较,若∑Fcw≥fs则令∑Fcw=∑Fcw-fs,确保∑Fcw的值满足0≤∑Fcw≤fs-1,这样可以利用正余弦函数的周期性,只计算(0,2π)内的相位值;
将∑Fcw作为被除数,fs作为除数,送入除法器div,计算∑Fcw/fs,div基于cordic算法实现,参数配置如下:
cordic div(N,fs,∑Fcw,0,ch,bit_num);
其中N=22,代表除法运算迭代次数;fs为信号采样率,本例取fs=3.2MHz;∑Fcw为控制字累加和;ch=3,配置div为线性系统模型;bit_num=22,代表除法的扩展位宽;
同时div中的码表也需要按bit_num进行放大量化,量化方式如下:
for i=1:N
table(i)=2^(1-i);
table(i)=floor(table(i)*2^bit_num);
end;
除法运算的输出结果为∑Fcw/fs·2^bit_num,2^bit_num为除法运算中,浮点转定点的放大值。完成除法运算后,∑Fcw/fs·2^bit_num,需要与2π进行乘法运算,以得到实时相位值,考虑到2π为浮点数,为保证运算精度,转定点过程中,需放大2^bit_num_2π,所以乘法运算后得到的相位值为:
floor(∑Fcw/fs·2^bit_num)·floor(2π·2^bit_num_2π);
其中,2^bit_num·2^bit_num_2π为除法运算和2π的定点化带来的放大增益。得到相位值后,通过第二级函数发生器trig得到正余弦值,trig基于cordic实现,参数配置如下:
cordic trig(N,0,2^(bit_num+bit_num_2π),phase,ch,(bit_num+bit_num_2π));
N=22,代表迭代次数,由于前级除法和乘法运算共带来了2^bit_num·2^bit_num_2π的放大增益,因此在基于圆周模型的cordic算法中,需要将这部分增益设置为初值,替换原来的初值1,phase代表相位值,为前级除法和乘法运算得到的floor(∑Fcw/fs·2^bit_num)·floor(2π·2^bit_num_2π);
ch=2,配置trig为圆周系统模型;
最后一项参数(bit_num+bit_num_2π)表示trig中的码表也需要按bit_num+bit_num_2π进行放大量化,量化方式如下:
for i=1:N
table(i)=atan(2^(1-i));
table(i)=floor(table(i)*2^(bit_num+bit_num_));
end;
trig模块输出两路正余弦函数值,作为DDS输出信号,输入至后级混频器;
首先对频率控制字进行累加运算,然后依次与采样率通过cordic算法进行除法运算,与2定点值进行乘法运算,得到实时相位值,再通过一路cordic运算得到正余弦函数值。本发明通cordic运算取代了ROM表,极大减少了对于ROM资源的占用,避免了正余弦量化长度对DDS移频精度和杂散的影响;
本发明已在matlab和FPGA平台中完成验证工作,附图4为输入频率控制字为123456Hz时,DDS输出信号的频谱图,附图5为输入频率控制字为123457Hz时,DDS输出信号的频谱图,可以看出,当频率控制字进行1Hz级别的移频时,本发明中的DDS发生器能够正确产生对应频率的输出信号,同时信号的杂散值非常低。FPGA验证平台采用Xilinxxc7k325tffg676芯片,综合后的资源占用如附图5所示,可以看出,本发明不占用ROM资源,只使用了少量的查找表和触发器资源。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (1)
1.一种DDS发生器的信号处理方法,其特征在于,包括如下计算步骤:
以中频信号采样率fs为累加器的工作频率,对控制字Fcw进行累加运算,并在每个运算周期,将累加值∑Fcw与fs进行比较,若∑Fcw≥fs则令∑Fcw=∑Fcw-fs,确保∑Fcw的值满足0≤∑Fcw≤fs-1;
将∑Fcw作为被除数,fs作为除数,送入除法器div,计算∑Fcw/fs,div基于cordic算法实现,参数配置如下:
cordic div(N,fs,∑Fcw,0,ch,bit_num);
其中N=22,代表除法运算迭代次数;fs为信号采样率,fs=3.2MHz;∑Fcw为控制字累加和;ch=3,配置div为线性系统模型;bit_num=22,代表除法的扩展位宽;
除法运算的输出结果为∑Fcw/fs·2^bit_num,2^bit_num为除法运算中,浮点转定点的放大值;完成除法运算后,∑Fcw/fs·2^bit_num,需要与2π进行乘法运算,以得到实时相位值,转定点过程中,需放大2^bit_num_2π,所以乘法运算后得到的相位值为:
floor(∑Fcw/fs·2^bit_num)·floor(2π·2^bit_num_2π);
其中,2^bit_num·2^bit_num_2π为除法运算和2π的定点化带来的放大增益;得到相位值后,通过第二级函数发生器trig得到正余弦值,trig基于cordic实现,参数配置如下:
cordic trig(N,0,2^(bit_num+bit_num_2π),phase,ch,(bit_num+bit_num_2π));
N=22,代表迭代次数,由于前级除法和乘法运算共带来了2^bit_num·2^bit_num_2π的放大增益,因此在基于圆周模型的cordic算法中,需要将这部分增益设置为初值,替换原来的初值1,phase代表相位值,为前级除法和乘法运算得到的floor(∑Fcw/fs·2^bit_num)·floor(2π·2^bit_num_2π);
ch=2,配置trig为圆周系统模型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311392320.1A CN117348685B (zh) | 2023-10-25 | 2023-10-25 | 一种dds发生器的信号处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311392320.1A CN117348685B (zh) | 2023-10-25 | 2023-10-25 | 一种dds发生器的信号处理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117348685A CN117348685A (zh) | 2024-01-05 |
CN117348685B true CN117348685B (zh) | 2024-05-10 |
Family
ID=89355580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311392320.1A Active CN117348685B (zh) | 2023-10-25 | 2023-10-25 | 一种dds发生器的信号处理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117348685B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101977176A (zh) * | 2010-10-12 | 2011-02-16 | 浙江大学 | 一种对不同调制信号的通用解调实现方法 |
CN103944565A (zh) * | 2013-01-18 | 2014-07-23 | 西安电子科技大学 | 一种数字直接频率合成器 |
CN104135457A (zh) * | 2014-07-25 | 2014-11-05 | 河海大学 | 基于改进的cordic算法的数字鉴相方法及装置 |
CN105553443A (zh) * | 2015-12-10 | 2016-05-04 | 贵州省计量测试院 | 一种强噪声条件下微弱信号提取及数字处理系统 |
CN108650048A (zh) * | 2018-04-03 | 2018-10-12 | 广州大学 | 一种高精度数字阵列多通道延时补偿方法 |
CN109521992A (zh) * | 2018-11-14 | 2019-03-26 | 桂林电子科技大学 | 一种无乘法器的基于cordic算法的线性调频信号生成方法 |
CN109814836A (zh) * | 2018-12-28 | 2019-05-28 | 中电科仪器仪表有限公司 | 一种基于区间划分和cordic的三角函数计算方法及装置 |
CN111756389A (zh) * | 2018-11-30 | 2020-10-09 | 成都德辰博睿科技有限公司 | 一种基于fpga实现的多通道数字信号处理方法、装置、计算机设备及存储介质 |
CN111865862A (zh) * | 2020-07-17 | 2020-10-30 | 电子科技大学 | 一种基于cordic算法的ofdm基带信号生成及解调方法 |
CN112486455A (zh) * | 2020-11-27 | 2021-03-12 | 南京大学 | 一种基于cordic方法求复数的n次开根号的硬件计算系统及其计算方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10938440B2 (en) * | 2018-05-17 | 2021-03-02 | Cisco Systems Canada Co. | Efficient methods for generating chirp spread spectrum signals |
-
2023
- 2023-10-25 CN CN202311392320.1A patent/CN117348685B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101977176A (zh) * | 2010-10-12 | 2011-02-16 | 浙江大学 | 一种对不同调制信号的通用解调实现方法 |
CN103944565A (zh) * | 2013-01-18 | 2014-07-23 | 西安电子科技大学 | 一种数字直接频率合成器 |
CN104135457A (zh) * | 2014-07-25 | 2014-11-05 | 河海大学 | 基于改进的cordic算法的数字鉴相方法及装置 |
CN105553443A (zh) * | 2015-12-10 | 2016-05-04 | 贵州省计量测试院 | 一种强噪声条件下微弱信号提取及数字处理系统 |
CN108650048A (zh) * | 2018-04-03 | 2018-10-12 | 广州大学 | 一种高精度数字阵列多通道延时补偿方法 |
CN109521992A (zh) * | 2018-11-14 | 2019-03-26 | 桂林电子科技大学 | 一种无乘法器的基于cordic算法的线性调频信号生成方法 |
CN111756389A (zh) * | 2018-11-30 | 2020-10-09 | 成都德辰博睿科技有限公司 | 一种基于fpga实现的多通道数字信号处理方法、装置、计算机设备及存储介质 |
CN109814836A (zh) * | 2018-12-28 | 2019-05-28 | 中电科仪器仪表有限公司 | 一种基于区间划分和cordic的三角函数计算方法及装置 |
CN111865862A (zh) * | 2020-07-17 | 2020-10-30 | 电子科技大学 | 一种基于cordic算法的ofdm基带信号生成及解调方法 |
CN112486455A (zh) * | 2020-11-27 | 2021-03-12 | 南京大学 | 一种基于cordic方法求复数的n次开根号的硬件计算系统及其计算方法 |
Non-Patent Citations (4)
Title |
---|
A Novel ROM Compression Architecture for DDFS Utilizing the Parabolic Approximation of Equi-Section Division;Shiann-Shiun Jeng et al.;IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control;20121231;2603-2611 * |
Research on Improved CORDIC Algorithm for High Accuracy DDS Signal Source;Caipeng Wu et al.;2015 4th International Conference on Computer Science and Network Technology;20151231;1351-1355 * |
基于CORDIC算法的线性调频直接数字合成实现;严平;王道德;;信号处理;20060630(第03期);383-385 * |
基于FPGA的信号发生器研究;蔡历鑫;中国优秀硕士学位论文全文数据库 信息科技辑;20131215(第S1期);论文2-4章 * |
Also Published As
Publication number | Publication date |
---|---|
CN117348685A (zh) | 2024-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10419007B2 (en) | Digital frequency-division phase-locked loop | |
US20180299835A1 (en) | Time to digital converter with increased range and sensitivity | |
US20050057387A1 (en) | Increasing the snr of successive approximation type adcs without compromising throughput performance substantially | |
US7263539B2 (en) | Circuit and method for generating fixed point data with reduced circuit scale | |
CN103141030A (zh) | 基准时钟采样数字锁相环/锁频环 | |
CN117348685B (zh) | 一种dds发生器的信号处理方法 | |
CN107395123B (zh) | 一种基于gps秒脉冲的2的幂次方倍频方法 | |
CN101917356A (zh) | LTE系统上行参考信号q阶ZC序列的生成方法及其系统 | |
CN110222305B (zh) | 一种基于双曲cordic的对数函数计算系统及方法 | |
CN107863959B (zh) | 一种频率校准的方法及装置 | |
CN107436619B (zh) | 一种高精度低代价数字正弦波发生装置 | |
CN109787621A (zh) | 亚采样数字锁相环 | |
CN103164185A (zh) | 用纯组合电路实现除法计算的电路 | |
CN103095297B (zh) | 直接数字频率合成器产生精准频率的方法 | |
CN115826674A (zh) | 毫赫兹级别频率步进的时钟信号发生器实现方法及系统 | |
CN108334305A (zh) | 一种除法运算方法、装置、设备和存储介质 | |
CN102142835B (zh) | 相位数字化装置及其方法 | |
CN105866483B (zh) | 一种用dsp控制器生成正弦波信号的实现方法 | |
CN115146769A (zh) | 一种基于范围可寻址查找表计算tanh函数的数字电路模块 | |
CN114967409A (zh) | 一种抗pvt变化的高精度时间数字转换器及其实现方法 | |
CN104753530A (zh) | Dds中相位修正及非均匀相幅转换方法及装置 | |
CN103427837B (zh) | 一种宽频带数字振荡器生成方法 | |
CN116707577B (zh) | 零中频架构中软件无线电干扰抑制方法、介质及系统 | |
CN111157788A (zh) | 电压影响量补偿方法、设备及存储介质 | |
CN113162618B (zh) | Dds无限跳频方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |