CN117348685A - 一种高精度dds发生器的信号处理方法 - Google Patents

Abstract

本发明公开了一种高精度DDS发生器的信号处理方法，涉及DDS发生器技术领域，其技术方案要点包括如下计算步骤：以中频信号采样率f_s为累加器的工作频率，对控制字F_cw进行累加运算，并在每个运算周期，将累加值∑F_cw与f_s进行比较，若∑F_cw≥f_s则令∑F_cw＝∑F_cw‑f_s，确保∑F_cw的值满足0≤∑F_cw≤f_s‑1，这样可以利用正余弦函数的周期性，只计算(0,2π)内的相位值。一种高精度DDS发生器的信号处理方法，效果是，通过分步计算得到输出信号，从而达到不占用ROM资源的效果，同时还具备移频精度高、信号杂散值低的特点，适用于无线电测试测量领域中，从而极大减少了对于ROM资源的占用，避免了正余弦量化长度对DDS移频精度和杂散的影响。

Description

一种高精度DDS发生器的信号处理方法

技术领域

本发明涉及一种DDS发生器技术领域，更具体地说，它涉及一种高精度DDS发生器的信号处理方法。

背景技术

DDS信号发生器采用直接数字频率合成(Direct Digital Synthesis，简称DDS)技术，把信号发生器的频率稳定度、准确度提高到与基准频率相同的水平，并且可以在很宽的频率范围内进行精细的频率调节。

传统DDS实现方式一般采用查表法,传统DDS实现方式结构简单，DDS输出信号的特性取决ROM表中的量化值，通常由于芯片ROM资源有限，导致量化值的长度和位宽都受到限制，这会导致DDS输出信号较高的杂散值。

传统DDS用到的查表发其数学原理为：

其中，F_cw为输入频率控制字，f_s为DDS基准频率，通常与芯片内部的信号采样率一致，M为DDS累加器的上限值，f_o为DDS输出信号的频率，传统DDS实现方式如附图1所示。该实现方式首先对输入频率控制字F_cw进行累加，得到累加和∑F_cw，然后使用∑F_cw对M求取余数，得到地址信号Addr，以Addr作为地址，以f_s作为时钟去读取正余弦ROM表中的值，作为DDS输出信号。传统DDS实现方式结构简单，DDS输出信号的特性取决ROM表中的量化值，通常由于芯片ROM资源有限，导致量化值的长度和位宽都受到限制，这会导致DDS输出信号较高的杂散值，附图2显示了使用f_s、f_s/4和f_s/16三种长度进行量化时，DDS输出信号的频谱，可以看出，随着量化点数的减少，信号杂散越来越高。所以，传统DDS方式通常会引入一个额外的系数△f，通过△f减少ROM表的长度，代价是降低了DDS的移频精度，其公式为：

首先对频率控制字进行累加运算，然后依次与采样率通过cordic算法进行除法运算，与2定点值进行乘法运算，得到实时相位值，再通过一路cordic运算得到正余弦函数值。本发明通cordic运算取代了ROM表，极大减少了对于ROM资源的占用，避免了正余弦量化长度对DDS移频精度和杂散的影响

随着无线电测试测量技术的发展，要求DDS的移频精度越来越高，即△f的值越小越好,同时还要求DDS输出信号具备较低的杂散值，如果仍然使用上述这种传统的DDS实现方式，则ROM表中的正余弦函数需按照Addr的取值范围进行全精度量化，例如，当DDS移频精度为1HZ时，△f＝1，M＝f_s，Addr的取值范围为从0至f_s-1共f_s个点，无线通信系统的中频信号采样率f_s通常在兆Hz级别，所以ROM表需要存储至少10⁶个点，为保证每个点量化值的唯一性，每个点的量化位宽≥1og₂(10⁶)≈20，则需要的存储量至少为10⁶×20≈19Mb，芯片的ROM资源相对来说无法充分满足这种需求。

发明内容

针对现有技术存在的不足，本发明的目的在于提供一种高精度DDS发生器的信号处理方法，旨在解决上述技术问题。

为实现上述目的，本发明提供了如下技术方案包括如下步骤：

以中频信号采样率f_s为累加器的工作频率，对控制字F_cw进行累加运算，并在每个运算周期，将累加值∑F_cw与f_s进行比较，若∑F_cw≥f_s则令∑F_cw＝∑F_cw-f_s，确保∑F_cw的值满足0≤∑F_cw≤f_s-1，这样可以利用正余弦函数的周期性，只计算(0,2π)内的相位值；

将∑F_cw作为除数，f_s作为除数，送入除法器div，计算∑F_cw/f_s，div基于cordic算法实现，参数配置如下：

cordic div(N,f_s,∑F_cw,0,ch,bit_num)；

其中N＝22，代表除法运算迭代次数；f_s为信号采样率，本例取f_s＝3.2MHz；∑F_cw为控制字累加和；ch＝3，配置div为线性系统模型；bit_num＝22，代表除法的扩展位宽；

同时div中的码表也需要按bit_num进行放大量化，量化方式如下：

for i＝1:N

table(i)＝2^(1-i)；

table(i)＝floor(table(i)*2^bit_num)；

end；

除法运算的输出结果为∑F_cw/f_s·2^bit_num,2^bit_num为除法运算中，浮点转定点的放大值。完成除法运算后，∑F_cw/f_s·2^bit_num,需要与2π进行乘法运算，以得到实时相位值，考虑到2π为浮点数，为保证运算精度，转定点过程中，需放大2^bit_num_2π，所以乘法运算后得到的相位值为：

floor(∑F_cw/f_s·2^bit_num)·floor(2π·2^bit_num_2π)；

其中，2^bit_num·2^bit_num_2π为除法运算和2π的定点化带来的放大增益。得到相位值后，通过第二级函数发生器trig得到正余弦值，trig基于cordic实现，参数配置如下：

cordic trig(N,0,2^(bit_num+bit_num_2π),phase,ch,(bit_num+bit_num_2π))；

N＝22，代表迭代次数，由于前级除法和乘法运算共带来了2^bit_num·2^bit_num_2π的放大增益，因此在基于圆周模型的cordic算法中，需要将这部分增益设置为初值，替换原来的初值1，phase代表相位值，为前级除法和乘法运算得到的floor(∑F_cw/f_s·2^bit_num)·floor(2π·2^bit_num_2π)；

ch＝2，配置trig为圆周系统模型；

最后一项参数(bit_num+bit_num_2π)表示trig中的码表也需要按bit_num+bit_num_2π进行放大量化，量化方式如下：

for i＝1:N

table(i)＝atan(2^(1-i))；

table(i)＝floor(table(i)*2^(bit_num+bit_num_))；

end；

trig模块输出两路正余弦函数值，作为DDS输出信号，输入至后级混频器。

与现有技术相比，本发明具备以下有益效果：

1、一种高精度DDS发生器的信号处理方法，根据输入频率控制字，通过分步计算得到输出信号，从而达到不占用ROM资源的效果，同时还具备移频精度高、信号杂散值低的特点，适用于无线电测试测量领域中，从而极大减少了对于ROM资源的占用，避免了正余弦量化长度对DDS移频精度和杂散的影响。

附图说明

为了更清楚的说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为一种高精度DDS发生器的信号处理方法的为查表法DDS发生器的结构图；

图2(a)、2(b)、2(c)为查表法DDS发生器ROM表量化长度不同时的频谱示意图；

图3为一种高精度DDS发生器的信号处理方法的结构图；

图4为一种高精度DDS发生器的信号处理方法中输入频率控制字为123456Hz时，DDS输出信号的频谱示意图；

图5为一种高精度DDS发生器的信号处理方法中输入频率控制字为123457Hz时，DDS输出信号的频谱图示意图；

图6为一种高精度DDS发生器的信号处理方法的资源占用示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

参照图1至图6对本发明一种高精度DDS发生器的信号处理方法实施例做进一步说明。

一种高精度DDS发生器的信号处理方法，包括如下计算步骤：

以中频信号采样率f_s为累加器的工作频率，对控制字F_cw进行累加运算，并在每个运算周期，将累加值∑F_cw与f_s进行比较，若∑F_cw≥f_s则令∑F_cw＝∑F_cw-f_s，确保∑F_cw的值满足0≤∑F_cw≤f_s-1，这样可以利用正余弦函数的周期性，只计算(0,2π)内的相位值；

将∑F_cw作为除数，f_s作为除数，送入除法器div，计算∑F_cw/f_s，div基于cordic算法实现，参数配置如下：

cordic div(N,f_s,∑F_cw,0,ch,bit_num)；

其中N＝22，代表除法运算迭代次数；f_s为信号采样率，本例取f_s＝3.2MHz；∑F_cw为控制字累加和；ch＝3，配置div为线性系统模型；bit_num＝22，代表除法的扩展位宽；

同时div中的码表也需要按bit_num进行放大量化，量化方式如下：

for i＝1:N

table(i)＝2^(1-i)；

table(i)＝floor(table(i)*2^bit_num)；

end；

除法运算的输出结果为∑F_cw/f_s·2^bit_num,2^bit_num为除法运算中，浮点转定点的放大值。完成除法运算后，∑F_cw/f_s·2^bit_num,需要与2π进行乘法运算，以得到实时相位值，考虑到2π为浮点数，为保证运算精度，转定点过程中，需放大2^bit_num_2π，所以乘法运算后得到的相位值为：

floor(∑F_cw/f_s·2^bit_num)·floor(2π·2^bit_num_2π)；

其中，2^bit_num·2^bit_num_2π为除法运算和2π的定点化带来的放大增益。得到相位值后，通过第二级函数发生器trig得到正余弦值，trig基于cordic实现，参数配置如下：

cordic trig(N,0,2^(bit_num+bit_num_2π),phase,ch,(bit_num+bit_num_2π))；

N＝22，代表迭代次数，由于前级除法和乘法运算共带来了2^bit_num·2^bit_num_2π的放大增益，因此在基于圆周模型的cordic算法中，需要将这部分增益设置为初值，替换原来的初值1，phase代表相位值，为前级除法和乘法运算得到的floor(∑F_cw/f_s·2^bit_num)·floor(2π·2^bit_num_2π)；

ch＝2，配置trig为圆周系统模型；

最后一项参数(bit_num+bit_num_2π)表示trig中的码表也需要按bit_num+bit_num_2π进行放大量化，量化方式如下：

for i＝1:N

table(i)＝atan(2^(1-i))；

table(i)＝floor(table(i)*2^(bit_num+bit_num_))；

end；

trig模块输出两路正余弦函数值，作为DDS输出信号，输入至后级混频器；

首先对频率控制字进行累加运算，然后依次与采样率通过cordic算法进行除法运算，与2定点值进行乘法运算，得到实时相位值，再通过一路cordic运算得到正余弦函数值。本发明通cordic运算取代了ROM表，极大减少了对于ROM资源的占用，避免了正余弦量化长度对DDS移频精度和杂散的影响；

本发明已在matlab和FPGA平台中完成验证工作，附图4为输入频率控制字为123456Hz时，DDS输出信号的频谱图，附图5为输入频率控制字为123457Hz时，DDS输出信号的频谱图，可以看出，当频率控制字进行1Hz级别的移频时，本发明中的DDS发生器能够正确产生对应频率的输出信号，同时信号的杂散值非常低。FPGA验证平台采用Xilinxxc7k325tffg676芯片，综合后的资源占用如附图5所示，可以看出，本发明不占用ROM资源，只使用了少量的查找表和触发器资源。

以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (1)

1.一种高精度DDS发生器的信号处理方法，其特征在于，包括如下计算步骤：

以中频信号采样率f_s为累加器的工作频率，对控制字F_cw进行累加运算，并在每个运算周期，将累加值∑F_cw与f_s进行比较，若∑F_cw≥f_s则令∑F_cw＝∑F_cw-f_s，确保∑F_cw的值满足0≤∑F_cw≤f_s-1，这样可以利用正余弦函数的周期性，只计算(0,2π)内的相位值；

将∑F_cw作为除数，f_s作为除数，送入除法器div，计算∑F_cw/f_s，div基于cordic算法实现，参数配置如下：

cordic div(N,f_s,∑F_cw,0,ch,bit_num)；

其中N＝22，代表除法运算迭代次数；f_s为信号采样率，本例取f_s＝3.2MHz；∑F_cw为控制字累加和；ch＝3，配置div为线性系统模型；bit_num＝22，代表除法的扩展位宽；

除法运算的输出结果为∑F_cw/f_s·2^bit_num,2^bit_num为除法运算中，浮点转定点的放大值。完成除法运算后，∑F_cw/f_s·2^bit_num,需要与2π进行乘法运算，以得到实时相位值，考虑到2π为浮点数，为保证运算精度，转定点过程中，需放大2^bit_num_2π，所以乘法运算后得到的相位值为：

floor(∑F_cw/f_s·2^bit_num)·floor(2π·2^bit_num_2π)；

其中，2^bit_num·2^bit_num_2π为除法运算和2π的定点化带来的放大增益。得到相位值后，通过第二级函数发生器trig得到正余弦值，trig基于cordic实现，参数配置如下：

cordic trig(N,0,2^(bit_num+bit_num_2π),phase,ch,(bit_num+bit_num_2π))；

N＝22，代表迭代次数，由于前级除法和乘法运算共带来了2^bit_num·2^bit_num_2π的放大增益，因此在基于圆周模型的cordic算法中，需要将这部分增益设置为初值，替换原来的初值1，phase代表相位值，为前级除法和乘法运算得到的floor(∑F_cw/f_s·2^bit_num)·floor(2π·2^bit_num_2π)；

ch＝2，配置trig为圆周系统模型。