CN117334241A - 测试方法、测试结构及存储器 - Google Patents
测试方法、测试结构及存储器 Download PDFInfo
- Publication number
- CN117334241A CN117334241A CN202210726544.0A CN202210726544A CN117334241A CN 117334241 A CN117334241 A CN 117334241A CN 202210726544 A CN202210726544 A CN 202210726544A CN 117334241 A CN117334241 A CN 117334241A
- Authority
- CN
- China
- Prior art keywords
- test
- memory
- data
- test data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 577
- 230000015654 memory Effects 0.000 title claims abstract description 278
- 238000010998 test method Methods 0.000 title claims description 13
- 230000032683 aging Effects 0.000 claims abstract description 35
- 230000014759 maintenance of location Effects 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000013500 data storage Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 235000015429 Mirabilis expansa Nutrition 0.000 description 2
- 244000294411 Mirabilis expansa Species 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 235000013536 miso Nutrition 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 102100035964 Gastrokine-2 Human genes 0.000 description 1
- 101001075215 Homo sapiens Gastrokine-2 Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本公开实施例涉及半导体测试领域，特别涉及一种测试方法、测试结构及存储器，测试方法包括：指令存储单元，用于存储对存储器进行老化测试的测试命令；测试数据产生单元，输入端连接逻辑控制模块，输出端通过第一数据通道连接存储器的数据写入路径，用于向存储单元中写入测试数据；测试数据接收单元，一输入端连接逻辑控制模块，另一输入端通过第二数据通道连接存储器的数据读出路径，用于读出存储单元中的测试数据；测试数据接收单元用于获取并输出存储器的老化程度的测试结果。本公开实施例通过在存储器中设置相关电路和接口，降低测试机台成本，且测试基于存储器内建自测试的方式进行，以提高测试效率，从而降低整个老化测试的测试成本。
Description
技术领域
本公开涉及半导体测试领域，特别涉及一种测试方法、测试结构及存储器。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种广泛应用于计算机系统的半导体存储器。
为了保证提供给客户的产品满足客户要求或满足JEDEC规格，产品在出货前需要经过一系列的测试以保证出货品质和信赖性要求。
对于存储器的测试而言，测试的有效性、测试时间及测试机台成本是需要考虑的三个重要因素，对于存储器的老化测试而言，老化测试时间长且测试机台昂贵，导致老化测试成本高。
发明内容
本公开实施例提供一种测试方法、测试结构及存储器，通过在存储器中设置相关电路和接口，降低测试机台成本，且测试基于存储器内建自测试(BuildInSelfTest，BIST)的方式进行，以提高测试效率，从而降低整个老化测试的测试成本。
本公开一实施例提供了一种测试结构，设置于存储器外围控制电路，外围控制电路包括：指令译码模块、逻辑控制模块、输入选择器和模式寄存器，包括：指令存储单元，连接指令译码模块，被配置为，存储对存储器进行老化测试的测试命令；测试数据产生单元，输入端连接逻辑控制模块，输出端通过第一数据通道连接存储器的数据写入路径，用于向存储单元中写入测试数据；测试数据接收单元，一输入端连接逻辑控制模块，另一输入端通过第二数据通道连接存储器的数据读出路径，用于读出存储单元中的测试数据；测试数据接收单元还被配置为，基于向存储单元中写入的测试数据与从存储单元中读出的测试数据的差异，获取并输出存储器的老化程度的测试结果。
指令存储单元用于存储存储器进行老化测试所需的测试指令，存储器的指令译码模块和逻辑控制模块识别测试指令，并根据测试指令控制存储器进行相应测试；且测试数据产生单元通过第一数据通道连接存储器的数据写入路径，测试数据接收单元通过第二数据通道连接存储器的数据读出路径，从而实现测试结构与存储单元进行测试数据的传输，即通过在存储器中设置测试结构，存储器可以基于内部结构完成测试，降低了测试机台成本，且测试基于BIST的方式进行，提高了测试效率，从而降低整个老化测试的测试成本。
另外，指令存储单元还用于获取数据保持时间；存储器被配置为，存储单元在存储测试数据且保持数据保持时间后读出测试数据。指令存储单元通过获取不同的数据保持时间，以获取写入和读出的测试数据一致时，存储器的数据存储时间，从而实现对存储器在不同数据存储时间下的老化测试，提高测试的准确性。
另外，数据接收单元还被配置为，基于向存储单元中写入的测试数据与从存储单元中读出的测试数据的差异，输出存在差异的存储单元的地址信号。通过数据接收单元输出存在差异的存储单元的地址信号，实现对存储器进行老化测试的过程中，输出共走状态异常的存储单元对应的地址西信号，以便于工程师后续对存储器异常状态的存储单元的读写方式进行改进。
另外，测试数据产生单元，包括：地址获取子单元，被配置为，获取待测存储单元的地址信号；测试数据生成子单元，连接地址获取子单元，被配置为，基于地址信号和测试数据，生成测试图形；发送子单元，连接测试数据生成子单元和第一数据通道，被配置为，输出测试图形。基于测试图形单次进行大批量数据测试，保证老化测试结果的准确性，且优化老化测试的测试时间。
另外，第一数据通道和第二数据通道基于测试信号开启，测试信号表征存储器执行老化测试。通过测试信号导通第一数据通道和第二数据通道，节省存储器的功耗，且避免新增的数据传输路径干扰存储器在正常工作模式下的数据传输。
另外，测试结构基于SPI串行外围接口协议接收或发送数据。
另外，串行外围接口，包括：测试输入引脚，耦接指令译码模块，被配置为，输入存储器进行老化测试所需的测试命令和测试数据；测试输出引脚，耦接测试数据接收单元，被配置为，输出测试结果；时钟引脚，耦接逻辑控制模块，被配置为，接收时钟信号；选择引脚，耦接指令译码模块，被配置为，接收片选信号。通过设置在存储器内的测试结构进行老化测试，通过4接口连接测试机台即可完成老化测试，极大地降低了测试机台成本，从而降低整个老化测试的测试成本。
本公开另一实施例提供一种测试方法，应用于上述实施例提供的测试结构，包括：调用并识别指令存储单元中存储的测试命令；获取测试数据、片选信号和时钟信号，并基于识别的测试命令、片选信号和时钟信号，基于第一数据通道向待测存储单元中写入测试数据；基于第二数据通道读出待测存储单元中的测试数据，并基于向存储单元中写入的测试数据与从存储单元中读出的测试数据的差异，获取并输出存储器老化测试的测试结果。
通过第一数据通道向待测存储单元中写入测试数据，通过第二数据通道读出待测存储单元中存储的测试数据，从而实现测试结构与存储单元进行测试数据的传输，即通过在存储器中设置测试结构，存储器可以基于内部结构完成测试，降低了测试机台成本，且测试基于BIST的方式进行，提高了测试效率，从而降低整个老化测试的测试成本。
另外，测试结果包括：存储器的老化程度，以及写入和读出测试数据存在差异的存储单元的地址信号。
另外，输出存储器老化测试的测试结果，包括：基于测试输出引脚向测试机台输出测试结果。
另外，获取测试数据、片选信号和时钟信号，包括：基于测试输入引脚获取测试机台发送的测试数据、片选信号和时钟信号。
另外，调用并识别指令存储单元中存储的测试命令之后，且获取测试数据、片选信号和时钟信号之前，还包括：获取测试信号，输入选择器基于测试信号配置模式寄存器于测试模式。
另外，向待测存储单元中写入测试数据，包括：获取待测存储单元的地址信号；基于地址信号和测试数据，生成测试图形；向待测存储单元中写入测试图形。
另外，向待测存储单元中写入测试数据之后，且读出待测存储单元中的测试数据之前，还包括：待测存储单元存储数据保持时间的测试数据。
本公开又一实施例还提供了一种存储器，设置有上述实施例提供的测试结构，或者还可以基于上述实施例提供的测试放大进行测试。通过在存储器中设置相关电路和接口，降低测试机台成本，且测试基于BIST的方式进行，以提高测试效率，从而降低存储器老化测试的测试成本。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的存储器的结构示意图；
图2为本公开一实施例提供的测试结构的结构示意图；
图3为本公开一实施例提供的测试数据产生单元的结构示意图；
图4为本公开另一实施例提供的测试方法中各步骤对应的流程示意图。
具体实施方式
由背景技术可知，为了保证提供给客户的产品满足客户要求或满足JEDEC规格，产品在出货前需要经过一系列的测试以保证出货品质和信赖性要求，对于存储器的测试而言，测试的有效性、测试时间及测试机台成本是需要考虑的三个重要因素，对于存储器的老化测试而言，老化测试时间长且测试机台昂贵，导致老化测试成本高。
本公开一实施例提供了一种测试结构，通过在存储器中设置相关电路和接口，降低测试机台成本，且测试基于存储器内建自测试(BuildInSelfTest，BIST)的方式进行，以提高测试效率，从而降低整个老化测试的测试成本。
本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本公开的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1为本实施例提供的存储器的结构示意图，图2为本实施例提供的测试结构的结构示意图，图3为本实施例提供的测试数据产生单元的结构示意图，以下结合附图对本实施例提供的测试结构进行详细说明，具体如下：
参考图1和图2，测试结构，设置于存储器外围控制电路101，外围控制电路101包括：指令译码模块201、逻辑控制模块202、输入选择器203和模式寄存器204。
对于存储器的中指令译码模块201(Command Decode)，用于解码输入存储器的指令，以便于逻辑控制模块202进行识别并进行相应控制；在一个例子中，输入存储器的指令包括CS命令、RAS命令和CAS命令；其中，CS命令即片选信号，用于选中存储器中的具体存储阵列，RAS命令和CAS命令分别为存储器的行选通信号和列选通信号，用于在存储阵列中选中目标存储单元，通过解码CS命令、RAS命令和CAS命令，从而可以选中存储器中的目标存储单元。
对于存储器中的逻辑控制模块202(Control logic)，用于根据输入的指令以及指令译码模块201传输的信号生成控制信号，以控制存储器完成相应操作；在一个例子中，输入的指令包括时钟信号，逻辑控制模块202通过接收指令译码模块传输的CS命令、RAS命令和CAS命令的译码信号，并基于时钟信号的有效沿，完成对存储器的相应逻辑控制。内建自测试(BuildInSelfTest，BIST)可以设置在逻辑控制模块202(Control logic)中。
对于存储器中的输入选择器203和模式寄存器204(Mode Registers)，输入选择器203用于选择模式，且选择的模式存储在模式寄存器204中，模式寄存器204用于定义存储器的运行模式；在一个例子中，模式寄存器204用于定义存储器运行模式的参数，包括：突发长度(burst length)、突发类型(burst type)、CAS延迟(CAS latenncy)等参数，需要说明的是，模式寄存器204内存储的信息一直保存直到内存掉电为止。
参考图2，对于本实施例提供的测试结构，测试结构包括：
指令存储单元301，连接指令译码模块201，被配置为，存储对存储器进行老化测试的测试命令；其中，存储的测试命令用于控制对设置测试结构的存储器进行测试。
需要说明的是，在本实施例中，新增测试结构的存储器中的指令译码模块201还用于识别指令存储单元301传输的测试命令，逻辑控制模块202还用于识别指令译码模块201对测试命令的解码信号，并控制存储器进行相应测试。
在一个具体的例子中，指令存储单元301中存储的老化测试的测试命令参考下表：
表1-指令存储单元301中存储的测试命令示例
需要说明的是，表1示例的指令存储单元301中存储的测试命令仅用于本领域技术人员了解指令存储单元301的设置方式，并不构成对本实施例中指令存储单元301的限定，在具体应用过程中，可以根据具体存储器，设置应用于相应存储器的测试命令。
还需要说明的是，参考图2，在一些实施例中，存储在指令存储单元301中的测试命令通过指令译码模块201接收并传输存储至指令存储单元中。
在本实施例中，指令存储单元301存储的测试命令经过指令译码模块201识别后发送至逻辑控制模块202，逻辑控制模块202通过选中相应存储单元，将测试数据及相关参数发送至测试数据产生单元302。
测试数据产生单元302，输入端连接逻辑控制模块202，输出端通过第一数据通道312连接存储器的数据写入路径102，被配置为，基于逻辑控制模块202传输的测试数据及相关参数，用于向存储单元中写入测试数据，其中存储单元根据逻辑控制模块202传输相关参数确定。
参考图1，存储单元为存储阵列(Bank0～Bank15中的其中一者)中的目标存储单元，对于存储器的正常读写操作，其中，DQS端连接数据写入路径102，数据写入路径102通过数据收发单元(Data I/O)将数据写入存储阵列中；存储阵列中的数据通过Data I/O传送至数据读出路径103，数据读出路径103通过DQ端进行数据读出；参考图1并结合图2，对于测试结构的数据传输路径，其中，测试数据产生单元302产生的测试数据通过第一数据通道312传输，第一数据通道312连接数据写入路径102，数据写入路径102通过Data I/O将测试数据写入存储阵列中；存储阵列中的数据通过Data I/O传送至数据读出路径103，数据读出路径103通过第二数据通道313读出至测试数据结构单元303中。
参考图1并结合图2，测试数据接收单元303，一输入端连接逻辑控制模块202，另一输入端通过第二数据通道313连接存储器的数据读出路径103，用于读出存储单元中的测试数据；测试数据结构单元303还被配置为，基于向存储单元中写入的测试数据与从存储单元中读出的测试数据的差异，获取并输出存储器的老化程度的测试结果。
具体地，对于单数据测试的测试结构所设置的存储器，若存储单元中写入的测试数据与从存储单元中读出的测试数据相同，则当前存储器在当前数据存储时间下的工作状态正常，存储器并未老化，数据存储时间用于表征存储单元存储测试数据的时间；若存储单元中写入的测试数据与从存储单元中读出的测试数据不同，则当前存储器的工作状态异常，存储器存在一定程度的老化；对于多数据测试的测试结构所设置的存储器，若存储单元中写入的测试数据与从存储单元中读出的测试数据相同，则当前存储单元在当前数据存储时间下的工作状态正常，若存储单元中写入的测试数据与从存储单元中读出的测试数据不同，则当前存储单元在当前数据存储时间下的工作状态异常，测试数据接收单元303根据工作状态正常的存储单元数量和工作状态异常的存储单元数量，输出存储器的老化程度。
对于本公开实施例提供的测试结构，指令存储单元301用于存储存储器进行老化测试所需的测试指令，存储器的指令译码模块201和逻辑控制模块202识别测试指令，并根据测试指令控制存储器进行相应测试；且测试数据产生单元302通过第一数据通道312连接存储器的数据写入路径102，测试数据接收单元303通过第二数据通道313连接存储器的数据读出路径103，从而实现测试结构与存储单元进行测试数据的传输，即通过在存储器中设置测试结构，存储器可以基于内部结构完成测试，降低了测试机台成本，且测试基于存储器内建自测试(BuildInSelfTest，BIST)的方式进行，提高了测试效率，从而降低整个老化测试的测试成本。
在一些实施例中，指令存储单元301还用于获取数据保持时间，数据保持时间用于表征测试数据在存储单元中的测试时间，存储器被配置为，存储单元在存储测试数据且保持数据保持时间后读出测试数据；具体地，测试数据发送单元302产生的测试数据通过第一数据通道312写入存储单元中，存储单元存储数据保持时间的测试数据，然后通过第二数据通道313将测试数据读出至数据接收单元303中。指令存储单元301通过获取不同的数据保持时间，以获取写入和读出的测试数据一致时，存储器的数据存储时间，从而实现对存储器在不同数据存储时间下的老化测试，提高测试的准确性。
在一些实施例中，数据接收单元303还被配置为，基于向存储单元中写入的测试数据与从存储单元中读出的测试数据的差异，输出存在差异的存储单元的地址信号。通过数据接收单元303输出存在差异的存储单元的地址信号，实现对存储器进行老化测试的过程中，输出共走状态异常的存储单元对应的地址信号，以便于工程师后续对存储器异常状态的存储单元的读写方式进行改进。
在一些实施例中，第一数据通道312和第二数据通道313基于测试信号开启，测试信号用于表征存储器正在执行老化测试。存储器在正常过程时，未产生测试信号，第一数据通道312和第二数据通道313关闭，避免新增的数据传输路径干扰存储器在正常工作模式下的数据传输；存储器在执行老化测试时，产生测试信号，第一数据通道312和第二数据通道313开启，测试结构与存储器的存储单元进行数据交互，存储器通过内部设置的测试结构进行老化测试，通过测试信号导通第一数据通道312和第二数据通道313，节省存储器的功耗，且避免新增的数据传输路径干扰存储器在正常工作模式下的数据传输。
在一个例子中，测试信号通过监测模式寄存器204的工作状态生成；具体地，当输入选择器203配置模式寄存器204处于测试模式时，基于监测模式寄存器204的工作状态生成测试信号，通过测试信号以导通第一数据通道312和第二数据通道313。
参考图3，在一些实施例中，测试数据产生单元302，包括：地址获取子单元331，被配置为，获取待测存储单元的地址信号，地址信号用于从存储器的存储阵列中选中待测存储单元。测试数据生成子单元332，连接地址获取子单元，被配置为，基于地址信号和测试数据，生成测试图形。发送子单元333，连接测试数据生成子单元年332和第一数据通道312，被配置为，输出测试图形。基于测试图形单次进行大批量数据测试，保证老化测试结果的准确性，且优化老化测试的测试时间。
表2-一种测试图形示例
表3-另一种测试图形示例
| WL0 | WL1 | WL2 | WL3 | WL4 | WL5 | WL6 | WL7 | |
| BL0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| BL1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| BL2 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| BL3 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| BL4 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| BL5 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| BL6 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| BL7 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
表4-又一种测试图形示例
参考表2～表4，表2～表4给出了三种测试图形的示例，测试数据产生单元单次测试输入8*8＝64bit的测试数据构成的测试图形，以增加单次老化测试所覆盖的存储单元数量，优化老化测试的测试时间，且通过增加测试数据量，提高老化测试结果的准确性。
需要说明的是，上述示例给出的测试数据产生单元302产生的测试图形示例，并不构成对测试数据产生单元302产生的测试图形的具体限定，测试图形的大小以及数据配置，可以根据具体应用场景进行设置。
继续参考图2，在一些实施例中，测试结构基于SPI(Serial PeripheralInterface)串行外围接口协议接收或发送数据；具体地，测试机通过串行外围接口连接存储器，通过向测试结构提供测试命令，从而实现对存储器的老化测试。
具体地，串行外围接口，包括：
测试输入引脚MOSI，耦接指令译码模块201，被配置为，输入存储器进行老化测试所需的测试命令和测试数据；其中，写入的测试命令被存储在指令存储单元301中，测试数据被传输至测试数据产生单元302。
时钟引脚SCK，耦接逻辑控制模块202，被配置为，接收时钟信号，时钟信号用于提供逻辑控制模块202进行测试的控制时钟。
选择引脚CS#，耦接指令译码模块202，被配置为，接收片选信号，片选信号用于选择存储阵列中的存储块。通过设置在存储器内的测试结构进行老化测试，通过4接口连接测试机台即可完成老化测试，极大地降低了测试机台成本，从而降低整个老化测试的测试成本。
具体地，测试机台通过测试输入引脚MOSI、时钟引脚SCK和选择引脚CS#，向测试结构中输入老化测试所需的测试命令和测试数据，以供存储器基于测试结构进行老化测试。
测试输出引脚MISO，耦接测试数据接收单元203，被配置为，输出测试结果。具体地，存储器基于老化测试后，通过测试输出引脚MISO向测试机台输出老化测试的测试结果，以供相关工作人员进行查询和对存储器的校正。
本公开实施例提供的测试结构中，指令存储单元301用于存储存储器进行老化测试所需的测试指令，存储器的指令译码模块201和逻辑控制模块202识别测试指令，并根据测试指令控制存储器进行相应测试；且测试数据产生单元302通过第一数据通道312连接存储器的数据写入路径102，测试数据接收单元303通过第二数据通道313连接存储器的数据读出路径103，从而实现测试结构与存储单元进行测试数据的传输，即通过在存储器中设置测试结构，存储器可以基于内部结构完成测试，降低了测试机台成本，且测试基于BIST的方式进行，提高了测试效率，从而降低整个老化测试的测试成本。
本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本公开的创新部分，本实施例中并没有将与解决本公开所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
需要说明的是，上述实施例所提供的测试结构中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的测试结构实施例。
本公开另一实施例提供一种测试方法，应用于上述实施例提供的测试结构，测试基于BIST的方式进行，以提高测试效率，从而降低整个老化测试的测试成本。
图4为本实施例提供的测试方法中各步骤对应的流程示意图，以下结合附图对本实施例提供的测试方法进行详细说明，具体如下：
参考图4，测试方法，包括：
步骤401，调用并识别指令存储单元中存储的测试命令。
具体地，指令存储单元中存储的测试命令通过测试机台输入并存储在指令存储单元中，在一个例子中，指令存储单元301中存储的老化测试的测试命令参考下表：
表1-指令存储单元301中存储的测试命令示例
需要说明的是，表1示例的指令存储单元中存储的测试命令仅用于本领域技术人员了解指令存储单元的设置方式，并不构成对本实施例中指令存储单元的限定，在具体应用过程中，可以根据具体存储器，设置应用于相应存储器的测试命令。
步骤402，向待测存储单元中写入测试数据。
具体地，测试结构获取测试机台输入至存储器的测试数据、片选信号和时钟信号，并基于指令译码模块识别的测试命令、和逻辑控制模块接收的片选信号和时钟信号，控制测试数据产生单元基于第一数据通道向待测存储单元中写入测试数据。
在一个例子中，测试结构基于单数据进行老化测试，在一个例子中，测试结构基于多数据进行老化测试；对于基于多数据进行老化测试的测试方式，在一些实施例中，向待测存储单元中写入测试数据，包括：获取待测存储单元的地址信号，基于地址信号和测试数据，生成测试图形，向待测存储单元中写入测试图形。基于测试图形单次进行大批量数据测试，保证老化测试结果的准确性，且优化老化测试的测试时间。
表2-一种测试图形示例
| WL0 | WL1 | WL2 | WL3 | WL4 | WL5 | WL6 | WL7 | |
| BL0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| BL1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 |
| BL2 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| BL3 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 |
| BL4 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| BL5 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 |
| BL6 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| BL7 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 |
表3-另一种测试图形示例
| WL0 | WL1 | WL2 | WL3 | WL4 | WL5 | WL6 | WL7 | |
| BL0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| BL1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| BL2 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| BL3 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| BL4 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| BL5 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| BL6 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| BL7 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
表4-又一种测试图形示例
参考表2～表4，表2～表4给出了三种测试图形的示例，测试数据产生单元单次测试输入8*8＝64bit的测试数据构成的测试图形，以增加单次老化测试所覆盖的存储单元数量，优化老化测试的测试时间，且通过增加测试数据量，提高老化测试结果的准确性。
需要说明的是，上述示例给出的测试数据产生单元302产生的测试图形示例，并不构成对测试数据产生单元302产生的测试图形的具体限定，测试图形的大小以及数据配置，可以根据具体应用场景进行设置。
步骤403，读出待测存储单元中的测试数据。
具体地，基于第二数据通道读出待测存储单元中的测试数据。
步骤404，获取并输出存储器老化测试的测试结果。
具体地，基于向存储单元中写入的测试数据与从存储单元中读出的测试数据的差异获取并输出存储器老化测试的测试结果。对于单数据测试的测试结构所设置的存储器，若存储单元中写入的测试数据与从存储单元中读出的测试数据相同，则当前存储器在当前数据存储时间下的工作状态正常，存储器并未老化，数据存储时间用于表征存储单元存储测试数据的时间；若存储单元中写入的测试数据与从存储单元中读出的测试数据不同，则当前存储器的工作状态异常，存储器存在一定程度的老化
在一些实施例中，测试结果包括：存储器的老化程度，以及写入和读出测试数据存在差异的存储单元的地址信号。即输出的结果不仅包括存储器的老化程度，还包括写入和读出测试数据存在差异的存储单元的地址信号，以便于工程师后续对存储器进行改进。对于多数据测试的测试结构所设置的存储器，若存储单元中写入的测试数据与从存储单元中读出的测试数据相同，则当前存储单元在当前数据存储时间下的工作状态正常，若存储单元中写入的测试数据与从存储单元中读出的测试数据不同，则当前存储单元在当前数据存储时间下的工作状态异常，测试数据接收单元根据工作状态正常的存储单元数量和工作状态异常的存储单元数量，输出存储器的老化程度。
通过第一数据通道向待测存储单元中写入测试数据，通过第二数据通道读出待测存储单元中存储的测试数据，从而实现测试结构与存储单元进行测试数据的传输，即通过在存储器中设置测试结构，存储器可以基于内部结构完成测试，降低了测试机台成本，且测试基于BIST的方式进行，提高了测试效率，从而降低整个老化测试的测试成本。
在一些实施例中，第一数据通道312和第二数据通道313基于测试信号开启，测试信号用于表征存储器正在执行老化测试。存储器在正常过程时，未产生测试信号，第一数据通道312和第二数据通道313关闭，避免新增的数据传输路径干扰存储器在正常工作模式下的数据传输；存储器在执行老化测试时，产生测试信号，第一数据通道312和第二数据通道313开启，测试结构与存储器的存储单元进行数据交互，存储器通过内部设置的测试结构进行老化测试，通过测试信号导通第一数据通道312和第二数据通道313，节省存储器的功耗，且避免新增的数据传输路径干扰存储器在正常工作模式下的数据传输；相应地，在本实施例中，调用并识别指令存储单元中存储命令之后，且获取测试数据片选信号和时钟信号之前，即步骤401和步骤402之间，还包括：获取测试信号，输入选择器基于测试信号配置模式寄存器与测试模式。
在一些实施例中，指令存储单元还用于获取数据保持时间，数据保持时间用于表征测试数据在存储单元中的测试时间，存储器被配置为，存储单元在存储测试数据且保持数据保持时间后读出测试数据；具体地，测试数据发送单元产生的测试数据通过第一数据通道写入存储单元中，存储单元存储数据保持时间的测试数据，然后通过第二数据通道将测试数据读出至数据接收单元中。指令存储单元通过获取不同的数据保持时间，以获取写入和读出的测试数据一致时，存储器的数据存储时间，从而实现对存储器在不同数据存储时间下的老化测试，提高测试的准确性。相应地，在本实施例中，向待测存储单元中写入测试数据之后，且读出待测存储单元中的测试数据之前，即步骤402和步骤403之间，还包括：待测存储单元存储数据保持时间的测试数据。指令存储单元通过获取不同的数据保持时间，以获取写入和读出的测试数据一致时，存储器的数据存储时间，从而获取存储器的具体老化程度。
在一些实施例中，输出存储器老化测试的测试结果，包括：基于测试输出引脚向测试机台输出测试结果。在一些实施例中，获取测试数据、片选信号和时钟信号，包括：基于测试输入引脚获取测试机台发送的测试数据、片选信号和时钟信号。
需要说明的是，上述实施例所提供的测试方法中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的测试方法实施例。
本公开又一实施例提供一种存储器，设置有上述实施例提供的测试结构，或者还可以基于上述实施例提供的测试放大进行测试，通过在存储器中设置相关电路和接口，降低测试机台成本，且测试基于BIST的方式进行，以提高测试效率，从而降低存储器老化测试的测试成本。
具体地，存储器可以是基于半导体装置或组件的存储单元或装置。例如，存储器装置可以是易失性存储器，例如动态随机存取存储器DRAM、同步动态随机存取存储器SDRAM、双倍数据速率同步动态随机存取存储器DDR SDRAM、低功率双倍数据速率同步动态随机存取存储器LPDDR SDRAM、图形双倍数据速率同步动态随机存取存储器GDDR SDRAM、双倍数据速率类型双同步动态随机存取存储器DDR2SDRAM、双倍数据速率类型三同步动态随机存取存储器DDR3SDRAM、双倍数据速率第四代同步动态随机存取存储器DDR4SDRAM、晶闸管随机存取存储器TRAM等；或者可以是非易失性存储器，例如相变随机存取存储器PRAM、磁性随机存取存储器MRAM、电阻式随机存取存储器RRAM等。
本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。
Claims (15)
1.一种测试结构，设置于存储器外围控制电路，所述外围控制电路包括：指令译码模块、逻辑控制模块、输入选择器和模式寄存器，其特征在于，包括：
指令存储单元，连接所述指令译码模块，被配置为，存储对存储器进行老化测试的测试命令；
测试数据产生单元，输入端连接所述逻辑控制模块，输出端通过第一数据通道连接所述存储器的数据写入路径，用于向存储单元中写入测试数据；
测试数据接收单元，一输入端连接所述逻辑控制模块，另一输入端通过第二数据通道连接所述存储器的数据读出路径，用于读出存储单元中的所述测试数据；
所述测试数据接收单元还被配置为，基于向存储单元中写入的所述测试数据与从存储单元中读出的所述测试数据的差异，获取并输出所述存储器的老化程度的测试结果。
2.根据权利要求1所述的测试结构，其特征在于，包括：
所述指令存储单元还用于获取数据保持时间；
所述存储器被配置为，所述存储单元在存储所述测试数据且保持所述数据保持时间后读出所述测试数据。
3.根据权利要求1所述的测试结构，其特征在于，所述数据接收单元还被配置为，基于向存储单元中写入的所述测试数据与从存储单元中读出的所述测试数据的差异，输出存在差异的所述存储单元的地址信号。
4.根据权利要求1所述的测试结构，其特征在于，所述测试数据产生单元，包括：
地址获取子单元，被配置为，获取待测存储单元的地址信号；
测试数据生成子单元，连接所述地址获取子单元，被配置为，基于所述地址信号和所述测试数据，生成测试图形；
发送子单元，连接所述测试数据生成子单元和所述第一数据通道，被配置为，输出所述测试图形。
5.根据权利要求1所述的测试结构，其特征在于，所述第一数据通道和所述第二数据通道基于测试信号开启，所述测试信号表征所述存储器执行老化测试。
6.根据权利要求1-5任一项所述的测试结构，其特征在于，包括：所述测试结构基于SPI串行外围接口协议接收或发送数据。
7.根据权利要求6所述的测试结构，其特征在于，串行外围接口，包括：
测试输入引脚，耦接指令译码模块，被配置为，输入所述存储器进行老化测试所需的测试命令和测试数据；
测试输出引脚，耦接测试数据接收单元，被配置为，输出所述测试结果；
时钟引脚，耦接逻辑控制模块，被配置为，接收时钟信号；
选择引脚，耦接指令译码模块，被配置为，接收片选信号。
8.一种测试方法，应用于权利要求1～7任一项所述的测试结构，其特征在于，包括：
调用并识别指令存储单元中存储的测试命令；
获取测试数据、片选信号和时钟信号，并基于识别的所述测试命令、所述片选信号和所述时钟信号，基于第一数据通道向待测存储单元中写入所述测试数据；
基于第二数据通道读出所述待测存储单元中的所述测试数据，并基于向存储单元中写入的所述测试数据与从存储单元中读出的所述测试数据的差异，获取并输出存储器老化测试的测试结果。
9.根据权利要求8所述的测试方法，其特征在于，所述测试结果包括：所述存储器的老化程度，以及写入和读出所述测试数据存在差异的所述存储单元的地址信号。
10.根据权利要求8或9所述的测试方法，其特征在于，所述输出存储器老化测试的测试结果，包括：基于测试输出引脚向测试机台输出所述测试结果。
11.根据权利要求8所述的测试方法，其特征在于，所述获取测试数据、片选信号和时钟信号，包括：基于测试输入引脚获取测试机台发送的所述测试数据、所述片选信号和所述时钟信号。
12.根据权利要求8所述的测试方法，其特征在于，所述调用并识别指令存储单元中存储的测试命令之后，且所述获取测试数据、片选信号和时钟信号之前，还包括：获取测试信号，输入选择器基于所述测试信号配置所述模式寄存器于测试模式。
13.根据权利要求8所述的测试方法，其特征在于，所述向待测存储单元中写入所述测试数据，包括：
获取待测存储单元的地址信号；
基于所述地址信号和所述测试数据，生成测试图形；
向所述待测存储单元中写入所述测试图形。
14.根据权利要求8所述的测试方法，其特征在于，所述向待测存储单元中写入所述测试数据之后，且所述读出所述待测存储单元中的所述测试数据之前，还包括：所述待测存储单元存储数据保持时间的所述测试数据。
15.一种存储器，其特征在于，设置有权利要求1～7任一项所述的测试结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210726544.0A CN117334241A (zh) | 2022-06-23 | 2022-06-23 | 测试方法、测试结构及存储器 |
| PCT/CN2022/105841 WO2023245780A1 (zh) | 2022-06-23 | 2022-07-14 | 测试方法、测试结构及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210726544.0A CN117334241A (zh) | 2022-06-23 | 2022-06-23 | 测试方法、测试结构及存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117334241A true CN117334241A (zh) | 2024-01-02 |
Family
ID=89274278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210726544.0A Pending CN117334241A (zh) | 2022-06-23 | 2022-06-23 | 测试方法、测试结构及存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117334241A (zh) |
| WO (1) | WO2023245780A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6415403B1 (en) * | 1999-01-29 | 2002-07-02 | Global Unichip Corporation | Programmable built in self test for embedded DRAM |
| KR20030002161A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| CN106556793B (zh) * | 2016-11-09 | 2019-05-31 | 上海东软载波微电子有限公司 | 芯片测试系统及测试方法 |
| CN107068196A (zh) * | 2017-05-09 | 2017-08-18 | 武汉新芯集成电路制造有限公司 | 用于闪存的内建自测试电路、系统及方法 |
| CN113393887B (zh) * | 2020-03-11 | 2022-04-12 | 长鑫存储技术有限公司 | 存储器的测试方法及相关设备 |
-
2022
- 2022-06-23 CN CN202210726544.0A patent/CN117334241A/zh active Pending
- 2022-07-14 WO PCT/CN2022/105841 patent/WO2023245780A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023245780A1 (zh) | 2023-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506226B2 (en) | System and method for more efficiently using error correction codes to facilitate memory device testing | |
| US20190146870A1 (en) | Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices | |
| KR101798920B1 (ko) | 다중 주기 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및이의 검증 방법 | |
| US8542546B2 (en) | Semiconductor memory device and method for testing same | |
| KR100546362B1 (ko) | 메모리 클럭 신호의 주파수를 선택적으로 가변시키는메모리 컨트롤러 및 이를 이용한 메모리의 데이터 독출동작 제어방법 | |
| KR19990069337A (ko) | 복합 반도체 메모리장치의자기 테스트 회로 및 이를 이용한 자기 테스트 방법 | |
| US20190027230A1 (en) | Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices | |
| US7765442B2 (en) | Memory device testable without using data and dataless test method | |
| US9390815B1 (en) | Semiconductor system and method for testing semiconductor device | |
| KR20080014005A (ko) | 고속 테스팅 및 교정을 허용하는 데이터 바이패스 경로를갖는 메모리 디바이스 및 방법 | |
| US8429470B2 (en) | Memory devices, testing systems and methods | |
| US7197678B2 (en) | Test circuit and method for testing an integrated memory circuit | |
| CN115938456A (zh) | 半导体存储装置的测试方法、装置、设备及介质 | |
| US9362005B2 (en) | Semiconductor device for parallel bit test and test method thereof | |
| US20230317199A1 (en) | Chip test method and apparatus, computer device, and readable storage medium thereof | |
| CN117334241A (zh) | 测试方法、测试结构及存储器 | |
| US11551775B2 (en) | Semiconductor memory devices and memory systems including the same | |
| US7308622B2 (en) | Integrated memory and method for testing the memory | |
| US20170148528A1 (en) | Semiconductor device and semiconductor system including the same | |
| CN115705874A (zh) | 一种存储芯片及堆叠芯片 | |
| US20080077746A1 (en) | Multi-port memory device | |
| US8069385B1 (en) | Programmable built-in self-test architecture | |
| US20120266034A1 (en) | Semiconductor memory device and test method thereof | |
| US20080244157A1 (en) | Semiconductor memory device | |
| US20110228620A1 (en) | Testing method for semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |