CN117313635A - 确定芯片设计数据的方法、装置、电子设备及存储介质 - Google Patents
确定芯片设计数据的方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN117313635A CN117313635A CN202311403054.8A CN202311403054A CN117313635A CN 117313635 A CN117313635 A CN 117313635A CN 202311403054 A CN202311403054 A CN 202311403054A CN 117313635 A CN117313635 A CN 117313635A
- Authority
- CN
- China
- Prior art keywords
- design
- chip
- gds
- layout
- designed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 389
- 238000000034 method Methods 0.000 title claims abstract description 81
- 238000003860 storage Methods 0.000 title claims abstract description 23
- 238000013507 mapping Methods 0.000 claims abstract description 26
- 238000012938 design process Methods 0.000 claims abstract description 18
- 238000000605 extraction Methods 0.000 claims description 11
- 238000013075 data extraction Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000012217 deletion Methods 0.000 claims description 4
- 230000037430 deletion Effects 0.000 claims description 4
- 230000008707 rearrangement Effects 0.000 claims description 3
- 230000003044 adaptive effect Effects 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 description 25
- 238000012545 processing Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 238000004590 computer program Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 5
- 238000004804 winding Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HRANPRDGABOKNQ-ORGXEYTDSA-N (1r,3r,3as,3br,7ar,8as,8bs,8cs,10as)-1-acetyl-5-chloro-3-hydroxy-8b,10a-dimethyl-7-oxo-1,2,3,3a,3b,7,7a,8,8a,8b,8c,9,10,10a-tetradecahydrocyclopenta[a]cyclopropa[g]phenanthren-1-yl acetate Chemical compound C1=C(Cl)C2=CC(=O)[C@@H]3C[C@@H]3[C@]2(C)[C@@H]2[C@@H]1[C@@H]1[C@H](O)C[C@@](C(C)=O)(OC(=O)C)[C@@]1(C)CC2 HRANPRDGABOKNQ-ORGXEYTDSA-N 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提供一种确定芯片设计数据的方法、装置、电子设备及存储介质。该方法包括：获取已设计芯片的版图数据描述格式GDS设计版图，以及与待设计芯片对应的设计目标；根据与待设计芯片对应的设计目标，提取GDS设计版图中的设计数据；将设计数据转化为与待设计芯片的当前设计工艺节点对应的目标设计数据，以使得后端芯片设计工具基于目标设计数据对待设计芯片进行设计。可以解决相关技术中集成电路芯片设计，无法基于数字GDS设计版图自动化的映射待设计芯片的适配设计数据的问题。
Description
技术领域
本申请涉及集成电路芯片技术，尤其涉及一种确定芯片设计数据的方法、装置、电子设备及存储介质。
背景技术
目前业界设计研发CPU等大型芯片时，由于寄存器传输级RTL代码都是逐渐趋于稳定，因此，大部分设计人员都是在原有RTL代码的基础上进行一些功能的修改或增加。随着近几年工艺节点的快速发展，芯片制造厂商的工艺节点已经由先前28nm进一步发展到达16nm，7nm甚至5nm。因此芯片的PPA在RTL变化不多的情况下，重心逐步转移到工艺的迭代来得到进一步的提升，并且，芯片产品迭代的瓶颈也逐渐从前端设计转移到设计后端工作中。
由于模拟射频芯片规模小，单元数量非常少，业界对模拟芯片有很多相关的数据提取设计方法和研究；但对于数字芯片，特别是CPU，由于其规模的庞大性(单元数量百万倍于模拟射频芯片)，人工反向提取信息几乎不可能实现，或者可能需要花费难以接受的人力和时间来手动标记，但大概率不能收集到有用的信息，或只能获取极为有限的点信息。如何基于GDS设计版图自动化的映射芯片相关设计信息，对数字芯片后端设计者而言，能更快理清设计数据的流向，更多的理解新的设计，并能快速推进项目的进度。
发明内容
本申请提供一种确定芯片设计数据的方法、装置、电子设备及存储介质，用以解决相关技术中集成电路芯片设计，无法基于数字GDS设计版图自动化的映射待设计芯片的适配设计数据的问题，实现提升芯片的设计准确性和更新迭代速度的技术效果。
一方面，本申请提供一种确定芯片设计数据的方法，所述方法包括：
获取已设计芯片的版图数据描述格式GDS设计版图，以及与待设计芯片对应的设计目标；
根据与所述待设计芯片对应的设计目标，提取所述GDS设计版图中的设计数据；
将所述设计数据转化为与所述待设计芯片的当前设计工艺节点对应的目标设计数据，以使得后端芯片设计工具基于所述目标设计数据对所述待设计芯片进行设计。
一种可选的实施方式，根据与所述待设计芯片对应的设计目标，提取所述GDS设计版图中的设计数据，包括：
采用编程语言以数据提取的形式，提取所述GDS设计版图中与所述设计目标对应的设计数据，其中，所述编程语言包括：解释性脚本SKILL语言。
一种可选的实施方式，提取所述GDS设计版图中与所述设计目标对应的设计数据，包括：
从所述GDS设计版图中提取出与所述设计目标对应的多个线条；
根据多个所述线条各自与芯片边界的交叉信息，对应映射得到所述GDS设计版图中的多个端口，其中，每个所述端口的金属层次与对应线条的层次之间存在映射关系；
确定所述GDS设计版图中的多个端口各自对应的端口位置信息。
一种可选的实施方式，提取所述GDS设计版图中与所述设计目标对应的设计数据，包括：
提取所述GDS设计版图中与所述设计目标对应的初始芯片形状，其中，所述初始芯片形状包括：待简化的芯片形状、待定制化的芯片形状；
采用删除索引和凸点数字标记，对所述待简化的芯片形状进行简化处理，得到简化后的芯片形状信息；
采用添加索引和凸点数字标记，对所述待定制化的芯片形状进行定制化处理，得到定制化后的芯片形状信息。
一种可选的实施方式，提取所述GDS设计版图中与所述设计目标对应的设计数据，包括：
提取所述GDS设计版图中与所述设计目标对应的设计单元实例；
遍历所述设计单元实例，抓取得到库单元名称和具体例化后单元名称；
根据所述库单元名称和所述具体例化后单元名称，确定所述GDS设计版图中物理器件的边界框信息；
根据所述GDS设计版图中所述物理器件的边界框信息，确定所述物理器件的模组信息。
一种可选的实施方式，根据所述库单元名称和所述具体例化后单元名称，确定所述GDS设计版图中物理器件的边界框信息，包括：
若确定所述库单元名称和所述具体例化后单元名称用于标识所述待设计芯片中的物理器件，则从所述设计单元实例中删除所述库单元名称和所述具体例化后单元名称，得到剩余设计单元实例；
将所述剩余设计单元实例按照物理器件的名称进行重新排列，以确定所述GDS设计版图中所述物理器件的边界框信息。
一种可选的实施方式，所述重新排列是指采用同一模组存放同一层级的物理器件的名称。
另一方面，本申请提供一种确定芯片设计数据的装置，所述装置包括：
获取模块，用于获取已设计芯片的版图数据描述格式GDS设计版图，以及与待设计芯片对应的设计目标；
提取模块，用于根据与所述待设计芯片对应的设计目标，提取所述GDS设计版图中的设计数据；
确定模块，用于将所述设计数据转化为与所述待设计芯片的当前设计工艺节点对应的目标设计数据，以使得后端芯片设计工具基于所述目标设计数据对所述待设计芯片进行设计。
另一方面，本申请提供一种电子设备，包括：处理器，以及与上述处理器连接的存储器；上述存储器存储计算机执行指令；上述处理器执行上述存储器存储的计算机执行指令，以实现如任一项上述的方法。
另一方面，本申请提供一种计算机可读存储介质，上述计算机可读存储介质中存储有计算机执行指令，上述计算机执行指令被处理器执行时用于实现如任一项上述的方法。
另一方面，本申请提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现任一项上述的方法。
本申请提供的一种确定芯片设计数据的方法、装置、电子设备及存储介质。通过获取已设计芯片的版图数据描述格式GDS设计版图，以及与待设计芯片对应的设计目标；根据与待设计芯片对应的设计目标，提取GDS设计版图中的设计数据；将设计数据转化为与待设计芯片的当前设计工艺节点对应的目标设计数据，以使得后端芯片设计工具基于目标设计数据对待设计芯片进行设计。
采用本申请实施例，可以解决相关技术中集成电路芯片设计，无法基于数字GDS设计版图自动化的映射待设计芯片的适配设计数据的问题，实现提升芯片的设计准确性和更新迭代速度的技术效果。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1是本申请实施例所提供的一种确定芯片设计数据的方法的流程示意图；
图2为本申请实施例提供的一种可选的GDS设计版图的版图格式示意图；
图3是本申请实施例所提供的一种可选的将GDS设计版图映射后端PR工具中的设计数据的示意图；
图4a是本申请实施例所提供的一种可选的凸点标记方法的示意图；
图4b是本申请实施例所提供的一种可选的待设计芯片的当前设计工艺节点需要的简化形状的示意图；
图5是本申请实施例所提供的一种可选的确定芯片设计数据的方法的流程示意图；
图6为本申请实施例提供的一种确定芯片设计数据的装置的结构框图；
图7为本申请实施例提供的一种电子设备的结构示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
首先对本申请所涉及的名词进行解释：
SKILL语言：是一种解释性的脚本语言,支援一套类似C语言的语法，大大降低了初学者学习的难度，同时高水准的编程者可以选择使用类似Lisp语言(LISP即ListProcessing－表处理，是最早和最重要的符号处理编程语言之一)的全部功能。所以SKILL语言既可以用作最简单的工具语言，也可以作为开发任何应用的、强大的编程语言。
寄存器传输级(Register Transfer Level，RTL)，用于描述同步数字电路操作的抽象级。
模组(Modules)，数字后端中代表功能逻辑的集合。
中央处理器(Central Processing Unit，CPU)，是计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元。
版图(掩模)数据描述格式(GDS)，是指集成电路版图设计中常用的图形数据描述语言文件格式。
数字后端中工具摆放单元和绕线(Place and Route，P&R)。
端口(Port),是芯片或模块单元与外界交互数据的接口。
PPA，是指芯片性能(performance)功耗(power)以及面积(area)。
基于冯诺依曼架构的中央处理器CPU结构长期稳定不变，意味着CPU芯片的研发是一个长期演进的过程，因此借鉴前人的经验就非常的有必要。
目前业界设计研发CPU等大型芯片时，由于寄存器传输级RTL代码都是逐渐趋于稳定，因此，大部分设计人员都是在原有RTL代码的基础上进行一些功能的修改或增加。随着近几年工艺节点的快速发展，芯片制造厂商的工艺节点已经由先前28nm进一步发展到达16nm，7nm甚至5nm。因此芯片的PPA在RTL变化不多的情况下，重心逐步转移到工艺的迭代来得到进一步的提升，并且，芯片产品迭代的瓶颈也逐渐从前端设计转移到设计后端工作中。
在不同的制造工艺节点中，设计单元以及宏单元macro的面积及形状等都发生了极大改变，摆放的条件以及需要遵守的工艺制造规则检查DRC rule也可能会变得更为严格。后端工程师也需要根据新的工艺节点，重新规划待设计芯片的形状大小，ports的摆放位置，以及设计内部具体的布局规划信息floorplan。合理化的初始布局能够提升芯片的PPA，也是能够缩短产品研发周期的关键。因此如果可以基于之前工艺中的GDS设计版图进行自动化的提取上一代工艺芯片产品相关的设计信息以及版图信息，然后根据不同工艺之间合理的收缩比例来得到适用于新工艺节点的初始化布局。
但由于模拟射频芯片规模小，单元数量非常少，业界对模拟芯片有很多相关的数据提取设计方法和研究；但对于数字芯片，特别是CPU，由于其规模的庞大性(单元数量百万倍于模拟射频芯片)，人工反向提取信息几乎不可能实现，或者可能需要花费难以接受的人力和时间来手动标记，但大概率不能收集到有用的信息，或只能获取极为有限的点信息。如何基于数字GDS设计版图自动化的映射芯片相关设计信息，对数字芯片后端设计者而言，能更快理清设计的数据流向，更多的理解新的设计，并能快速推进项目的进度。
本申请提供的确定芯片设计数据的方法，旨在解决现有技术的如上技术问题。下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。
图1是本申请实施例所提供的一种确定芯片设计数据的方法的流程示意图，如图1所示，该方法包括：
S101，获取已设计芯片的版图数据描述格式GDS设计版图，以及与待设计芯片对应的设计目标。
S102，根据与上述待设计芯片对应的设计目标，提取上述GDS设计版图中的设计数据。
S103，将上述设计数据转化为与上述待设计芯片的当前设计工艺节点对应的目标设计数据，以使得后端芯片设计工具基于上述目标设计数据对上述待设计芯片进行设计。
可选的，上述待设计芯片可以为任意类型的芯片，例如集成数字芯片等。
可选的，上述待设计芯片对应的设计目标可以包括如下至少之一：芯片设计形状，端口在版图内的相对位置，版图内部各个模组的形状及其在版图内的相对位置，等等。
一种可选GDS设计版图的版图格式如图2所示，各图中芯片内部的模组ModuleA、ModuleB、ModuleC、ModuleD……，ModuleZ分别用于标识多个模组。针对数字芯片GDS设计版图，由于其规模极其庞大，如需从该GDS设计版图中提取相关信息，非常困难，几乎没有相关研究。本申请方案基于此痛点和真实芯片设计需求，采用了多种创新的提取方法，自动化可配置的根据与上述待设计芯片对应的设计目标，提取上述GDS设计版图中的设计数据，该设计数据即版图相关信息，这些设计数据包括但不局限于：设计的芯片边界信息即芯片形状信息，设计的端口位置信息，设计内部的模组形状、面积及位置信息，等等。
可选的，上述当前设计工艺节点可以为：例如7nm工艺节点或者5nm工艺节点等。该方案可以根据上述待设计芯片的当前设计工艺节点，自动将提取到的设计数据进行相应的收缩处理，以将该设计数据转化为与上述待设计芯片的当前设计工艺节点对应的目标设计数据，即可以理解为得到符合当前设计工艺节点的初始化信息。
本申请实施例中，设计者可以基于此初始化信息快速进行后端设计流程，采用后端芯片设计工具基于上述目标设计数据对上述待设计芯片进行设计(例如，布局Place，时钟树绕线CTS，单元绕线Route),最终推断出新设计芯片所使用的设计数据能够达到的PPA(即芯片性能performance、功耗power以及面积area)。
采用本申请实施例，可以解决相关技术中集成电路芯片设计，无法基于数字GDS设计版图自动化的映射待设计芯片的适配设计数据的问题，实现提升芯片的设计准确性和更新迭代速度的技术效果。
一种可选的实施方式，根据与上述待设计芯片对应的设计目标，提取上述GDS设计版图中的设计数据，包括：
采用编程语言以数据提取的形式，提取上述GDS设计版图中与上述设计目标对应的设计数据，其中，上述编程语言包括：解释性脚本SKILL语言。
可选的，本申请实施例可以采用SKILL编程语言，将上述GDS设计版图中与上述设计目标对应的设计数据，以数据的形式提取出来，本申请实施例，在提取过程中还可以将提取到的当前不可用的设计数据，映射为当前可用的设计数据并加以优化。
本申请实施例，首先可以获取之前工艺中已设计芯片的GDS设计版图中模块区域信息以及版图形状信息；进一步地，采用SKILL编程语言抓取模块区域信息中具体的模组信息(包括形状、金属层等物理信息)、抓取版图边界的端口位置信息，以及从版图形状信息中抓取芯片设计信息，等等。
一种可选的实施方式，提取上述GDS设计版图中与上述设计目标对应的设计数据，包括：
S201，从上述GDS设计版图中提取出与上述设计目标对应的多个线条；
S202，根据多个上述线条各自与芯片边界的交叉信息，对应映射得到上述GDS设计版图中的多个端口，其中，每个上述端口的金属层次与对应线条的层次之间存在映射关系；
S203，确定上述GDS设计版图中的多个端口各自对应的端口位置信息。
由于GDS设计版图中并没有相关的端口属性信息，但是对于数字后端中工具摆放单元和绕线P&R工具来说，只能通过识别端口这类属性来精确控制数据流向。如何准确无误的自动的将每一个模块上万个端口位置信息映射到真实设计的芯片中，是非常困难，且人工手动做更不可能，也很容易出错。
基于此，本申请实施例提供了一种可选的实施方式，以确定上述GDS设计版图中的多个端口各自对应的端口位置信息，从上述GDS设计版图中提取出与上述设计目标对应的多个线条，之后，再根据多个上述线条各自与芯片边界的交叉信息，对应映射得到上述GDS设计版图中的多个端口，同时保持每个上述端口的金属层次与对应线条的层次之间存在映射关系，从而，可以准确地确定上述GDS设计版图中的多个端口各自对应的端口位置信息。
一种可选的实施方式，提取上述GDS设计版图中与上述设计目标对应的设计数据，包括：
S301，提取上述GDS设计版图中与上述设计目标对应的初始芯片形状，其中，上述初始芯片形状包括：待简化的芯片形状、待定制化的芯片形状。
S302，采用删除索引和凸点数字标记，对上述待简化的芯片形状进行简化处理，得到简化后的芯片形状信息。
S303，采用添加索引和凸点数字标记，对上述待定制化的芯片形状进行定制化处理，得到定制化后的芯片形状信息。
由于真实设计的需求，并不能完全依赖于已设计芯片的形状来指导现有的设计，如何快速实现简化芯片边界信息的同时，自动调整原端口位置到期望点上，对于现有流程设计非常关键。
因为电源网络不同、工艺不同、设计利用率不同等原因，对于基于已设计芯片的GDS设计版图所映射的当前待设计芯片的形状，无法满足具体的设计要求，如图3所示，图3为将GDS设计版图映射后端PR工具中的设计数据，边界外面的三角符号为ports(设计中的端口信息)，可以看到能够很好的将设计中的端口信息映射到后端设计中，并且设计的形状与相关物理信息(module对应位置等)映射到当前工艺节点中布局信息。
图3中左下角和右下角边界并不匹配本申请的真实设计需求，如图4a所示的一种可选的凸点标记方法的示意图，本申请采用凸点数字标记的设计方法，以图4a的右上角为标记为0，逆时针标记模块各边界凸点数字，并采用删除索引remove_index和凸点数字标记结合(例如，该凸点数字标记可以但不限于为：{{ll4 5 6 7 8}{lr9 10 11 12 13 1415}})的方式，通过脚本(上述ll和lr是脚本里的命令，用于移去数列。ll移除左下数列，lr是移除左上数列)处理，后端工程师只需要在后端芯片设计工具中选中删除索引remove_index加上待简化的芯片形状(多边形)所对应的数字，便可实现对上述待简化的芯片形状进行简化处理，得到简化后的芯片形状信息。
此外，本申请实施例，还可以通过采用添加索引和凸点数字标记，对上述待定制化的芯片形状进行定制化处理，得到定制化后的芯片形状信息，以定制化实现各种特定的简化模块形状的需求。
通过上述可选的实施例可知，本申请实施例采用凸点数字标记的设计方法，来定制化实现各种简化模块形状的需求，同时也支持添加索引add_index和删除索引remove_index(该add_index以及remove_index都可以是通过用户自己编写的脚本，让使用者通过在工具输入端输入该命令，便可得到相对应想要的多边形形状的方法)来定制化实现其它特定的形状需求，例如图4a中展示的芯片形状是多边形，图4b是待设计芯片的当前设计工艺节点需要的简化形状，通过快速提取版图信息并可以实现真实设计流程中，对于芯片形状的需求。
一种可选的实施方式，如图5所示，提取上述GDS设计版图中与上述设计目标对应的设计数据，包括：
S401，提取上述GDS设计版图中与上述设计目标对应的设计单元实例；
S402，遍历上述设计单元实例，抓取得到库单元名称和具体例化后单元名称；
S403，根据上述库单元名称和上述具体例化后单元名称，确定上述GDS设计版图中物理器件的边界框信息；
S404，根据上述GDS设计版图中上述物理器件的边界框信息，确定上述物理器件的模组信息。
由于一个设计数据中，是包含多种层级结构、多种物理器件(模组)同时存在于设计数据中，在设计数据中，是有相互的逻辑关系，因此在一个设计数据中是有相互位置的关系
对于模块内部数据的映射方法。传统的模拟或射频数据的映射是基于基本单元手动的映射和摆放，而对于数字GDS设计版图，由于不便于映射所有单元到当前设计的，因为数亿计的单元命名都是基于不同工具不同的优化阶段产生的，不可能恢复到新设计的芯片中。本申请实施例可以通过如下所示的五步映射法，根据当前设计的芯片来映射数字GDS中的版图信息：设计单元实例Inst->库单元名称libname->具体例化后单元名称cellname>边界框信息bounding_box->模组信息module，即先通过skill语言得到所有Inst的集合，然后遍历这个集合以抓取相应的libname和ellname，确定上述GDS设计版图中物理器件的边界框信息；进而根据上述GDS设计版图中上述物理器件的边界框信息，确定上述物理器件的模组信息。
采用本申请上述实施例的五步映射法转化成当前设计的module来映射数字GDS中的版图信息。通过这种数据的调用转化，最终能够得到适配的设计数据用于接下来的芯片设计。
一种可选的实施方式，根据上述库单元名称和上述具体例化后单元名称，确定上述GDS设计版图中物理器件的边界框信息，包括：
S501，若确定上述库单元名称和上述具体例化后单元名称用于标识上述待设计芯片中的物理器件，则从上述设计单元实例中删除上述库单元名称和上述具体例化后单元名称，得到剩余设计单元实例。
S502，将上述剩余设计单元实例按照物理器件的名称进行重新排列，以确定上述GDS设计版图中上述物理器件的边界框信息。
可选的，本申请实施例中，上述重新排列是指采用同一模组存放同一层级的物理器件的名称。
例如，本申请实施例中，若确定上述库单元名称和上述具体例化后单元名称用于标识上述待设计芯片中的物理器件，即如果libname&&cellname(其中，&&为逻辑运算符：与)等于缓冲器buffer、反相器inv等物理器件的名称，则从上述设计单元实例中删除上述库单元名称和上述具体例化后单元名称，得到剩余设计单元实例。
最后，将剩余设计单元实例按照物理器件的名称进行重新排列，即将层级属于同一组的，放到一个数组group中，并可以得到相应的物理器件的名称，从而可以通过物理器件的名称，抓取到GDS设计版图中相关的边界框信息，这样就可以将GDS设计版图中数亿计的单元合理的抓取并分到相应的组中。这样，通过数据的调用转化，将最终得到适配的设计数据用于接下来的芯片设计流程。
采用本申请实施例，可以从GDS设计版图中提取许多有用的信息，并且映射成后端芯片设计工具可以使用的设计数据。其中，使用提取线图案与边界的方式，得到端口port的物理位置信息，通过凸点数字标记的方法定制特需的形状，提取底层数字单元信息。
采用本申请实施例，不仅有利于后端工程师更好的了解设计数据流。还可以快速实现由于工艺导致设计形状的改变。减少迭代次数，缩短设计周期。并且，实现流程简单，自动化高。
如下采用一个可选的实施例，对本申请实施例所提供的确定芯片设计数据的方案进行详细说明，以便于理解本申请实施例的发明构思和实施方式：
针对数字芯片GDS设计版图，由于其规模极其庞大，如需从该GDS设计版图中提取相关信息，非常困难，几乎没有相关研究。本申请方案基于此痛点和真实芯片设计需求，提出一种应用于数字芯片GDS版图自动映射相关信息的方法，自动化可配置的根据与上述待设计芯片对应的设计目标，提取上述GDS设计版图中的设计数据，该设计数据即版图相关信息，这些设计数据包括但不局限于：设计的芯片边界信息即芯片形状信息，设计的端口位置信息，设计内部的模组形状、面积及位置信息，等等。
本申请实施例，可以通过业界工具读入一个完整芯片的GDS设计版图。即首先可以获取之前工艺中已设计芯片的GDS设计版图中模块区域信息以及版图形状信息；进一步地，指定需要映射的数据目标，例如需要映射设计形状，设计ports的相关位置，版图内部各个module的形状及其在版图内的相对位置(一个设计当中，是包含多种层级结构多种module同时存在于设计当中，在设计中有相互的逻辑关系，因此在一个设计中是有相互位置的关系)。
本申请实施例可以采用SKILL编程语言，将上述GDS设计版图中与上述设计目标对应的设计数据，以数据的形式提取出来，本申请实施例，在提取过程中还可以将提取到的当前不可用的设计数据，映射为当前可用的设计数据并加以优化。
设计者可以根据上述待设计芯片的当前设计工艺节点，自动将提取到的设计数据进行相应的收缩处理，以将该设计数据转化为与上述待设计芯片的当前设计工艺节点对应的目标设计数据，即可以理解为得到符合当前设计工艺节点的初始化信息。
设计者可以基于此初始化信息快速进行后端设计流程，采用后端芯片设计工具基于上述目标设计数据对上述待设计芯片进行设计(例如，布局Place，时钟树绕线CTS，单元绕线Route),最终推断出新设计芯片所使用的设计数据能够达到的PPA(即芯片性能performance、功耗power以及面积area)。
由于真实设计的需求，并不能完全依赖于已设计芯片的形状来指导现有的设计，如何快速实现简化芯片边界信息的同时，自动调整原端口位置到期望点上，对于现有流程设计非常关键。
因为电源网络不同、工艺不同、设计利用率不同等原因，对于基于已设计芯片的GDS设计版图所映射的当前待设计芯片的形状，无法满足具体的设计要求，仍如图3所示，为将GDS设计版图映射后端PR工具中的设计数据，边界外面的三角符号为ports(设计中的端口信息)，可以看到能够很好的将设计中的端口信息映射到后端设计中，并且设计的形状和相关物理信息(module对应位置等)映射到当前工艺节点中布局信息。
本申请采用凸点数字标记的设计方法，以图4a的右上角为标记为0，逆时针标记模块各边界凸点数字，并采用删除索引remove_index和凸点数字标记结合(例如，该凸点数字标记可以但不限于为：{{ll 4 5 6 7 8}{lr 9 10 11 12 13 14 15}})的方式，通过脚本(上述ll和lr是脚本里的命令，用于移去数列。ll移除左下数列，lr是移除左上数列)处理，后端工程师只需要在后端芯片设计工具中选中删除索引remove_index加上待简化的芯片形状(多边形)所对应的数字，便可实现对上述待简化的芯片形状进行简化处理，得到简化后的芯片形状信息。
此外，本申请实施例，还可以通过采用添加索引和凸点数字标记，对上述待定制化的芯片形状进行定制化处理，得到定制化后的芯片形状信息，以定制化实现各种特定的简化模块形状的需求。
通过上述可选的实施例可知，本申请实施例采用凸点数字标记的设计方法，来定制化实现各种简化模块形状的需求，同时也支持添加索引add_index和删除索引remove_index(该add_index以及remove_index都可以是通过用户自己编写的脚本，让使用者通过在工具输入端输入该命令，便可得到相对应想要的多边形形状的方法)来定制化实现其它特定的形状需求，例如图4a中展示的芯片形状是多边形，图4b是待设计芯片的当前设计工艺节点需要的简化形状，通过快速提取版图信息并可以实现真实设计流程中，对于芯片形状的需求。
由于一个设计数据中，是包含多种层级结构、多种物理器件(模组)同时存在于设计数据中，在设计数据中，是有相互的逻辑关系，因此在一个设计数据中是有相互位置的关系
对于模块内部数据的映射方法。传统的模拟或射频数据的映射是基于基本单元手动的映射和摆放，而对于数字GDS设计版图，由于不便于映射所有单元到当前设计的，因为数亿计的单元命名都是基于不同工具不同的优化阶段产生的，不可能恢复到新设计的芯片中。本申请实施例可以通过如下所示的五步映射法，根据当前设计的芯片来映射数字GDS中的版图信息：设计单元实例Inst->库单元名称libname->具体例化后单元名称cellname>边界框信息bounding_box->模组信息module，即先通过skill语言得到所有Inst的集合，然后遍历这个集合以抓取相应的libname和ellname，确定上述GDS设计版图中物理器件的边界框信息；进而根据上述GDS设计版图中上述物理器件的边界框信息，确定上述物理器件的模组信息。
采用本申请上述实施例的五步映射法转化成当前设计的module来映射数字GDS中的版图信息。通过这种数据的调用转化，最终能够得到适配的设计数据用于接下来的芯片设计。
本申请实施例中，若确定上述库单元名称和上述具体例化后单元名称用于标识上述待设计芯片中的物理器件，即如果libname&&cellname(其中，&&为逻辑运算符：与)等于缓冲器buffer、反相器inv等物理器件的名称，则从上述设计单元实例中删除上述库单元名称和上述具体例化后单元名称，得到剩余设计单元实例。
最后，将剩余设计单元实例按照物理器件的名称进行重新排列，即将层级属于同一组的，放到一个数组group中，并可以得到相应的物理器件的名称，从而可以通过物理器件的名称，抓取到GDS设计版图中相关的边界框信息，这样就可以将GDS设计版图中数亿计的单元合理的抓取并分到相应的组中。这样，通过数据的调用转化，将最终得到适配的设计数据用于接下来的芯片设计流程。
需要说明的是，本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)，均为经用户授权或者经过各方充分授权的信息和数据，并且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准，并提供有相应的操作入口，供用户选择授权或者拒绝。
根据本申请的一个或多个实施例，提供了一种确定芯片设计数据的装置，图6为本申请实施例提供的一种确定芯片设计数据的装置的结构框图，如图6所示，上述装置包括：
获取模块601，用于获取已设计芯片的版图数据描述格式GDS设计版图，以及与待设计芯片对应的设计目标；
提取模块602，用于根据与上述待设计芯片对应的设计目标，提取上述GDS设计版图中的设计数据；
确定模块603，用于将上述设计数据转化为与上述待设计芯片的当前设计工艺节点对应的目标设计数据，以使得后端芯片设计工具基于上述目标设计数据对上述待设计芯片进行设计。
根据本申请的一个或多个实施例，上述提取模块包括：
提取单元，用于采用编程语言以数据提取的形式，提取上述GDS设计版图中与上述设计目标对应的设计数据，其中，上述编程语言包括：解释性脚本SKILL语言。
一种可选的实施方式，上述提取单元，包括：
第一提取子单元，用于从上述GDS设计版图中提取出与上述设计目标对应的多个线条；
映射子单元，用于根据多个上述线条各自与芯片边界的交叉信息，对应映射得到上述GDS设计版图中的多个端口，其中，每个上述端口的金属层次与对应线条的层次之间存在映射关系；
第一确定子单元，用于确定上述GDS设计版图中的多个端口各自对应的端口位置信息。
一种可选的实施方式，上述提取单元，包括：
第二提取子单元，用于提取上述GDS设计版图中与上述设计目标对应的初始芯片形状，其中，上述初始芯片形状包括：待简化的芯片形状、待定制化的芯片形状；
简化处理子单元，用于采用删除索引和凸点数字标记，对上述待简化的芯片形状进行简化处理，得到简化后的芯片形状信息；
定制处理子单元，用于采用添加索引和凸点数字标记，对上述待定制化的芯片形状进行定制化处理，得到定制化后的芯片形状信息。
一种可选的实施方式，上述提取单元，包括：
第三提取子单元，用于提取上述GDS设计版图中与上述设计目标对应的设计单元实例；
遍历子单元，用于遍历上述设计单元实例，抓取得到库单元名称和具体例化后单元名称；
第二确定子单元，用于根据上述库单元名称和上述具体例化后单元名称，确定上述GDS设计版图中物理器件的边界框信息；
第三确定子单元，用于根据上述GDS设计版图中上述物理器件的边界框信息，确定上述物理器件的模组信息。
一种可选的实施方式，第二确定子单元，具体用于：
若确定上述库单元名称和上述具体例化后单元名称用于标识上述待设计芯片中的物理器件，则从上述设计单元实例中删除上述库单元名称和上述具体例化后单元名称，得到剩余设计单元实例；
将上述剩余设计单元实例按照物理器件的名称进行重新排列，以确定上述GDS设计版图中上述物理器件的边界框信息，其中，上述重新排列是指采用同一模组存放同一层级的物理器件的名称。
在示例性实施例中，本申请实施例还提供了一种电子设备，包括：处理器，以及与上述处理器连接的存储器；
上述存储器存储计算机执行指令；
上述处理器执行上述存储器存储的计算机执行指令，以实现如任一项上述的方法。
在示例性实施例中，本申请实施例还提供了一种计算机可读存储介质，上述计算机可读存储介质中存储有计算机执行指令，上述计算机执行指令被处理器执行时用于实现如任一项上述的方法。
在示例性实施例中，本申请实施例还提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现任一项上述的方法。
为了实现上述实施例，本申请实施例还提供了一种电子设备。参考图7，其示出了适于用来实现本申请实施例的电子设备700的结构示意图，该电子设备700可以为终端设备或服务器。其中，终端设备可以包括但不限于诸如移动电话、笔记本电脑、数字广播接收器、消息收发设备，游戏控制台，医疗设备，健身设备，个人数字助理(Personal DigitalAssistant，简称PDA)、平板电脑(Portable Android Device，简称PAD)、便携式多媒体播放器(Portable Media Player，简称PMP)、车载终端(例如车载导航终端)等等的移动终端以及诸如数字TV、台式计算机等等的固定终端。图7示出的电子设备仅仅是一个示例，不应对本申请实施例的功能和使用范围带来任何限制。
如图7所示，电子设备700可以包括处理装置(例如中央处理器、图形处理器等)701，其可以根据存储在只读存储器(Read Only Memory，简称ROM)702中的程序或者从存储装置708加载到随机访问存储器(Random Access Memory，简称RAM)703中的程序而执行各种适当的动作和处理。在RAM 703中，还存储有电子设备700操作所需的各种程序和数据。处理装置701、ROM 702以及RAM 703通过总线704彼此相连。输入/输出(I/O)接口705也连接至总线704。
通常，以下装置可以连接至I/O接口705：包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置706；包括例如液晶显示器(Liquid CrystalDisplay，简称LCD)、扬声器、振动器等的输出装置707；包括例如磁带、硬盘等的存储装置708；以及通信装置709。通信装置709可以允许电子设备700与其他设备进行无线或有线通信以交换数据。虽然图7示出了具有各种装置的电子设备700，但是应理解的是，并不要求实施或具备所有示出的装置。可以替代地实施或具备更多或更少的装置。
特别地，根据本申请的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本申请的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置709从网络上被下载和安装，或者从存储装置708被安装，或者从ROM 702被安装。在该计算机程序被处理装置701执行时，执行本申请实施例的方法中限定的上述功能。
需要说明的是，本申请上述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF(射频)等等，或者上述的任意合适的组合。
上述计算机可读介质可以是上述电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。
上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备执行上述实施例所示的方法。
可以以一种或多种程序设计语言或其组合来编写用于执行本申请的操作的计算机程序代码，上述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LocalArea Network，简称LAN)或广域网(Wide Area Network，简称WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
附图中的流程图和框图，图示了按照本申请各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和流程图中的每个方框、以及框图和流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本申请实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现。其中，单元的名称在某种情况下并不构成对该单元本身的限定，例如，第一获取单元还可以被描述为“获取至少两个网际协议地址的单元”。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如，非限制性地，可以使用的示范类型的硬件逻辑部件包括：现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑设备(CPLD)等等。
在本申请的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (10)
1.一种确定芯片设计数据的方法，其特征在于，所述方法包括：
获取已设计芯片的版图数据描述格式GDS设计版图，以及与待设计芯片对应的设计目标；
根据与所述待设计芯片对应的设计目标，提取所述GDS设计版图中的设计数据；
将所述设计数据转化为与所述待设计芯片的当前设计工艺节点对应的目标设计数据，以使得后端芯片设计工具基于所述目标设计数据对所述待设计芯片进行设计。
2.根据权利要求1所述的方法，其特征在于，根据与所述待设计芯片对应的设计目标，提取所述GDS设计版图中的设计数据，包括：
采用编程语言以数据提取的形式，提取所述GDS设计版图中与所述设计目标对应的设计数据，其中，所述编程语言包括：解释性脚本SKILL语言。
3.根据权利要求2所述的方法，其特征在于，提取所述GDS设计版图中与所述设计目标对应的设计数据，包括：
从所述GDS设计版图中提取出与所述设计目标对应的多个线条；
根据多个所述线条各自与芯片边界的交叉信息，对应映射得到所述GDS设计版图中的多个端口，其中，每个所述端口的金属层次与对应线条的层次之间存在映射关系；
确定所述GDS设计版图中的多个端口各自对应的端口位置信息。
4.根据权利要求2所述的方法，其特征在于，提取所述GDS设计版图中与所述设计目标对应的设计数据，包括：
提取所述GDS设计版图中与所述设计目标对应的初始芯片形状，其中，所述初始芯片形状包括：待简化的芯片形状、待定制化的芯片形状；
采用删除索引和凸点数字标记，对所述待简化的芯片形状进行简化处理，得到简化后的芯片形状信息；
采用添加索引和凸点数字标记，对所述待定制化的芯片形状进行定制化处理，得到定制化后的芯片形状信息。
5.根据权利要求2所述的方法，其特征在于，提取所述GDS设计版图中与所述设计目标对应的设计数据，包括：
提取所述GDS设计版图中与所述设计目标对应的设计单元实例；
遍历所述设计单元实例，抓取得到库单元名称和具体例化后单元名称；
根据所述库单元名称和所述具体例化后单元名称，确定所述GDS设计版图中物理器件的边界框信息；
根据所述GDS设计版图中所述物理器件的边界框信息，确定所述物理器件的模组信息。
6.根据权利要求5所述的方法，其特征在于，根据所述库单元名称和所述具体例化后单元名称，确定所述GDS设计版图中物理器件的边界框信息，包括：
若确定所述库单元名称和所述具体例化后单元名称用于标识所述待设计芯片中的物理器件，则从所述设计单元实例中删除所述库单元名称和所述具体例化后单元名称，得到剩余设计单元实例；
将所述剩余设计单元实例按照物理器件的名称进行重新排列，以确定所述GDS设计版图中所述物理器件的边界框信息。
7.根据权利要求6所述的方法，其特征在于，所述重新排列是指采用同一模组存放同一层级的物理器件的名称。
8.一种确定芯片设计数据的装置，其特征在于，所述装置包括：
获取模块，用于获取已设计芯片的版图数据描述格式GDS设计版图，以及与待设计芯片对应的设计目标；
提取模块，用于根据与所述待设计芯片对应的设计目标，提取所述GDS设计版图中的设计数据；
确定模块，用于将所述设计数据转化为与所述待设计芯片的当前设计工艺节点对应的目标设计数据，以使得后端芯片设计工具基于所述目标设计数据对所述待设计芯片进行设计。
9.一种电子设备，其特征在于，包括：处理器，以及与所述处理器连接的存储器；
所述存储器存储计算机执行指令；
所述处理器执行所述存储器存储的计算机执行指令，以实现如权利要求1至7中任一项所述的方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如权利要求1至7中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311403054.8A CN117313635B (zh) | 2023-10-25 | 2023-10-25 | 确定芯片设计数据的方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311403054.8A CN117313635B (zh) | 2023-10-25 | 2023-10-25 | 确定芯片设计数据的方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117313635A true CN117313635A (zh) | 2023-12-29 |
| CN117313635B CN117313635B (zh) | 2024-05-24 |
Family
ID=89260211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311403054.8A Active CN117313635B (zh) | 2023-10-25 | 2023-10-25 | 确定芯片设计数据的方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117313635B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200211845A1 (en) * | 2018-12-31 | 2020-07-02 | Asml Netherlands B.V. | In-die metrology methods and systems for process control |
| CN115563924A (zh) * | 2022-10-09 | 2023-01-03 | 上海安路信息科技股份有限公司 | 集成电路版图工艺信息移植方法、装置、介质及终端 |
| WO2023108649A1 (zh) * | 2021-12-17 | 2023-06-22 | 华为技术有限公司 | 用于版图映射的方法、装置、设备、介质以及程序产品 |
| CN116306456A (zh) * | 2022-12-28 | 2023-06-23 | 上海集成电路研发中心有限公司 | 一种版图数据处理方法、装置、电子设备和可读存储介质 |
| CN116402007A (zh) * | 2023-06-08 | 2023-07-07 | 牛芯半导体(深圳)有限公司 | 版图移植方法、装置、终端以及介质 |
| WO2023133942A1 (zh) * | 2022-01-12 | 2023-07-20 | 长鑫存储技术有限公司 | 电路分析方法、装置、电子设备和存储介质 |
-
2023
- 2023-10-25 CN CN202311403054.8A patent/CN117313635B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200211845A1 (en) * | 2018-12-31 | 2020-07-02 | Asml Netherlands B.V. | In-die metrology methods and systems for process control |
| WO2023108649A1 (zh) * | 2021-12-17 | 2023-06-22 | 华为技术有限公司 | 用于版图映射的方法、装置、设备、介质以及程序产品 |
| WO2023133942A1 (zh) * | 2022-01-12 | 2023-07-20 | 长鑫存储技术有限公司 | 电路分析方法、装置、电子设备和存储介质 |
| CN115563924A (zh) * | 2022-10-09 | 2023-01-03 | 上海安路信息科技股份有限公司 | 集成电路版图工艺信息移植方法、装置、介质及终端 |
| CN116306456A (zh) * | 2022-12-28 | 2023-06-23 | 上海集成电路研发中心有限公司 | 一种版图数据处理方法、装置、电子设备和可读存储介质 |
| CN116402007A (zh) * | 2023-06-08 | 2023-07-07 | 牛芯半导体(深圳)有限公司 | 版图移植方法、装置、终端以及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117313635B (zh) | 2024-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6857116B1 (en) | Optimization of abutted-pin hierarchical physical design | |
| US7634743B1 (en) | Method for updating a placed and routed netlist | |
| CN108566420A (zh) | 用于区块链的数据处理方法、设备及计算机可读存储介质 | |
| CN102866349A (zh) | 集成电路测试方法 | |
| CN110134668A (zh) | 应用于区块链的数据迁移方法、装置和设备 | |
| US20230042968A1 (en) | High-definition map creation method and device, and electronic device | |
| US20110023006A1 (en) | Connection navigation in electronic design automation | |
| CN116227407B (zh) | 形成物理版图的模块边界的方法及相关设备 | |
| CN112631588A (zh) | 文件生成方法、装置、电子设备和计算机可读介质 | |
| CN117313635B (zh) | 确定芯片设计数据的方法、装置、电子设备及存储介质 | |
| US11194949B1 (en) | Predictor-guided cell spreader to improve routability for designs at advanced process nodes | |
| CN109657249A (zh) | 应用程序的文本自动替换方法、装置及电子设备 | |
| US11074379B2 (en) | Multi-cycle latch tree synthesis | |
| WO2023051395A1 (en) | Register transfer level navigation microservices and instrumentation for cloud-native electronic design automation (eda) platforms | |
| CN110688116A (zh) | 一种图像文件的解析方法、装置、设备和可读介质 | |
| CN111124541A (zh) | 一种配置文件的生成方法、装置、设备及介质 | |
| US8181143B2 (en) | Method and apparatus for generating a memory-efficient representation of routing data | |
| CN114861574A (zh) | 一种应用于层次化物理设计的逻辑简化方法 | |
| US11176303B2 (en) | Constrained cell placement | |
| CN114692055A (zh) | 表单处理方法、装置、存储介质与电子设备 | |
| JP2022549872A (ja) | ユーザーインターフェース展示方法、装置、コンピュータ読み取り可能な媒体及び電子装置 | |
| CN112818616A (zh) | 管脚命名方法、寄存器激励源添加方法及电子装置 | |
| CN113961296B (zh) | 页面元素布局方法、装置、可读介质及电子设备 | |
| CN117077596A (zh) | 集成电路芯片的时序分析方法、装置、设备及介质 | |
| WO2024099055A1 (zh) | 语音识别方法、装置及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |