CN117276422A - Micro-LED发光二极管外延片及其制备方法 - Google Patents
Micro-LED发光二极管外延片及其制备方法 Download PDFInfo
- Publication number
- CN117276422A CN117276422A CN202311243285.7A CN202311243285A CN117276422A CN 117276422 A CN117276422 A CN 117276422A CN 202311243285 A CN202311243285 A CN 202311243285A CN 117276422 A CN117276422 A CN 117276422A
- Authority
- CN
- China
- Prior art keywords
- layer
- temperature
- gallium oxide
- gallium nitride
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims abstract description 143
- 229910001195 gallium oxide Inorganic materials 0.000 claims abstract description 143
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 419
- 229910002601 GaN Inorganic materials 0.000 claims description 134
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 110
- 230000003647 oxidation Effects 0.000 claims description 92
- 238000007254 oxidation reaction Methods 0.000 claims description 92
- 239000012159 carrier gas Substances 0.000 claims description 33
- 239000002356 single layer Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 230000001965 increasing effect Effects 0.000 abstract description 10
- 230000006798 recombination Effects 0.000 abstract description 6
- 238000005215 recombination Methods 0.000 abstract description 6
- 238000009826 distribution Methods 0.000 abstract description 5
- 230000002829 reductive effect Effects 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 45
- 239000000463 material Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 11
- 238000004020 luminiscence type Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明涉及半导体技术领域，具体公开一种Micro‑LED发光二极管外延片及其制备方法，该制备方法包括提供衬底；在所述衬底上沉积外延层；所述外延层设有多量子阱层，所述多量子阱层包括周期性交替层叠的InGaN势阱层、帽层及GaN势垒层，所述帽层包括沿外延方向依次沉积的低温氧化镓层、高温氧化镓层及掺Mg的三维生长氧化镓层。本发明在InGaN势阱层与GaN势垒层之间设置帽层，通过帽层中各层之间的相互配合，减少“In”拖尾现象，增加阱垒界面清晰度，提升多量子阱层的晶格质量，增加电子空穴的复合效率，提升InGaN势阱层中In分布的均匀性，进而提高发光效率、抗静电能力、发光波长均匀性及发光亮度均匀性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种Micro-LED发光二极管外延片及其制备方法。
背景技术
Micro-LED有望促使显示屏向轻薄化、小型化、低功耗、高亮度方向发展，被誉为“下一代微显示器技术”。然而，由于Micro-LED芯片尺寸是传统LED芯片的几十分之一、甚至更小，一方面，使得Micro-LED芯片无法再使用传统的LED芯片挑拣与分选技术，Micro-LED外延片波长均匀性需求非常高，另一方面，芯片表面积变小带来抗静电能力的削弱，限制Micro-LED良率的提升，此外，芯片表面积的变小会导致单芯亮度的下降，因此，Micro-LED芯片对发光效率的要求更高。
发明内容
本发明的目的在于针对已有的技术现状，提供一种Micro-LED发光二极管外延片及其制备方法，本发明在InGaN势阱层与GaN势垒层之间设置帽层，通过帽层中各层之间的相互配合，减少“In”拖尾现象，增加阱垒界面清晰度，有效提升多量子阱层的晶格质量，增加电子空穴的复合效率，提升InGaN势阱层中In分布的均匀性，进而提高发光效率、抗静电能力、发光波长均匀性及发光亮度均匀性。
为达到上述目的，本发明采用如下技术方案：
一方面，本发明提供一种Micro-LED发光二极管外延片的制备方法，包括提供衬底；
在所述衬底上沉积外延层；
所述外延层设有多量子阱层，所述多量子阱层包括周期性交替层叠的InGaN势阱层、帽层及GaN势垒层，所述帽层包括沿外延方向依次沉积的低温氧化镓层、高温氧化镓层及掺Mg的三维生长氧化镓层。
在一些实施例中，所述低温氧化镓层为第一氮化镓预铺层经热氧化处理制得，所述高温氧化镓层为第二氮化镓预铺层经热氧化处理制得，所述掺Mg的三维生长氧化镓层为第三氮化镓预铺层经热氧化处理制得，所述第三氮化镓预铺层掺杂有Mg。
在一些实施例中，所述第一氮化镓预铺层及所述第三氮化镓预铺层的载气为N2。
在一些实施例中，所述第一氮化镓预铺层的生长温度低于所述第二氮化镓预铺层的生长温度，且热氧化处理过程中，第一氮化镓预铺层的氧化温度低于所述第二氮化镓预铺层的氧化温度；
所述第一氮化镓预铺层及所述第二氮化镓预铺层的生长压力小于所述第三氮化镓预铺层的生长压力。
在一些实施例中，所述低温氧化镓层的制备步骤包括：
在所述InGaN势阱层上沉积第一氮化镓预铺层，其中，所述第一氮化镓预铺层的载气为N2，生长温度为750℃～800℃，生长压力为100torr～200torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为750℃～800℃。
在一些实施例中，所述高温氧化镓层的制备步骤包括：
在所述低温氧化镓层上沉积第二氮化镓预铺层，其中，所述第二氮化镓预铺层的载气为N2和H2，生长温度为850℃～900℃，生长压力为100torr～200torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为850℃～900℃。
在一些实施例中，所述掺Mg的三维生长氧化镓层的制备步骤包括：
在所述高温氧化镓层上沉积第三氮化镓预铺层，其中，所述第三氮化镓预铺层的载气为N2，生长温度为850℃～900℃，生长压力为300torr～500torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为850℃～900℃。
在一些实施例中，所述掺Mg的三维生长氧化镓层中，Mg的掺杂浓度为1×1014cm-3～1×1015cm-3。
在一些实施例中，所述低温氧化镓层的单层厚度为0.1nm～2nm，所述高温氧化镓层的单层厚度为0.1nm～2nm，所述掺Mg的三维生长氧化镓层的单层厚度为0.1nm～2nm。
另一方面，本发明提供一种Micro-LED发光二极管外延片，包括衬底及设置于所述衬底上的外延层，所述外延层设有多量子阱层，所述多量子阱层包括周期性交替层叠的InGaN势阱层、帽层及GaN势垒层，所述帽层包括沿外延方向依次沉积的低温氧化镓层、高温氧化镓层及掺Mg的三维生长氧化镓层。
本发明的有益效果在于：
本发明中，在InGaN势阱层与GaN势垒层之间设置帽层，通过帽层中低温氧化镓层、高温氧化镓层及掺Mg的三维生长氧化镓层各层之间的相互配合，减少“In”拖尾现象，增加阱垒界面清晰度，有效提升多量子阱层的晶格质量，增加电子空穴的复合效率，提升InGaN势阱层中In分布的均匀性，进而提高发光效率、抗静电能力、发光波长均匀性及发光亮度均匀性。
附图说明
图1为本发明的多量子阱层的制备方法的流程图。
图2为本发明的帽层的制备方法的流程图。
图3为本发明的Micro-LED发光二极管外延片的结构示意图。
图4为本发明的多量子阱层的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
一方面，参见图1至图4所示，本发明公开一种Micro-LED发光二极管外延片的制备方法，包括
S100.提供衬底1，其中，衬底1可为Si衬底、SiC衬底、蓝宝石衬底、氧化镓衬底等；
S200.在所述衬底1上沉积外延层；
所述外延层设有多量子阱层5，所述多量子阱层5包括周期性交替层叠的InGaN势阱层51、帽层52及GaN势垒层53，所述帽层52包括沿外延方向依次沉积的低温氧化镓层521、高温氧化镓层522及掺Mg的三维生长氧化镓层523。
本发明中，在InGaN势阱层51与GaN势垒层53之间设置帽层52，其中，帽层52由低温氧化镓层521、高温氧化镓层522及掺Mg的三维生长氧化镓层523组成，其中，帽层52基于以下机理发挥效果：
(1)本发明的帽层52中，采用先生长低温氧化镓层521，再生长高温氧化镓层522，具有更好的晶格质量，可避免了传统结构中由于In高温迁移发生的“In”拖尾现象，增加阱垒界面清晰度，利于提升多量子阱层5的晶体质量，减少漏电通道，提升LED的抗静电能力及波长均匀度；最后再生长掺Mg的三维生长氧化镓层523，三维生长结构能够从三个维度释放应力，避免二维板块状结构和GaN势垒层53衔接时，产生的应力，大大减少多量子阱层5的压电极化效应，提升发光效率，且Mg的掺杂不仅有利于诱导材料层的三维生长，更能够作为P型掺杂，提供部分空穴，增加InGaN势阱层51中的空穴浓度，增加电子和空穴的复合，进一步提升发光效率；
(2)氧化镓材料本身的晶体质量高，利用氧化镓材料作为帽层52的材料，能够修复因低温生长导致InGaN势阱层51产生的缺陷，从而避免缺陷在多量子阱层5中累积，减少漏电通道，提升LED的抗静电能力及发光效率；
(3)氧化镓材料的禁带宽度高达4.8eV，可见将电子空穴限制在InGaN势阱层51中，避免现有的发光层中，因电子迁移速度过孔来不及与空穴复合就迁移到下一个阱层的问题，从而增加了电子空穴的复合效率，提升发光效率。
本发明中，在InGaN势阱层51与GaN势垒层53之间设置帽层52，通过帽层52中低温氧化镓层521、高温氧化镓层522及掺Mg的三维生长氧化镓层523各层之间的相互配合，减少“In”拖尾现象，增加阱垒界面清晰度，有效提升多量子阱层5的晶格质量，增加电子空穴的复合效率，提升InGaN势阱层51中In分布的均匀性，进而提高发光效率、抗静电能力、发光波长均匀性及发光亮度均匀性。
其中，所述低温氧化镓层521为第一氮化镓预铺层经热氧化处理制得，所述高温氧化镓层522为第二氮化镓预铺层经热氧化处理制得，所述掺Mg的三维生长氧化镓层523为第三氮化镓预铺层经热氧化处理制得，所述第三氮化镓预铺层掺杂有Mg。
本实施例中，帽层52中各子层均是经由热氧化处理制得，在帽层52进行热氧化处理时，InGaN势阱层51中的In在O2气氛中得以重新分布，使得“In团簇”打开，从而进一步提升LED的发光波长均匀性及发光亮度均匀性。
其中，所述第一氮化镓预铺层及所述第三氮化镓预铺层的载气为N2。
在低温氧化镓层521制备过程中，第一氮化镓预铺层选择N2作为载气，不通入H2载气，能够避免在较高温度下H2对InGaN势阱层51中In的破坏，有效提升多量子阱层5的晶格质量以及InGaN势阱层51中In分布的均匀性。
在掺Mg的三维生长氧化镓层523制备过程中，第三氮化镓预铺层选择N2作为载气，而不通入H2载气，H2载气不利于三维生长，材料层在N2载气中能够更好的形成三维生长结构。
其中，所述第一氮化镓预铺层的生长温度低于所述第二氮化镓预铺层的生长温度，且热氧化处理过程中，第一氮化镓预铺层的氧化温度低于所述第二氮化镓预铺层的氧化温度；
所述第一氮化镓预铺层及所述第二氮化镓预铺层的生长压力小于所述第三氮化镓预铺层的生长压力。
第一氮化镓预铺层采用较低的生长温度及氧化温度，可避免InGaN势阱层51中的In因温度过高发生偏析、扩散，同时，由于设置了低温氧化镓层521，能够在后续的高温生长环境对InGaN势阱层51进行保护，由此，第二氮化镓预铺层可采用较高的生长温度及氧化温度，利于形成高质量晶体。
第一氮化镓预铺层及第二氮化镓预铺层采用相对较低的生长压力，利于材料层的二维生长，形成二维结构，第三氮化镓预铺层采用较高的生长压力，利于三维生长，形成三维结构。
其中，所述低温氧化镓层521的制备步骤包括：
在所述InGaN势阱层51上沉积第一氮化镓预铺层，其中，所述第一氮化镓预铺层的载气为N2，生长温度为750℃～800℃，生长压力为100torr～200torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为750℃～800℃。
示例性的，第一氮化镓预铺层的生长温度为750℃、760℃、770℃、780℃、790℃或800℃，但不限于此；生长压力为100torr、120torr、140torr、160torr、180torr或200torr，但不限于此；氧化温度为750℃、760℃、770℃、780℃、790℃或800℃，但不限于此；其中，生长温度过高或氧化温度过高容易造成InGaN势阱层51中“In”的拖尾现象，生长温度过低或氧化温度过低会影响晶格质量。
其中，所述高温氧化镓层522的制备步骤包括：
在所述低温氧化镓层521上沉积第二氮化镓预铺层，其中，所述第二氮化镓预铺层的载气为N2和H2，生长温度为850℃～900℃，生长压力为100torr～200torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为850℃～900℃。
示例性的，第二氮化镓预铺层的生长温度为850℃、860℃、870℃、880℃、890℃或900℃，但不限于此；生长压力为100torr、130torr、150torr、170torr、190torr或200torr，但不限于此；氧化温度为850℃、860℃、870℃、880℃、890℃或900℃，但不限于此；生长压力为100torr、120torr、140torr、160torr、180torr或200torr，但不限于此；其中，生长温度过低或氧化温度过低会影响晶格质量。
其中，所述掺Mg的三维生长氧化镓层523的制备步骤包括：
在所述高温氧化镓层522上沉积第三氮化镓预铺层，其中，所述第三氮化镓预铺层的载气为N2，生长温度为850℃～900℃，生长压力为300torr～500torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为850℃～900℃。
示例性的，第三氮化镓预铺层的生长温度为850℃、860℃、870℃、880℃、890℃或900℃，但不限于此；生长压力为300torr、320torr、350torr、370torr、400torr、430torr、450torr、480torr或500torr，但不限于此；氧化温度为850℃、860℃、870℃、880℃、890℃或900℃，但不限于此，其中，生长压力过低不利于三维生长。
其中，所述掺Mg的三维生长氧化镓层523中，Mg的掺杂浓度为1×1014cm-3～1×1015cm-3，示例性的，Mg的掺杂浓度为1×1014cm-3、3×1014cm-3、5×1014cm-3、7×1014cm-3、9×1014cm-3或1×1015cm-3，但不限于此，Mg的掺杂浓度过低，难以起到引导三维生长和提高空穴浓度的作用，掺杂浓度过高，则容易导致晶体质量变差。
其中，低温氧化镓层521、高温氧化镓层522及掺Mg的三维生长氧化镓还可通过分子束外延法、溅射法制得，然而制得的LED的波长均匀度、发光效率等次于上述的通过氮化镓材料热氧化处理的方式制得。
其中，所述低温氧化镓层521的单层厚度为0.1nm～2nm，所述高温氧化镓层522的单层厚度为0.1nm～2nm，所述掺Mg的三维生长氧化镓层523的单层厚度为0.1nm～2nm，示例性的，低温氧化镓层521的单层厚度为0.1nm、0.3nm、0.5nm、0.8nm、1nm、1.2nm、1.5nm、1.7nm或2nm，但不限于此；高温氧化镓层522的单层厚度为0.1nm、0.3nm、0.5nm、0.7nm、1nm、1.3nm、1.5nm、1.8nm或2nm，但不限于此，掺Mg的三维生长氧化镓层523的单层厚度为0.1nm、0.3nm、0.5nm、0.8nm、1nm、1.2nm、1.5nm、1.7nm或2nm，但不限于此。
其中，多量子阱层5的周期数为3个～15个，示例性的，周期数为3个、5个、8个、10个、12个或15个，但不限于此。
其中，参见图1至图2所示，多量子阱层5的制备步骤包括：
S241.生长InGaN势阱层51：
控制MOCVD反应腔的温度为700℃～800℃，载气为N2，关闭H2，通入NH3作为N源，通入TEGa作为Ga源，通入TMIn作为In源，生长InGaN势阱层51，单层厚度为1nm～5nm。
S242.生长帽层52：
S2421.生长低温氧化镓层521：
在InGaN势阱层51上沉积第一氮化镓预铺层，其中，第一氮化镓预铺层的载气为N2，H2保持关闭，通入NH3作为N源，通入TEGa作为Ga源，生长温度为750℃～800℃，生长压力为100torr～200torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为750℃～800℃，O2流量为60sccm～100sccm。
S2422.生长高温氧化镓层522：
在低温氧化镓层521上沉积第二氮化镓预铺层，其中，第二氮化镓预铺层的载气为N2和H2，生长温度为850℃～900℃，通入NH3作为N源，通入TEGa作为Ga源，生长压力为100torr～200torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为850℃～900℃，O2流量为60sccm～100sccm。
S2423.生长掺Mg的三维生长氧化镓层523：
在高温氧化镓层522上沉积第三氮化镓预铺层，其中，第三氮化镓预铺层的载气为N2，H2保持关闭，通入NH3作为N源，通入TEGa作为Ga源，通入CP2Mg作为Mg源，生长温度为850℃～900℃，生长压力为300torr～500torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为850℃～900℃，O2流量为60sccm～100sccm。
S243.生长GaN势垒层53：
控制MOCVD反应腔的温度为800℃～900℃，载气为N2和H2，通入NH3作为N源，通入TEGa作为Ga源，生长GaN势垒层53，GaN势垒层53的单层厚度为8nm～20nm。
依次重复上述步骤S241至S243，重复次数对应多量子阱层5的周期数。
其中，参见图3所示，外延层包括沿外延方向依次层叠于衬底1上的形核层2、本征GaN层3、N型半导体层4，多量子阱层5设置于N型半导体层4上，且多量子阱层5上沿外延方向依次层叠有电子阻挡层6及P型半导体层7。
另一方面，参见图3及图4所示，本发明还公开一种Micro-LED发光二极管外延片，包括衬底1及设置于所述衬底1上的外延层，所述外延层设有多量子阱层5，所述多量子阱层5包括周期性交替层叠的InGaN势阱层51、帽层52及GaN势垒层53，所述帽层52包括沿外延方向依次沉积的低温氧化镓层521、高温氧化镓层522及掺Mg的三维生长氧化镓层523。
下面结合附图及实施例对本发明作进一步说明：
实施例1
一方面，本实施例公开一种Micro-LED发光二极管外延片的制备方法，包括
S100.提供衬底，其中，衬底可为Si衬底、SiC衬底、蓝宝石衬底、氧化镓衬底等；
S200.在所述衬底上沉积外延层；
所述外延层设有多量子阱层，所述多量子阱层包括周期性交替层叠的InGaN势阱层、帽层及GaN势垒层，所述帽层包括沿外延方向依次沉积的低温氧化镓层、高温氧化镓层及掺Mg的三维生长氧化镓层。
其中，所述低温氧化镓层为第一氮化镓预铺层经热氧化处理制得，所述高温氧化镓层为第二氮化镓预铺层经热氧化处理制得，所述掺Mg的三维生长氧化镓层为第三氮化镓预铺层经热氧化处理制得，所述第三氮化镓预铺层掺杂有Mg。
其中，所述第一氮化镓预铺层及所述第三氮化镓预铺层的载气为N2。
其中，所述第一氮化镓预铺层的生长温度低于所述第二氮化镓预铺层的生长温度，且热氧化处理过程中，第一氮化镓预铺层的氧化温度低于所述第二氮化镓预铺层的氧化温度；
所述第一氮化镓预铺层及所述第二氮化镓预铺层的生长压力小于所述第三氮化镓预铺层的生长压力。
其中，所述低温氧化镓层的制备步骤包括：
在所述InGaN势阱层上沉积第一氮化镓预铺层，其中，所述第一氮化镓预铺层的载气为N2，生长温度为750℃，生长压力为120torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为750℃。
其中，所述高温氧化镓层的制备步骤包括：
在所述低温氧化镓层上沉积第二氮化镓预铺层，其中，所述第二氮化镓预铺层的载气为N2和H2，生长温度为900℃，生长压力为120torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为900℃。
其中，所述掺Mg的三维生长氧化镓层的制备步骤包括：
在所述高温氧化镓层上沉积第三氮化镓预铺层，其中，所述第三氮化镓预铺层的载气为N2，生长温度为850℃，生长压力为350torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为850℃。
其中，所述掺Mg的三维生长氧化镓层中，Mg的掺杂浓度为5×1014cm-3。
其中，所述低温氧化镓层的单层厚度为1nm，所述高温氧化镓层的单层厚度为1nm，所述掺Mg的三维生长氧化镓层的单层厚度为1nm。
其中，多量子阱层的周期数为6个。
其中，多量子阱层的制备步骤包括：
S241.生长InGaN势阱层。
S242.生长帽层：
S2421.生长低温氧化镓层；
S2422.生长高温氧化镓层；
S2423.生长掺Mg的三维生长氧化镓层。
S243.生长GaN势垒层。
其中，外延层包括沿外延方向依次层叠于衬底上的形核层、本征GaN层、N型半导体层，多量子阱层设置于N型半导体层上，且多量子阱层上沿外延方向依次层叠有电子阻挡层及P型半导体层。
另一方面，本实施例还公开一种Micro-LED发光二极管外延片，包括衬底及设置于所述衬底上的外延层，所述外延层设有多量子阱层，所述多量子阱层包括周期性交替层叠的InGaN势阱层、帽层及GaN势垒层，所述帽层包括沿外延方向依次沉积的低温氧化镓层、高温氧化镓层及掺Mg的三维生长氧化镓层。
实施例2
一方面，本实施例公开一种Micro-LED发光二极管外延片的制备方法，包括
S100.提供衬底，其中，衬底可为Si衬底、SiC衬底、蓝宝石衬底、氧化镓衬底等；
S200.在所述衬底上沉积外延层；
所述外延层设有多量子阱层，所述多量子阱层包括周期性交替层叠的InGaN势阱层、帽层及GaN势垒层，所述帽层包括沿外延方向依次沉积的低温氧化镓层、高温氧化镓层及掺Mg的三维生长氧化镓层。
其中，所述低温氧化镓层为第一氮化镓预铺层经热氧化处理制得，所述高温氧化镓层为第二氮化镓预铺层经热氧化处理制得，所述掺Mg的三维生长氧化镓层为第三氮化镓预铺层经热氧化处理制得，所述第三氮化镓预铺层掺杂有Mg。
其中，所述第一氮化镓预铺层及所述第三氮化镓预铺层的载气为N2。
其中，所述第一氮化镓预铺层的生长温度低于所述第二氮化镓预铺层的生长温度，且热氧化处理过程中，第一氮化镓预铺层的氧化温度低于所述第二氮化镓预铺层的氧化温度；
所述第一氮化镓预铺层及所述第二氮化镓预铺层的生长压力小于所述第三氮化镓预铺层的生长压力。
其中，所述低温氧化镓层的制备步骤包括：
在所述InGaN势阱层上沉积第一氮化镓预铺层，其中，所述第一氮化镓预铺层的载气为N2，生长温度为800℃，生长压力为120torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为800℃。
其中，所述高温氧化镓层的制备步骤包括：
在所述低温氧化镓层上沉积第二氮化镓预铺层，其中，所述第二氮化镓预铺层的载气为N2和H2，生长温度为850℃，生长压力为120torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为850℃。
其中，所述掺Mg的三维生长氧化镓层的制备步骤包括：
在所述高温氧化镓层上沉积第三氮化镓预铺层，其中，所述第三氮化镓预铺层的载气为N2，生长温度为880℃，生长压力为350torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为880℃。
其中，所述掺Mg的三维生长氧化镓层中，Mg的掺杂浓度为1×1015cm-3。
其中，所述低温氧化镓层的单层厚度为1nm，所述高温氧化镓层的单层厚度为1nm，所述掺Mg的三维生长氧化镓层的单层厚度为1nm。
其中，多量子阱层的周期数为6个。
其中，多量子阱层的制备步骤包括：
S241.生长InGaN势阱层。
S242.生长帽层：
S2421.生长低温氧化镓层；
S2422.生长高温氧化镓层；
S2423.生长掺Mg的三维生长氧化镓层。
S243.生长GaN势垒层。
其中，外延层包括沿外延方向依次层叠于衬底上的形核层、本征GaN层、N型半导体层，多量子阱层设置于N型半导体层上，且多量子阱层上沿外延方向依次层叠有电子阻挡层及P型半导体层。
另一方面，本实施例还公开一种Micro-LED发光二极管外延片，包括衬底及设置于所述衬底上的外延层，所述外延层设有多量子阱层，所述多量子阱层包括周期性交替层叠的InGaN势阱层、帽层及GaN势垒层，所述帽层包括沿外延方向依次沉积的低温氧化镓层、高温氧化镓层及掺Mg的三维生长氧化镓层。
实施例3
本实施例与实施例1的不同之处在于，本实施例中，所述第一氮化镓预铺层及所述第三氮化镓预铺层的载气为N2和H2，其中，H2占总载气通入量的50％。
对比例1
本对比例与实施例1的不同之处在于，所述帽层不设置所述低温氧化镓层，相应省略该材料层的制备步骤。
对比例2
本对比例与实施例1的不同之处在于，所述帽层不设置所述高温氧化镓层，相应省略该材料层的制备步骤。
对比例3
本对比例与实施例1的不同之处在于，所述帽层不设置所述掺Mg的三维生长氧化镓层，相应省略该材料层的制备步骤。
对比例4
本对比例与实施例1的不同之处在于，所述多量子阱层不设置帽层，相应省略该材料层的制备步骤。
对实施例1至实施例3以及对比例1至对比例4的外延片进行测试，具体的：
(1)将实验组的外延片做成30*60μm的芯片进行光电性能测试；
(2)波长均匀性测试：在通入电流0.3mA时，测试所得芯片的发光强度和发光波长均匀性(波长均匀性按照波长分布的标准方差计算)；
(3)抗静电性能测试：在HBM(人体放电模型)模型下运用静电仪对基芯片的抗静电性能进行测试，测试芯片能承受反向4000V静电的通过比例。
测试结果如下：
由测试结果可见，相比于对比例4所代表的传统结构，实施例1～实施例3在发光波长均匀性、发光强度及抗静电能力均由明显提升，对比实施例1和实施例3，可见，选择在低温氧化镓层和掺Mg的三维生长氧化镓层的制备过程中，不通入H2，能够提升发光波长均匀性、发光强度及抗静电能力，尤其是发光波长均匀性及抗静电能力，对比实施例1、对比例1、对比例2及对比例3，可见，低温氧化镓层、高温氧化镓层及掺Mg的三维生长氧化镓层均对发光波长均匀性、发光强度及抗静电能力存在影响，本发明的帽层通过低温氧化镓层、高温氧化镓层及掺Mg的三维生长氧化镓层之间的相互配合，有效提升发光波长均匀性、发光强度及抗静电能力。
以上所述仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本领域的技术人员在不脱离本发明技术方案范围内，当可利用上述提示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明方案的范围内。
Claims (10)
1.一种Micro-LED发光二极管外延片的制备方法，其特征在于，包括
提供衬底；
在所述衬底上沉积外延层；
所述外延层设有多量子阱层，所述多量子阱层包括周期性交替层叠的InGaN势阱层、帽层及GaN势垒层，所述帽层包括沿外延方向依次沉积的低温氧化镓层、高温氧化镓层及掺Mg的三维生长氧化镓层。
2.根据权利要求1所述的Micro-LED发光二极管外延片的制备方法，其特征在于，所述低温氧化镓层为第一氮化镓预铺层经热氧化处理制得，所述高温氧化镓层为第二氮化镓预铺层经热氧化处理制得，所述掺Mg的三维生长氧化镓层为第三氮化镓预铺层经热氧化处理制得，所述第三氮化镓预铺层掺杂有Mg。
3.根据权利要求2所述的Micro-LED发光二极管外延片的制备方法，其特征在于，所述第一氮化镓预铺层及所述第三氮化镓预铺层的载气为N2。
4.根据权利要求2所述的Micro-LED发光二极管外延片的制备方法，其特征在于，所述第一氮化镓预铺层的生长温度低于所述第二氮化镓预铺层的生长温度，且热氧化处理过程中，第一氮化镓预铺层的氧化温度低于所述第二氮化镓预铺层的氧化温度；
所述第一氮化镓预铺层及所述第二氮化镓预铺层的生长压力小于所述第三氮化镓预铺层的生长压力。
5.根据权利要求4所述的Micro-LED发光二极管外延片的制备方法，其特征在于，所述低温氧化镓层的制备步骤包括：
在所述InGaN势阱层上沉积第一氮化镓预铺层，其中，所述第一氮化镓预铺层的载气为N2，生长温度为750℃～800℃，生长压力为100torr～200torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为750℃～800℃。
6.根据权利要求4所述的Micro-LED发光二极管外延片的制备方法，其特征在于，所述高温氧化镓层的制备步骤包括：
在所述低温氧化镓层上沉积第二氮化镓预铺层，其中，所述第二氮化镓预铺层的载气为N2和H2，生长温度为850℃～900℃，生长压力为100torr～200torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为850℃～900℃。
7.根据权利要求3所述的Micro-LED发光二极管外延片的制备方法，其特征在于，所述掺Mg的三维生长氧化镓层的制备步骤包括：
在所述高温氧化镓层上沉积第三氮化镓预铺层，其中，所述第三氮化镓预铺层的载气为N2，生长温度为850℃～900℃，生长压力为300torr～500torr；
将外延片转入高温氧化炉，在O2气氛下进行热氧化处理，其中，氧化温度为850℃～900℃。
8.根据权利要求1所述的Micro-LED发光二极管外延片的制备方法，其特征在于，所述掺Mg的三维生长氧化镓层中，Mg的掺杂浓度为1×1014cm-3～1×1015cm-3。
9.根据权利要求1所述的Micro-LED发光二极管外延片的制备方法，其特征在于，所述低温氧化镓层的单层厚度为0.1nm～2nm，所述高温氧化镓层的单层厚度为0.1nm～2nm，所述掺Mg的三维生长氧化镓层的单层厚度为0.1nm～2nm。
10.一种Micro-LED发光二极管外延片，包括衬底及设置于所述衬底上的外延层，其特征在于，所述外延层设有多量子阱层，所述多量子阱层包括周期性交替层叠的InGaN势阱层、帽层及GaN势垒层，所述帽层包括沿外延方向依次沉积的低温氧化镓层、高温氧化镓层及掺Mg的三维生长氧化镓层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311243285.7A CN117276422A (zh) | 2023-09-25 | 2023-09-25 | Micro-LED发光二极管外延片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311243285.7A CN117276422A (zh) | 2023-09-25 | 2023-09-25 | Micro-LED发光二极管外延片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117276422A true CN117276422A (zh) | 2023-12-22 |
Family
ID=89211843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311243285.7A Pending CN117276422A (zh) | 2023-09-25 | 2023-09-25 | Micro-LED发光二极管外延片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117276422A (zh) |
-
2023
- 2023-09-25 CN CN202311243285.7A patent/CN117276422A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109346576B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN109671813B (zh) | 一种GaN基发光二极管外延片及其制备方法 | |
| CN109346568B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN114649454B (zh) | 一种发光二极管的外延片结构及其制备方法 | |
| CN116504895B (zh) | 发光二极管外延片及其制备方法、led | |
| CN115207177A (zh) | 发光二极管外延片及其制备方法 | |
| CN109920884A (zh) | 发光二极管外延片及其生长方法 | |
| CN106876531B (zh) | 一种发光二极管的外延片及其制备方法 | |
| CN109671817B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN109103312B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN116845157B (zh) | GaN基绿光发光二极管外延片及其制备方法、发光二极管 | |
| CN116565098B (zh) | 氮化镓发光二极管外延片及其生长工艺 | |
| CN116581219B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116960248B (zh) | 一种发光二极管外延片及制备方法 | |
| CN116344698B (zh) | 图形化衬底GaN基LED外延片及其制备方法 | |
| CN117153964A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外led | |
| CN115832139B (zh) | 用于Mini-LED的外延片及其制备方法、Mini-LED | |
| CN109473521B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116705946A (zh) | 发光二极管外延片及其制备方法 | |
| CN116487493A (zh) | 发光二极管外延片及其制备方法、led芯片 | |
| CN116014041A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117276422A (zh) | Micro-LED发光二极管外延片及其制备方法 | |
| CN109659408B (zh) | 一种氮化镓基发光二极管外延片、芯片及其制备方法 | |
| CN116759500B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109545923A (zh) | 一种绿光发光二极管外延片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |