CN117272428A - 基于显示界面的芯片设计重组系统 - Google Patents

基于显示界面的芯片设计重组系统 Download PDF

Info

Publication number
CN117272428A
CN117272428A CN202210679063.9A CN202210679063A CN117272428A CN 117272428 A CN117272428 A CN 117272428A CN 202210679063 A CN202210679063 A CN 202210679063A CN 117272428 A CN117272428 A CN 117272428A
Authority
CN
China
Prior art keywords
cmd
physical
interconnection
mod
atomic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210679063.9A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muxi Technology Chengdu Co ltd
Original Assignee
Muxi Technology Chengdu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muxi Technology Chengdu Co ltd filed Critical Muxi Technology Chengdu Co ltd
Priority to CN202210679063.9A priority Critical patent/CN117272428A/zh
Publication of CN117272428A publication Critical patent/CN117272428A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/10—Geometric CAD
    • G06F30/12—Geometric CAD characterised by design entry means specially adapted for CAD, e.g. graphical user interfaces [GUI] specially adapted for CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种基于显示界面的芯片设计重组系统，应用于芯片逻辑互联到物理互联的重组过程，所述系统基于接口描述重构库、逻辑互联数据库构建芯片逻辑互联关系，然后进一步构建物理互联数据库、基于所述物理数据库在显示界面上显示物理布局图，所述物理布局图包括Ka个组别显示区域，K2个原子单元显示区域，Kb个总线，每一原子单元显示区域位于对应的组别区域中，第ib个总线设置在Aib的原子单元显示区域和Bib的原子单元显示区域之间。本发明能够基于显示界面显示并能够直观进行物理重组调整、延时调整，提高了物理重组和延时调整效率，从而提高了芯片设计的效率。

Description

基于显示界面的芯片设计重组系统
技术领域
本发明涉及芯片设计技术领域，尤其涉及一种基于显示界面的芯片设计重组系统。
背景技术
在芯片设计过程中，需要先建立好模块之间的逻辑互联关系，再基于逻辑互联关系建立物理连接，进行物理重组(regroup)。物理重组过程中，需要划分不同的组别，且后续通常需要多次调整。此外，由于物理布局布线方式的不同，不同组成模块之间不同连线之间的距离和类型均可能存在差异，尤其是在距离过长时，直接按照逻辑互联的方式建立模块之间的连接，会影响两个互联组成模块之间的时序(timming),因此在重组过程中还需要对互联组成模块进行延时调整。
但是，由于现有技术中是基于RTL(Register Transfer Level)来设计芯片，因此，重组过程需要编写大量的RTL代码，效率低且易出错，此外，基于RTL代码处理来实现延时调整，导致处理过程复杂、效率低、易出错、灵活性差。此外，随着芯片规模越来越大，这种方法显然不适用于大规模芯片设计，且一旦需要更改延时调整，还需要在对应部分的RTL中逐个更改，导致芯片设计效率低。
发明内容
本发明目的在于，提供一种基于显示界面的芯片设计重组系统，能够基于显示界面显示并能够直观进行物理重组调整、延时调整，提高了物理重组和延时调整效率，从而提高了芯片设计的效率。
本发明提供了一种基于显示界面的芯片设计互联重组系统，应用于芯片逻辑互联到物理互联的重组过程，其特征在于，
包括接口描述重构库、逻辑互联数据库、物理互联数据库、显示界面、处理器和存储有计算机程序的存储器，所述接口描述重构库包括K3个预先定义的接口重构结构IDF＝(IDF1,IDF2,...,IDFK3)；所述逻辑互联数据库包括K1个模块(Mod1,Mod2,...,ModK1)、K2个原子单元(AU1,AU2,...,AUK2)、K4个设计互联组装DIY＝(X1_Y1_CMD1,X2_Y2_CMD2,...，XK4_YK4_CMDK4)，Xi5和Yi5属于{Mod1,Mod2,...,ModK1,AU1,AU2,...,AUK2}，i5的取值范围为1到K4，CMDi5用于从接口描述重构库获取对应的IDF，Modi1包括模块唯一标识MIDi以及1Modi1的子模块标识和子原子单元标识；所述物理互联数据库初始为空；
当所述处理器执行所述计算机程序时，实现以下步骤：
步骤S1、基于(X1_Y1_CMD1,X2_Y2_CMD2,...，XK4_YK4_CMDK4)、(Mod1,Mod2,...,ModK1)、(AU1,AU2,...,AUK2)构建芯片逻辑互联关系；
步骤S2、基于所述芯片逻辑互联关系确定原子单元之间的逻辑互联关系(A1_B1_CMD1’,A2_B2_CMD2’,...,AKb_BKb_CMDKb’),Aib,Bib属于{AU1,AU2,...,AUK2},CMDib’用于从接口描述重构库获取对应的IDF，ib的取值范围为1到Kb；
步骤S3、基于物理布局信息将{AU1,AU2,...,AUK2}划分Ka个物理组别{AUG1，AUG2，...AGUKa},AUGia中包括至少一个AUi2,每一AUi2被划分在其中一个AUGia中，ia的取值范围为1到Ka,i2的取值范围为1到K2；
步骤S4、将{AUG1，AUG2，...AGUKa}和(A1_B1_CMD1’,A2_B2_CMD2’,...,AKb_BKb_CMDKb’)存储至所述物理互联数据库；
步骤S5、基于所述物理数据库在所述显示界面上显示物理布局图，所述物理布局图包括Ka个组别显示区域，K2个原子单元显示区域，Kb个总线，每一原子单元显示区域位于对应的组别区域中，第ib个总线设置在Aib的原子单元显示区域和Bib的原子单元显示区域之间,ib的取值范围为1到Kb。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种基于显示界面的芯片设计重组系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：
本发明所述系统够基于接口描述重构库、逻辑互联数据库和物理互联数据库，通过显示界面直接生成物理布局图，从而可以快速直观完成物理重组，无需对RTL代码进行直接操作，也不用调整逻辑互联关系，此外，还可基于显示界面进行延时调整，提高了物理重组以及延时调整效率从而提高了芯片设计的效率。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。
附图说明
图1为本发明实施例提供的基于显示界面的芯片设计重组系统示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的一种基于显示界面的芯片设计重组系统的具体实施方式及其功效，详细说明如后。
本发明实施例提供了一种基于显示界面的芯片设计互联重组系统，应用于芯片逻辑互联到物理互联的重组过程，如图1所示，包括接口描述重构库、逻辑互联数据库、物理互联数据库、显示界面、处理器和存储有计算机程序的存储器，所述接口描述重构库包括K3个预先定义的接口重构结构IDF＝(IDF1,IDF2,...,IDFK3)，优选的，接口可以实现为总线。所述逻辑互联数据库包括K1个模块(Mod1,Mod2,...,ModK1)、K2个原子单元(AU1,AU2,...,AUK2)、K4个设计互联组装DIY＝(X1_Y1_CMD1,X2_Y2_CMD2,...，XK4_YK4_CMDK4)，Xi5和Yi5属于{Mod1,Mod2,...,ModK1,AU1,AU2,...,AUK2}，i5的取值范围为1到K4，CMDi5用于从接口描述重构库获取对应的IDF，Modi1包括模块唯一标识MIDi以及1Modi1的子模块标识和子原子单元标识；所述物理互联数据库初始为空。
当所述处理器执行所述计算机程序时，实现以下步骤：
步骤S1、基于(X1_Y1_CMD1,X2_Y2_CMD2,...，XK4_YK4_CMDK4)、(Mod1,Mod2,...,ModK1)、(AU1,AU2,...,AUK2)构建芯片逻辑互联关系。
步骤S2、基于所述芯片逻辑互联关系确定原子单元之间的逻辑互联关系(A1_B1_CMD1’,A2_B2_CMD2’,...,AKb_BKb_CMDKb’),Aib,Bib属于{AU1,AU2,...,AUK2},CMDib’用于从接口描述重构库获取对应的IDF，ib的取值范围为1到Kb。
步骤S3、基于物理布局信息将{AU1,AU2,...,AUK2}划分Ka个物理组别{AUG1，AUG2，...AGUKa},AUGia中包括至少一个AUi2,每一AUi2被划分在其中一个AUGia中，ia的取值范围为1到Ka,i2的取值范围为1到K2；
步骤S4、将{AUG1，AUG2，...AGUKa}和(A1_B1_CMD1’,A2_B2_CMD2’,...,AKb_BKb_CMDKb’)存储至所述物理互联数据库。
步骤S5、基于所述物理数据库在所述显示界面上显示物理布局图，所述物理布局图包括Ka个组别显示区域，K2个原子单元显示区域，Kb个总线，每一原子单元显示区域位于对应的组别区域中，第ib个总线设置在Aib的原子单元显示区域和Bib的原子单元显示区域之间,ib的取值范围为1到Kb。
优选的，所述显示界面为GUI(Graphical User Interface)界面。
作为一种优选实施例，同一种总线协议对应对一种IDF，也即对应一种类型的总线。在显示区域呈现总线时，可以采用不同的颜色对不同协议总线进行显示，每类总线显示的颜色可以由用户自定义。进一步的，还可以在接收到用户输入的目标协议时，将当前界面上目标协议对应的所有总线进行高亮显示。
通过步骤S1-步骤S5可以在所述显示界面上直观显示物理布局图，基于所显示的物理布局图，可以直接基于显示界面上的物理布局图进行物理布局的调整等操作。
作为一种实施例，所述步骤S5之后包括：
步骤S6、接收第一物理布局调整指令，从所述第一物理布局调整指令中解析出待调整原子单元标识、当前组别标识、第一目标组别标识。
步骤S7、将待调整原子单元对应的显示区域从当前组别显示区域移动至第一目标组别显示区域，连接在待调整原子单元的总线一端跟随所述调整原子单元移动，原子单元之间的逻辑互联关系不变。
步骤S8、更新所述物理互联数据库中的{AUG1，AUG2，...AGUKa}。
需要说明的是，通过步骤S6-步骤S8可以通过显示界面，通过点击显示区域、在显示区停留超过预设的停留时间或者拖动显示区域等方式生成第一物理布局调整指令，直观调整物理布局，并同步更新物理互联数据库，提高了物理布局调整的效率。
在物理布局过程中，还可以新增原子单元，作为一种实施例，所述步骤S5之后包括：
步骤S6’、接收第二物理布局调整指令，从所述第二物理布局调整指令中新增原子单元标识、第二目标组别标识、新增原子单元之间的逻辑互联关系(A’_B1’_CMD1”，A’_B2’_CMD2”，…，A’_BKc’_CMDKc”),A’为新增原子单元标识，Bic’为当前显示界面中已存在的原子单元标识，A’、Bic’{AU1,AU2,...,AUK2}，CMDic”用于从接口描述重构库获取对应的IDF。
步骤S7’、在所述第二目标组别标识对应的组别显示区域中增加新增原子单元标识对应的显示区域，基于(A’_B1’_CMD1”，A’_B2’_CMD2”，…，A’_BKc’_CMDKc”)建立A’与Bic’之间的总线；
步骤S8’、更新所述物理互联数据库中的{AUG1，AUG2，...AGUKa}和(A1_B1_CMD1’,A2_B2_CMD2’,...,AKb_BKb_CMDKb’)。
需要说明的是，通过步骤S6’-步骤S8’可以通过显示界面，通过点击显示区域、在显示区停留超过预设的停留时间或者拖动显示区域等方式生成第二物理布局调整指令，直观调整物理布局，并同步更新物理互联数据库，提高了物理布局调整的效率。
作为一种实施例，所述步骤S1包括：
步骤S11、根据Modi1的子模块标识和子原子单元标识确定Mod1、Mod2、...,ModK1、AU1、AU2、...,AUK2之间的层级关系；
步骤S12、根据(X1_Y1_CMD1,X2_Y2_CMD2,...，XK4_YK4_CMDK4)确定每一Xi5和Yi5之间的IDF，生成Xi5和Yi5之间的总线，构建每一Xi5和Yi5之间的互联，从而构建芯片逻辑互联关系。
作为一种实施例，所述逻辑互联数据库中还包括每一原子单元对应的预先编写好的RTL代码，IDFi3包括接口唯一标识IDF-IDi3、Z4(i3)个信号(Sigi3 1,Sigi3 2,...,Sigi3 z4 (i3))，Sigi3 i4包括信号方向、信号宽度Wid(i3,i4)、复位值(RSTi3i4 1，RSTi3i4 2，...，RSTi3i4 Wid (i3,i4))和默认值(Defi3i4 1，Defi3i4 2，...，Defi3i4 Wid(i3,i4))，i3的取值为1到K3，i4的取值为1到Z4(i3)，Z4(i3)是i3的函数。优选的，IDF-IDi3与接口类型相关。接口类型例如是AXI接口、PCIE接口、HBM接口、SATA接口、USB总线或自定义总线接口等。优选的，接口均为总线。所述信号方向可被设置为输入方向(Input)、输出方向(Output)和双向方向(InOut)。所述信号宽度Wid(i3,i4)为信号Sigi3 i4所使用的信号线(Wire)的数量。优选的，IDFi3还可包括信号描述元数据，例如实现为字符串。信号描述元数据可以用于描述信号的组成、功能、作用或用途等，也可以用于产生文本文档。文本文档例如实现为Text、Word或其他文本类型的文档。优选的，IDFi3还包括时序图信息，例如实现为IDFi的时序图图像，或者时序图图像的存储路径。时序图信息可以用于获取信号对应的时序图，并进行可视化显示。
作为一种实施例，所述K4个设计互联组装DIY＝(X1_Y1_CMD1_CON1,X2_Y2_CMD2_CON2,...，XK4_YK4_CMDK4_CONK4)，CONi5为Xi5和Yi5之间的延时调整信息，当Xi5和Yi5为父子关系时，Xi5和Yi5之间的延时调整信息为空；CONi5包括对应的IDF类型标识IDFSi5、延时级数PROi5、时钟域标识CLKi5，每一IDF类型标识对应一种延时模块和延时单元，延时级数基于芯片物理布局确定。延时调整单元具体可以实现为Flip-Flop，每一延时单元可以延时一个时钟周期，即打一拍。
所述步骤S12还包括：
步骤S121、基于CONi5在Xi5和Yi5之间的总线上生成对应的延时调整模块WRi5，WRi5包括对PROi5个对应的延时调整单元RMi5，WRi5和RMi5连接至CLKi5的时钟信号上。
进一步的，所述步骤S2中，Aib_Bib_CMDib’包括对应的WRi5 ib以及进行物理重组过程中跟随Aib进行物理重组的RMi的数量PRO1i5 ib和跟随Bib进行物理重组的RMi5的数量PRO2i5 ib，PRO1i5 ib+PRO2i5 ib＝PROi5 ib。所述步骤S3中，Aib以及PRO1i5 ib个RMi5 ib作为整体划分至对应的物理组别，Bib以及PRO2i5 ib个RMi5 ib作为整体划分至对应的物理组别。
作为一种实施例，所述步骤S5中，Aib的原子单元显示区域中还包括PRO1i5 ib个RMi5 ib的显示区域，Bib的原子单元显示区域中还包括PRO2i5 ib个RMi5 ib的显示区域。从而可以直观显示延时调整情况。
作为一种实施例，所述步骤S5之后包括：
步骤S6”、接收第三物理布局调整指令，从所述第三物理布局调整指令中解析出待进行延时调整的原子单元标识Aib、Bib以及对应的PRO1i5 ib’和PRO2i5 ib’。
步骤S7”、在所述显示界面上移动待进行延时调整的Aib、Bib对应的RMi5 ib，使得待进行延时调整的Aib的显示区域包括PRO1i5 ib’个对应RMi5 ib的显示区域，待进行延时调整的Bib的显示区域包括PRO2i5 ib’个对应RMi5 ib的显示区域。
步骤S8”、更新所述物理互联数据库中的(A1_B1_CMD1’,A2_B2_CMD2’,...,AKb_BKb_CMDKb’)。
需要说明的是，通过步骤S6”-步骤S8”可以通过显示界面，通过点击显示区域、在显示区停留超过预设的停留时间或者拖动显示区域等方式生成第三物理布局调整指令，直观调整物理布局，并同步更新物理互联数据库，提高了物理布局调整的效率。
本发明所述系统够基于接口描述重构库、逻辑互联数据库和物理互联数据库，通过显示界面直接生成物理布局图，从而可以快速直观完成物理重组，无需对RTL代码进行直接操作，也不用调整逻辑互联关系，此外，还可基于显示界面进行延时调整，提高了物理重组以及延时调整效率从而提高了芯片设计的效率。
需要说明的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种基于显示界面的芯片设计互联重组系统，应用于芯片逻辑互联到物理互联的重组过程，其特征在于，
包括接口描述重构库、逻辑互联数据库、物理互联数据库、显示界面、处理器和存储有计算机程序的存储器，所述接口描述重构库包括K3个预先定义的接口重构结构IDF＝(IDF1,IDF2,...,IDFK3)；所述逻辑互联数据库包括K1个模块(Mod1,Mod2,...,ModK1)、K2个原子单元(AU1,AU2,...,AUK2)、K4个设计互联组装DIY＝(X1_Y1_CMD1,X2_Y2_CMD2,...，XK4_YK4_CMDK4)，Xi5和Yi5属于{Mod1,Mod2,...,ModK1,AU1,AU2,...,AUK2}，i5的取值范围为1到K4，CMDi5用于从接口描述重构库获取对应的IDF，Modi1包括模块唯一标识MIDi以及1Modi1的子模块标识和子原子单元标识；所述物理互联数据库初始为空；
当所述处理器执行所述计算机程序时，实现以下步骤：
步骤S1、基于(X1_Y1_CMD1,X2_Y2_CMD2,...，XK4_YK4_CMDK4)、(Mod1,Mod2,...,ModK1)、(AU1,AU2,...,AUK2)构建芯片逻辑互联关系；
步骤S2、基于所述芯片逻辑互联关系确定原子单元之间的逻辑互联关系(A1_B1_CMD1’,A2_B2_CMD2’,...,AKb_BKb_CMDKb’),Aib,Bib属于{AU1,AU2,...,AUK2},CMDib’用于从接口描述重构库获取对应的IDF，ib的取值范围为1到Kb；
步骤S3、基于物理布局信息将{AU1,AU2,...,AUK2}划分Ka个物理组别{AUG1，AUG2，...AGUKa},AUGia中包括至少一个AUi2,每一AUi2被划分在其中一个AUGia中，ia的取值范围为1到Ka,i2的取值范围为1到K2；
步骤S4、将{AUG1，AUG2，...AGUKa}和(A1_B1_CMD1’,A2_B2_CMD2’,...,AKb_BKb_CMDKb’)存储至所述物理互联数据库；
步骤S5、基于所述物理数据库在所述显示界面上显示物理布局图，所述物理布局图包括Ka个组别显示区域，K2个原子单元显示区域，Kb个总线，每一原子单元显示区域位于对应的组别区域中，第ib个总线设置在Aib的原子单元显示区域和Bib的原子单元显示区域之间,ib的取值范围为1到Kb。
2.根据权利要求1所述的系统，其特征在于，
所述步骤S5之后包括：
步骤S6、接收第一物理布局调整指令，从所述第一物理布局调整指令中解析出待调整原子单元标识、当前组别标识、第一目标组别标识；
步骤S7、将待调整原子单元对应的显示区域从当前组别显示区域移动至第一目标组别显示区域，连接在待调整原子单元的总线一端跟随所述调整原子单元移动，原子单元之间的逻辑互联关系不变；
步骤S8、更新所述物理互联数据库中的{AUG1，AUG2，...AGUKa}。
3.根据权利要求1所述的系统，其特征在于，
所述步骤S5之后包括：
步骤S6’、接收第二物理布局调整指令，从所述第二物理布局调整指令中新增原子单元标识、第二目标组别标识、新增原子单元之间的逻辑互联关系(A’_B1’_CMD1”，A’_B2’_CMD2”，…，A’_BKc’_CMDKc”),A’为新增原子单元标识，Bic’为当前显示界面中已存在的原子单元标识，A’、Bic’{AU1,AU2,...,AUK2}，CMDic”用于从接口描述重构库获取对应的IDF；
步骤S7’、在所述第二目标组别标识对应的组别显示区域中增加新增原子单元标识对应的显示区域，基于(A’_B1’_CMD1”，A’_B2’_CMD2”，…，A’_BKc’_CMDKc”)建立A’与Bic’之间的总线；
步骤S8’、更新所述物理互联数据库中的{AUG1，AUG2，...AGUKa}和(A1_B1_CMD1’,A2_B2_CMD2’,...,AKb_BKb_CMDKb’)。
4.根据权利要求1所述的系统，其特征在于，
所述步骤S1包括：
步骤S11、根据Modi1的子模块标识和子原子单元标识确定Mod1、Mod2、...,ModK1、AU1、AU2、...,AUK2之间的层级关系；
步骤S12、根据(X1_Y1_CMD1,X2_Y2_CMD2,...，XK4_YK4_CMDK4)确定每一Xi5和Yi5之间的IDF，生成Xi5和Yi5之间的总线，构建每一Xi5和Yi5之间的互联，从而构建芯片逻辑互联关系。
5.根据权利要求4所述的系统，其特征在于，
所述K4个设计互联组装DIY＝(X1_Y1_CMD1_CON1,X2_Y2_CMD2_CON2,...，XK4_YK4_CMDK4_CONK4)，CONi5为Xi5和Yi5之间的延时调整信息，当Xi5和Yi5为父子关系时，Xi5和Yi5之间的延时调整信息为空；CONi5包括对应的IDF类型标识IDFSi5、延时级数PROi5、时钟域标识CLKi5，每一IDF类型标识对应一种延时模块和延时单元，延时级数基于芯片物理布局确定；
所述步骤S12还包括：
步骤S121、基于CONi5在Xi5和Yi5之间的总线上生成对应的延时调整模块WRi5，WRi5包括对PROi5个对应的延时调整单元RMi5，WRi5和RMi5连接至CLKi5的时钟信号上。
6.根据权利要求5所述的系统，其特征在于，
所述步骤S2中，Aib_Bib_CMDib’包括对应的WRi5 ib以及进行物理重组过程中跟随Aib进行物理重组的RMi的数量PRO1i5 ib和跟随Bib进行物理重组的RMi5的数量PRO2i5 ib，PRO1i5 ib+PRO2i5 ib＝PROi5 ib；
所述步骤S3中，Aib以及PRO1i5 ib个RMi5 ib作为整体划分至对应的物理组别，Bib以及PRO2i5 ib个RMi5 ib作为整体划分至对应的物理组别。
7.根据权利要求6所述的系统，其特征在于，
所述步骤S5中，Aib的原子单元显示区域中还包括PRO1i5 ib个RMi5 ib的显示区域，Bib的原子单元显示区域中还包括PRO2i5 ib个RMi5 ib的显示区域。
8.根据权利要求7所述的系统，其特征在于，
所述步骤S5之后包括：
步骤S6”、接收第三物理布局调整指令，从所述第三物理布局调整指令中解析出待进行延时调整的原子单元标识Aib、Bib以及对应的PRO1i5 ib’和PRO2i5 ib’；
步骤S7”、在所述显示界面上移动待进行延时调整的Aib、Bib对应的RMi5 ib，使得待进行延时调整的Aib的显示区域包括PRO1i5 ib’个对应RMi5 ib的显示区域，待进行延时调整的Bib的显示区域包括PRO2i5 ib’个对应RMi5 ib的显示区域；
步骤S8”、更新所述物理互联数据库中的(A1_B1_CMD1’,A2_B2_CMD2’,...,AKb_BKb_CMDKb’)。
9.根据权利要求2、3或8所述的系统，其特征在于，
通过点击显示区域、在显示区停留超过预设的停留时间或者拖动显示区域的方式生成物理布局调整指令，所述物理布局调整指令包括第一物理布局调整指令、第二物理布局调整指令、第三物理布局调整指令。
10.根据权利要求1所述的系统，其特征在于，
所述显示界面为GUI界面。
CN202210679063.9A 2022-06-15 2022-06-15 基于显示界面的芯片设计重组系统 Pending CN117272428A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210679063.9A CN117272428A (zh) 2022-06-15 2022-06-15 基于显示界面的芯片设计重组系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210679063.9A CN117272428A (zh) 2022-06-15 2022-06-15 基于显示界面的芯片设计重组系统

Publications (1)

Publication Number Publication Date
CN117272428A true CN117272428A (zh) 2023-12-22

Family

ID=89206894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210679063.9A Pending CN117272428A (zh) 2022-06-15 2022-06-15 基于显示界面的芯片设计重组系统

Country Status (1)

Country Link
CN (1) CN117272428A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117764020A (zh) * 2024-02-22 2024-03-26 沐曦集成电路(上海)有限公司 芯片设计调整方法、电子设备和介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117764020A (zh) * 2024-02-22 2024-03-26 沐曦集成电路(上海)有限公司 芯片设计调整方法、电子设备和介质
CN117764020B (zh) * 2024-02-22 2024-04-26 沐曦集成电路(上海)有限公司 芯片设计调整方法、电子设备和介质

Similar Documents

Publication Publication Date Title
US8205183B1 (en) Interactive configuration of connectivity in schematic diagram of integrated circuit design
WO2023035695A1 (zh) 高效率、高精准度的芯片电路仿真验证方法、系统、装置和存储介质
US8234612B2 (en) Cone-aware spare cell placement using hypergraph connectivity analysis
CN115470750B (zh) 基于追踪文件的芯片性能验证系统
CN117272428A (zh) 基于显示界面的芯片设计重组系统
US11372503B2 (en) Touch display device and method for touch detection
CN105279269A (zh) 一种支持表自由关联的sql生成方法和系统
TW200523767A (en) Circuit simulation bus transaction analysis
CN115705446A (zh) 集成电路的后仿真方法和装置
Rabanal et al. Designing Architecture of Embedded System Design using HDL Method
CN104503868A (zh) 数据同步方法、装置以及系统
CN117272427A (zh) 基于显示界面的芯片设计系统
CN102156789B (zh) Fpga约束文件自动生成系统及方法
CN107273598B (zh) 一种SoC芯片PAD控制端寄存器RTL代码自动生成方法和系统
CN104281575A (zh) 一种网页数据获取方法及模版引擎
US10540463B1 (en) Placement of delay circuits for avoiding hold violations
WO2023133942A1 (zh) 电路分析方法、装置、电子设备和存储介质
CN106815163A (zh) 具热插拔功能的系统芯片及其pci-e根端口控制器
CN114741064A (zh) 页面生成方法、装置、系统及存储介质
CN112699131B (zh) 一种映射连接的交互方法以及装置
JPH07287051A (ja) 論理シミュレータ用入力データ作成装置
CN114860219A (zh) 芯片应用例程的配置方法、装置、设备及存储介质
CN201444302U (zh) 一种可配置管脚的soc芯片
CN111611684B (zh) 干涉区逻辑块的生成方法、系统、装置和存储介质
CN115470751B (zh) 基于内存数据库的追踪信息生成系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination