CN117253449A - 像素驱动电路及驱动方法、显示面板、电子设备 - Google Patents
像素驱动电路及驱动方法、显示面板、电子设备 Download PDFInfo
- Publication number
- CN117253449A CN117253449A CN202210647324.9A CN202210647324A CN117253449A CN 117253449 A CN117253449 A CN 117253449A CN 202210647324 A CN202210647324 A CN 202210647324A CN 117253449 A CN117253449 A CN 117253449A
- Authority
- CN
- China
- Prior art keywords
- transistor
- signal
- circuit
- electrically connected
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 230000004044 response Effects 0.000 claims description 64
- 239000010409 thin film Substances 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 230000007704 transition Effects 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 230000008859 change Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 230000001276 controlling effect Effects 0.000 description 10
- 230000001808 coupling effect Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 9
- MSFGZHUJTJBYFA-UHFFFAOYSA-M sodium dichloroisocyanurate Chemical compound [Na+].ClN1C(=O)[N-]C(=O)N(Cl)C1=O MSFGZHUJTJBYFA-UHFFFAOYSA-M 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000006059 cover glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003190 augmentative effect Effects 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 235000013322 soy milk Nutrition 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请实施例提供一种像素驱动电路及驱动方法、电子设备,涉及显示技术领域,用于解决电子设备闪烁的问题。像素驱动电路包括数据写入电路、补偿电路、驱动电路和栅极复位电路;数据写入电路接收第一扫描信号和数据信号,将数据信号写入到驱动电路;补偿电路包括第一晶体管和第二晶体管,第一晶体管为Oxide TFT。补偿电路接收第二扫描信号和第三扫描信号,对驱动电路进行阈值电压的补偿生成驱动信号;其中,第一扫描信号、第二扫描信号以及第三扫描信号为不同的扫描信号;驱动电路被配置为根据驱动信号,输出驱动电流。栅极复位电路通过补偿电路与驱动电路电连接,不再直接与驱动电路电连接,以消除掉栅极复位电路这条漏电路径,以减小漏电流。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种像素驱动电路及驱动方法、显示面板、电子设备。
背景技术
目前,有机发光二极管(organic light emitting diode,OLED)为主动发光显示器件,以其自发光、广视角、高对比度、极高反应速度、低功耗、厚度薄等优点,成为智能手机、平板电脑、手表等电子设备的主流技术。
OLED电子设备可以包括多个子像素,每个子像素均包括一一对应设置的像素驱动电路和发光器件。通过控制像素驱动电路中驱动晶体管的栅极电压,来调节流过发光器件的电流,从而实现不同灰阶亮度的显示。
然而,由于像素驱动电路采用的是电流驱动发光的方式。因此,驱动晶体管的栅极电压稳定性非常重要。如果栅极电压出现电压不稳,会导致流过发光器件的电流也存在不稳定,从而容易出现闪烁的问题,该问题在低频显示下会更为严重。
发明内容
本申请实施例提供一种像素驱动电路及驱动方法、显示面板、电子设备,用于解决电子设备闪烁的问题。
为达到上述目的,本申请采用如下技术方案:
本申请实施例的第一方面,提供一种像素驱动电路,用于提高驱动电流的稳定性,改善发光器件闪烁的问题。像素驱动电路包括数据写入电路、补偿电路和驱动电路;数据写入电路,被配置为接收第一扫描信号和数据信号,将数据信号写入到驱动电路;补偿电路,被配置为接收第二扫描信号和第三扫描信号,对驱动电路进行阈值电压的补偿生成驱动信号;其中,第一扫描信号、第二扫描信号以及第三扫描信号为不同的扫描信号;驱动电路,被配置为根据驱动信号,输出驱动电流。
本申请实施例提供的像素驱动电路,补偿电路接收第二扫描信号和第三扫描信号,由第二扫描信号和第三扫描信号共同控制,且第二扫描信号和第三扫描信号均与第一扫描信号不同。因此,可以通过调整第二扫描信号和第三扫描信号的时序,控制减小驱动电路流经补偿电路的漏电流。而相关技术中补偿电路仅接收第二扫描信号,且第二扫描信号和第一扫描信号为相同信号,这就导致无法通过调整第二扫描信号的时序,控制减小驱动电路流经补偿电路的漏电流。因此,本申请实施例提供的像素驱动电路可以减小驱动电路流经补偿电路的漏电流,以提高驱动电流的稳定性,改善发光器件闪烁的问题。
在一种可能的实现方式中,像素驱动电路还包括发光控制电路。驱动电路包括栅极控制结点、第一端以及第二端。其中,第一端和第二端互为驱动电路中驱动晶体管的源极端和漏极端。也就是说,在第一端为驱动晶体管的源极端时,第二端为驱动晶体管的漏极端。在第一端为驱动晶体管的漏极端时,第二端为驱动晶体管的源极端。数据写入电路与数据电压端、第一扫描信号端以及第一端电连接,被配置为响应于来自第一扫描信号端的第一扫描信号,将来自数据电压端的数据信号写入到驱动电路。补偿电路包括串联的第一晶体管和第二晶体管;第一晶体管的栅极与第二扫描信号端电连接、第一极与栅极控制结点电连接、第二极与第二晶体管的第一极电连接,第二晶体管的栅极与第三扫描信号端电连接、第二极与第二端电连接;第一晶体管被配置为响应于来自第二扫描信号端的第二扫描信号,第二晶体管被配置为响应于来自第三扫描信号端的第三扫描信号,第一晶体管和第二晶体管根据数据写入电路写入的数据信号,对驱动电路进行阈值电压补偿形成驱动信号,并将驱动信号写入至栅极控制结点。其中,第一晶体管为氧化物薄膜晶体管。也就是说,与驱动晶体管栅极电连接的第一晶体管为氧化物薄膜晶体管,以减小驱动晶体管栅极经第一晶体管和第二晶体管的漏电流。发光控制电路与发光控制信号端、第一电压端、第一端、第二端以及像素驱动电路的输出端电连接,被配置为响应于来自发光控制信号端的发光控制信号,将驱动电路分别与第一电压端和输出端连通。驱动电路还与第一电压端电连接,被配置为响应于发光控制电路,根据写入至栅极控制结点的驱动信号及来自第一电压端的第一电压信号,输出驱动电流。
本申请实施例提供的像素驱动电路,补偿电路包括串联在驱动晶体管栅极和漏极(或者源极)之间的第一晶体管和第二晶体管,第一晶体管与栅极电连接,第二晶体管与漏极电连接。且第一晶体管为Oxide TFT。第二晶体管可以为Oxide TFT,第二晶体管也可以为LTPS TFT。理想情况下,第一晶体管的第二极和第二晶体管的第一极之间的结点处的电位与驱动晶体管的栅极的电位相同,以减小对驱动晶体管栅极电位的影响。但是当第二晶体管关断的时候,第二晶体管的栅极接收的第三扫描信号会有一个高低电平的转变。使得,在第二晶体管的栅极和第二晶体管的第一极形成的寄生电容的耦合作用下,结点的电位会出现变化。导致结点和驱动晶体管的栅极的电位出现比较大的差异。而本申请中由于第一晶体管为Oxide TFT,第一晶体管的漏电流很小。这就使得即使结点和驱动晶体管的栅极的电位有较大的电位差异,也不影响驱动晶体管的栅极电位的稳定。从而提高驱动电流的稳定性,改善发光器件闪烁的问题。
在一种可能的实现方式中,第一端通过发光控制电路与输出端电连接,被配置为输出驱动电流。也就是说,第一端为驱动晶体管的漏极端,第二端为驱动晶体管的源极端。第一晶体管和第二晶体管串联于栅极和源极之间。那么,在寄生电容的耦合作用下,导致第一晶体管的第二极和第二晶体管的第一极之间的结点电位变化后。虽然结点电位的变化导致结点与驱动晶体管的源极之间也会存在电位差,导致结点-第二晶体管-源极会形成漏电流,以改变驱动晶体管的源极的电位。若源极的电位改变,会导致在驱动晶体管的源极与驱动晶体管的栅极形成的寄生电容的耦合作用下,改变驱动晶体管的栅极的电位。但是,由于源极通过第七晶体管与第一电压端电连接,且在发光阶段,第七晶体管工作在线性区。这就使得一旦结点-第二晶体管-源极形成漏电流,导致源极的电位出现变化,第一电压端会通过第七晶体管将源极的电位还原。因此,通过将补偿电路与驱动晶体管的源极电连接,可进一步改善因补偿电路关闭所产生的耦合对驱动晶体管栅极的影响,进一步提高栅极电位的稳定性,改善发光器件闪烁的问题。
在一种可能的实现方式中,第二晶体管为低温多晶硅薄膜晶体管。通过将第二晶体管设置为低温多晶硅薄膜晶体管,可以节省第二晶体管的占用空间。
在一种可能的实现方式中,第二晶体管为氧化物薄膜晶体管。这是一种可能的实现方式。
在一种可能的实现方式中,第二扫描信号和第三扫描信号具有同时为开启信号的时段,且第二扫描信号先转变为关断信号。也就是说,第一晶体管响应于来自第二扫描信号端的第二扫描信号,第二晶体管响应于来自第三扫描信号端的第三扫描信号,第一晶体管和第二晶体管具有同时开启的时段,且第二晶体管在第一晶体管关断之后关断。这样一来,在驱动过程中,会先关断第一晶体管,然后再关断第二晶体管。在关断第一晶体管的过程中,驱动晶体管的栅极受到第一晶体管带来的耦合影响。但是在关断第二晶体管的过程中,由于第一晶体管已经关断,且第一晶体管为Oxide TFT。因此,关断第二晶体管的过程中驱动晶体管的栅极几乎不受到第二晶体管带来的耦合影响。从而可以进一步提高驱动晶体管栅极电压的稳定性。
在一种可能的实现方式中,第二扫描信号的高电平为开启信号,第三扫描信号的低电平为开启信号。
在一种可能的实现方式中,像素驱动电路还包括栅极复位电路;栅极复位电路响应于第四扫描信号,将第二电压信号经补偿电路写入驱动电路。栅极复位电路通过补偿电路与驱动电路电连接,使得栅极控制结点的漏电支路只有栅极控制结点-补偿电路这一条。可以减少漏电支路,漏电流可以比相关技术减小一倍左右。因此,可以减小漏电流对驱动晶体管栅极电压的影响,提高栅极电压的稳定性,进而降低发光器件闪烁的风险。
在一种可能的实现方式中,栅极复位电路与第四扫描信号端、第二电压端以及第二晶体管的第二极电连接,被配置为响应于来自第四扫描信号端的第四扫描信号,将来自第二电压端的第二电压信号经补偿电路写入到栅极控制结点。将栅极复位电路通过补偿电路与栅极控制结点电连接,使得栅极控制结点的漏电支路只有栅极控制结点-补偿电路这一条。可以减少漏电支路,漏电流可以比相关技术减小一倍左右。因此,可以减小漏电流对驱动晶体管栅极电压的影响,提高栅极电压的稳定性,进而降低发光器件闪烁的风险。在一种可能的实现方式中,像素驱动电路还包括发光器件复位电路;发光器件复位电路与第五扫描信号端、第三电压端以及输出端电连接,被配置为响应于来自第五扫描信号端的第五扫描信号,将来自第三电压端的第三电压信号写入到输出端。通过设置发光器件复位电路,在像素驱动电路驱动发光器件发光之前,可以先对发光器件的阳极进行初始化,改善发光亮度受上一帧的电压不一致的影响,以提高发光器件发光亮度的准确性。
在一种可能的实现方式中,像素驱动电路还包括源漏极复位电路;源漏极复位电路与第六扫描信号端、第四电压端以及第一端或者第二端电连接,被配置为响应于来自第六扫描信号端的第六扫描信号,将来自第四电压端的第四电压信号写入到驱动电路。通过设置源漏极复位电路,在输出驱动电流之前,对驱动电路的源漏极进行至少一次复位,可以改善发光亮度受上一帧的电压不一致的影响,以提高发光器件发光亮度的准确性。
在一种可能的实现方式中,发光器件复位电路包括第三晶体管;第三晶体管的栅极与第五扫描信号端电连接、第一极与输出端电连接、第二极与第三电压端电连接;其中,第三晶体管为氧化物薄膜晶体管。通过将第三晶体管设置为Oxide TFT,可以减小发光器件阳极经发光器件复位电路的漏电流,提高发光器件发光亮度的稳定性。
在一种可能的实现方式中,发光器件复位电路包括第三晶体管;第三晶体管的栅极与第五扫描信号端电连接、第一极与输出端电连接、第二极与第三电压端电连接;其中,第三晶体管为低温多晶硅薄膜晶体管。通过将第三晶体管设置为低温多晶硅薄膜晶体管,可以节省第三晶体管的占用空间。
在一种可能的实现方式中,发光器件复位电路包括第四晶体管和第五晶体管;第四晶体管的栅极与第五扫描信号端电连接、第一极与输出端电连接、第二极与第五晶体管的第一极电连接;第五晶体管的栅极与第五扫描信号端电连接、第二极与第三电压端电连接;其中,第四晶体管和第五晶体管为低温多晶硅薄膜晶体管。通过使发光器件复位电路包括第四晶体管和第五晶体管这两个串联的晶体管,相当于增大了发光器件复位电路中晶体管的等效沟道长度,增大了发光器件复位电路的电阻,从而减小了发光器件阳极经发光器件复位电路的漏电流,提高发光器件发光亮度的稳定性。
在一种可能的实现方式中,驱动电路包括驱动晶体管和电容;驱动晶体管的栅极与栅极控制结点电连接、第一极作为第一端、第二极作为第二端;电容的第一极与第一电压端电连接、第二极与栅极控制结点电连接。这是一种可能的实现方式。
在一种可能的实现方式中,数据写入电路包括第六晶体管;第六晶体管的栅极与第一扫描信号端电连接、第一极与第一端电连接、第二极与数据电压端电连接。这是一种可能的实现方式。
在一种可能的实现方式中,发光控制电路包括第七晶体管和第八晶体管;第七晶体管的栅极与发光控制信号端电连接、第一极与第一电压端电连接、第二极与第一端电连接;第八晶体管的栅极与发光控制信号端电连接、第一极与第二端电连接、第二极与输出端电连接。这是一种可能的实现方式。
在一种可能的实现方式中,发光控制电路包括第七晶体管和第八晶体管;第七晶体管的栅极与发光控制信号端电连接、第一极与第一电压端电连接、第二极与第二端电连接;第八晶体管的栅极与发光控制信号端电连接、第一极与第一端电连接、第二极与输出端电连接。这是一种可能的实现方式。
在一种可能的实现方式中,栅极复位电路包括第九晶体管;第九晶体管的栅极与第四扫描信号端电连接、第一极与第二晶体管的第二极电连接、第二极与第二电压端电连接。这是一种可能的实现方式。
在一种可能的实现方式中,第三扫描信号和第四扫描信号具有同时为开启信号的时段。也就是说,第二晶体管响应于第三扫描信号,第九晶体管响应于第四扫描信号,第二晶体管和第九晶体管在具有同时开启的时段。通过第三扫描信号和第四扫描信号打开第二晶体管和第九晶体管,第二电压端的低电平第二电压输送至第二晶体管的第一极,使得第二晶体管的第一极的电压低于栅极电压。该时刻对应的栅极漏电流方向为由高电平的栅极流向低电平的第二晶体管的第一极,为反向漏电流。因此正向漏电流和反向漏电流可以抵消,以降低栅极的漏电流。
在一种可能的实现方式中,第九晶体管与第二晶体管为同种类型的晶体管。这样一来,第九晶体管和第二晶体管与第二晶体管开启的信号,为同种类型的信号(同为高电平信号或者同为低电平信号)。那么,第三扫描信号端和第四扫描信号端可以与同一SDIC电连接,从而可以减小电子设备中SDIC的数量。
在一种可能的实现方式中,源漏极复位电路包括第十晶体管;第十晶体管的栅极与第六扫描信号端电连接、第一极与第一端或者第二端电连接、第二极与第四电压端电连接。这是一种可能的实现方式。
本申请实施例的第二方面,提供一种像素驱动电路用于提高驱动电流的稳定性,改善发光器件闪烁的问题。像素驱动电路包括驱动电路、补偿电路和栅极复位电路;补偿电路,被配置为接收第二扫描信号,对驱动电路进行阈值电压的补偿生成驱动信号;栅极复位电路,被配置为接收第四扫描信号,将第二电压信号经补偿电路写入到驱动电路;驱动电路,被配置为根据驱动信号,输出驱动电流。
本申请实施例提供的像素驱动电路,将栅极复位电路通过补偿电路与驱动电路电连接,使得驱动电路的漏电支路只有栅极-补偿电路这一条。通过减少漏电支路,漏电流可以比相关技术减小一倍左右。因此,可以提高驱动电路栅极电压的稳定性,改善漏电流带来的发光器件闪烁的问题。
在一种可能的实现方式中,像素驱动电路还包括数据写入电路和发光控制电路。驱动电路包括栅极控制结点、第一端以及第二端。其中,第一端和第二端互为驱动电路中驱动晶体管的源极端和漏极端。也就是说,在第一端为驱动晶体管的源极端时,第二端为驱动晶体管的漏极端。在第一端为驱动晶体管的漏极端时,第二端为驱动晶体管的源极端。数据写入电路与数据电压端、第一扫描信号端以及第一端电连接,被配置为响应于来自第一扫描信号端的第一扫描信号,将来自数据电压端的数据信号写入到驱动电路。补偿电路与第二扫描信号端、栅极控制结点以及第二端电连接,被配置为响应于来自第二扫描信号端的第二扫描信号,根据数据写入电路写入的数据信号,对驱动电路进行阈值电压补偿形成驱动信号,并将驱动信号写入至栅极控制结点。发光控制电路与发光控制信号端、第一电压端、第一端、第二端以及像素驱动电路的输出端电连接,被配置为响应于来自发光控制信号端的发光控制信号,将驱动电路分别与第一电压端和输出端连通。栅极复位电路与第四扫描信号端、第二电压端以及补偿电路电连接,被配置为响应于来自第四扫描信号端的第四扫描信号,将来自第二电压端的第二电压信号经补偿电路写入到栅极控制结点。驱动电路还与第一电压端电连接,被配置为响应于发光控制电路,根据写入至栅极控制结点的驱动信号及来自第一电压端的第一电压信号,输出驱动电流。
本申请实施例提供的像素驱动电路,将栅极复位电路通过补偿电路与驱动晶体管的栅极电连接,使得栅极的漏电支路只有栅极-补偿电路这一条。通过减少漏电支路,漏电流可以比相关技术减小一倍左右。因此,可以提高栅极电压的稳定性,改善漏电流带来的发光器件闪烁的问题。
在一种可能的实现方式中,补偿电路包括第一晶体管;第一晶体管的栅极与第二扫描信号端电连接、第一极与栅极控制结点电连接、第二极与第二端电连接;第一晶体管为氧化物薄膜晶体管。通过将第一晶体管设置为氧化物薄膜晶体管,可以减小补偿电路的漏电流。
本申请实施例的第三方面,提供一种像素驱动电路,用于提高驱动电流的稳定性,改善发光器件闪烁的问题。像素驱动电路包括数据写入电路、补偿电路、发光控制电路以及驱动电路。驱动电路包括栅极控制结点、第一端以及第二端。其中,第一端和第二端互为驱动电路中驱动晶体管的源极端和漏极端。也就是说,在第一端为驱动晶体管的源极端时,第二端为驱动晶体管的漏极端。在第一端为驱动晶体管的漏极端时,第二端为驱动晶体管的源极端。数据写入电路与数据电压端、第一扫描信号端以及第一端电连接,被配置为响应于来自第一扫描信号端的第一扫描信号,将来自数据电压端的数据信号写入到驱动电路。补偿电路包括串联的第一晶体管和第二晶体管;第一晶体管的栅极与第二扫描信号端电连接、第一极与栅极控制结点电连接、第二极与第二晶体管的第一极电连接,第二晶体管的栅极与第三扫描信号端电连接、第二极与第二端电连接;第一晶体管被配置为响应于来自第二扫描信号端的第二扫描信号,第二晶体管被配置为响应于来自第三扫描信号端的第三扫描信号,第一晶体管和第二晶体管根据数据写入电路写入的数据信号,对驱动电路进行阈值电压补偿,并将补偿后的数据信号写入至栅极控制结点。其中,第一晶体管为氧化物薄膜晶体管。也就是说,与驱动晶体管栅极电连接的第一晶体管为氧化物薄膜晶体管,以减小驱动晶体管栅极经第一晶体管和第二晶体管的漏电流。发光控制电路与发光控制信号端、第一电压端、第一端、第二端以及像素驱动电路的输出端电连接,被配置为响应于来自发光控制信号端的发光控制信号,将驱动电路分别与第一电压端和输出端连通。驱动电路还与第一电压端电连接,被配置为响应于发光控制电路,根据写入至栅极控制结点的补偿后的数据信号及来自第一电压端的第一电压信号,输出驱动电流。
本申请实施例提供的像素驱动电路,补偿电路包括串联在驱动晶体管栅极和漏极(或者源极)之间的第一晶体管和第二晶体管,第一晶体管与栅极电连接,第二晶体管与漏极电连接。且第一晶体管为Oxide TFT。第二晶体管可以为Oxide TFT,第二晶体管也可以为LTPS TFT。理想情况下,第一晶体管的第二极和第二晶体管的第一极之间的结点处的电位与驱动晶体管的栅极的电位相同,以减小对驱动晶体管栅极电位的影响。但是当第二晶体管关断的时候,第二晶体管的栅极接收的第三扫描信号会有一个高低电平的转变。使得,在第二晶体管的栅极和第二晶体管的第一极形成的寄生电容的耦合作用下,结点的电位会出现变化。导致结点和驱动晶体管的栅极的电位出现比较大的差异。而本申请中由于第一晶体管为Oxide TFT,第一晶体管的漏电流很小。这就使得即使结点和驱动晶体管的栅极的电位有较大的电位差异,也不影响驱动晶体管的栅极电位的稳定。从而提高驱动电流的稳定性,改善发光器件闪烁的问题。
在一种可能的实现方式中,第二晶体管为低温多晶硅薄膜晶体管。通过将第二晶体管设置为低温多晶硅薄膜晶体管,可以节省第二晶体管的占用空间。
在一种可能的实现方式中,第二晶体管为氧化物薄膜晶体管。这是一种可能的实现方式。
在一种可能的实现方式中,像素驱动电路还包括栅极复位电路;栅极复位电路与第四扫描信号端、第二电压端以及第二晶体管的第二极电连接,被配置为响应于来自第四扫描信号端的第四扫描信号,将来自第二电压端的第二电压信号经补偿电路写入到栅极控制结点。将栅极复位电路通过补偿电路与栅极控制结点电连接,使得栅极控制结点的漏电支路只有栅极控制结点-补偿电路这一条。可以减少漏电支路,漏电流可以比相关技术减小一倍左右。因此,可以减小漏电流对驱动晶体管栅极电压的影响,提高栅极电压的稳定性,进而降低发光器件闪烁的风险。
在一种可能的实现方式中,像素驱动电路还包括发光器件复位电路;发光器件复位电路与第五扫描信号端、第三电压端以及输出端电连接,被配置为响应于来自第五扫描信号端的第五扫描信号,将来自第三电压端的第三电压信号写入到输出端。通过设置发光器件复位电路,在像素驱动电路驱动发光器件发光之前,可以先对发光器件的阳极进行初始化,改善发光亮度受上一帧的电压不一致的影响,以提高发光器件发光亮度的准确性。
在一种可能的实现方式中,像素驱动电路还包括源漏极复位电路;源漏极复位电路与第六扫描信号端、第四电压端以及第一端或者第二端电连接,被配置为响应于来自第六扫描信号端的第六扫描信号,将来自第四电压端的第四电压信号写入到驱动电路。通过设置源漏极复位电路,在输出驱动电流之前,对驱动电路的源漏极进行至少一次复位,可以改善发光亮度受上一帧的电压不一致的影响,以提高发光器件发光亮度的准确性。
在一种可能的实现方式中,发光器件复位电路包括第三晶体管;第三晶体管的栅极与第五扫描信号端电连接、第一极与输出端电连接、第二极与第三电压端电连接;其中,第三晶体管为氧化物薄膜晶体管。通过将第三晶体管设置为Oxide TFT,可以减小发光器件阳极经发光器件复位电路的漏电流,提高发光器件发光亮度的稳定性。
在一种可能的实现方式中,发光器件复位电路包括第三晶体管;第三晶体管的栅极与第五扫描信号端电连接、第一极与输出端电连接、第二极与第三电压端电连接;其中,第三晶体管为低温多晶硅薄膜晶体管。通过将第三晶体管设置为低温多晶硅薄膜晶体管,可以节省第三晶体管的占用空间。
在一种可能的实现方式中,发光器件复位电路包括第四晶体管和第五晶体管;第四晶体管的栅极与第五扫描信号端电连接、第一极与输出端电连接、第二极与第五晶体管的第一极电连接;第五晶体管的栅极与第五扫描信号端电连接、第二极与第三电压端电连接;其中,第四晶体管和第五晶体管为低温多晶硅薄膜晶体管。通过使发光器件复位电路包括第四晶体管和第五晶体管这两个串联的晶体管,相当于增大了发光器件复位电路中晶体管的等效沟道长度,增大了发光器件复位电路的电阻,从而减小了发光器件阳极经发光器件复位电路的漏电流,提高发光器件发光亮度的稳定性。
在一种可能的实现方式中,驱动电路包括驱动晶体管和电容;驱动晶体管的栅极与栅极控制结点电连接、第一极作为第一端、第二极作为第二端;电容的第一极与第一电压端电连接、第二极与栅极控制结点电连接。这是一种可能的实现方式。
在一种可能的实现方式中,数据写入电路包括第六晶体管;第六晶体管的栅极与第一扫描信号端电连接、第一极与第一端电连接、第二极与数据电压端电连接。这是一种可能的实现方式。
在一种可能的实现方式中,发光控制电路包括第七晶体管和第八晶体管;第七晶体管的栅极与发光控制信号端电连接、第一极与第一电压端电连接、第二极与第一端电连接;第八晶体管的栅极与发光控制信号端电连接、第一极与第二端电连接、第二极与输出端电连接。这是一种可能的实现方式。
在一种可能的实现方式中,发光控制电路包括第七晶体管和第八晶体管;第七晶体管的栅极与发光控制信号端电连接、第一极与第一电压端电连接、第二极与第二端电连接;第八晶体管的栅极与发光控制信号端电连接、第一极与第一端电连接、第二极与输出端电连接。这是一种可能的实现方式。
在一种可能的实现方式中,栅极复位电路包括第九晶体管;第九晶体管的栅极与第四扫描信号端电连接、第一极与第二晶体管的第二极电连接、第二极与第二电压端电连接。这是一种可能的实现方式。
在一种可能的实现方式中,第九晶体管与第二晶体管为同种类型的晶体管。这样一来,第九晶体管和第二晶体管与第二晶体管开启的信号,为同种类型的信号(同为高电平信号或者同为低电平信号)。那么,第三扫描信号端和第四扫描信号端可以与同一SDIC电连接,从而可以减小电子设备中SDIC的数量。
在一种可能的实现方式中,源漏极复位电路包括第十晶体管;第十晶体管的栅极与第六扫描信号端电连接、第一极与第一端或者第二端电连接、第二极与第四电压端电连接。这是一种可能的实现方式。
本申请实施例的第四方面,提供一种像素驱动电路用于提高驱动电流的稳定性,改善发光器件闪烁的问题。像素驱动电路包括数据写入电路、补偿电路、发光控制电路以及驱动电路。驱动电路包括栅极控制结点、第一端以及第二端。其中,第一端和第二端互为驱动电路中驱动晶体管的源极端和漏极端。也就是说,在第一端为驱动晶体管的源极端时,第二端为驱动晶体管的漏极端。在第一端为驱动晶体管的漏极端时,第二端为驱动晶体管的源极端。数据写入电路与数据电压端、第一扫描信号端以及第一端电连接,被配置为响应于来自第一扫描信号端的第一扫描信号,将来自数据电压端的数据信号写入到驱动电路。补偿电路与第二扫描信号端、栅极控制结点以及第二端电连接,被配置为响应于来自第二扫描信号端的第二扫描信号,根据数据写入电路写入的数据信号,对驱动电路进行阈值电压补偿,并将补偿后的数据信号写入至栅极控制结点。发光控制电路与发光控制信号端、第一电压端、第一端、第二端以及像素驱动电路的输出端电连接,被配置为响应于来自发光控制信号端的发光控制信号,将驱动电路分别与第一电压端和输出端连通。栅极复位电路与第四扫描信号端、第二电压端以及补偿电路电连接,被配置为响应于来自第四扫描信号端的第四扫描信号,将来自第二电压端的第二电压信号经补偿电路写入到栅极控制结点。驱动电路还与第一电压端电连接,被配置为响应于发光控制电路,根据写入至栅极控制结点的补偿后的数据信号及来自第一电压端的第一电压信号,输出驱动电流。
本申请实施例提供的像素驱动电路,将栅极复位电路通过补偿电路与驱动晶体管的栅极电连接,使得栅极的漏电支路只有栅极-补偿电路这一条。通过减少漏电支路,漏电流可以比相关技术减小一倍左右。因此,可以提高栅极电压的稳定性,改善漏电流带来的发光器件闪烁的问题。
在一种可能的实现方式中,补偿电路包括第一晶体管;第一晶体管的栅极与第二扫描信号端电连接、第一极与栅极控制结点电连接、第二极与第二端电连接;第一晶体管为氧化物薄膜晶体管。通过将第一晶体管设置为氧化物薄膜晶体管,可以减小补偿电路的漏电流。
本申请实施例的第五方面,提供一种用于控制像素驱动电路的方法,像素驱动电路包括数据写入电路、补偿电路和驱动电路;像素驱动电路在一个显示帧中的工作过程包括数据写入与补偿阶段以及发光阶段;方法,包括:数据写入与补偿阶段:数据写入电路接收第一扫描信号和数据信号,将数据信号写入到驱动电路;补偿电路接收第二扫描信号和第三扫描信号,对驱动电路进行阈值电压的补偿生成驱动信号;其中,第一扫描信号、第二扫描信号以及第三扫描信号为不同的扫描信号;发光阶段:驱动电路,根据驱动信号,输出驱动电流。
在一种可能的实现方式中,像素驱动电路还包括发光控制电路;驱动电路包括栅极控制结点、第一端以及第二端;数据写入电路与数据电压端、第一扫描信号端以及第一端电连接;补偿电路包括串联的第一晶体管和第二晶体管;第一晶体管的栅极与第二扫描信号端电连接、第一极与栅极控制结点电连接、第二极与第二晶体管的第一极电连接,第二晶体管的栅极与第三扫描信号端电连接、第二极与第二端电连接;发光控制电路与发光控制信号端、第一电压端、第一端、第二端以及像素驱动电路的输出端电连接;驱动电路还与第一电压端电连接。像素驱动电路在一个显示帧中的工作过程包括数据写入与补偿阶段以及发光阶段;方法,包括:数据写入与补偿阶段:将第一扫描信号加载到第一扫描信号端,将数据信号加载到数据电压端,将第二扫描信号加载到第二扫描信号端,将第三扫描信号加载到第三扫描信号端;数据写入电路响应于第一扫描信号,将数据信号写入到驱动电路;第一晶体管响应于第二扫描信号,第二晶体管响应于第三扫描信号,第一晶体管和第二晶体管根据数据信号,对驱动电路进行阈值电压补偿形成驱动信号,并将驱动信号写入至栅极控制结点。发光阶段:将发光控制信号加载到发光控制信号端,将第一电压信号加载到第一电压端;发光控制电路响应于发光控制信号,将驱动电路分别与第一电压端和输出端连通;驱动电路根据驱动信号及第一电压信号,输出驱动电流。
在一种可能的实现方式中,第二扫描信号从开启信号转变至关断信号后,第三扫描信号从开启信号转变为关断信号。这样一来,在驱动过程中,会先关断第一晶体管,然后再关断第二晶体管。在关断第一晶体管的过程中,驱动晶体管的栅极受到第一晶体管带来的耦合影响。但是在关断第二晶体管的过程中,由于第一晶体管已经关断,且第一晶体管为Oxide TFT。因此,关断第二晶体管的过程中驱动晶体管的栅极几乎不受到第二晶体管带来的耦合影响。从而可以进一步提高驱动晶体管栅极电压的稳定性。
在一种可能的实现方式中,像素驱动电路还包括栅极复位电路;栅极复位电路与第四扫描信号端、第二电压端以及第二晶体管的第二极电连接;像素驱动电路在一个显示帧中的工作过程还包括位于数据写入与补偿阶段之前的栅极复位阶段;方法,还包括:栅极复位阶段:将第四扫描信号加载到第四扫描信号端,将第二电压信号加载到第二电压端;将第二扫描信号加载到第二扫描信号端,将第三扫描信号加载到第三扫描信号端;栅极复位电路响应于第四扫描信号,第一晶体管响应于第二扫描信号,第二晶体管响应于第三扫描信号,栅极复位电路将第二电压信号经第一晶体管和第二晶体管写入到栅极控制结点。
在一种可能的实现方式中,像素驱动电路在一个显示帧中的工作过程还包括位于发光阶段之后的漏电补偿阶段;方法,还包括:漏电补偿阶段:将第四扫描信号加载到第四扫描信号端,将第三扫描信号加载到第三扫描信号端,将第二电压信号加载到第二电压端;栅极复位电路响应于第四扫描信号,第二晶体管响应于第三扫描信号,将第二电压信号经第二晶体管写入到第二晶体管的第一极。在发光阶段,由于第三扫描信号端在前面阶段存在从低到高电平的变化,用以将第二晶体管关闭,该变化会对结点产生耦合,并将结点的电压抬高,使得结点电压高于驱动晶体管栅极电压。因此在发光阶段,栅极的漏电流方向为由高电平的结点流向低电平的栅极。在补偿阶段,通过第三扫描信号和第四扫描信号打开第二晶体管和第九晶体管,第二电压端的低电平第二电压输送至结点,使得结点的电压低于栅极电压。该时刻对应的栅极漏电流方向为由高电平的栅极流向低电平的结点。栅极在发光阶段和补偿阶段的漏电流流向相反,因此可以抵消,进一步降低栅极的漏电流。
在一种可能的实现方式中,像素驱动电路还包括源漏极复位电路;源漏极复位电路与第六扫描信号端、第四电压端以及第一端或者第二端电连接;像素驱动电路在一个显示帧中的工作过程还包括位于数据写入与补偿阶段之前和之后的源漏极复位阶段;方法,还包括:源漏极复位阶段:将第六扫描信号加载到第六扫描信号端,将第四电压信号加载到第四电压端;源漏极复位电路响应于第六扫描信号,将第四电压信号写入到驱动电路。
在一种可能的实现方式中,像素驱动电路还包括发光器件复位电路;发光器件复位电路与第五扫描信号端、第三电压端以及输出端电连接;像素驱动电路的驱动方法,还包括:将第五扫描信号加载到第五扫描信号端,将第三电压信号加载到第三电压端;发光器件复位电路响应于第五扫描信号,将第三电压信号写入到输出端。
本申请实施例的第六方面,提供一种用于控制像素驱动电路的方法,像素驱动电路包括数据写入电路、补偿电路、发光控制电路以及驱动电路;驱动电路包括栅极控制节点、第一端以及第二端;数据写入电路与数据电压端、第一扫描信号端以及第一端电连接;补偿电路包括串联的第一晶体管和第二晶体管;第一晶体管的栅极与第二扫描信号端电连接、第一极与栅极控制节点电连接、第二极与第二晶体管的第一极电连接,第二晶体管的栅极与第三扫描信号端电连接、第二极与第二端电连接;发光控制电路与发光控制信号端、第一电压端、第一端、第二端以及像素驱动电路的输出端电连接;驱动电路还与第一电压端电连接。像素驱动电路在一个显示帧中的工作过程包括数据写入与补偿阶段以及发光阶段;方法,包括:数据写入与补偿阶段:将第一扫描信号加载到第一扫描信号端,将数据信号加载到数据电压端,将第二扫描信号加载到第二扫描信号端,将第三扫描信号加载到第三扫描信号端;数据写入电路响应于第一扫描信号,将数据信号写入到驱动电路;第一晶体管响应于第二扫描信号,第二晶体管响应于第三扫描信号,第一晶体管和第二晶体管根据数据信号,对驱动电路进行阈值电压补偿,并将补偿后的数据信号写入至栅极控制节点。发光阶段:将发光控制信号加载到发光控制信号端,将第一电压信号加载到第一电压端;发光控制电路响应于发光控制信号,将驱动电路分别与第一电压端和输出端连通;驱动电路根据补偿后的数据信号及第一电压信号,输出驱动电流。
在一种可能的实现方式中,第二扫描信号从开启信号转变至截止信号后,第三扫描信号从开启信号转变为截止信号。这样一来,在驱动过程中,会先关断第一晶体管,然后再关断第二晶体管。在关断第一晶体管的过程中,驱动晶体管的栅极受到第一晶体管带来的耦合影响。但是在关断第二晶体管的过程中,由于第一晶体管已经关断,且第一晶体管为Oxide TFT。因此,关断第二晶体管的过程中驱动晶体管的栅极几乎不受到第二晶体管带来的耦合影响。从而可以进一步提高驱动晶体管栅极电压的稳定性。
在一种可能的实现方式中,像素驱动电路还包括栅极复位电路;栅极复位电路与第四扫描信号端、第二电压端以及第二晶体管的第二极电连接;像素驱动电路在一个显示帧中的工作过程还包括位于数据写入与补偿阶段之前的栅极复位阶段;方法,还包括:栅极复位阶段:将第四扫描信号加载到第四扫描信号端,将第二电压信号加载到第二电压端;将第二扫描信号加载到第二扫描信号端,将第三扫描信号加载到第三扫描信号端;栅极复位电路响应于第四扫描信号,第一晶体管响应于第二扫描信号,第二晶体管响应于第三扫描信号,栅极复位电路将第二电压信号经第一晶体管和第二晶体管写入到栅极控制节点。
在一种可能的实现方式中,像素驱动电路在一个显示帧中的工作过程还包括位于发光阶段之后的漏电补偿阶段;方法,还包括:漏电补偿阶段:将第四扫描信号加载到第四扫描信号端,将第三扫描信号加载到第三扫描信号端,将第二电压信号加载到第二电压端;栅极复位电路响应于第四扫描信号,第二晶体管响应于第三扫描信号,将第二电压信号经第二晶体管写入到第二晶体管的第一极。在发光阶段,由于第三扫描信号端在前面阶段存在从低到高电平的变化,用以将第二晶体管关闭,该变化会对节点产生耦合,并将节点的电压抬高,使得节点电压高于驱动晶体管栅极电压。因此在发光阶段,栅极的漏电流方向为由高电平的节点流向低电平的栅极。在补偿阶段,通过第三扫描信号和第四扫描信号打开第二晶体管和第九晶体管,第二电压端的低电平第二电压输送至节点,使得节点的电压低于栅极电压。该时刻对应的栅极漏电流方向为由高电平的栅极流向低电平的节点。栅极在发光阶段和补偿阶段的漏电流流向相反,因此可以抵消,进一步降低栅极的漏电流。
在一种可能的实现方式中,像素驱动电路还包括源漏极复位电路;源漏极复位电路与第六扫描信号端、第四电压端以及第一端或者第二端电连接;像素驱动电路在一个显示帧中的工作过程还包括位于数据写入与补偿阶段之前和之后的源漏极复位阶段;方法,还包括:源漏极复位阶段:将第六扫描信号加载到第六扫描信号端,将第四电压信号加载到第四电压端;源漏极复位电路响应于第六扫描信号,将第四电压信号写入到驱动电路。
在一种可能的实现方式中,像素驱动电路还包括发光器件复位电路;发光器件复位电路与第五扫描信号端、第三电压端以及输出端电连接;像素驱动电路的驱动方法,还包括:将第五扫描信号加载到第五扫描信号端,将第三电压信号加载到第三电压端;发光器件复位电路响应于第五扫描信号,将第三电压信号写入到输出端。
本申请实施例的第七方面,提供一种显示面板,包括多个像素电路;像素电路包括像素驱动电路和发光器件;像素驱动电路为第一方面、第二方面、第三方面或第四方面任一项的像素驱动电路;像素驱动电路的输出端与发光器件电连接。
本申请实施例的第八方面,提供一种电子设备,包括第七方面的显示面板。
附图说明
图1A为本申请实施例提供的一种电子设备的框架示意图;
图1B为本申请实施例提供的一种显示面板的结构示意图;
图2A为本申请实施例示意的一种像素电路的示意图;
图2B为本申请实施例示意的一种时序图;
图3A为本申请实施例示意的另一种像素电路的示意图;
图3B为本申请实施例示意的另一种时序图;
图4A-图6C为本申请实施例提供的一种像素驱动电路的框架示意图;
图7为本申请实施例提供的一种像素驱动电路的时序图;
图8A-图11为本申请实施例提供的一种像素驱动电路的等效电路示意图;
图12A为本申请实施例提供的另一种像素驱动电路的时序图;
图12B为本申请实施例提供的又一种像素驱动电路的时序图;
图13A-图13E为本申请实施例示意的一种像素驱动电路的驱动过程示意图;
图14A-图14B为本申请实施例提供的另一种像素驱动电路的等效电路示意图;
图15A-图15B为本申请实施例提供的又一种像素驱动电路的等效电路示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
以下,术语“第二”、“第一”等仅用于描述方便,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第二”、“第一”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
此外,本申请实施例中,“上”、“下”、“左”、“右”等方位术语可以包括但不限于相对附图中的部件示意置放的方位来定义的,应当理解到,这些方向性术语可以是相对的概念,它们用于相对于的描述和澄清,其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。
在本申请实施例中,除非另有明确的规定和限定,术语“连接”应做广义理解,例如,“连接”可以是固定连接,也可以是可拆卸连接,或成一体;可以是直接相连,也可以通过中间媒介间接相连。此外,术语“相耦接”可以是直接的电性连接,也可以通过中间媒介间接的电性连接。术语“接触”可以是直接接触,也可以是通过中间媒介间接的接触。
本申请实施例中,“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B的情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
本申请实施例提供一种的电子设备。该电子设备例如为消费性电子产品、家居式电子产品、车载式电子产品、金融终端产品。其中,消费性电子产品如为手机(mobilephone)、平板电脑(pad)、笔记本电脑、电子阅读器、个人计算机(personal computer,PC)、个人数字助理(personal digital assistant,PDA)、桌面显示器、智能穿戴产品(例如,智能手表、智能手环)、虚拟现实(virtual reality,VR)终端设备、增强现实(augmentedreality,AR)终端设备、无人机等。家居式电子产品如为智能门锁、电视、遥控器、冰箱、充电家用小型电器(例如豆浆机、扫地机器人)等。车载式电子产品如为车载导航仪、车载DVD等。金融终端产品如为ATM机、自助办理业务的终端等。
本申请实施例对上述电子设备的具体形式不做特殊限制,以下为了方便说明,是以电子设备为手机为例进行的说明。
在本申请提供的一些实施例中,如图1A所示,上述电子设备1,主要包括显示模组100、中框110、壳体120以及盖板130,显示模组100和中框110设置于壳体120内。
其中,上述中框110位于显示模组100和壳体120之间,中框110远离显示模组100的表面(朝向壳体120的表面)用于安装电池、电路板、摄像头(camera)、天线等内部元件。
盖板130位于显示模组100远离中框110一侧,盖板130例如可以是盖板玻璃(coverglass,CG),该盖板玻璃可以具有一定的韧性。
显示模组100具有能够看到显示画面的出光侧和与上述出光侧相对设置的背面,中框110设置在显示模组100的背面,盖板130设置在显示模组100的出光侧。
其中,上述显示模组100包括显示面板(display panel,DP)。示例的,本申请实施例提供的显示面板为有机发光二极管(organic light emitting diode,OLED)显示面板或者量子点发光二极管(quantum dot light emitting diodes,QLED)显示面板。
从俯视图上来看,如图1B所示,显示面板DP包括显示区(active area,AA)和位于显示区外围的周边区BB。周边区BB可以围绕显示区AA一圈设置,周边区BB也可以位于显示区AA的一侧或者多侧。其中,显示面板DP的显示区AA作为电子设备的显示区,显示面板DP的周边区BB,作为电子设备的周边区。
显示区AA设置有多个像素(pixe),多个像素P例如可以阵列排布,像素P用于提供各种显示图像信息。每个像素P中包括三基色亚像素(sub pixe),三基色亚像素例如可以是红色亚像素R、绿色亚像素G以及蓝色亚像素B。其中,图1B中红色亚像素R、绿色亚像素G以及蓝色亚像素B的排布方式仅为一种示意,不做任何限定。
周边区BB设置有扫描驱动集成电路(scan driver integrated circuits,SDIC)、多路开关(multiplexer,MUX)、显示驱动集成电路(display driver integratedcircuits,DDIC)以及柔性电路板(flexible printed circuit,FPC)。
SDIC用于向显示面板DP中的亚像素提供逐行扫描的脉冲信号,MUX用于将显示区AA中与亚像素P的数据信号端电连接的数据线与DDIC电连接,实现亚像素P通过数据线接收DDIC传输的数据信号。DDIC用于接收电子设备中驱动系统端传输的信号并将信号按照特定的时序控制输送至显示面板DP。FPC用于为驱动系统与显示面板DP之间提供信号传输的连接路径。
其中,SDIC可以采用阵列基板行驱动(gate driver on array,简称GOA)技术形成。
关于亚像素的结构,如图2A所示,亚像素SP包括发光器件10和像素驱动电路20,像素驱动电路20用于向发光器件10传输驱动信号,以驱动发光器件10发光。
其中,发光器件D可以具有第一极、第二极以及设置在第一极和第二极之间的发光材料层,例如,发光器件D的第一极可以为阳极,第二极可以为阴极。发光材料层在阳极和阴极之间的驱动电流的驱动下发光。
示例的,继续参考图2A,上述像素驱动电路20与发光器件10的阳极耦接,发光器件10的阴极与电压端VSS电连接。像素驱动电路20用于向发光器件10的阳极传输驱动信号,发光器件10的阴极接收电压端VSS的电源信号,从而在阳极和阴极之间形成驱动电流,以驱动发光材料层发光。
关于像素驱动电路20的结构,在一些实施例中,参考图2A,像素驱动电路20为包括6个开关晶体管(M1、M2、M3、M5、M6、M7)、1个驱动晶体管(M4)和1个电容C(电容C),也就是本领域常称的7T1C电路。
其中,开关晶体管M1和开关晶体管M3为氧化物薄膜晶体管(oxide thin filmtransistor,Oxide TFT)。开关晶体管M2、驱动晶体管M4、开关晶体管M5、开关晶体管M6、开关晶体管M7为低温多晶硅薄膜晶体管(low temperature polysilicon thin filmtransistor,LTPS TFT)。
一部分开关晶体管(例如,M1)的栅极用于接收如图2B所示的第一选通信号n1。另一部分开关晶体管(例如,M3)的栅极用于接收如图2B所示的第二选通信号n2。又一部分开关晶体管(例如,M2、M7)的栅极用于接收如图2B所示的第三选通信号n3、又一部分开关晶体管(例如,M5、M6)的栅极用于接收如图2B所示的发光控制信号em。
驱动晶体管M4的栅极(gate,G)连接有两条支路,支路一为驱动晶体管M4的栅极G通过开关晶体管M3连接至驱动晶体管M4的漏极(drain,D)(G-M3-D),支路二为驱动晶体管M4的栅极G通过开关晶体管M1连接至第一初始电压端VREF1(G-M1-VREF1)。
示例的,图2A所示的像素电路20的工作过程包括图2B所示的三个阶段,第一阶段、第二阶段及第三阶段。下面对第一阶段、第二阶段及第三阶段的详细过程进行示例说明。
第一阶段,在第一选通信号n1的控制下,图2A中,开关晶体管M1导通。第一初始电压Vref1通过开关晶体管M1,传输至驱动晶体管M4的栅极G,达到对驱动晶体管M4的栅极G进行复位的目的。同时,第一初始电压Vref1对电容C进行充电。
第二阶段,在第二选通信号n2的控制下,开关晶体管M3导通,驱动晶体管M4的栅极G与漏极D电连接,驱动晶体管M4成二极管导通状态。在第三选通信号n3的控制下,开关晶体管M2和开关晶体管M7导通。此时,数据信号Vdata通过开关晶体管M2写入至驱动晶体管M4的源极(source,S),并对驱动晶体管M4的阈值电压Vth进行补偿。同时,第二初始电压Vref2通过开关晶体管M7,传输至发光器件10的阳极(anode),达到对发光器件10的阳极进行复位的目的。
第三阶段,在发光控制信号em的控制下,开关晶体管M5和开关晶体管M6导通,驱动晶体管M4的栅极G与电容C的一端电连接,电容C放电导通驱动晶体管M4。此时,电压端VDD经开关晶体管M6、驱动晶体管M4、开关晶体管M5、发光器件10到电压端VSS之间的电流通路导通,驱动晶体管M4产生的驱动电流通过上述电流通路传输至发光器件10,以驱动发光器件10进行发光。
虽然,通过将与驱动晶体管M4的栅极G电连接的开关晶体管M1和开关晶体管M3设置为Oxide TFT,可以有效降低驱动晶体管M4栅极G的漏电流,提升栅极G电压的稳定性。
但是,由于开关晶体管M1和开关晶体管M3并联设置,相当于栅极G的漏电路径有两条。因此,多条漏电路径同时漏电,会导致漏电流依旧会比较大,尤其在超低频显示(例如1Hz)时,由于每一帧时间较长,漏电会的影响更为明显。所以,漏电流导致的驱动晶体管M4栅极G电压不稳仍会导致闪烁可见。
关于像素驱动电路20的结构,在另一些实施例中,如图3A所示,像素驱动电路20为包括8个开关晶体管(M1、M2、M3、M5、M6、M7、M8)、1个驱动晶体管(M4)和1个电容C(电容C),可以称为8T1C电路。
其中,开关晶体管M8为Oxide TFT。开关晶体管M1、开关晶体管M2、开关晶体管M3、驱动晶体管M4、开关晶体管M5、开关晶体管M6、开关晶体管M7为LTPS TFT。
一部分开关晶体管(例如,M1、M7)的栅极用于接收如图3B所示的第一选通信号n1。另一部分开关晶体管(例如,M8)的栅极用于接收如图3B所示的第二选通信号n2。又一部分开关晶体管(例如,M2、M3)的栅极用于接收如图3B所示的第三选通信号n3、又一部分开关晶体管(例如,M5、M6)的栅极用于接收如图3B所示的发光控制信号em。
驱动晶体管M4的栅极(gate,G)连接有两条支路,支路一为驱动晶体管M4的栅极G通过开关晶体管M3和开关晶体管M8连接至驱动晶体管M4的漏极D(G-M3-M8-D),支路二为驱动晶体管M4的栅极G通过开关晶体管M1连接至初始电压端VREF(G-M1-VREF)。
示例的,图3A所示的像素电路20的工作过程包括图3B所示的三个阶段,第一阶段、第二阶段及第三阶段。下面对第一阶段、第二阶段及第三阶段的详细过程进行示例说明。
第一阶段,在第一选通信号n1的控制下,图3A中,开关晶体管M1导通。初始电压Vref通过开关晶体管M1,传输至驱动晶体管M4的栅极G,达到对驱动晶体管M4的栅极G进行复位的目的。同时,初始电压Vref对电容C进行充电。
第二阶段,在第二选通信号n2的控制下,开关晶体管M8导通,在第三选通信号n3的控制下,开关晶体管M3导通,驱动晶体管M4的栅极G与漏极D电连接,驱动晶体管M4成二极管导通状态。在第三选通信号n3的控制下,开关晶体管M2和开关晶体管M7导通。此时,数据信号Vdata通过开关晶体管M2写入至驱动晶体管M4的源极S,并对驱动晶体管M4的阈值电压Vth进行补偿。同时,初始电压Vref通过开关晶体管M7,传输至发光器件10的阳极,达到对发光器件10的阳极进行复位的目的。
第三阶段,在发光控制信号em的控制下,开关晶体管M5和开关晶体管M6导通,驱动晶体管M4的栅极G与电容C的一端电连接,电容C放电导通驱动晶体管M4。此时,电压端VDD经开关晶体管M6、驱动晶体管M4、开关晶体管M5、发光器件10到电压端VSS之间的电流通路导通,驱动晶体管M4产生的驱动电流通过上述电流通路传输至发光器件10,以驱动发光器件10进行发光。
虽然通过将与驱动晶体管M4的栅极G电连接的开关晶体管M8设置为Oxide TFT,可以有效降低驱动晶体管M4栅极G的漏电流,提升栅极G电压的稳定性。
但是,由于开关晶体管M1和开关晶体管M3并联设置,相当于栅极G的漏电路径有两条。因此,多条漏电路径同时漏电,会导致漏电流依旧会比较大,尤其在超低频显示(例如1Hz)时,由于每一帧时间较长,漏电会的影响更为明显。所以,漏电流导致的驱动晶体管M4栅极G电压不稳仍会导致闪烁可见。
另外,理论上来讲,结点n和驱动晶体管M4的栅极G串联,电位应一致。在这种情况下,可以避免驱动晶体管M4的栅极G漏电。但是,从图3B可知,开关晶体管M8关断的时候,第二选通信号n2会有高低电平的变化(例如,从高电平变成低电平),开关晶体管M8和结点n之间的电容C耦合作用会导致结点n的电位产生变化,从而导致结点n与驱动晶体管M4栅极G的电位不一致。那么,结点n与驱动晶体管M4栅极G电位的不一致将产生一个较大的漏电流从栅极G流向结点n,从而导致栅极G电位发生变化,发光器件10产生闪烁问题。
基于此,为了解决亚像素SP闪烁,导致电子设备闪烁的问题。本申请实施例提供一种像素驱动电路,用于减少驱动晶体管栅极的漏电流。
本申请实施例提供一种像素驱动电路,像素驱动电路包括:数据写入电路、补偿电路和驱动电路。
数据写入电路,被配置为接收第一扫描信号和数据信号,将数据信号写入到驱动电路。
补偿电路,被配置为接收第二扫描信号和第三扫描信号,对驱动电路进行阈值电压的补偿生成驱动信号;其中,第一扫描信号、第二扫描信号以及第三扫描信号为不同的扫描信号。
第一扫描信号、第二扫描信号以及第三扫描信号为不同的扫描信号,也就是说,外部电路向像素驱动电路传输的第一扫描信号、第二扫描信号以及第三扫描信号,由像素驱动电路中不同的信号端来接收,第一扫描信号、第二扫描信号以及第三扫描信号的时序为同的时序波形。
在一些实施例中,第二扫描信号的高电平为开启信号,第一扫描信号和第三扫描信号的低电平为开启信号。
本申请实施例中的高电平和低电平是相对而言的,并不是大于某一数值为高电平,小于某一数值为低电平。以第二扫描信号为例,在第二扫描信号的时序波形中,会有相对为高电平的时段和相对为低电平的时段,通过对比,确定该时序波形中的高电平时段和低电平时段。
驱动电路,被配置为根据驱动信号,输出驱动电流,以驱动发光元件发光。
在一些实施例中,如图4A示,本申请实施例提供的像素驱动电路20包括:数据写入电路21、补偿电路22、发光控制电路23以及驱动电路24。该像素驱动电路20被配置为生成驱动电流以控制发光元件10发光。
其中,驱动电路24被配置为输出上述驱动电流。驱动电路24包括栅极控制结点O、第一端O1以及第二端O2。栅极控制结点O作为驱动电路24的控制端,第一端O1和第二端O2互为驱动电路24的输入端和输出端。即,如图4A所示,在第一端O1为输入端的情况下,第二端O2为输出端。如图4B所示,在第一端O1为输出端的情况下,第二端O2为输入端。
数据写入电路21与数据电压端VData、第一扫描信号端S1以及第一端O1电连接,数据写入电路21被配置为响应于来自第一扫描信号端S1的第一扫描信号,将来自数据电压端VData的数据信号写入到驱动电路24。
补偿电路22与第二扫描信号端S2、第三扫描信号端S3、栅极控制结点O以及第二端O2电连接,补偿电路22被配置为响应于来自第二扫描信号端S2的第二扫描信号和第三扫描信号端S3的第三扫描信号,根据数据写入电路21写入的数据信号,对驱动电路24进行阈值电压补偿形成驱动信号,并将驱动信号写入至栅极控制结点O。
通过设置补偿电路22,可以实现阈值电压补偿功能,改善因阈值电压差异导致的亮度不均匀的问题。
发光控制电路23包括第一发光控制电路231和第二发光控制电路232。
在一些实施例中,如图4A所示,第二端O2与像素驱动电路SP的输出端Ot电连接。
那么,第一发光控制电路231与发光控制信号端EM、第一电压端V1以及第一端O1电连接,第一发光控制电路231被配置为响应于来自发光控制信号端EM的发光控制信号,将驱动电路24与第一电压端V1连通。
第二发光控制电路232与发光控制信号端EM、输出端Ot以及第二端O2电连接,第二发光控制电路231被配置为响应于来自发光控制信号端EM的发光控制信号,将驱动电路24与输出端Ot连通。
在另一些实施例中,如图4B所示,第一端O1与像素驱动电路SP的输出端Ot电连接。
那么,第一发光控制电路231与发光控制信号端EM、第一电压端V1以及第二端O2电连接,第一发光控制电路231被配置为响应于来自发光控制信号端EM的发光控制信号,将驱动电路24与第一电压端V1连通。
第二发光控制电路232与发光控制信号端EM、像素驱动电路SP的输出端Ot以及第一端O1电连接,第二发光控制电路231被配置为响应于来自发光控制信号端EM的发光控制信号,将驱动电路24与输出端Ot连通。
上述两种结构,均可以实现发光控制电路23与发光控制信号端EM、第一电压端V1、第一端O1、第二端O2以及像素驱动电路SP的输出端Ot电连接,发光控制电路23被配置为响应于来自发光控制信号端EM的发光控制信号,将驱动电路24分别与第一电压端V1和像素驱动电路SP的输出端Ot连通。其中,像素驱动电路SP的输出端Ot与发光器件10的阳极电连接。
驱动电路24还与第一电压端V1电连接,驱动电路24被配置为响应于发光控制电路23,根据写入至栅极控制结点O的驱动信号及来自第一电压端V1的第一电压信号,输出驱动电流。
在上述任一种像素驱动电路SP结构的基础上,在一些实施例中,像素驱动电路还包括栅极复位电路。栅极复位电路响应于第四扫描信号,将第二电压信号写入补偿电路。
在一些实施例中,如图5A所示,像素驱动电路SP还包括栅极复位电路25。
栅极复位电路25与第四扫描信号端S4、第二电压端V2以及栅极控制结点O电连接,栅极复位电路25被配置为响应于来自第四扫描信号端S4的第四扫描信号,将来自第二电压端V2的第二电压信号写入到栅极控制结点O。
其中,关于栅极复位电路25与栅极控制结点O电连接的方式,在一些实施例中,如图5A所示,栅极复位电路25与栅极控制结点O直接电连接。
在另一些实施例中,如图5B和图5C所示,栅极复位电路25与驱动电路24的第二端O2电连接,通过补偿电路22与栅极控制结点O间接电连接。
将栅极复位电路25通过补偿电路22与栅极控制结点O电连接,使得栅极控制结点O的漏电支路只有栅极控制结点O-补偿电路22这一条。与图2A和图3A中具有两条漏电路径相比,本申请实施例可以减少漏电支路,漏电流可以比相关技术减小一倍左右。因此,本申请实施例提供的像素驱动电路SP,可以减小漏电流对栅极电压的影响,提高栅极电压的稳定性,进而降低发光器件10闪烁的风险。
在上述任一种像素驱动电路SP结构的基础上,在一些实施例中,如图6A所示,像素驱动电路SP还包括发光器件复位电路26。
发光器件复位电路26与第五扫描信号端S5、第三电压端V3以及输出端Ot电连接,发光器件复位电路26被配置为响应于来自第五扫描信号端S5的第五扫描信号,将来自第三电压端V3的第三电压信号写入到像素驱动电路SP的输出端Ot。
通过设置发光器件复位电路26,在像素驱动电路SP驱动发光器件10发光之前,可以先对发光器件10的阳极进行初始化,改善发光亮度受上一帧的电压不一致的影响,以提高发光器件10发光亮度的准确性。
在上述任一种像素驱动电路SP结构的基础上,在一些实施例中,如图6B所示,像素驱动电路SP还包括源漏极复位电路27。
源漏极复位电路27与第六扫描信号端S6、第四电压端V4以及驱动电路24的第一端O1电连接,源漏极复位电路27被配置为响应于来自第六扫描信号端S6的第六扫描信号,将来自第四电压端V4的第四电压信号写入到驱动电路24。
在另一些实施例中,如图6C所示,像素驱动电路SP还包括源漏极复位电路27。
源漏极复位电路27与第六扫描信号端S6、第四电压端V4以及驱动电路24的第二端O2电连接,源漏极复位电路27被配置为响应于来自第六扫描信号端S6的第六扫描信号,将来自第四电压端V4的第四电压信号写入到驱动电路24。
通过设置源漏极复位电路27,在输出驱动电流之前,对驱动电路24的源漏极进行至少一次复位,可以改善发光亮度受上一帧的电压不一致的影响,以提高发光器件10发光亮度的准确性。
在一些实施例中,第五扫描信号端S5和第六扫描信号端S6为同一信号端。
这样一来,可以减小像素驱动电路SP扫描信号端的数量,以减少电子设备中SDIC的数量。
基于上述像素驱动电路SP,在一个显示帧中的工作过程包括源漏极复位阶段、栅极复位阶段、数据写入与补偿阶段、源漏极复位阶段、发光器件复位阶段以及发光阶段。
其中,在一个显示帧中,源漏极复位阶段可以仅执行一次,也可以执行多次。
在数据写入与补偿阶段之前执行一次源漏极复位阶段,可以提高数据写入与补偿阶段对栅极控制结点O输入的数据信号中所补偿的阈值电压Vth的准确性。在显示阶段之前再执行一次源漏极复位阶段,可以进一步提高驱动电流的准确性,以提高发光器件10发光亮度的准确性。
另外,在一个显示帧中,栅极复位阶段可以与源漏极复位阶段位于同一时刻。在这种情况下,若源漏极复位阶段包括多次的情况下,栅极复位阶段可以仅执行一次,栅极复位阶段也可以每次均与源漏极复位阶段同步执行。当然,在一个显示帧中,栅极复位阶段也可以是单独的一个阶段。本申请实施例以栅极复位阶段可以与源漏极复位阶段位于同一时刻为例进行示意。
本申请实施例还提供一种用于控制像素驱动电路SP的方法,像素驱动电路SP为上述任一种像素驱动电路SP。下面结合图7所示的时序图,对本申请实施例提供的用于控制像素驱动电路SP的方法进行示意说明。该方法包括:
源漏极复位和发光器件复位阶段P1:
将第六扫描信号s6加载到第六扫描信号端S6,将第四电压信号加载到第四电压端V4。源漏极复位电路27响应于第六扫描信号s6,将第四电压信号写入到驱动电路24。
与此同时,将第五扫描信号s5加载到第五扫描信号端S5,将第三电压信号加载到第三电压端V3。发光器件复位电路26响应于第五扫描信号s5,将第三电压信号写入到像素驱动电路SP的输出端Ot。
以第六扫描信号s6为例,在源漏极复位阶段和发光器件复位阶段P1,将第六扫描信号s6加载到第六扫描信号端S6,实则是将用于控制源漏极复位电路27开启的信号加载到第六扫描信号端S6。而在非源漏极复位阶段和发光器件复位阶段P1,向第六扫描信号端S6加载的信号实则为用于控制源漏极复位电路27关断的信号。因此,第六扫描信号端S6在一个显示帧中是持续接收信号的,而本申请实施例所说的将第六扫描信号s6加载到第六扫描信号端S6,第六扫描信号s6实则是指用于控制源漏极复位电路27开启的信号。
栅极复位阶段P2:
将第四扫描信号s4加载到第四扫描信号端S4,将第二电压信号加载到第二电压端V2;将第二扫描信号s2加载到第二扫描信号端S2,将第三扫描信号s3加载到第三扫描信号端S3。栅极复位电路25响应于第四扫描信号s4,补偿电路22响应于第二扫描信号s2和第三扫描信号s3,栅极复位电路25将第二电压信号经补偿电路22写入到栅极控制结点O。
数据写入与补偿阶段P3:
数据写入电路21接收第一扫描信号s1和数据信号,将数据信号写入到驱动电路24。补偿电路22接收第二扫描信号s2和第三扫描信号s2,对驱动电路24进行阈值电压的补偿生成驱动信号。
示例的,将第一扫描信号s1加载到第一扫描信号端S1,将数据信号加载到数据电压端VData,将第二扫描信号s2加载到第二扫描信号端S2,将第三扫描信号s3加载到第三扫描信号端S3。数据写入电路21响应于第一扫描信号s1,将数据信号写入到驱动电路24。补偿电路22响应于第二扫描信号s2和第三扫描信号s3,根据数据信号,对驱动电路24进行阈值电压补偿形成驱动信号,并将驱动信号写入至栅极控制结点O。
在一些实施例中,如图7所示,第二扫描信号s2和第三扫描信号s3具有同时为开启信号的时段,且第二扫描信号s2先转变为关断信号。
源漏极复位和发光器件复位阶段P4:
将第六扫描信号s6加载到第六扫描信号端S6,将第四电压信号加载到第四电压端V4。源漏极复位电路27响应于第六扫描信号s6,将第四电压信号写入到驱动电路24。
与此同时,将第五扫描信号s5加载到第五扫描信号端S5,将第三电压信号加载到第三电压端V3。发光器件复位电路26响应于第五扫描信号s5,将第三电压信号写入到像素驱动电路SP的输出端Ot。
发光阶段P5:
驱动电路24根据所述驱动信号,输出驱动电流。
示例的,将发光控制信号em加载到发光控制信号端EM,将第一电压信号加载到第一电压端V1。发光控制电路23响应于发光控制信号em,将驱动电路24分别与第一电压端V1和像素驱动电路SP的输出端Ot连通;驱动电路24根据驱动信号及第一电压信号,输出驱动电流。
其中,加载到第一电压端V1的第一电压信号为固定电压信号。例如,第一电压端V1为电源电压端VDD,第一电压信号为电源电压Vdd。加载到第二电压端V2的第二电压信号例如为低电平信号,加载到第三电压端V3的第三电压信号例如为低电平信号,加载到第四电压端V4的第四电压信号例如为高电平信号。
在一些实施例中,补偿电路22被配置为接收第二扫描信号s2,不响应于第三扫描信号s3。也就是说,补偿电路22与第二扫描信号端S2耦接,不与第三扫描信号端S3耦接。在这种情况下,栅极复位电路25,被配置为接收第四扫描信号s4,将第二电压信号经补偿电路22写入到驱动电路24。
在这种情况下,像素驱动电路SP包括数据写入电路21、补偿电路22、发光控制电路23、驱动电路24以及栅极复位电路25。该像素驱动电路20被配置为生成驱动电流以控制发光元件10发光。
驱动电路24被配置为输出上述驱动电流。驱动电路24包括栅极控制结点O、第一端O1以及第二端O2。第一端O1和第二端O2互为驱动电路24的输入端和输出端。也就是说,在第一端O1为输入端的情况下,第二端O2为输出端。在第一端O1为输出端的情况下,第二端O2为输入端。
数据写入电路21与数据电压端VData、第一扫描信号端S1以及第一端O1电连接,数据写入电路21被配置为响应于来自第一扫描信号端S1的第一扫描信号,将来自数据电压端VData的数据信号写入到驱动电路24。
补偿电路22与第二扫描信号端S2、栅极控制结点O以及第二端O2电连接,补偿电路22被配置为响应于来自第二扫描信号端S2的第二扫描信号,根据数据写入电路21写入的数据信号,对驱动电路24进行阈值电压补偿形成驱动信号,并将驱动信号写入至栅极控制结点O。
发光控制电路23与发光控制信号端EM、第一电压端V1、第一端O1、第二端O2以及像素驱动电路SP的输出端Ot电连接,发光控制电路23被配置为响应于来自发光控制信号端EM的发光控制信号,将驱动电路24分别与第一电压端V1和像素驱动电路SP的输出端Ot连通。其中,像素驱动电路SP的输出端Ot与发光器件10的阳极电连接。
驱动电路24还与第一电压端V1电连接,驱动电路24被配置为响应于发光控制电路23,根据写入至栅极控制结点O的驱动信号及来自第一电压端V1的第一电压信号,输出驱动电流。
栅极复位电路25与第四扫描信号端S4、第二电压端V2以及栅极控制节点O电连接,栅极复位电路25被配置为响应于来自第四扫描信号端S4的第四扫描信号,将来自第二电压端V2的第二电压信号写入到栅极控制节点O。
其中,像素驱动电路SP的驱动过程,可以参考上述相关描述。
上述像素驱动电路,将栅极复位电路通过补偿电路与驱动晶体管的栅极电连接,使得栅极的漏电支路只有栅极-补偿电路这一条。通过减少漏电支路,漏电流可以比相关技术减小一倍左右。因此,可以提高栅极电压的稳定性,改善漏电流带来的发光器件闪烁的问题。
下面,以几个详细的实施例,对本申请实施例提供的像素驱动电路SP的具体结构,及用于驱动像素驱动电路SP的方法进行示意说明。
示例一
本申请实施例提供一种像素驱动电路SP,用于改善耦合带来的闪烁问题。
如图8A所示,像素驱动电路SP包括数据写入电路21、补偿电路22、发光控制电路23、驱动电路24、栅极复位电路25、源漏极复位电路27以及发光器件复位电路26。
请继续参考图8A,示例的,驱动电路24包括驱动晶体管Td和电容C。
驱动晶体管Td的栅极G与栅极控制结点O电连接、驱动晶体管Td的第一极作为驱动电路24的第一端O1、驱动晶体管Td的第二极作为驱动电路24的第二端O2。
其中,驱动电路24的第二端O2作为驱动电路24的输出端,与发光器件10电连接。示例的,驱动晶体管Td的源极S作为驱动电路24的第一端O1,驱动晶体管Td的漏极D作为驱动电路24的第二端O2。
另外,驱动晶体管Td是指向发光器件10提供驱动电流的晶体管,主要功能就是把栅源电压转化成源漏电流。
电容C的第一极与第一电压端V1电连接、第二极与驱动晶体管Td的栅极G电连接。
需要说明的是,驱动电路24还可以包括与驱动晶体管Td并联的多个晶体管。上述仅仅是对驱动子电路24的举例说明,其它与该驱动子电路24功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
请继续参考图8A,示例的,数据写入电路21包括第六晶体管T6。
第六晶体管T6的栅极与第一扫描信号端S1电连接、第六晶体管T6的第一极与驱动电路24的第一端O1(驱动晶体管Td的源极S)电连接、第六晶体管T6的第二极与数据电压端VData电连接。
需要说明的是,数据写入电路21还可以包括与第六晶体管T6并联的多个晶体管。上述仅仅是对数据写入电路21的举例说明,其它与该数据写入电路21功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
请继续参考图8A,示例的,补偿电路22包括串联的第一晶体管T1和第二晶体管T2。
第一晶体管T1的栅极与第二扫描信号端S2电连接、第一晶体管T1的第一极与栅极控制结点O(驱晶体管的栅极G)电连接、第一晶体管T1的第二极与第二晶体管T2的第一极电连接。
第二晶体管T2的栅极与第三扫描信号端S3电连接、第二晶体管T2的第二极与驱动电路24的第二端O2(驱动晶体管Td的漏极D)电连接。
在一些实施例中,如图8A所示,第一晶体管T1为Oxide TFT,第二晶体管T2为OxideTFT。
在另一些实施例中,如图8B所示,第一晶体管T1为Oxide TFT,第二晶体管T2为LTPS TFT。
需要说明的是,补偿电路22还可以包括与第一晶体管T1和第二晶体管T2并联的多个晶体管。上述仅仅是对补偿电路22的举例说明,其它与该补偿电路22功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
请继续参考图8A,示例的,栅极复位电路25包括第九晶体管T9。
在一些实施例中,如图8A所示,第九晶体管T9的栅极与第四扫描信号端S4电连接、第九晶体管T9的第一极与驱动晶体管Td的栅极G电连接、第九晶体管T9的第二极与第二电压端V2电连接。
在另一些实施例中,如图9所示,第九晶体管T9的栅极与第四扫描信号端S4电连接、第九晶体管T9的第一极与第二晶体管T2的第二极电连接、第九晶体管T9的第二极与第二电压端V2电连接。
此处,将第九晶体管T9的第一极与第二晶体管T2的第二极电连接,而不再是和驱动晶体管Td的栅极G直接电连接。那么,在像素驱动电路SP驱动发光器件10发光的过程中,驱动晶体管Td的栅极的漏电路径只剩一条,即驱动晶体管Td的栅极G-第一晶体管T1-第二晶体管T2。通过减少像素驱动电路SP的漏电支路,漏电流可以比相关技术减小一倍左右。从而可以提高栅极电压的稳定性,进而降低发光器件10闪烁的风险。
在一些实施例中,第九晶体管T9与第二晶体管T2为同种类型(同为N型或者同为P型)的晶体管。
这样一来,控制第九晶体管T9与第二晶体管T2开启的信号,为同种类型的信号(同为高电平信号或者同为低电平信号)。那么,第三扫描信号端S3和第四扫描信号端S4可以与同一SDIC电连接,从而可以减小电子设备中SDIC的数量。
其中,可以理解的是,在第三扫描信号端S3和第四扫描信号端S4在同一时刻接收的信号不同的情况下,第三扫描信号端S3与第四扫描信号端S4可以与同一SDIC中的不同级移位寄存器(shift register,SR)电连接。
需要说明的是,栅极复位电路25还可以包括与第九晶体管T9并联的多个晶体管。上述仅仅是对栅极复位电路25的举例说明,其它与该栅极复位电路25功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
请继续参考图8A,在一种可能的实现方式中,发光器件复位电路26包括第三晶体管T3。
第三晶体管T3的栅极与第五扫描信号端S5电连接、第三晶体管T3的第一极与像素驱动电路SP的输出端Ot电连接、第三晶体管T3的第二极与第三电压端V3电连接。
示例的,如图8A所示,第三晶体管T3为LTPS TFT。
或者,示例的,如图10A所示,第三晶体管T3为Oxide TFT。
通过将第三晶体管T3设置为Oxide TFT,可以减小发光器件10阳极经发光器件复位电路26的漏电流,提高发光器件10发光亮度的稳定性。
需要说明的是,发光器件复位电路26还可以包括与第三晶体管T3并联的多个晶体管。上述仅仅是对发光器件复位电路26的举例说明,其它与该发光器件复位电路26功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
在另一种可能的实现方式中,如图10B所示,发光器件复位电路26包括串联的第四晶体管T4和第五晶体管T5。
第四晶体管T4的栅极与第五扫描信号端S5电连接、第四晶体管T4的第一极与像素驱动电路SP的输出端Ot电连接、第四晶体管T4的第二极与第五晶体管T5的第一极电连接。
第五晶体管T5的栅极与第五扫描信号端S5电连接、第五晶体管T5的第二极与第三电压端V3电连接。
其中,第四晶体管T4和第五晶体管T5可以均为Oxide TFT。
或者,如图10B所示,第四晶体管T4和第五晶体管T5均为LTPS TFT。
或者,第四晶体管T4和第五晶体管T5中一个为Oxide TFT,另一个为LTPS TFT。
通过使发光器件复位电路26包括第四晶体管T4和第五晶体管T5这两个串联的晶体管,相当于增大了发光器件复位电路26中晶体管的等效沟道长度,增大了发光器件复位电路26的电阻,从而减小了发光器件10阳极经发光器件复位电路26的漏电流,提高发光器件10发光亮度的稳定性。
需要说明的是,发光器件复位电路26还可以包括与第四晶体管T4和第五晶体管T5并联的多个晶体管。上述仅仅是对发光器件复位电路26的举例说明,其它与该发光器件复位电路26功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
请继续参考图8A,示例的,发光控制电路23包括第七晶体管T7和第八晶体管T8。
第七晶体管T7的栅极与发光控制信号端EM电连接、第七晶体管T7的第一极与第一电压端V1电连接、第七晶体管T7的第二极与驱动电路24的第一端O1(驱动晶体管Td的源极S)电连接。
第八晶体管T8的栅极与发光控制信号端EM电连接、第八晶体管T8的第一极与驱动电路24的第二端O2(驱动晶体管Td的漏极D)电连接、第八晶体管T8的第二极与像素驱动电路SP的输出端Ot电连接。
需要说明的是,发光控制电路23还可以包括与第七晶体管T7和第八晶体管T8并联的多个晶体管。上述仅仅是对发光控制电路23的举例说明,其它与该发光控制电路23功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
请继续参考图8A,示例的,源漏极复位电路27包括第十晶体管T10。
在一些实施例中,如图8A所示,第十晶体管T10的栅极与第六扫描信号端S6电连接、第十晶体管T10的第一极与驱动电路24的第一端O1(驱动晶体管Td的源极S)电连接、第十晶体管T10的第二极与第四电压端V4电连接。
在另一些实施例中,如图11所示,第十晶体管T10的栅极与第六扫描信号端S6电连接、第十晶体管T10的第一极与驱动电路24的第二端O2(驱动晶体管Td的漏极D)电连接、第十晶体管T10的第二极与第四电压端V4电连接。
需要说明的是,源漏极复位电路27还可以包括与第十晶体管T10并联的多个晶体管。上述仅仅是对源漏极复位电路27的举例说明,其它与该源漏极复位电路27功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
此处需要强调的是,上述晶体管的第一极可以是漏极、第二极可以是源极;或者,第一极可以是源极、第二极可以是漏极。本发明实施例对此不作限制。
此外,本申请实施例中的高电平信号和低电平信号仅表示输入的信号之间的相对大小关系。
再者,本申请实施例仅是以Oxide TFT为N型晶体管,LTPS TFT为P型晶体管为例进行示意,不做任何限定。
下面,以图10B所示的像素驱动电路SP为例,结合图12A的时序图,对本申请实施例提供的用于驱动像素驱动电路SP的方法进行示意说明。
像素驱动电路SP在一个显示帧中的工作过程包括源漏极复位和发光器件复位阶段P1、栅极复位阶段P2、数据写入与补偿阶段P3、源漏极复位和发光器件复位阶段P4以及发光阶段P5。
源漏极复位和发光器件复位阶段P1:
示例的,如图12A所示,第五扫描信号s5、第六扫描信号s6以及第二扫描信号s2为低电平信号,第一扫描信号s1、第三扫描信号s3、第四扫描信号s4、发光控制信号em为高电平信号。
如图13A所示,第十晶体管T10、第四晶体管T4、第五晶体管T5以及驱动晶体管Td开启,第一晶体管T1、第二晶体管T2、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9关断。
将第六扫描信号s6加载到第六扫描信号端S6,将第四电压信号加载到第四电压端V4。第十晶体管T10被配置为响应于第六扫描信号s6,在第六扫描信号s6的控制下开启,将第四电压信号经第十晶体管T10写入到驱动晶体管Td的源极S。
电容C中存储有前一帧余留下的用于控制驱动晶体管Td开启的信号,因此,在源漏极复位和发光器件复位阶段P1,驱动晶体管Td在被配置为响应于电容C输出的信号,在该信号的控制下开启,将源极S的信号写入至漏极D。
那么,第四电压信号(例如高电平信号)经过第十晶体管T10传输至驱动晶体管Td的源极S,然后通过驱动晶体管Td同步传送至驱动晶体管Td的漏极D。此时,驱动晶体管Td的源极电压Vs、驱动晶体管Td的漏极电压Vd、第四电压端V4的第四电压信号的关系应为:Vs=Vd=v4。从而实现对驱动晶体管Td的源极S和漏极D进行复位。
与此同时,将第五扫描信号s5加载到第五扫描信号端S5,将第三电压信号加载到第三电压端V3。第四晶体管T4和第五晶体管T5响应于第五扫描信号s5,在第五扫描信号s5的控制下开启,将第三电压信号(例如低电平信号)经第五晶体管T5和第四晶体管T4写入到像素驱动电路SP的输出端Ot(发光器件10的阳极)。此时,发光器件10的阳极电压Vanode=v3,从而实现对发光器件10的阳极进行复位。
可以理解的是,为了确保在对发光器件10进行复位的过程中,发光器件10不会发光,第三电压信号的电压与电压端VSS的电压差应该小于发光器件10的开启电压。其中,开启电压是指发光器件10开始发光时所需的阳极与阴极电压差值。
栅极复位阶段P2:
示例的,如图12A所示,第三扫描信号s3和第四扫描信号s4为低电平信号,第一扫描信号s1、第二扫描信号s2、第五扫描信号s5、第六扫描信号s6以及发光控制信号em为高电平信号。
如图13B所示,第一晶体管T1、第二晶体管T2、第九晶体管T9以及驱动晶体管Td开启,第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8以及第十晶体管T10关断。
将第四扫描信号s4加载到第四扫描信号端S4,将第二电压信号加载到第二电压端V2;将第二扫描信号s2加载到第二扫描信号端S2,将第三扫描信号s3加载到第三扫描信号端S3。第九晶体管T9响应于第四扫描信号s4,在第四扫描信号s4的控制下开启。第一晶体管T1响应于第二扫描信号s2,在第二扫描信号s2的控制下开启。第二晶体管T2响应于第三扫描信号s3,在第三扫描信号s3的控制下开启。第九晶体管T9将第二电压信号(例如低电平信号)经第二晶体管T2和第一晶体管T1写入到驱动晶体管Td的栅极D。此时,驱动晶体管Td的栅极电压Vg=v2。
可以理解的是,第二电压信号的大小,与后续的数据写入与补偿阶段的补偿效果息息相关。例如,驱动晶体管Td为P型晶体管,第二电压信号越小,驱动晶体管Td的开启程度越大,驱动晶体管Td的补偿效果越好。
数据写入与补偿阶段P3:
示例的,如图12A所示,第一扫描信号s1和第三扫描信号s3为低电平信号,第二扫描信号s2、第四扫描信号s4、第五扫描信号s5、第六扫描信号s6以及发光控制信号em为高电平信号。
如图13C所示,第一晶体管T1、第二晶体管T2、第六晶体管T6以及驱动晶体管Td开启,第四晶体管T4、第五晶体管T5、第七晶体管T7、第八晶体管T8、第九晶体管T9以及第十晶体管T10关断。
将第一扫描信号s1加载到第一扫描信号端S1,将数据信号加载到数据电压端VData,将第二扫描信号s2加载到第二扫描信号端S2。第六晶体管T6响应于第一扫描信号s1,在第一扫描信号s1的控制下开启,将数据信号写入到驱动晶体管Td的源极S。源极S的数据信号经驱动晶体管Td写入到驱动晶体管Td的漏极D。
第一晶体管T1响应于第二扫描信号s2,在第二扫描信号s2的控制下开启。第二晶体管T2响应于第三扫描信号s3,在第三扫描信号s3的控制下开启。根据数据信号,对驱动晶体管Td进行阈值电压补偿形成驱动信号,并将驱动信号写入至驱动晶体管Td的栅极G。此时,驱动晶体管Td漏极D的数据信号经第二晶体管T2和第三晶体管T3持续写入到驱动晶体管Td的栅极G,直到驱动晶体管Td的栅极电压Vg=Vdata+Vth。驱动晶体管Td的栅极电压Vg加载到Vdata+Vth后,驱动晶体管Td自动关断,停止向驱动晶体管Td的栅极G充电,完成对驱动晶体管Td阈值电压的补偿。也就是说,驱动信号Vdata′=Vdata+Vth。其中,Vth为驱动晶体管Td的阈值电压,Vdata为数据电压端VData的数据信号,Vdata′为驱动信号(补偿后的数据信号)。
在一些实施例中,如图12A所示,优先将第二扫描端的第二扫描信号s2由高电平信号变为低电平信号,以控制第一晶体管T1先关断。然后,再将第三扫描信号端S3的第三扫描信号s3由低电平信号变为高电平信号,以控制第二晶体管T2关断。
为了关断第一晶体管T1,第二扫描信号s2会有一个高低电平的转变。也就是说,第一晶体管T1的栅极会有一个高低电平的转变。那么,在第一晶体管T1的栅极和第一晶体管T1的第一极所形成的寄生电容的耦合作用下,第一晶体管T1的第一极的也会有一个高低电平的转变。而第一晶体管T1的第一极与驱动晶体管Td的栅极G电连接,因此会导致驱动晶体管Td的栅极G的电位发生改变。
同理,为了关断第二晶体管T2,第三扫描信号s3会有一个高低电平的转变。也就是说,第二晶体管T2的栅极会有一个高低电平的转变。那么,在第二晶体管T2的栅极和第二晶体管T2的第一极所形成的寄生电容的耦合作用下,第二晶体管T2的第一极的也会有一个高低电平的转变。而第二晶体管T2的第一极经第一晶体管T1与驱动晶体管Td的栅极G电连接,因此会导致驱动晶体管Td的栅极G的电位发生改变。
因此,本申请实施例先关断第一晶体管T1,然后再关断第二晶体管T2。在关断第一晶体管T1的过程中,驱动晶体管Td的栅极G受到第一晶体管T1带来的耦合影响。但是在关断第二晶体管T2的过程中,由于第一晶体管T1已经关断,且第一晶体管T1为Oxide TFT。因此,关断第二晶体管T2的过程中驱动晶体管Td的栅极G几乎不受到第二晶体管T2带来的耦合影响。从而可以进一步提高驱动晶体管Td栅极电压的稳定性。
源漏极复位和发光器件复位阶段P4:
源漏极复位和发光器件复位阶段P4与图13A相同,可以参考图13A的相关描述。
发光阶段P5:
示例的,如图12A所示,发光控制信号端em和第二扫描信号s2为低电平信号,第一扫描信号s1、第三扫描信号s3、第四扫描信号s4、第五扫描信号s5以及第六扫描信号s6为高电平信号。
如图13D所示,第七晶体管T7、第八晶体管T8以及驱动晶体管Td开启,第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第九晶体管T9以及第十晶体管T10关断。
将发光控制信号em加载到发光控制信号端EM,将第一电压信号加载到第一电压端V1。第七晶体管T7和第八晶体管T8响应于发光控制信号em,在发光控制信号em的控制下开启。
在源漏极复位和发光器件复位阶段P4结束后,驱动晶体管Td的源极S的电压Vs为第四电压端V4的第四电压信号。在第七晶体管T7开启后,第一电压端V1的第一电压信号v1经第七晶体管T7写入到驱动晶体管Td的源极S,驱动晶体管Td的源极S的电压Vs为第一电压信号v1。而驱动晶体管Td的栅极G的电压为Vg=Vdata+Vth,那么,驱动晶体管Td的栅-源电压Vgs=Vg-Vs=Vdata+Vth-v1。
将驱动晶体管Td分别与第一电压端V1和像素驱动电路SP的输出端Ot(发光器件10的阳极)连通。驱动晶体管Td的栅极G的控制下开启,此时,第一电压端V1-第七晶体管T7-驱动晶体管Td-第八晶体管T8-发光器件10-电压端VSS形成回路。驱动晶体管Td根据驱动信号Vdata′(Vdata+Vth)及第一电压信号,输出驱动电流I。 其中,/>为驱动晶体管Td的宽长比,Cox为栅极电容C,μ为沟道载流子迁移率,VGS为驱动晶体管Td的栅-源电压,Vth为驱动晶体管Td的阈值电压,v1为第一电压端V1的电压,v1=Vdd。
在一些实施例中,如图12B所示,像素驱动电路SP在一个显示帧中的工作过程,在发光阶段P5之后还包括补偿阶段P6。
补偿阶段P6:
示例的,如图12B所示,第二扫描信号s2、第三扫描信号s3以及第四扫描信号s4为低电平信号,第一扫描信号s1、第三扫描信号s3、第四扫描信号s4、第五扫描信号s5以及第六扫描信号s6为高电平信号。
如图13E所示,第九晶体管T9、第二晶体管T2以及驱动晶体管Td开启,第一晶体管T1、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8以及第十晶体管T10关断。
将第四扫描信号s4加载到第四扫描信号端S4,第九晶体管T9响应于第四扫描信号s4,在第四扫描信号s4的控制下开启,将第二电压端V2的第二电压信号加载到第二晶体管T2的第二极。将第三扫描信号s3加载到第三扫描信号端S3,第二晶体管T2响应于第三扫描信号s3,在第三扫描信号s3的控制下开启,将第二电压信号加载到结点n。
在发光阶段P5,由于第三扫描信号端S3在前面阶段存在从低到高电平的变化,用以将第二晶体管T2关闭,该变化会对结点n产生耦合,并将结点n的电压抬高,使得结点n电压高于驱动晶体管Td栅极G电压。因此在发光p5阶段,栅极G的漏电流方向为由高电平的结点n流向低电平的栅极G。在补偿阶段P6,通过第三扫描信号s3和第四扫描信号s4打开第二晶体管T2和第九晶体管T9,第二电压端V2的低电平第二电压输送至结点n,使得结点n的电压低于栅极G电压。该时刻对应的栅极G漏电流方向为由高电平的栅极G流向低电平的结点n。栅极G在发光阶段P5和补偿阶段P6的漏电流流向相反,因此可以抵消,进一步降低栅极G的漏电流。
本申请实施例提供的像素驱动电路SP,补偿电路22包括串联在驱动晶体管Td栅极G和漏极D之间的第一晶体管T1和第二晶体管T2,第一晶体管T1与栅极G电连接,第二晶体管T2与漏极D电连接。且第一晶体管T1为Oxide TFT。第二晶体管T2可以为Oxide TFT,第二晶体管T2也可以为LTPS TFT。理想情况下,第一晶体管T1的第二极和第二晶体管T2的第一极之间的结点n处的电位与驱动晶体管Td的栅极G的电位相同,以减小对驱动晶体管Td栅极G电位的影响。但是当第二晶体管T2关断的时候,第二晶体管T2的栅极接收的第三扫描信号s3会有一个高低电平的转变。使得,在第二晶体管T2的栅极和第二晶体管T2的第一极形成的寄生电容的耦合作用下,结点n的电位会出现变化。导致结点n和驱动晶体管Td的栅极G的电位出现比较大的差异。而本申请中由于第一晶体管T1为Oxide TFT,第一晶体管T1的漏电流很小。这就使得即使结点n和驱动晶体管Td的栅极G的电位有较大的电位差异,也不影响驱动晶体管Td的栅极G电位的稳定。从而提高驱动电流的稳定性,改善发光器件10闪烁的问题。
示例二
示例二与示例一的主要不同之处在于:示例一中驱动电路24的第二端O2与像素驱动电路SP的输出端Ot电连接,那么,补偿电路22连接于驱动电路24的第二端O2与像素驱动电路SP的输出端Ot之间。示例二中驱动电路24的第一端O1与像素驱动电路SP的输出端Ot电连接。那么,补偿电路22连接于驱动电路24的第二端O2与第一电压端V1之间。
如图14A所示,本申请实施例提供一种像素驱动电路SP,像素驱动电路SP包括数据写入电路21、补偿电路22、发光控制电路23、驱动电路24、栅极复位电路25、源漏极复位电路27以及发光器件复位电路26。
如图14A所示,示例的,驱动电路24包括驱动晶体管Td和电容C。
驱动晶体管Td的栅极G与栅极控制结点O电连接、驱动晶体管Td的第一极作为驱动电路24的第一端O1、驱动晶体管Td的第二极作为驱动电路24的第二端O2。
其中,驱动电路24的第一端O1作为驱动电路24的输出端,与发光器件10电连接。示例的,驱动晶体管Td的源极S作为驱动电路24的第二端O2,驱动晶体管Td的漏极D作为驱动电路24的第一端O1。
电容C的第一极与第一电压端V1电连接、第二极与驱动晶体管Td的栅极G电连接。
请继续参考图14A,示例的,数据写入电路21包括第六晶体管T6。
第六晶体管T6的栅极与第一扫描信号端S1电连接、第六晶体管T6的第一极与驱动电路24的第一端O1(驱动晶体管Td的漏极D)电连接、第六晶体管T6的第二极与数据电压端VData电连接。
请继续参考图14A,示例的,补偿电路22包括串联的第一晶体管T1和第二晶体管T2。
第一晶体管T1的栅极与第二扫描信号端S2电连接、第一晶体管T1的第一极与栅极控制结点O电连接、第一晶体管T1的第二极与第二晶体管T2的第一极电连接。
第二晶体管T2的栅极与第三扫描信号端S3电连接、第二晶体管T2的第二极与驱动电路24的第二端O2(驱动晶体管Td的栅极S)电连接。
请继续参考图14A,示例的,栅极复位电路25包括第九晶体管T9。
在一些实施例中,第九晶体管T9的栅极与第四扫描信号端S4电连接、第九晶体管T9的第一极与驱动晶体管Td的栅极G电连接、第九晶体管T9的第二极与第二电压端V2电连接。
在另一些实施例中,如图14A所示,第九晶体管T9的栅极与第四扫描信号端S4电连接、第九晶体管T9的第一极与第二晶体管T2的第二极电连接、第九晶体管T9的第二极与第二电压端V2电连接。
请继续参考图14A,在一种可能的实现方式中,发光器件复位电路26包括第三晶体管T3。
第三晶体管T3的栅极与第五扫描信号端S5电连接、第三晶体管T3的第一极与像素驱动电路SP的输出端Ot电连接、第三晶体管T3的第二极与第三电压端V3电连接。
示例的,第三晶体管T3为LTPS TFT。或者,示例的,如图14A所示,第三晶体管T3为Oxide TFT。
在另一种可能的实现方式中,如图14B所示,发光器件复位电路26包括串联的第四晶体管T4和第五晶体管T5。
第四晶体管T4的栅极与第五扫描信号端S5电连接、第四晶体管T4的第一极与像素驱动电路SP的输出端Ot电连接、第四晶体管T4的第二极与第五晶体管T5的第一极电连接。
第五晶体管T5的栅极与第五扫描信号端S5电连接、第五晶体管T5的第二极与第三电压端V3电连接。
请继续参考图14A,示例的,发光控制电路23包括第七晶体管T7和第八晶体管T8。
第七晶体管T7的栅极与发光控制信号端EM电连接、第七晶体管T7的第一极与第一电压端V1电连接、第七晶体管T7的第二极与驱动电路24的第二端O2(驱动晶体管Td的源极S)电连接。
第八晶体管T8的栅极与发光控制信号端EM电连接、第八晶体管T8的第一极与驱动电路24的第一端O1(驱动晶体管Td的漏极D)电连接、第八晶体管T8的第二极与像素驱动电路SP的输出端Ot电连接。
请继续参考图14A,示例的,源漏极复位电路27包括第十晶体管T10。
在一些实施例中,如图14A所示,第十晶体管T10的栅极与第六扫描信号端S6电连接、第十晶体管T10的第一极与驱动电路24的第二端O2(驱动晶体管Td的源极S)电连接、第十晶体管T10的第二极与第四电压端V4电连接。
在另一些实施例中,第十晶体管T10的栅极与第六扫描信号端S6电连接、第十晶体管T10的第一极与驱动电路24的第一端O1(驱动晶体管Td的漏极D)电连接、第十晶体管T10的第二极与第四电压端V4电连接。
本示例提供的像素驱动电路SP的驱动过程,与示例一提供的像素驱动电路SP的驱动过程相同,可参考示例一中的相关描述,此处不再赘述。
本申请实施例提供的像素驱动电路SP,补偿电路22包括串联在驱动晶体管Td栅极G和源极S之间的第一晶体管T1和第二晶体管T2,第一晶体管T1与栅极G电连接,第二晶体管T2与源极S电连接。且第一晶体管T1为Oxide TFT。第二晶体管T2可以为Oxide TFT,第二晶体管T2也可以为LTPS TFT。这样一来,虽然第二晶体管T2关断时,在第二晶体管T2的栅极和第二晶体管T2的第一极形成的寄生电容的耦合作用下,结点n的电位会出现变化,导致结点n和驱动晶体管Td的栅极G的电位出现比较大的差异。但是由于第一晶体管T1为Oxide TFT,第一晶体管T1的漏电流很小。这就使得即使结点n和驱动晶体管Td的栅极G的电位有较大的电位差异,也不影响驱动晶体管Td的栅极G电位的稳定。
在此基础上,结点n电位的变化导致结点n与驱动晶体管Td的源极S之间也会存在电位差,导致结点n-第二晶体管T2-源极S会形成漏电流,以改变驱动晶体管Td的源极S的电位。若源极S的电位改变,会导致在驱动晶体管Td的源极S与驱动晶体管Td的栅极G形成的寄生电容的耦合作用下,改变驱动晶体管Td的栅极G的电位。但是,由于源极S通过第七晶体管T7与第一电压端V1电连接,且在发光阶段P5,第七晶体管T7工作在线性区。这就使得一旦结点n-第二晶体管T2-源极S形成漏电流,导致源极S的电位出现变化,第一电压端V1会通过第七晶体管T7将源极S的电位还原。因此,通过将补偿电路22与驱动晶体管Td的源极S电连接,相比于将补偿电路22与驱动晶体管Td的漏极D电连接,可进一步改善因补偿电路22关闭所产生的耦合对驱动晶体管Td栅极G的影响,进一步提高栅极G电位的稳定性,改善发光器件10闪烁的问题。
示例三
示例三与示例一和示例二的主要不同之处在于,栅极复位电路25与补偿电路22电连接,不再与栅极控制结点O电连接。示例三主要是改善漏电流带来的闪烁问题。
如图15A所示,本申请实施例提供一种像素驱动电路SP,像素驱动电路SP包括数据写入电路21、补偿电路22、发光控制电路23、驱动电路24、栅极复位电路25、源漏极复位电路27以及发光器件复位电路26。
在一些实施例中,如图15A所示,数据写入电路21、补偿电路22、发光控制电路23、驱动电路24、源漏极复位电路27以及发光器件复位电路26的结构可以与示例一中相同,可以参考示例一中的相关描述,此处不再赘述。
在一种可能的实现方式中,如图15A所示,栅极复位电路25包括第一晶体管T1。
示例的,第一晶体管T1可以为LTPS TFT。或者,示例的,如图15A所示,第一晶体管T1为Oxide TFT。
第一晶体管T1的栅极与第二扫描信号端S2电连接、第一晶体管T1的第一极与栅极控制结点O(驱晶体管的栅极G)电连接、第一晶体管T1的第二极与驱动电路24的第二端O2(驱动晶体管Td的漏极D)电连接。
在另一种可能的实现方式中,栅极复位电路25包括串联的第一晶体管T1和第二晶体管T2,第一晶体管T1和第二晶体管T2的结构与示例一中相同,可以参考示例一中的相关描述。用于驱动像素驱动电路SP的方法,也可以与示例一中相同,可以参考示例一中的相关描述。
在另一些实施例中,如图15B所示,数据写入电路21、补偿电路22、发光控制电路23、驱动电路24、源漏极复位电路27以及发光器件复位电路26的结构可以与示例二中相同,可以参考示例二中的相关描述,此处不再赘述。
在一种可能的实现方式中,如图15B所示,栅极复位电路25包括第一晶体管T1。
示例的,第一晶体管T1可以为LTPS TFT。或者,示例的,如图15B所示,第一晶体管T1为Oxide TFT。
第一晶体管T1的栅极与第二扫描信号端S2电连接、第一晶体管T1的第一极与栅极控制结点O(驱晶体管的栅极G)电连接、第一晶体管T1的第二极与驱动电路24的第二端O2(驱动晶体管Td的源极S)电连接。
在另一种可能的实现方式中,栅极复位电路25包括串联的第一晶体管T1和第二晶体管T2,第一晶体管T1和第二晶体管T2的结构与示例二中相同,可以参考示例二中的相关描述。用于驱动像素驱动电路SP的方法,也可以与示例二中相同,可以参考示例二中的相关描述。
本申请实施例提供的像素驱动电路SP,将栅极复位电路25通过补偿电路22与驱动晶体管Td的栅极G电连接,使得栅极G的漏电支路只有栅极G-补偿电路22这一条。通过减少漏电支路,漏电流可以比相关技术减小一倍左右。因此,本申请实施例提供的像素驱动电路SP,可以提高栅极电压的稳定性,改善漏电流带来的发光器件10闪烁的问题。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何在本申请揭露的技术范围内的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (35)
1.一种像素驱动电路,其特征在于,包括:数据写入电路、补偿电路和驱动电路;
所述数据写入电路,被配置为接收第一扫描信号和数据信号,将所述数据信号写入到所述驱动电路;
所述补偿电路,被配置为接收第二扫描信号和第三扫描信号,对所述驱动电路进行阈值电压的补偿生成驱动信号;其中,所述第一扫描信号、所述第二扫描信号以及所述第三扫描信号为不同的扫描信号;
所述驱动电路,被配置为根据所述驱动信号,输出驱动电流。
2.根据权利要求1所述的像素驱动电路,其特征在于,所述像素驱动电路还包括发光控制电路;
所述驱动电路包括栅极控制结点、第一端以及第二端;
所述数据写入电路,与数据电压端、第一扫描信号端以及所述第一端电连接,被配置为响应于来自所述第一扫描信号端的所述第一扫描信号,将来自所述数据电压端的数据信号写入到所述驱动电路;
所述补偿电路,包括串联的第一晶体管和第二晶体管;所述第一晶体管的栅极与第二扫描信号端电连接、第一极与所述栅极控制结点电连接、第二极与所述第二晶体管的第一极电连接,所述第二晶体管的栅极与第三扫描信号端电连接、第二极与所述第二端电连接;所述第一晶体管被配置为响应于来自所述第二扫描信号端的所述第二扫描信号,所述第二晶体管被配置为响应于来自所述第三扫描信号端的所述第三扫描信号,所述第一晶体管和所述第二晶体管根据所述数据写入电路写入的所述数据信号,对所述驱动电路进行阈值电压补偿形成驱动信号,并将所述驱动信号写入至所述栅极控制结点;其中,所述第一晶体管为氧化物薄膜晶体管;
所述发光控制电路,与发光控制信号端、第一电压端、所述第一端、所述第二端以及所述像素驱动电路的输出端电连接,被配置为响应于来自所述发光控制信号端的发光控制信号,将所述驱动电路分别与所述第一电压端和所述输出端连通;
所述驱动电路,还与所述第一电压端电连接,被配置为响应于所述发光控制电路,根据写入至所述栅极控制结点的所述驱动信号及来自所述第一电压端的第一电压信号,输出驱动电流。
3.根据权利要求2所述的像素驱动电路,其特征在于,所述第一端通过所述发光控制电路与所述输出端电连接,被配置为输出所述驱动电流。
4.根据权利要求2或3所述的像素驱动电路,其特征在于,所述第二晶体管为低温多晶硅薄膜晶体管或者氧化物薄膜晶体管。
5.根据权利要求1-4任一项所述的像素驱动电路,其特征在于,所述第二扫描信号和所述第三扫描信号具有同时为开启信号的时段,且所述第二扫描信号先转变为关断信号。
6.根据权利要求1-5任一项所述的像素驱动电路,其特征在于,所述第二扫描信号的高电平为开启信号,所述第三扫描信号的低电平为开启信号。
7.根据权利要求1-6任一项所述的像素驱动电路,其特征在于,所述像素驱动电路还包括栅极复位电路;所述栅极复位电路响应于第四扫描信号,将第二电压信号经所述补偿电路写入所述驱动电路。
8.根据权利要求7所述的像素驱动电路,其特征在于,所述栅极复位电路与第四扫描信号端、第二电压端以及第二晶体管的第二极电连接,被配置为响应于来自所述第四扫描信号端的第四扫描信号,将来自所述第二电压端的第二电压信号经所述补偿电路写入到所述栅极控制结点。
9.根据权利要求7或8所述的像素驱动电路,其特征在于,所述第三扫描信号和所述第四扫描信号具有同时为开启信号的时段。
10.根据权利要求2-9任一项所述的像素驱动电路,其特征在于,所述像素驱动电路还包括发光器件复位电路;
所述发光器件复位电路与第五扫描信号端、第三电压端以及所述输出端电连接,被配置为响应于来自所述第五扫描信号端的第五扫描信号,将来自所述第三电压端的第三电压信号写入到所述输出端。
11.根据权利要求2-10任一项所述的像素驱动电路,其特征在于,所述像素驱动电路还包括源漏极复位电路;
所述源漏极复位电路与第六扫描信号端、第四电压端以及所述第一端或者所述第二端电连接,被配置为响应于来自所述第六扫描信号端的第六扫描信号,将来自所述第四电压端的第四电压信号写入到所述驱动电路。
12.根据权利要求10所述的像素驱动电路,其特征在于,所述发光器件复位电路包括第三晶体管;所述第三晶体管的栅极与所述第五扫描信号端电连接、第一极与所述输出端电连接、第二极与所述第三电压端电连接;
其中,所述第三晶体管为氧化物薄膜晶体管或者低温多晶硅薄膜晶体管。
13.根据权利要求10所述的像素驱动电路,其特征在于,所述发光器件复位电路包括第四晶体管和第五晶体管;
所述第四晶体管的栅极与所述第五扫描信号端电连接、第一极与所述输出端电连接、第二极与所述第五晶体管的第一极电连接;
所述第五晶体管的栅极与所述第五扫描信号端电连接、第二极与所述第三电压端电连接;
其中,所述第四晶体管和所述第五晶体管为低温多晶硅薄膜晶体管。
14.根据权利要求2-13任一项所述的像素驱动电路,其特征在于,
所述驱动电路包括驱动晶体管和电容;所述驱动晶体管的栅极与所述栅极控制结点电连接、第一极作为所述第一端、第二极作为所述第二端;所述电容的第一极与所述第一电压端电连接、第二极与所述栅极控制结点电连接;
和/或,
所述数据写入电路包括第六晶体管;所述第六晶体管的栅极与所述第一扫描信号端电连接、第一极与所述第一端电连接、第二极与所述数据电压端电连接;
和/或,
所述发光控制电路包括第七晶体管和第八晶体管;所述第七晶体管的栅极与所述发光控制信号端电连接、第一极与所述第一电压端电连接、第二极与所述第二端电连接;所述第八晶体管的栅极与所述发光控制信号端电连接、第一极与所述第一端电连接、第二极与所述输出端电连接。
15.根据权利要求7所述的像素驱动电路,其特征在于,所述栅极复位电路包括第九晶体管;
所述第九晶体管的栅极与所述第四扫描信号端电连接、第一极与所述第二晶体管的第二极电连接、第二极与所述第二电压端电连接。
16.根据权利要求11所述的像素驱动电路,其特征在于,所述源漏极复位电路包括第十晶体管;
所述第十晶体管的栅极与所述第六扫描信号端电连接、第一极与所述第一端或者所述第二端电连接、第二极与所述第四电压端电连接。
17.一种像素驱动电路,其特征在于,包括:驱动电路、补偿电路和栅极复位电路;
所述补偿电路,被配置为接收第二扫描信号,对所述驱动电路进行阈值电压的补偿生成驱动信号;
所述栅极复位电路,被配置为接收第四扫描信号,将第二电压信号经所述补偿电路写入到所述驱动电路;
所述驱动电路,被配置为根据所述驱动信号,输出驱动电流。
18.根据权利要求17所述的像素驱动电路,其特征在于,所述像素驱动电路还包括数据写入电路和发光控制电路;
所述驱动电路包括栅极控制结点、第一端以及第二端;
所述数据写入电路,与数据电压端、第一扫描信号端以及所述第一端电连接,被配置为响应于来自所述第一扫描信号端的第一扫描信号,将来自所述数据电压端的数据信号写入到所述驱动电路;
所述补偿电路,与第二扫描信号端、所述栅极控制结点以及所述第二端电连接,被配置为响应于来自所述第二扫描信号端的第二扫描信号,根据所述数据写入电路写入的所述数据信号,对所述驱动电路进行阈值电压补偿形成驱动信号,并将所述驱动信号写入至所述栅极控制结点;
所述发光控制电路,与发光控制信号端、第一电压端、所述第一端、所述第二端以及所述像素驱动电路的输出端电连接,被配置为响应于来自所述发光控制信号端的发光控制信号,将所述驱动电路分别与所述第一电压端和所述输出端连通;
所述栅极复位电路,与第四扫描信号端、第二电压端以及所述补偿电路电连接,被配置为响应于来自所述第四扫描信号端的第四扫描信号,将来自所述第二电压端的第二电压信号经所述补偿电路写入到所述栅极控制结点;
所述驱动电路,还与所述第一电压端电连接,被配置为响应于所述发光控制电路,根据写入至所述栅极控制结点的所述驱动信号及来自所述第一电压端的第一电压信号,输出驱动电流。
19.根据权利要求17或18所述的像素驱动电路,其特征在于,所述补偿电路包括第一晶体管;
所述第一晶体管的栅极与所述第二扫描信号端电连接、第一极与所述栅极控制结点电连接、第二极与所述第二端电连接;所述第一晶体管为氧化物薄膜晶体管。
20.一种像素驱动电路,其特征在于,包括:数据写入电路、补偿电路、发光控制电路以及驱动电路;所述驱动电路包括栅极控制结点、第一端以及第二端;
所述数据写入电路,与数据电压端、第一扫描信号端以及所述第一端电连接,被配置为响应于来自所述第一扫描信号端的第一扫描信号,将来自所述数据电压端的数据信号写入到所述驱动电路;
所述补偿电路,包括串联的第一晶体管和第二晶体管;所述第一晶体管的栅极与第二扫描信号端电连接、第一极与所述栅极控制结点电连接、第二极与所述第二晶体管的第一极电连接,所述第二晶体管的栅极与第三扫描信号端电连接、第二极与所述第二端电连接;所述第一晶体管被配置为响应于来自所述第二扫描信号端的第二扫描信号,所述第二晶体管被配置为响应于来自所述第三扫描信号端的第三扫描信号,所述第一晶体管和所述第二晶体管根据所述数据写入电路写入的所述数据信号,对所述驱动电路进行阈值电压补偿,并将补偿后的数据信号写入至所述栅极控制结点;其中,所述第一晶体管为氧化物薄膜晶体管;
所述发光控制电路,与发光控制信号端、第一电压端、所述第一端、所述第二端以及所述像素驱动电路的输出端电连接,被配置为响应于来自所述发光控制信号端的发光控制信号,将所述驱动电路分别与所述第一电压端和所述输出端连通;
所述驱动电路,还与所述第一电压端电连接,被配置为响应于所述发光控制电路,根据写入至所述栅极控制结点的所述补偿后的数据信号及来自所述第一电压端的第一电压信号,输出驱动电流。
21.根据权利要求20所述的像素驱动电路,其特征在于,所述第一端通过所述发光控制电路与所述输出端电连接,被配置为输出所述驱动电流。
22.根据权利要求20或21所述的像素驱动电路,其特征在于,所述第二晶体管为低温多晶硅薄膜晶体管或者氧化物薄膜晶体管。
23.根据权利要求20-22任一项所述的像素驱动电路,其特征在于,所述像素驱动电路还包括栅极复位电路;
所述栅极复位电路与第四扫描信号端、第二电压端以及所述第二晶体管的第二极电连接,被配置为响应于来自所述第四扫描信号端的第四扫描信号,将来自所述第二电压端的第二电压信号经所述补偿电路写入到所述栅极控制结点。
24.根据权利要求20-23任一项所述的像素驱动电路,其特征在于,所述像素驱动电路还包括发光器件复位电路,所述发光器件复位电路包括第三晶体管;所述第三晶体管的栅极与所述第五扫描信号端电连接、第一极与所述输出端电连接、第二极与所述第三电压端电连接;
其中,所述第三晶体管为氧化物薄膜晶体管或者低温多晶硅薄膜晶体管。
25.根据权利要求20-23任一项所述的像素驱动电路,其特征在于,所述像素驱动电路还包括发光器件复位电路,所述发光器件复位电路包括第四晶体管和第五晶体管;
所述第四晶体管的栅极与所述第五扫描信号端电连接、第一极与所述输出端电连接、第二极与所述第五晶体管的第一极电连接;
所述第五晶体管的栅极与所述第五扫描信号端电连接、第二极与所述第三电压端电连接;
其中,所述第四晶体管和所述第五晶体管为低温多晶硅薄膜晶体管。
26.一种像素驱动电路,其特征在于,包括:数据写入电路、补偿电路、驱动电路、发光控制电路以及栅极复位电路;所述驱动电路包括栅极控制结点、第一端以及第二端;
所述数据写入电路,与数据电压端、第一扫描信号端以及所述第一端电连接,被配置为响应于来自所述第一扫描信号端的第一扫描信号,将来自所述数据电压端的数据信号写入到所述驱动电路;
所述补偿电路,与第二扫描信号端、所述栅极控制结点以及所述第二端电连接,被配置为响应于来自所述第二扫描信号端的第二扫描信号,根据所述数据写入电路写入的所述数据信号,对所述驱动电路进行阈值电压补偿,并将补偿后的数据信号写入至所述栅极控制结点;
所述发光控制电路,与发光控制信号端、第一电压端、所述第一端、所述第二端以及所述像素驱动电路的输出端电连接,被配置为响应于来自所述发光控制信号端的发光控制信号,将所述驱动电路分别与所述第一电压端和所述输出端连通;
所述栅极复位电路,与第四扫描信号端、第二电压端以及所述补偿电路电连接,被配置为响应于来自所述第四扫描信号端的第四扫描信号,将来自所述第二电压端的第二电压信号经所述补偿电路写入到所述栅极控制结点;
所述驱动电路,还与所述第一电压端电连接,被配置为响应于所述发光控制电路,根据写入至所述栅极控制结点的所述补偿后的数据信号及来自所述第一电压端的第一电压信号,输出驱动电流。
27.一种用于控制像素驱动电路的方法,其特征在于,所述像素驱动电路包括数据写入电路、补偿电路和驱动电路;
所述像素驱动电路在一个显示帧中的工作过程包括数据写入与补偿阶段以及发光阶段;
所述方法,包括:
所述数据写入与补偿阶段:
所述数据写入电路接收第一扫描信号和数据信号,将所述数据信号写入到所述驱动电路;所述补偿电路接收第二扫描信号和第三扫描信号,对所述驱动电路进行阈值电压的补偿生成驱动信号;其中,所述第一扫描信号、所述第二扫描信号以及所述第三扫描信号为不同的扫描信号;
所述发光阶段:
所述驱动电路,根据所述驱动信号,输出驱动电流。
28.根据权利要求27所述的方法,其特征在于,所述像素驱动电路还包括发光控制电路;所述驱动电路包括栅极控制结点、第一端以及第二端;所述数据写入电路与数据电压端、第一扫描信号端以及所述第一端电连接;所述补偿电路包括串联的第一晶体管和第二晶体管;所述第一晶体管的栅极与第二扫描信号端电连接、第一极与所述栅极控制结点电连接、第二极与所述第二晶体管的第一极电连接,所述第二晶体管的栅极与第三扫描信号端电连接、第二极与所述第二端电连接;所述发光控制电路与发光控制信号端、第一电压端、所述第一端、所述第二端以及所述像素驱动电路的输出端电连接;所述驱动电路还与所述第一电压端电连接;
所述数据写入与补偿阶段,包括:
将第一扫描信号加载到所述第一扫描信号端,将数据信号加载到所述数据电压端,将第二扫描信号加载到所述第二扫描信号端,将第三扫描信号加载到所述第三扫描信号端;所述数据写入电路响应于所述第一扫描信号,将所述数据信号写入到所述驱动电路;所述第一晶体管响应于所述第二扫描信号,所述第二晶体管响应于所述第三扫描信号,所述第一晶体管和所述第二晶体管根据所述数据信号,对所述驱动电路进行阈值电压补偿形成驱动信号,并将所述驱动信号写入至所述栅极控制结点;
所述发光阶段,包括:
将发光控制信号加载到所述发光控制信号端,将第一电压信号加载到所述第一电压端;所述发光控制电路响应于所述发光控制信号,将所述驱动电路分别与所述第一电压端和所述输出端连通;所述驱动电路根据所述驱动信号及所述第一电压信号,输出驱动电流。
29.根据权利要求27或28所述的方法,其特征在于,所述第二扫描信号从开启信号转变至关断信号后,所述第三扫描信号从开启信号转变为关断信号。
30.根据权利要求28或29所述的方法,其特征在于,所述像素驱动电路还包括栅极复位电路;所述栅极复位电路与第四扫描信号端、第二电压端以及所述第二晶体管的第二极电连接;
所述像素驱动电路在一个显示帧中的工作过程还包括位于所述数据写入与补偿阶段之前的栅极复位阶段;
所述方法,还包括:
所述栅极复位阶段:
将第四扫描信号加载到所述第四扫描信号端,将第二电压信号加载到所述第二电压端;将第二扫描信号加载到所述第二扫描信号端,将第三扫描信号加载到所述第三扫描信号端;所述栅极复位电路响应于所述第四扫描信号,所述第一晶体管响应于所述第二扫描信号,所述第二晶体管响应于所述第三扫描信号,所述栅极复位电路将所述第二电压信号经所述第一晶体管和所述第二晶体管写入到所述栅极控制结点。
31.根据权利要求30所述的方法,其特征在于,所述像素驱动电路在一个显示帧中的工作过程还包括位于所述发光阶段之后的漏电补偿阶段;
所述方法,还包括:
所述漏电补偿阶段:
将所述第四扫描信号加载到所述第四扫描信号端,将所述第三扫描信号加载到所述第三扫描信号端,将所述第二电压信号加载到所述第二电压端;所述栅极复位电路响应于所述第四扫描信号,所述第二晶体管响应于所述第三扫描信号,将所述第二电压信号经所述第二晶体管写入到所述第二晶体管的第一极。
32.根据权利要求28-31任一项所述的方法,其特征在于,所述像素驱动电路还包括源漏极复位电路;所述源漏极复位电路与第六扫描信号端、第四电压端以及所述第一端或者所述第二端电连接;
所述像素驱动电路在一个显示帧中的工作过程还包括位于所述数据写入与补偿阶段之前和之后的源漏极复位阶段;
所述方法,还包括:
所述源漏极复位阶段:
将第六扫描信号加载到所述第六扫描信号端,将第四电压信号加载到所述第四电压端;所述源漏极复位电路响应于所述第六扫描信号,将所述第四电压信号写入到所述驱动电路。
33.根据权利要求28-32任一项所述的方法,其特征在于,所述像素驱动电路还包括发光器件复位电路;所述发光器件复位电路与第五扫描信号端、第三电压端以及所述输出端电连接;
所述像素驱动电路的驱动方法,还包括:
将第五扫描信号加载到所述第五扫描信号端,将第三电压信号加载到所述第三电压端;所述发光器件复位电路响应于所述第五扫描信号,将所述第三电压信号写入到所述输出端。
34.一种显示面板,其特征在于,包括多个像素电路;所述像素电路包括像素驱动电路和发光器件;
所述像素驱动电路为权利要求1-26任一项所述的像素驱动电路;所述像素驱动电路的输出端与所述发光器件电连接。
35.一种电子设备,其特征在于,包括权利要求34所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210647324.9A CN117253449A (zh) | 2022-06-09 | 2022-06-09 | 像素驱动电路及驱动方法、显示面板、电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210647324.9A CN117253449A (zh) | 2022-06-09 | 2022-06-09 | 像素驱动电路及驱动方法、显示面板、电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117253449A true CN117253449A (zh) | 2023-12-19 |
Family
ID=89133666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210647324.9A Pending CN117253449A (zh) | 2022-06-09 | 2022-06-09 | 像素驱动电路及驱动方法、显示面板、电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117253449A (zh) |
-
2022
- 2022-06-09 CN CN202210647324.9A patent/CN117253449A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110310602B (zh) | 有机发光显示装置 | |
CN111145686B (zh) | 一种像素驱动电路、显示面板及驱动方法 | |
CN110853576B (zh) | 显示基板和显示装置 | |
CN112102784B (zh) | 一种像素驱动电路及其制作方法、显示装置 | |
CN112102778A (zh) | 像素电路及其驱动方法、显示基板和显示装置 | |
CN113096600B (zh) | 折叠显示面板、装置及其驱动方法、电子设备 | |
CN112837654A (zh) | 一种像素电路及其驱动方法、显示面板和显示装置 | |
CN113658554B (zh) | 像素驱动电路、像素驱动方法及显示装置 | |
CN112365843B (zh) | 像素驱动电路及其驱动方法、显示面板及装置 | |
CN114241993A (zh) | 驱动电路及其驱动方法、显示面板 | |
CN113838415A (zh) | 像素驱动电路及其驱动方法、显示面板及显示装置 | |
CN114927102B (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
US11568797B2 (en) | Light-emitting driving circuit and driving method thereof, and light-emitting apparatus | |
CN116137128A (zh) | 显示装置、驱动电路及显示驱动方法 | |
CN114999401A (zh) | 像素驱动电路及其驱动方法、显示面板 | |
CN117253449A (zh) | 像素驱动电路及驱动方法、显示面板、电子设备 | |
WO2024041217A1 (zh) | 像素电路及其驱动方法、显示面板、显示装置 | |
US20220335888A1 (en) | Display device | |
TW202403718A (zh) | 畫素電路、oled顯示裝置及資訊處理裝置 | |
CN118334989A (zh) | 驱动电路及其驱动方法、显示面板、显示模组、电子设备 | |
KR20230009053A (ko) | 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치 | |
CN118072679A (zh) | 像素电路及包括其的显示装置 | |
CN115836342A (zh) | 显示基板、显示装置和驱动方法 | |
CN116403529A (zh) | 显示面板、驱动方法及显示装置 | |
CN117373392A (zh) | 显示屏、显示驱动器、电子设备及其驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |