CN117242577A - 晶体管器件和制造晶体管器件的方法 - Google Patents

晶体管器件和制造晶体管器件的方法 Download PDF

Info

Publication number
CN117242577A
CN117242577A CN202280000747.XA CN202280000747A CN117242577A CN 117242577 A CN117242577 A CN 117242577A CN 202280000747 A CN202280000747 A CN 202280000747A CN 117242577 A CN117242577 A CN 117242577A
Authority
CN
China
Prior art keywords
region
sub
gate
body region
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000747.XA
Other languages
English (en)
Inventor
祁金伟
张耀辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Longchi Semiconductor Technology Co ltd
Original Assignee
Suzhou Longchi Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Longchi Semiconductor Technology Co ltd filed Critical Suzhou Longchi Semiconductor Technology Co ltd
Publication of CN117242577A publication Critical patent/CN117242577A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了一种晶体管器件和制造晶体管器件的方法。该晶体管器件包括栅极、栅极绝缘体、以及沿第一方向堆叠布置的体区和漂移区。栅极包括相对的顶面和底面，以及介于顶面和底面之间的侧面，底面在顶面的第一方向处，栅极绝缘体包围栅极的底面和侧面的至少一部分，栅极绝缘体包括侧壁和底部，体区包围栅极绝缘体的侧壁的一部分，栅极绝缘体沿第一方向从漂移区的面向体区的表面伸入到漂移区内。体区包括沿着第二方向按顺序布置的第一子区、第二子区和第三子区，第二方向与第一方向垂直、并指向远离栅极绝缘体的方向，其中第一子区的平均载流子浓度和第三子区的平均载流子浓度都大于第二子区的平均载流子浓度。

Description

晶体管器件和制造晶体管器件的方法 技术领域
本申请涉及半导体器件的领域，尤其涉及一种晶体管器件和制造晶体管器件的方法。
背景技术
半导体晶体管，特别是诸如金属氧化物半导体场效应晶体管(MOSFET)的场效应控制的开关器件已经被使用在诸如功率电源、功率转换器等多种应用中。这些应用中的很多是高功率应用，需要晶体管能够容受大量的电流和/或电压。
功率晶体管可以实现为垂直MOS沟槽晶体管，其可具有高达数百伏特的电压闭锁能力和高于一安培的额定电流。在垂直晶体管中，栅极可以布置于在半导体主体的垂直方向上延伸的沟槽中。栅极与晶体管的源极、体区和漂移区电绝缘(例如，通过栅极绝缘体)，并且栅极与体区在与横向上排布(横向方向与垂直方向垂直)。漏极可以连接漂移区。在正向导通条件下，器件沟道沿垂直方向，由靠近栅极氧化体的体区反型形成。
碳化硅(SiC)作为功率晶体管的衬底材料提供了特定的优良特性。碳化硅的特定属性使其比采用其他衬底材料的半导体器件(比如硅衬底半导体器件)在给定的导通电阻处具有更高的电压闭锁能力。例如，碳化硅具有更高的临界电场，也就是发生雪崩击穿的电场。因此，基于碳化硅的晶体管具有更高的击穿电压。碳化硅器件可以显著地更薄并且具有更低的导通状态电阻。这使得晶体管器件具有较低的电容和栅极电荷，进一步提升了器件的开关特性。而且，基于碳化硅的晶体管还具备卓越的高温工作能力，其不仅可以工作于高温条件(例如，工作温度大于175℃)，而且在高温下具有很小的导通电阻增加量。
不过，相关的基于碳化硅的晶体管器件正面临一些挑战。例如，受工艺条件限制，在基于碳化硅的晶体管器件中，在碳化硅主体和栅极绝缘体(其材料例如是二氧化硅，SiO 2)之间的界面上可能存在缺陷，导致垂直型沟道质量不高。其后果是，导致了较低的电子迁移率和增加了导通电阻。为了充分地利用碳化硅的优势，需要克服沟道缺陷的 问题。
发明内容
根据本申请的一方面，提供了一种晶体管器件，包括栅极、栅极绝缘体、以及沿第一方向堆叠布置的体区和漂移区。所述栅极包括相对的顶面和底面，以及介于所述顶面和所述底面之间的侧面，所述底面在所述顶面的所述第一方向处，所述栅极绝缘体包围所述栅极的所述底面和所述侧面的至少一部分，所述栅极绝缘体包括侧壁和底部，所述体区包围所述栅极绝缘体的侧壁的一部分，所述栅极绝缘体沿所述第一方向从所述漂移区的面向所述体区的表面伸入到所述漂移区内。所述体区包括沿着第二方向按顺序布置的第一子区、第二子区和第三子区，所述第二方向与所述第一方向垂直、并指向远离所述栅极绝缘体的方向，其中所述第一子区的平均载流子浓度和所述第三子区的平均载流子浓度都大于所述第二子区的平均载流子浓度。
在一些实施例中，所述第二子区的平均载流子浓度是所述第三子区的平均载流子浓度的60％至80％。
在一些实施例中，所述第一子区的平均载流子浓度是所述第三子区的平均载流子浓度的90％至100％。
在一些实施例中，所述第一子区和所述第三子区都包括第一导电类型的掺杂物质，所述漂移区包括第二导电类型的掺杂物质，所述第二子区包括所述第一导电类型的掺杂物质和所述第二导电类型的掺杂物质，并且，在所述第二子区中，所述第二导电类型的掺杂物质的平均掺杂浓度是所述第一导电类型的掺杂物质的平均掺杂浓度的20％至40％。
在一些实施例中，所述第二子区的沿所述第一方向的中线与所述栅极绝缘体的侧壁之间的距离的范围是5nm至10nm。
在一些实施例中，所述第二子区的沿所述第二方向的宽度是所述第二子区的沿所述第一方向的中线与所述栅极绝缘体的侧壁之间的距离的60％至100％。
在一些实施例中，在所述漂移区中，在沿所述第一方向与所述第二子区对齐的位置，存在掺杂浓度上升区，其中所述第二导电类型的掺杂物质在所述掺杂浓度上升区的平均掺杂浓度大于所述第二导电类 型的掺杂物质在所述漂移区的平均掺杂浓度。
在一些实施例中，所述体区和漂移区的基体材料是碳化硅。
在一些实施例中，所述栅极绝缘体在所述第二方向上的尺寸是所述栅极绝缘体在所述第一方向上的尺寸的2至5倍。
根据本申请的另一方面，提供了一种制造晶体管器件的方法，包括：提供沿第一方向堆叠布置的初始体区和漂移区；在所述初始体区和所述漂移区内形成栅极沟槽，其中所述栅极沟槽沿所述第一方向从所述初始体区的背离所述漂移区的表面穿过所述初始体区，并伸入到所述漂移区内；通过离子注入工艺向所述初始体区内注入掺杂物质以得到埋沟体区，其中所述埋沟体区包含第一子区、第二子区和第三子区，所述第一子区、所述第二子区和所述第三子区沿着第二方向按顺序排列，所述第二方向与所述第一方向垂直、并指向远离所述栅极沟槽的方向，其中所述第一子区的平均载流子浓度和所述第三子区的平均载流子浓度都大于所述第二子区的平均载流子浓度。
在一些实施例中，通过离子注入工艺向所述初始体区内注入掺杂物质以得到埋沟体区包括：使含有所述掺杂物质的离子束以与所述第二方向成非零角度的方向穿过所述栅极沟槽注入到所述初始体区中。
在一些实施例中，使含有所述掺杂物质的离子束以与所述第二方向成非零角度的方向穿过所述栅极沟槽注入到所述初始体区中包括：在至少两次离子注入过程中，使离子束以不同的角度注入到所述初始体区中。
在一些实施例中，所述离子束与所述第二方向之间的角度的范围是30°至60°。
在一些实施例中，所述离子注入工艺的温度范围是500℃至700℃。
在一些实施例中，所述初始体区和所述漂移区的基体材料是碳化硅，并且，所述方法还包括，对所述栅极沟槽进行热氧化操作，使得在所述栅极沟槽的内壁形成二氧化硅栅极氧化体。
在一些实施例中，所述方法还包括，在通过离子注入工艺向所述初始体区内注入掺杂物质以得到埋沟体区之后，在1500℃至1700℃的范围内对所述埋沟体区进行退火操作。
附图说明
为了更清楚地描述本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在本申请的附图中：
图1示意性地示出了根据本申请实施例的晶体管器件的截面图；
图2示意性地示出了根据本申请实施例的晶体管器件的输入特性曲线与相关的晶体管器件的输入特性曲线；
图3示意性地示出了根据本申请实施例的晶体管器件的体区内各处的载流子浓度的分布；
图4示意性地示出了根据本申请实施例的晶体管器件的截面图的局部放大图；
图5示意性地示出了根据本申请实施例的制造晶体管器件的方法的流程图；以及，
图6A至图6F分别示意性地示出了在根据本申请实施例的制造晶体管器件的方法的各个阶段的晶体管器件的形态。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在附图中，通过图示方式示出了半导体器件和制造半导体器件的方法的具体实施例。要理解的是，在不脱离本申请的范围的情况下，可以利用其它的实施例并且可以作出结构或逻辑上的改变。例如，针对一个实施例而图示或描述的特征可以被使用在其它实施例上，或者与其它实施例结合使用以产生又一进一步的实施例。本申请的范围包括这样的修改和变化。
应理解，附图并非是按比例的，并且仅用于说明的目的，而不是限制的目的。
诸如“具有”、“包含”、“包括”等的术语是开放式的。这些 术语表示某些结构、元素或特征的存在，但是不排除其它附加的结构、元素或特征的存在。量词“一”并不排除复数，除非上下文另外清楚地指示。
基于碳化硅的沟槽型晶体管的栅极绝缘体可通过将栅极沟槽附近的碳化硅基体材料热氧化成二氧化硅来获得。发明人发现，在热氧化过程中，碳原子的残留会产生界面缺陷，导致出现界面态。界面态是指，在碳化硅和二氧化硅的界面处，电子被局限在界面附近的一种状态。这使得，在晶体管器件处于正向导通状态时，沟道载流子出现严重的界面散射，尤其是电离杂质散射。电离杂质散射是指，施主杂质电离后成为带正电的离子，受主杂质电离后成为带负电的离子，在电离施主或电离受主周围会形成库仑势场，该库仑势场局部地破坏杂质附近的周期性势场。当载流子运动到电离杂质附近时，其运动速度和方向均会发生变化。结果是，晶体管器件的沟道电阻过大。在相同的栅源电压下，得到的漏极电流较小。
根据本申请的一方面，提出了一种晶体管器件。图1示意性地示出了根据本申请实施例的晶体管器件的截面图。如图1所示，该晶体管器件100包括栅极105、栅极绝缘体110、以及沿第一方向堆叠布置的体区120和漂移区115。所述栅极105包括相对的顶面106和底面107，以及介于所述顶面106和所述底面107之间的侧面108。所述底面107在所述顶面106的所述第一方向处。所述栅极绝缘体110包围所述栅极105的所述底面107和所述侧面108的至少一部分。所述栅极绝缘体110包括侧壁111和底部112。所述体区120包围所述栅极绝缘体110的侧壁111的一部分。所述栅极绝缘体110沿所述第一方向从所述漂移区115的面向所述体区120的一侧伸入到所述漂移区115内。所述体区120包括沿着第二方向布置的第一子区121、第二子区122和第三子区123。所述第二方向与所述第一方向垂直、并指向远离所述栅极绝缘体110的方向。所述第一子区121的平均载流子浓度和所述第三子区123的平均载流子浓度都大于所述第二子区122的平均载流子浓度。
下面对上述结构进行详细描述。在根据本申请实施例的晶体管器件中，体区120和漂移区115沿第一方向堆叠布置。也就是，通过体区120和漂移区115在晶体管器件100内的相对位置，确定了第一方 向的具体方向。体区120和漂移区115都属于晶体管器件的主体的一部分，两者可以通过在基体材料中掺杂不同类型和浓度的杂质来形成。在一些实施例中，前述基体材料可以是碳化硅。漂移区115的杂质可以是V族元素，例如氮元素。其浓度可以在10 14cm -3到10 16cm -3的范围内，例如约为10 15cm -3。漂移区115的厚度，也就是漂移区115在第一方向上的尺寸与电压等级有关。总体来说，电压等级越高，漂移区115的厚度越厚。例如，当晶体管结构的电压等级为1200V时，漂移区115的厚度可以是12μm；当晶体管结构的电压等级为1700V时，漂移区115的厚度可以是17μm。本申请实施例的晶体管结构意图用于650V以上的应用场景，因此漂移区115的厚度可以是6.5μm或更厚，至少是6.0μm。体区120的杂质可以包括III族元素，例如铝元素，其浓度可以在3.5×10 16cm -3到3.5×10 18cm -3的范围内。体区120的厚度与漂移区115的厚度无关。在一些实施例中，体区120的厚度可以在0.3μm到0.9μm的范围内。例如，体区120的厚度可以约为0.6μm。
栅极105包括顶面106、底面107和夹置于顶面和底面之间的侧面108。栅极绝缘体110包围栅极105的底面107和侧面108的至少一部分，也就是栅极105的顶面106是暴露的。因此，栅极105的顶面106可以用于连接到控制电路的走线(例如，栅线)并接收控制信号。在一些实施例中，栅极105的材料可以是多晶硅。
体区120包围栅极绝缘体110的侧壁111的一部分，且栅极绝缘体110沿第一方向从漂移区115的面向体区120的一侧伸入到漂移区115内。以图1所示的视角和方向为例，上述特征可被理解为，栅极绝缘体110(以及被其包围的栅极)沿着从上到下的方向穿过整个体区120，并且在穿过体区120后，继续向下延伸，进入到漂移区115内。栅极绝缘体110的沿第一方向的尺寸可以在0.7μm到1.3微米的范围内。当体区120的厚度为0.6μm时，栅极绝缘体110进入漂移区115内的深度可在0.1μm到0.7μm的范围内。
当栅极105被提供控制信号时，栅极绝缘体110附近的体区会出现反型，形成与体区的导电类型相反的沟道。例如，在体区为P型时，在向栅极施加正向偏置电压后，在栅极绝缘体110两侧的体区会形成N型沟道，使得器件导通。沟道会沿着栅极绝缘体110的侧壁形成。栅极绝缘体110延伸到漂移区115内，沟道也会从体区120延伸到漂移 区115内。
体区120包括沿着第二方向按顺序布置的第一子区121、第二子区122和第三子区123。第二方向与第一方向垂直。以图1所示的视角和方向为例，第一方向是竖直方向，则第二方向是水平方向。而且，第二方向远离栅极绝缘体110。这可以理解为，第二方向以栅极绝缘体110为起点，指向远离栅极绝缘体110的方位。如图1所示，从栅极绝缘体110的沿第一方向的中线向外(包括从中线向左和向右)的方向都是第二方向。第一子区121、第二子区122和第三子区123沿着第二方向布置，说明在水平方向上，在这三个子区中，第一子区121离栅极绝缘体110最近，第二子区122次之，第三子区123离栅极绝缘体110最远。
第一子区121的平均载流子浓度和第三子区123的平均载流子浓度都大于第二子区122的平均载流子浓度。首先应当说明，此处的“平均载流子浓度”是晶体管器件未加电时体区内各子区中的载流子浓度的平均值。上述特征表明，沿着第二方向，体区120内的载流子的浓度先下降，再上升。通过对体区内载流子浓度的这种设置，在对栅极提供控制信号后，沟道将形成于第二子区122。
在常规的技术中，晶体管器件的体区内的载流子浓度一般是各处均匀的。当这样的晶体管器件处于正向导通状态时，沟道将形成在栅极氧化体(材料例如是二氧化硅)和体区(材料例如是碳化硅)的界面处。前文提到，该界面处存在界面缺陷，导致出现界面态。在晶体管器件处于正向导通状态时，沟道载流子将出现严重的界面散射。这将导致晶体管器件的沟道电阻过大。
而在本申请中，在远离栅极绝缘体的方向，体区120内的载流子的浓度先下降，再上升。通过这样，沟道的位置从栅极氧化体110与体区120的界面处移到了这个载流子浓度下降的区，即第二子区122。这避免了晶体管器件导通状态时的载流子界面散射的问题，从而降低了沟道电阻，进而提升了碳化硅MOSFET器件的性能。
图2示意性地示出了根据本申请实施例的晶体管器件的输入特性曲线与相关的晶体管器件的输入特性曲线。在图2中，虚线表示相关的晶体管器件的输入特性曲线，实线表示本申请实施例的晶体管器件的输入特性曲线。从图2首先可以看出，根据本申请实施例的晶体管 器件是增强型的晶体管器件。而且，如图2所示，在达到开启电压后，根据本申请实施例的晶体管器件的输入特性曲线的斜率更大。在相同栅源电压V GS下，根据本申请的晶体管器件具有更高的漏极电流I D，这表示其具有更小的沟道电阻。
各子区的平均载流子浓度可以通过展阻量测分析法(SRP)来确定和验证。图3示意性地示出了根据本申请实施例的晶体管器件的体区内各处的载流子浓度的分布。在图3中，横轴表示体区120的内部位置，具体是体区内各位置与栅极氧化体110和体区120之间的界面的距离。纵轴表示载流子浓度。附图标记221可理解为第一子区121在第二方向上的范围，附图标记222可理解为第二子区122在第二方向上的范围，附图标记223可理解为第三子区123在第二方向上的范围。从图3中可以看出，第二子区122内各处的载流子浓度都小于第一子区121各处的载流子浓度和第三子区123各处的载流子浓度。因此，第一子区121的平均载流子浓度和第三子区123的平均载流子浓度都大于第二子区122的平均载流子浓度。
在一些实施例中，第二子区122的平均载流子浓度是第三子区123的平均载流子浓度的60％至80％。当第二子区122与第三子区123的平均载流子浓度的差距达到该范围时，可以有效地将沟道转移至体区内部，避免了栅极氧化体和体区的界面处的缺陷所导致的较大沟道电阻的问题。
为了实现各子区内的前述平均载流子浓度的分布，在一些实施例中，所述第一子区121和所述第三子区123都包括第一导电类型的掺杂物质。所述漂移区115包括第二导电类型的掺杂物质。第二导电类型是与第一导电类型相反的导电类型。所述第二子区122包括所述第一导电类型的掺杂物质和所述第二导电类型的掺杂物质。在晶体管器件中，漂移区和体区一般用不同导电类型的掺杂物质来掺杂。例如，在N沟道垂直晶体管器件中，体区可以用P型杂质掺杂，漂移区可以用N型杂质掺杂。第一子区121、第二子区122、第三子区123都包含第一导电类型的掺杂物质，而第二子区122还包含第二导电类型的掺杂物质。第一导电类型的掺杂物质的第一类型载流子和第二导电类型的掺杂物质的第二类型载流子可以结合，使得两种载流子都被中和。例如，第一导电类型的掺杂物质可以是III族元素，其载流子是空穴； 第二导电类型的掺杂物质可以是IV族元素，其载流子是电子。当第二子区既掺杂了第一导电类型的掺杂物质，又掺杂了第二导电类型的掺杂物质时，第一导电类型的掺杂物质的电子和第二导电类型的掺杂物质的空穴可以组合成电子-空穴对，并进入稳定状态，不再起到载流子的作用。因此，第二子区内的平均载流子浓度被减少。总之，在本申请中，通过在第二子区内注入两种导电类型的掺杂物质使之相互中和，实现了根据本申请实施例的各个子区的平均载流子浓度的布置。
在更具体的实施例中，在所述第二子区中，所述第二导电类型的掺杂物质的平均掺杂浓度是所述第一导电类型的掺杂物质的平均掺杂浓度的20％至40％。这可以理解为，20％至40％的第一导电类型的掺杂物质的载流子被中和，所以第二子区的平均载流子浓度相对于未被中和第三子区的平均载流子浓度下降了20％至40％，也就是第二子区的平均载流子浓度是第三子区的平均载流子浓度的60％至80％。
在本申请的实施例中，希望平均载流子浓度的下降只出现在第二子区，而第一子区和第三子区的平均载流子浓度基本不受影响。例如，在一些实施例中，第一子区121的平均载流子浓度是第三子区123的平均载流子浓度的90％至100％。这可以采用离子注入工艺来实现。经过离子注入工艺向体区注入第二导电类型的掺杂物质后，第二导电类型的掺杂物质在体区120内的浓度分布呈高斯分布。也就是，从栅极绝缘体110开始，第二导电类型的掺杂物质的浓度先升高，在到达峰值后再下降。为了实现第一子区的平均载流子浓度和第三子区的平均载流子浓度都大于第二子区的平均载流子浓度，要求第二导电类型的掺杂物质的浓度峰值出现在第二子区中。
在一些实施例中，所述第二子区122的沿所述第一方向的中线与所述栅极绝缘体110的侧壁之间的距离的范围是5nm至10nm。图4示意性地示出了图1的晶体管器件的局部放大图。具体的，图4放大地示出了图1中虚线框的部分。通过辅助线，示出了第二子区122的中线距栅极绝缘体110的侧壁的距离。通过将该距离设置在5nm至10nm的范围内，沟道得到了适当的偏移，既规避了栅极氧化体和体区的界面处的缺陷，又使沟道仍处于栅极105的电场的有效控制范围内。
在一些实施例中，所述第二子区122的沿第二方向的宽度是所述第二子区的中线距所述栅极绝缘体110的侧壁的距离的60％至100％。 术语“宽度”可以理解为按照图1的视角，第二子区在第二方向上的尺寸。在本申请的实施例中，第二子区的宽度可以根据其中线相对于栅极绝缘体的距离来设置。例如，若第二子区的中线距所述栅极绝缘体的侧壁的距离为第一距离，则第二子区在第二方向上的范围可以是，自第二子区的中线开始，向其两侧各自延伸第一距离的30％至50％。在更具体的实施例中，自第二子区的中线向两侧延伸第一距离的40％。例如，前面提到，第二子区122的中线距栅极绝缘体110的侧壁的距离可以是5nm。以此为例，则第二子区122的范围可以是自其中线向两侧各延伸2nm。此时，第二子区122的宽度是4nm。
在一些实施例中，在所述漂移区115中，在沿所述第一方向与所述第二子区122对齐的位置，存在掺杂浓度上升区116。第二导电类型的掺杂物质在所述掺杂浓度上升区116的平均掺杂浓度大于第二导电类型的掺杂物质在所述漂移区115的平均掺杂浓度。在晶体管器件100中，在正向导通时，沟道不仅存在于体区120的第二子区中，还伸入到漂移区115中，以便电流能够顺着沟道从体区120进入漂移区115。在通过离子注入工艺向第二子区122注入第二导电类型的掺杂物质时，一部分的第二导电类型的掺杂物质会进入到漂移区115内，且位置与第二子区122对齐。术语“对齐”应被理解为，第二子区122在漏极140的正投影与掺杂浓度上升区116在漏极140的正投影至少部分地重合。由于这部分的第二导电类型的掺杂物质被加入漂移区115内，新加入的第二导电类型的掺杂物质所在区域的掺杂浓度将会上升，以形成所述掺杂浓度上升区116。对于掺杂浓度上升区116伸入漂移区115内的程度，本申请不进行限定。
在一些实施例中，所述栅极绝缘体110在所述第二方向上的尺寸是所述栅极绝缘体110在所述第一方向上的尺寸的2至5倍。在根据本申请实施例的晶体管器件的制作过程中，首先需要在体区材料和漂移区材料的叠层中形成栅极沟槽，然后通过离子注入工艺使离子束经过栅极沟槽以倾斜的角度轰击栅极沟槽的侧壁，以将体区材料形成为前述第一子区、第二子区和第三子区。栅极绝缘体110的厚度可以在1nm到100nm之间，而栅极绝缘体110在第一方向上的尺寸可以达到1μm。也就是，栅极绝缘体110的厚度对其尺寸影响很小。因此，特征“栅极绝缘体110的厚度对栅极绝缘体110在第二方向上的尺寸是 栅极绝缘体110在第一方向上的尺寸的2至5倍”可被理解为栅极沟槽在第二方向上的尺寸是其在第一方向上的尺寸的2至5倍。栅极沟槽的这种尺寸设置可以使得前述离子注入工艺的离子束倾角有较大的调整空间。这有利于对第一子区、第二子区和第三子区的平均载流子浓度进行更好的控制。
在一些实施例中，如图1所示，所述晶体管器件还包括源极130、漏极140、以及位于所述体区120的背离所述漂移区115的一侧的重掺杂源极区域135。体区120可以包括相对更靠近栅极105的低厚度区和更远离栅极105的高厚度区。重掺杂源极区域135位于该低厚度区上。重掺杂源极区域135的掺杂物质与前述注入到体区120的第二子区122的所述第二导电类型的掺杂物质相同，例如可以是V族元素，例如氮元素。其浓度应比第二子区122的第二导电类型的掺杂物质高至少一个量级，例如可以是10 19cm -3到10 20cm -3的范围内。如图1所示，源极130同时覆盖体区120和重掺杂源极区域135。源极130可以是多种金属材料的叠层。例如，按照与第一方向相反的方向，源极可以包括钛层、镍层、和铝层。通过镍元素和钛元素，可以加强铝层和碳化硅半导体主体之间的欧姆接触，降低功函数。源极的厚度范围可以是4μm到8μm。在一些实施例中，源极的厚度可以是5μm。漂移区115、体区120、和重掺杂源极区域135合在一起构成了晶体管结构的半导体主体。
综上所述，根据本申请实施例的晶体管器件在体区内的载流子浓度沿着远离栅极的方向先下降后上升，使得晶体管器件在正向导通时，沟道与栅极绝缘体和体区的界面相隔一段距离，从而避免了沟道载流子面临的界面散射问题，降低了沟道电阻，提高了晶体管器件的性能。
根据本申请的另一方面，还提供了一种制造晶体管器件的方法。通过该方法，可以只在得到根据本申请任一实施例的晶体管器件。下面对该制造晶体管器件的方法进行介绍。
图5示意性地示出了根据本申请实施例的制造晶体管器件的方法的流程图。图6A至图6F分别示意性地示出了在根据本申请实施例的制造晶体管器件的方法的各个阶段的晶体管器件的形态。
如图5所示，该方法包括：
在步骤S505，提供沿第一方向堆叠布置的初始体区和漂移区，
在步骤S510，在所述初始体区和所述漂移区内形成栅极沟槽，其中所述栅极沟槽沿所述第一方向从所述初始体区的背离所述漂移区的表面穿过所述初始体区，并伸入到所述漂移区内，
在步骤S515，通过离子注入工艺向所述初始体区内注入掺杂物质以得到埋沟体区，其中所述埋沟体区包含第一子区、第二子区和第三子区，所述第一子区、所述第二子区和所述第三子区沿着第二方向按顺序排列，所述第二方向与所述第一方向垂直、并指向远离所述栅极沟槽的方向，其中所述第一子区的平均载流子浓度和所述第三子区的平均载流子浓度都大于所述第二子区的平均载流子浓度。
下面对各步骤进行介绍。
首先，提供沿第一方向堆叠布置的初始体区和漂移区(步骤S505)。初始体区各处的载流子浓度基本相同。在实际生产中，可以先提供半导体基体，然后在其上生长外延层，也就是漂移区。漂移区可具有相对低浓度的N型杂质。N型杂质可以是V族元素，例如氮元素。然后，可以利用离子注入工艺，对漂移区注入P型杂质，以得到体区。P型杂质例如可以是III族元素，例如铝元素。如图6A所示，初始体区620和漂移区615沿第一方向堆叠的布置。
然后，在所述初始体区和所述漂移区内形成栅极沟槽(步骤S510)。如图6B所示，在该步骤中，所述栅极沟槽605沿所述第一方向从所述初始体区620的背离所述漂移区615的表面穿过所述初始体区620，并伸入到所述漂移区615内。该步骤可以采用刻蚀的方法来进行。应注意，通过刻蚀来得到栅极沟槽的过程不应对初始体区和漂移区内的杂质浓度产生影响。在刻蚀过程中，栅极沟槽应当穿过整个初始体区，并伸入到漂移区内。栅极沟槽的宽度可以是至少3μm，例如在3μm到5μm的范围内，甚至可以达到10μm。
在一些实施例中，栅极沟槽的截面形状可以是矩形，如图6B所示。在另外的实施例中，栅极沟槽的截面形状还可以是倒梯形，甚至是V型。即，栅极沟槽的底部宽度小于其顶部宽度。在一些实施例中，栅极沟槽的侧壁与底部之间具有圆角型的倒角。这可以起到防止击穿的效果。
在形成栅极沟槽之后，可以通过离子注入工艺向所述初始体区内注入掺杂物质以得到埋沟体区(步骤S515)。如图6C所示，所述埋 沟体区625包含第一子区621、第二子区622和第三子区623。所述第一子区621、所述第二子区622和所述第三子区623沿着第二方向按顺序排列。所述第二方向与所述第一方向垂直、并指向远离所述栅极沟槽605的方向。所述第一子区621的平均载流子浓度和所述第三子区623的平均载流子浓度都大于所述第二子区622的平均载流子浓度。术语“埋沟体区”应理解为初始体区在被注入掺杂物质后所形成的结构。被注入的掺杂物质的导线性能应和初始体区内原有的掺杂物质的导电性能相反。通过上述特征可理解，在该步骤中，所述离子注入工艺需要实现的效果是，在远离栅极沟槽的方向上，埋沟体区的平均载流子浓度先下降，再上升。因此，通过该方法制造的晶体管器件可以实现前文所提到的各种优异效果，包括在正向导通时，沟道与栅极绝缘体和体区的界面相隔一段距离，从而避免了沟道载流子面临的界面散射问题，降低了沟道电阻，提高了晶体管器件的性能。在该离子注入工艺中，一部分离子可能还伸入到漂移区615中，具体伸入程度不做限定。
在一些实施例中，离子注入工艺的温度范围是500℃至700℃。这是因为碳化硅基体材料需要在高温环境下完成离子注入。离子注入的剂量可以使得所述第二子区622的平均载流子浓度约为初始体区的平均载流子浓度的60％至80％。第二子区622相对于栅极沟槽605的侧壁的位置以及第二子区622沿第二方向的宽度在前文中已经予以介绍，此处不再重复。
在更具体的实施例中，步骤S515可以具体包括：使含有所述掺杂物质的离子束以与所述第二方向成非零角度的方向穿过所述栅极沟槽注入到所述初始体区中。如图6C所示，离子束的方向与第二方向成非零角度。离子束被倾斜地射入栅极沟槽605内，并轰击栅极沟槽的侧壁和底部，使得掺杂元素进入到初始体区和漂移区内。
为了使离子注入的效果更好，第二子区内的杂质浓度更均匀，可以采用多次注入的形式。例如，前述“使含有所述掺杂物质的离子束以与所述第二方向成非零角度的方向穿过所述栅极沟槽注入到所述初始体区中”可以具体包括：在至少两次离子注入过程中，使离子束以不同的角度注入到所述初始体区中。在多次注入中，每次的离子束注入角度可以不同。当离子束与第二方向之间的夹角较小时，离子束会 主要轰击栅极沟槽的侧壁的上部；当离子束与第二方向之间的夹角较大时，离子束会主要轰击栅极沟槽的侧壁的下部以及栅极沟槽的底部。离子注入的次数和角度与栅极沟槽的宽高比有关。栅极沟槽的宽高比越小，则其相对越深，可能需要的离子注入的次数越多。在一些实施例中，离子束与第二方向之间的夹角的最小值可以是30°，最大值可以是60°。例如，在第一次离子注入中，使离子束与第二方向之间的夹角为30°；在第二次离子注入中，使离子束与第二方向之间的夹角为60°。在一些实施例中，为了获得较好的离子注入效果，需要进行3次或更多次的离子注入。
在离子注入工艺之后，可以对半导体主体进行退火操作。具体的，根据本申请实施例的制作晶体管器件的方法还包括：在通过离子注入工艺向所述初始体区内注入掺杂物质以得到埋沟体区之后，在1500℃至1700℃的范围内对所述埋沟体区进行退火操作。退火可以修复晶格损伤，使杂质原子移动到晶格点，将其激活。在基体材料为碳化硅时，所需要的退火温度较高。在一些实施例中，将退火温度设置在1500℃至1700℃的范围内，可以确保退火的效果。
在形成埋沟体区，并使其各子区的平均载流子浓度满足前述要求后，可以形成栅极氧化体。具体的，在基体材料为碳化硅时，所述方法还包括，对所述栅极沟槽进行热氧化操作，使得在所述栅极沟槽的内壁形成二氧化硅栅极氧化体。如图6D所示，通过对栅极沟槽605进行热氧化操作，对碳化硅基体施氧，氧原子与碳化硅基体中的碳原子形成二氧化硅栅极氧化体610，其厚度可在1nm到100nm的范围内。
随后，如图6E所示，在栅极沟槽605内形成栅极606。栅极的材料可以是多晶硅。具体的，可以通过沉积多晶硅材料并刻蚀的方法来形成栅极。
然后，如图6F所示，可以在埋沟体区625内形成重掺杂源极区域635。具体的，可以向埋沟体区625内注入离子，所注入的离子与前述形成第二子区622的过程中所注入的离子相同。例如，若步骤S515的离子注入工艺向初始体区注入了氮离子，则形成重掺杂源极区域的过程也应注入氮离子。形成重掺杂源极区域的过程的离子浓度应更高。例如，重掺杂源极区域的杂质浓度范围可以是10 19cm -3到10 20cm -3。经过上述步骤，得到了具有漂移区、体区、栅极绝缘体、栅极、以及重 掺杂源极区域的半导体主体，而且体区内的载流子浓度沿着远离栅极绝缘体的方向先下降，再上升。
之后，可以在所得到的半导体主体上形成源极和漏极，以得到如图1所示的根据本申请实施例的晶体管器件。源极和漏极的形成过程可以通过沉积金属材料并刻蚀图案的方式来实现。
通过上述方法制作的晶体管器件将具有前文描述的根据本申请实施例的晶体管器件的各种优点，在此不再赘述。
在本申请的描述中，为了更清楚和便于理解，本申请的实施例主要以N沟道晶体管器件为例。不过，本申请同样适用于P沟道晶体管器件，只要对应地调整掺杂物质的种类和浓度即可。
如本领域技术人员将理解的，尽管在附图中以特定顺序描述了本申请实施例中方法的各个步骤，但是这并非要求或者暗示必须按照该特定顺序来执行这些步骤，除非上下文另有明确说明。附加的或可替换的，可以将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行。此外，在步骤之间可以插入其他方法步骤。插入的步骤可以表示诸如本文所描述的方法的改进，或者可以与该方法无关。此外，在下一步骤开始之前，给定步骤可能尚未完全完成。
在本申请实施例的描述中，术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请实施例而不是要求本申请实施例必须以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合。另外，需要说明的是，本说明书中，术语“第一”、“第二”及类似术语仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并 不局限于此。任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (16)

  1. 一种晶体管器件，包括栅极、栅极绝缘体、以及沿第一方向堆叠布置的体区和漂移区，
    其中，所述栅极包括相对的顶面和底面，以及介于所述顶面和所述底面之间的侧面，所述底面在所述顶面的所述第一方向处，所述栅极绝缘体包围所述栅极的所述底面和所述侧面的至少一部分，所述栅极绝缘体包括侧壁和底部，所述体区包围所述栅极绝缘体的侧壁的一部分，所述栅极绝缘体沿所述第一方向从所述漂移区的面向所述体区的表面伸入到所述漂移区内，
    其中，所述体区包括沿着第二方向按顺序布置的第一子区、第二子区和第三子区，所述第二方向与所述第一方向垂直、并指向远离所述栅极绝缘体的方向，其中所述第一子区的平均载流子浓度和所述第三子区的平均载流子浓度都大于所述第二子区的平均载流子浓度。
  2. 如权利要求1所述的晶体管器件，其中，所述第二子区的平均载流子浓度是所述第三子区的平均载流子浓度的60％至80％。
  3. 如权利要求2所述的晶体管器件，其中，所述第一子区的平均载流子浓度是所述第三子区的平均载流子浓度的90％至100％。
  4. 如权利要求2所述的晶体管器件，其中，所述第一子区和所述第三子区都包括第一导电类型的掺杂物质，所述漂移区包括第二导电类型的掺杂物质，所述第二子区包括所述第一导电类型的掺杂物质和所述第二导电类型的掺杂物质，并且，
    在所述第二子区中，所述第二导电类型的掺杂物质的平均掺杂浓度是所述第一导电类型的掺杂物质的平均掺杂浓度的20％至40％。
  5. 如权利要求1所述的晶体管器件，其中，所述第二子区的沿所述第一方向的中线与所述栅极绝缘体的侧壁之间的距离的范围是5nm至10nm。
  6. 如权利要求1所述的晶体管器件，其中，所述第二子区的沿所述第二方向的宽度是所述第二子区的沿所述第一方向的中线与所述栅极绝缘体的侧壁之间的距离的60％至100％。
  7. 如权利要求4所述的晶体管器件，其中，在所述漂移区中，在沿所述第一方向与所述第二子区对齐的位置，存在掺杂浓度上升区， 其中所述第二导电类型的掺杂物质在所述掺杂浓度上升区的平均掺杂浓度大于所述第二导电类型的掺杂物质在所述漂移区的平均掺杂浓度。
  8. 如权利要求1所述的晶体管器件，其中，所述体区和漂移区的基体材料是碳化硅。
  9. 如权利要求1所述的晶体管器件，其中，所述栅极绝缘体在所述第二方向上的尺寸是所述栅极绝缘体在所述第一方向上的尺寸的2至5倍。
  10. 一种制造晶体管器件的方法，包括：
    提供沿第一方向堆叠布置的初始体区和漂移区，
    在所述初始体区和所述漂移区内形成栅极沟槽，其中所述栅极沟槽沿所述第一方向从所述初始体区的背离所述漂移区的表面穿过所述初始体区，并伸入到所述漂移区内，
    通过离子注入工艺向所述初始体区内注入掺杂物质以得到埋沟体区，其中所述埋沟体区包含第一子区、第二子区和第三子区，所述第一子区、所述第二子区和所述第三子区沿着第二方向按顺序排列，所述第二方向与所述第一方向垂直、并指向远离所述栅极沟槽的方向，其中所述第一子区的平均载流子浓度和所述第三子区的平均载流子浓度都大于所述第二子区的平均载流子浓度。
  11. 如权利要求10所述的方法，其中，
    通过离子注入工艺向所述初始体区内注入掺杂物质以得到埋沟体区包括：
    使含有所述掺杂物质的离子束以与所述第二方向成非零角度的方向穿过所述栅极沟槽注入到所述初始体区中。
  12. 如权利要求11所述的方法，其中，使含有所述掺杂物质的离子束以与所述第二方向成非零角度的方向穿过所述栅极沟槽注入到所述初始体区中包括：
    在至少两次离子注入过程中，使离子束以不同的角度注入到所述初始体区中。
  13. 如权利要求10所述的方法，其中，所述离子束与所述第二方向之间的角度的范围是30°至60°。
  14. 如权利要求10所述的方法，其中，所述离子注入工艺的温度 范围是500℃至700℃。
  15. 如权利要求10所述的方法，其中，所述初始体区和所述漂移区的基体材料是碳化硅，并且，所述方法还包括：对所述栅极沟槽进行热氧化操作，使得在所述栅极沟槽的内壁形成二氧化硅栅极氧化体。
  16. 如权利要求10所述的方法，还包括：在通过离子注入工艺向所述初始体区内注入掺杂物质以得到埋沟体区之后，在1500℃至1700℃的范围内对所述埋沟体区进行退火操作。
CN202280000747.XA 2022-04-14 2022-04-14 晶体管器件和制造晶体管器件的方法 Pending CN117242577A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/086861 WO2023197256A1 (zh) 2022-04-14 2022-04-14 晶体管器件和制造晶体管器件的方法

Publications (1)

Publication Number Publication Date
CN117242577A true CN117242577A (zh) 2023-12-15

Family

ID=88328587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000747.XA Pending CN117242577A (zh) 2022-04-14 2022-04-14 晶体管器件和制造晶体管器件的方法

Country Status (4)

Country Link
EP (1) EP4325577A4 (zh)
JP (1) JP2024518629A (zh)
CN (1) CN117242577A (zh)
WO (1) WO2023197256A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208414B (zh) * 2010-03-31 2013-05-22 力士科技股份有限公司 一种超结沟槽金属氧化物半导体场效应管及其制造方法
JP5981859B2 (ja) * 2013-02-15 2016-08-31 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵する半導体装置
US9012984B2 (en) * 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
JP6914624B2 (ja) * 2016-07-05 2021-08-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US10861931B2 (en) * 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
CN109065628A (zh) * 2018-08-21 2018-12-21 电子科技大学 一种体区变掺杂的槽栅dmos器件

Also Published As

Publication number Publication date
EP4325577A1 (en) 2024-02-21
EP4325577A4 (en) 2024-07-17
JP2024518629A (ja) 2024-05-01
WO2023197256A1 (zh) 2023-10-19

Similar Documents

Publication Publication Date Title
JP7132207B2 (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
KR101613930B1 (ko) 탄화규소 반도체 장치 및 그 제조 방법
CN102074579B (zh) 半导体装置
US10388785B2 (en) LDMOS transistors for CMOS technologies and an associated production method
EP3608968B1 (en) Oxygen inserted si-layers for reduced contact implant outdiffusion in vertical power devices
US7898030B2 (en) High-voltage NMOS-transistor and associated production method
US7629665B2 (en) Semiconductor component with a channel stop zone
CN108604551B (zh) 半导体装置以及用于制造这种半导体装置的方法
US11031466B2 (en) Method of forming oxygen inserted Si-layers in power semiconductor devices
KR100762545B1 (ko) Ｌｍｏｓｆｅｔ 및 그 제조 방법
US20190229213A1 (en) Semiconductor device and method of manufacturing the same
JP5037103B2 (ja) 炭化珪素半導体装置
US20150333177A1 (en) Semiconductor device with composite drift region and related fabrication method
US8450797B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US9419128B2 (en) Bidirectional trench FET with gate-based resurf
CN112103331B (zh) Ldmos晶体管及其制造方法
CN117242577A (zh) 晶体管器件和制造晶体管器件的方法
US11195915B2 (en) Semiconductor devices with a sloped surface
US20230327014A1 (en) TRENCH SiC POWER SEMICONDUCTOR DEVICE
US20240055528A1 (en) Vertical field-effect transistor and method for forming same
US12009419B2 (en) Superjunction semiconductor device and method of manufacturing same
KR20150108485A (ko) Power MOSFET의 온 저항을 감소시키기 위한 JFET 영역에 이중 이온주입 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination