CN117238974A - 一种等差式多环区的超突变变容二极管及其制备方法 - Google Patents
一种等差式多环区的超突变变容二极管及其制备方法 Download PDFInfo
- Publication number
- CN117238974A CN117238974A CN202311225116.0A CN202311225116A CN117238974A CN 117238974 A CN117238974 A CN 117238974A CN 202311225116 A CN202311225116 A CN 202311225116A CN 117238974 A CN117238974 A CN 117238974A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- varactor
- type
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000002161 passivation Methods 0.000 claims abstract description 20
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 13
- 239000000956 alloy Substances 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 230000001413 cellular effect Effects 0.000 claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 19
- 230000008859 change Effects 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003471 mutagenic agent Substances 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了射频半导体器件技术领域内的一种等差式多环区的超突变变容二极管及其制备方法。该超突变变容二极管包括：N+型衬底，N‑型外延层，设置于N+型衬底上方，N‑型外延层上部设置有元胞区和多个环区，多个环区间隔环绕元胞区设置，元胞区和多个环区均同心设置，相邻环区的间距朝向远离圆心的方向等差递增，元胞区和环区分别设置有P+掺杂区和N型缓冲区；氧化层，设置于N‑型外延层上方；钝化层，设置于氧化层上方；势垒合金层，设置于元胞区和环区上方。该超突变变容二极管等差式排布的多环区结构，使得初始结电容远超常规变容二极管且极大地增加了变容比n值。
Description
技术领域
本发明涉及射频半导体器件技术领域，特别涉及一种等差式多环区的超突变变容二极管及其制备方法。
背景技术
在单片微波集成电路(MMIC)高电子迁移率晶体管(HEMT)技术中，设计可调有源电路的主要困难是由于可调元件的性能不足。可调有源滤波器和压控振荡器(VCO)的结构中最常采用变容二极管。对于宽带VCO，覆盖的频率范围fmax/fmin与变容二极管调谐范围Cmax/Cmin的平方根成比例。此外，VCO相位噪声很大程度上取决于可调元件的品质因数Q。随着2G到5G时代的转变，倍频等单一调频电路已很难满足通信频率上的需求及更宽的频谱响应。设计可自由调节电容比的超突变变容二极管，已受到通信领域的青睐。
常规的变容二极管通常采用单个立方体或圆柱体元胞区，来生成PN结，这使得芯片占据较大的体积，比表面积却不够高，空间电荷区的面积有限，导致初始结电容值小，难以形成高n值（电容比）变容二极管；其中的N区缓冲层，虽提供了空间维度上的杂质浓度变化，较为有效的改善反压下的耗尽层宽度的变化率，从而提高电容比，但是单个电容区变化过于简单，仍难以实现高n值。这些不利因素都制约了变容二极管在调频、通信和无线电领域的应用。
发明内容
本申请通过提供一种等差式多环区的超突变变容二极管及其制备方法，解决了现有技术中常规变容二极管因空间电荷区反压下的电容变化小，导致低电容比n的问题，有效提高n值，实现了在5G时代，更高的频率配对，更广的频谱响应。
本申请实施例提供了一种等差式多环区的超突变变容二极管，包括：
N+型衬底，
N-型外延层，设置于所述N+型衬底上方，所述N-型外延层上部设置有元胞区和多个环区，多个所述环区间隔环绕所述元胞区设置，所述元胞区和多个所述环区均同心设置，相邻所述环区的间距朝向远离圆心的方向等差递增，所述元胞区和所述环区分别设置有P+掺杂区和N型缓冲区；
氧化层，设置于所述N-型外延层上方；
钝化层，设置于所述氧化层上方；
势垒合金层，设置于所述元胞区和所述环区上方；
正面电极，设置于所述钝化层和所述势垒合金层上方；
背面电极，设置于所述N+型衬底下部。
上述实施例的有益效果在于：本超突变变容二极管的多环区结构使芯片尺寸略微提升的同时，整体的耗尽层面积增加了几倍，在零偏压下，等效为多个电容并联电路，初始结电容远超常规变容二极管；但每个结电容都相互独立，且n值趋于一致，仍无法有效改善电容比的问题。本超突变变容二极管的等差式环区结构，在反偏压下，空间电荷区不断变宽，靠近元胞区的环区耗尽层与元胞区耗尽层合并，并逐级向最外层环区拓展，等效为电容串联，迅速降低整体电容的同时，多环区提供更为平稳的电容比变化；在5G通信时代，实现宽频谱自由调节的作用。另外，增减环区数量、改变环区的深宽比和/或改变P+区的掺杂浓度，可以达到调整n值的效果。
在上述实施例基础上，本申请可进一步改进，具体如下：
在本申请其中一个实施例中，所述N+型衬底材质为硅掺As，电阻率为0.0001~0.0002Ω·cm。衬底电阻率低，降低串联电阻，减少功耗损失。
在本申请其中一个实施例中，所述N-型外延层材质为硅掺P，电阻率为1~10Ω·cm，厚度为4~8μm。外延略高的电阻率和厚度，能提供更高的耐压。
在本申请其中一个实施例中，所述P+掺杂区的宽度大于所述N型缓冲区的宽度，所述P+掺杂区的深度小于所述N型缓冲区的深度。当加反压时，耗尽层宽度会逐渐向下变宽，由于N型缓冲区深度高于空间电荷区宽度，且存在浓度差异，导致耗尽层宽度变化快，从而电容比高。
在本申请其中一个实施例中，所述N型缓冲层的浓度呈抛物线分布、线性分布、高斯分布、离散分布或多元函数分布。以N型掺杂区为中心，P原子沿左右及向下的方向上扩散，形成浓度差，最终形成N型缓冲区，改变耗尽层在不同区域的变化速度，来提高不同反偏压下的n值。
在本申请其中一个实施例中，所述氧化层材质为氧化硅，厚度为1~2μm；所述钝化层材质为氮化硅，所述钝化层厚度为300~400nm。
在本申请其中一个实施例中，所述正面电极覆盖芯片除周缘外的表面，所述钝化层上表面周缘裸露。
在本申请其中一个实施例中，所述正面电极材质为磷扩后的多晶硅。相较于常规的金属层，磷扩后的多晶硅能起到和金属一样的导电作用，刻蚀边缘区域后，形成类似场板的效果，平分电场力。
本申请实施例还提供了一种上述超突变变容二极管的制备方法，包括以下步骤：
S1：在所述N+型衬底上生长所述N-型外延层；
S2：在所述N-型外延层上氧化生长所述氧化层；
S3：在所述氧化层上开出所述元胞区和多个所述环区的窗口，所述元胞区和多个所述环区均同心设置，相邻所述环区的间距朝向远离圆心的方向等差递增，注入P离子，退火，生成所述N型缓冲区；
S4：在所述窗口上宽角度注入B离子，退火，形成所述P+型重掺杂区；
S5：在所述氧化层上淀积氮化硅，形成所述钝化层；
S6：在所述N-型外延层上溅射金属Pt，形成所述势垒合金层；
S7：在所述元胞区和环区上正面淀积磷扩后的多晶硅，形成所述正面电极；
S8：在所述N+型衬底下表面，溅射金属形成所述背面电极。
在本申请其中一个实施例中，所述步骤S3、S4中退火生成薄氧层，所述步骤S5中，积淀氮化硅后，需干法刻蚀所述窗口上方的所述氮化硅层和所述薄氧层。
在本申请其中一个实施例中，所述步骤S7中，所述淀积磷扩后的多晶硅需覆盖至所述芯片表面，并刻蚀边缘区域。正面电极作为导电层的同时，起到场板作用，平分电场力。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1.该超突变变容二极管的多环区P+重掺杂结构，使得在零偏压条件下，初始空间电荷区的面积大大增加，耗尽层宽度小，初始结电容远超常规变容二极管；
2.该超突变变容二极管等差式的环区排列方式，使得在反向偏压变大的同时，各环区及元胞区耗尽层宽度在横向及纵向上都不断变宽，局部空间电荷区开始合并，并联的独立电容，转变为串联的整体电容，极大地增加了变容比n值。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1为本发明一种等差式多环区的超突变变容二极管的结构示意图；
图2为本发明一种等差式多环区的超突变变容二极管的制备方法的过程示意图一；
图3为本发明一种等差式多环区的超突变变容二极管的制备方法的过程示意图二；
图4为本发明一种等差式多环区的超突变变容二极管的制备方法的过程示意图三；
图5为本发明一种等差式多环区的超突变变容二极管的制备方法的过程示意图四；
图6为本发明一种等差式多环区的超突变变容二极管的制备方法的过程示意图五；
其中，1.N+型衬底、2.N-型外延层、3.氧化层、4.N型缓冲区、5.P+掺杂区、6.钝化层、7.势垒合金层、8.正面电极、9.背面电极。
具体实施方式
下面结合具体实施方式，进一步阐明本发明，应理解这些实施方式仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“竖直”、“外周面”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本发明描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
本申请实施例通过提供一种等差式多环区的超突变变容二极管，解决了现有技术中常规变容二极管因空间电荷区反压下的电容变化小，导致低电容比n的问题，有效提高n值，实现了在5G时代，更高的频率配对，更广的频谱响应。
本申请实施例中的技术方案为解决上述问题，总体思路如下：
实施例1：
如图1所示，一种等差式多环区的超突变变容二极管，包括：
N+型衬底1，N+型衬底1材质为硅，掺杂As，其电阻率为0.0001~0.0002Ω·cm；
N-型外延层2，设置于N+型衬底1上方，N-型外延层2材质为硅，掺杂P，其电阻率为1~10Ω·cm，厚度为4~8μm；
氧化层3，设置于N-型外延层2上方；氧化层3材质为氧化硅，厚度为1~2μm；
N-型外延层2上部设置有元胞区和多个环区，多个环区间隔环绕元胞区设置，元胞区和多个环区均同心设置，以最接近元胞区的环区与元胞区之间的间距为初始值，相邻环区的间距朝向远离圆心的方向等差递增，元胞区和环区分别设置有P+掺杂区5和N型缓冲区4；P+掺杂区5的宽度大于N型缓冲区4的宽度，P+掺杂区5的深度小于N型缓冲区4的深度；N型缓冲层的浓度呈抛物线分布、线性分布、高斯分布、离散分布或多元函数分布；
钝化层6，设置于氧化层3上方，钝化层6材质为氮化硅，钝化层6厚度为300~400nm；
势垒合金层7，设置于元胞区和环区上方；
正面电极8，设置于钝化层6和势垒合金层7上方，正面电极8覆盖芯片除周缘外的表面，钝化层6上表面周缘裸露；
背面电极9，设置于N+型衬底1下部。
进一步的，正面电极8材质为磷扩后的多晶硅。
实施例2：
一种如实施例1的超突变变容二极管的制备方法，包括以下步骤：
S1：在N+型衬底上生长N-型外延层；
S2：在N-型外延层上，在高温氧气氛围下，干氧氧化生长氧化层；
具体为：采用N+型衬底1，及晶相相同的N-型外延层2，在900~1200℃下，通入氧气，干氧氧化形成1~2μm的氧化硅层，即氧化层3，如图2所示。
S3：在氧化层上开出元胞区和多个环区的窗口，元胞区和多个环区均同心设置，相邻环区的间距朝向远离圆心的方向等差递增，注入P离子，退火，生成N型缓冲区；
具体为：在氧化层3上开出元胞区和多个环区，采用由芯片中心到芯片边缘，环区间隔逐渐线性增加的环区分布结构，注入P离子，在高温氮气氛围下退火2小时，使P原子在横向和纵向上扩散，运用离子注入-扩散技术构建类抛物线式梯度掺杂缓冲层，生成N型缓冲区4，并生长薄氧层，如图3所示。
S4：在窗口上宽角度注入B离子，退火，形成P+型重掺杂区；
具体为：在窗口上宽角度低能量高剂量注入B离子，形成宽于N型缓冲区4，但浅于N型缓冲区4的P+掺杂区5，快速热退火，使间隙原子成为替位原子，形成共价键并产生PN结；如图4所示。
S5：在氧化层上淀积氮化硅，形成钝化层；
具体为：在氧化层3上用PECVD法淀积300~400nm厚的氮化硅，干法刻蚀窗口上方的氮化硅层，及两次退火形成的薄氧层，形成钝化层6，如图5所示。
S6：在N-型外延层上溅射金属Pt，形成势垒合金层；
具体为：在N-型外延层2和氧化层3上溅射金属Pt，高温真空氛围下，与硅接触的区域和铂生成铂硅势垒合金层，达到欧姆接触，与氮化硅接触的区域，保持原有Pt金属性质，湿法腐蚀去除多余的Pt金属层，形成势垒合金层7，如图6所示。
S7：在元胞区和环区上正面淀积磷扩后的多晶硅，形成正面电极；
S8：在N+型衬底下表面，溅射金属形成背面电极；
具体为：在芯片表面，即在元胞区和环区上淀积磷扩后的多晶硅，覆盖至整个芯片表面，并腐蚀刻除边缘区域，形成正面电极8，作为导电层的同时，起到场板作用，平分电场力，提高耐压的作用；在N+型衬底1下表面减薄并打磨，酸处理，释放产生的机械应力，溅射金属形成背面电极9，如图1所示。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
1.该超突变变容二极管的多环区P+重掺杂结构，使得在零偏压条件下，初始空间电荷区的面积大大增加，耗尽层宽度小，初始结电容远超常规变容二极管；
2.该超突变变容二极管等差式的环区排列方式，使得在反向偏压变大的同时，各环区及元胞区耗尽层宽度在横向及纵向上都不断变宽，局部空间电荷区开始合并，并联的独立电容，转变为串联的整体电容，极大地增加了变容比n值。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种等差式多环区的超突变变容二极管，其特征在于，包括：
N+型衬底，
N-型外延层，设置于所述N+型衬底上方，所述N-型外延层上部设置有元胞区和多个环区，多个所述环区间隔环绕所述元胞区设置，所述元胞区和多个所述环区均同心设置，相邻所述环区的间距朝向远离圆心的方向等差递增，所述元胞区和所述环区分别设置有P+掺杂区和N型缓冲区；
氧化层，设置于所述N-型外延层上方；
钝化层，设置于所述氧化层上方；
势垒合金层，设置于所述元胞区和所述环区上方；
正面电极，设置于所述钝化层和所述势垒合金层上方；
背面电极，设置于所述N+型衬底下部。
2.根据权利要求1所述的超突变变容二极管，其特征在于：所述N+型衬底材质为硅，且掺杂As，电阻率为0.0001~0.0002Ω·cm。
3.根据权利要求2所述的超突变变容二极管，其特征在于：所述N-型外延层材质为硅，且掺杂P，电阻率为1~10Ω·cm，厚度为4~8μm。
4.根据权利要求1所述的超突变变容二极管，其特征在于：所述P+掺杂区的宽度大于所述N型缓冲区的宽度，所述P+掺杂区的深度小于所述N型缓冲区的深度。
5.根据权利要求4所述的超突变变容二极管，其特征在于：所述N型缓冲层的浓度呈抛物线分布、线性分布、高斯分布、离散分布或多元函数分布。
6.根据权利要求2所述的超突变变容二极管，其特征在于：所述氧化层材质为氧化硅，厚度为1~2μm；所述钝化层材质为氮化硅，所述钝化层厚度为300~400nm。
7.根据权利要求1所述的超突变变容二极管，其特征在于：所述正面电极为磷扩后的多晶硅。
8.一种如权利要求1-7所述的超突变变容二极管的制备方法，包括以下步骤：
S1：在所述N+型衬底上生长所述N-型外延层；
S2：在所述N-型外延层上氧化生长所述氧化层；
S3：在所述氧化层上开出所述元胞区和多个所述环区的窗口，所述元胞区和多个所述环区均同心设置，相邻所述环区的间距朝向远离圆心的方向等差递增，注入P离子，退火，生成所述N型缓冲区；
S4：在所述窗口上宽角度注入B离子，退火，形成所述P+型重掺杂区；
S5：在所述氧化层上淀积氮化硅，形成所述钝化层；
S6：在所述N-型外延层上溅射金属Pt，形成所述势垒合金层；
S7：在所述元胞区和环区上正面淀积磷扩后的多晶硅，形成所述正面电极；
S8：在所述N+型衬底下表面，溅射金属形成所述背面电极。
9.根据权利要求8所述的制备方法，其特征在于：所述步骤S3、S4中退火生成薄氧层，所述步骤S5中，积淀氮化硅后，需干法刻蚀所述窗口上方的所述氮化硅层和所述薄氧层。
10.根据权利要求8所述的制备方法，其特征在于：所述步骤S7中，所述淀积磷扩后的多晶硅需覆盖至所述芯片表面，并刻蚀边缘区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311225116.0A CN117238974A (zh) | 2023-09-21 | 2023-09-21 | 一种等差式多环区的超突变变容二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311225116.0A CN117238974A (zh) | 2023-09-21 | 2023-09-21 | 一种等差式多环区的超突变变容二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117238974A true CN117238974A (zh) | 2023-12-15 |
Family
ID=89087543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311225116.0A Pending CN117238974A (zh) | 2023-09-21 | 2023-09-21 | 一种等差式多环区的超突变变容二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117238974A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5317173U (zh) * | 1976-07-22 | 1978-02-14 | ||
| GB2060250A (en) * | 1979-03-12 | 1981-04-29 | Clarion Co Ltd | Controllable Semiconductor Capacitors |
| JPH08264713A (ja) * | 1995-03-17 | 1996-10-11 | Toko Inc | 可変容量ダイオード装置 |
| JPH098334A (ja) * | 1995-06-23 | 1997-01-10 | Toko Inc | 可変容量ダイオード装置 |
| GB2305002A (en) * | 1995-08-29 | 1997-03-26 | Hewlett Packard Co | Monolithic voltage variable capacitor |
| JPH10321881A (ja) * | 1997-05-16 | 1998-12-04 | Sony Corp | 可変容量ダイオードの製造方法 |
| JP2002353470A (ja) * | 2001-05-23 | 2002-12-06 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
| US20030183866A1 (en) * | 2000-05-09 | 2003-10-02 | Jean-Louis Sanchez | Variable-capacitance capacitor |
| CN113488546A (zh) * | 2021-07-02 | 2021-10-08 | 扬州国宇电子有限公司 | 一种超突变变容二极管 |
-
2023
- 2023-09-21 CN CN202311225116.0A patent/CN117238974A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5317173U (zh) * | 1976-07-22 | 1978-02-14 | ||
| GB2060250A (en) * | 1979-03-12 | 1981-04-29 | Clarion Co Ltd | Controllable Semiconductor Capacitors |
| JPH08264713A (ja) * | 1995-03-17 | 1996-10-11 | Toko Inc | 可変容量ダイオード装置 |
| JPH098334A (ja) * | 1995-06-23 | 1997-01-10 | Toko Inc | 可変容量ダイオード装置 |
| GB2305002A (en) * | 1995-08-29 | 1997-03-26 | Hewlett Packard Co | Monolithic voltage variable capacitor |
| JPH10321881A (ja) * | 1997-05-16 | 1998-12-04 | Sony Corp | 可変容量ダイオードの製造方法 |
| US20030183866A1 (en) * | 2000-05-09 | 2003-10-02 | Jean-Louis Sanchez | Variable-capacitance capacitor |
| JP2002353470A (ja) * | 2001-05-23 | 2002-12-06 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
| CN113488546A (zh) * | 2021-07-02 | 2021-10-08 | 扬州国宇电子有限公司 | 一种超突变变容二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5405790A (en) | Method of forming a semiconductor structure having MOS, bipolar, and varactor devices | |
| US3962713A (en) | Large value capacitor | |
| US4064620A (en) | Ion implantation process for fabricating high frequency avalanche devices | |
| US6756278B2 (en) | Lateral heterojunction bipolar transistor and method of fabricating the same | |
| CA1238117A (en) | Stud-defined integrated circuit structure and fabrication | |
| CA1128672A (en) | Monolithic distributed resistor-capacitor device and circuit utilizing polycrystalline semi-conductor material | |
| US20090239350A1 (en) | High performance tapered varactor | |
| EP1485940B1 (en) | Silicon carbide bipolar junction transistor with overgrown base region | |
| CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| US3893147A (en) | Multistate varactor | |
| US8163612B2 (en) | Silicon germanium heterostructure barrier varactor | |
| US6825089B1 (en) | Increased quality factor of a varactor in an integrated circuit via a high conductive region in a well | |
| US3604990A (en) | Smoothly changing voltage-variable capacitor having an extendible pn junction region | |
| KR20030028483A (ko) | 실리콘 바이폴라 트랜지스터, 실리콘 바이폴라트랜지스터의 회로 장치 및 제조 방법 | |
| CN117238974A (zh) | 一种等差式多环区的超突变变容二极管及其制备方法 | |
| CN113488546B (zh) | 一种超突变变容二极管 | |
| JPH09121025A (ja) | モノリシック電圧可変コンデンサ及びその製造方法 | |
| US6995068B1 (en) | Double-implant high performance varactor and method for manufacturing same | |
| JP2003530689A (ja) | 高周波数半導体構造の製造方法、および高周波数半導体構造 | |
| CN117199145B (zh) | 一种高电容比超突变变容二极管及制备方法 | |
| CN110808292A (zh) | 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法 | |
| CA2425541C (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
| US20220262959A1 (en) | Vertical etch heterolithic integrated circuit devices | |
| US6900105B2 (en) | Semiconductor device and method of manufacture | |
| KR101128714B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |