CN117238965A - 一种具有同型异质结续流通道的SiC MOS及制备方法 - Google Patents

一种具有同型异质结续流通道的SiC MOS及制备方法 Download PDF

Info

Publication number
CN117238965A
CN117238965A CN202311205398.8A CN202311205398A CN117238965A CN 117238965 A CN117238965 A CN 117238965A CN 202311205398 A CN202311205398 A CN 202311205398A CN 117238965 A CN117238965 A CN 117238965A
Authority
CN
China
Prior art keywords
layer
sic mos
homoheterojunction
drift
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311205398.8A
Other languages
English (en)
Inventor
乔凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sirius Semiconductor Chengdu Co ltd
Original Assignee
Sirius Semiconductor Chengdu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sirius Semiconductor Chengdu Co ltd filed Critical Sirius Semiconductor Chengdu Co ltd
Priority to CN202311205398.8A priority Critical patent/CN117238965A/zh
Publication of CN117238965A publication Critical patent/CN117238965A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种具有同型异质结续流通道的SiC MOS及制备方法,该SiC MOS包括:N‑base层和第一N+层;所述第一N+层位于被P‑body层和N‑base层所围设的区域;所述N‑base层位于被所述第一N+层、P‑body层和N‑drift层所围设的区域。本发明在栅极沟槽下方设置了反向续流通道,当SiC MOS处于反向状态时,电流从源极流向第一N+层,然后从第一N+层流向N‑base层,从N‑base层流向N‑drift层最后流向漏极,形成了反向续流回路,该反向续流回路相较于SiC MOS的体二极管具有更低的开启电压,能够节省芯片面积,降低生产成本,提高SiC MOS的安全性和稳定性。

Description

一种具有同型异质结续流通道的SiC MOS及制备方法
技术领域
本发明涉及半导体技术领域,具体涉及一种具有同型异质结续流通道的SiC MOS及制备方法。
背景技术
第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性,可适用于高温,高频,大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件,碳化硅器件的耐压程度约为硅材料的10倍。另外,碳化硅器件的电子饱和速率较高、正向导通电阻小、功率损耗较低,适合大电流大功率运用,降低对散热设备的要求。相对于其它第三代半导体(如GaN)而言,碳化硅能够较方便的通过热氧化形成二氧化硅。SiC具有独特的物理、化学及电学特性,是在高温、高频、大功率及抗辐射等极端应用领域极具发展潜力的半导体材料。而SiC功率器件具有输入阻抗高、开关速度快、工作频率高耐高压等一系列优点,在开关稳压电源、高频以及功率放大器等方面取得了广泛的应用。
Si MOSFET通常采用体二极管来处理反向电流,但是SiC MOSFET的体二极管开启电压高,导通损耗大,为了解决这一问题,在实际应用中,通常将SiC MOSFET与SBD或JFET反并联集成,可以起到反向续流作用,但是其制作工艺较为复杂,并且还易引起可靠性问题,而且芯片面积有所增大,并且由于源极肖特基金属面积较小,往往不能提供足够的续流通道,导致SiC MOSFET的反向续流能力受限,且肖特基金属成本较高。还不能够满足目前的工业需求。为了减小晶体管器件的尺寸、降低导通电阻、降低动态损耗、提高节能的特性以及提高晶体管的性价比,目前需要一种新型结构的SiC MOSFET来提升电路的开关频率,降低电路中的开关损耗。
发明内容
本发明的目的是提供一种具有同型异质结续流通道的SiC MOS及制备方法,该SiCMOS在栅极沟槽下方设置了反向续流通道,当SiC MOS处于反向状态时,电流从源极流向第一N+层,然后从第一N+层流向N-base层,从N-base层流向N-drift层最后流向漏极,形成了反向续流回路,该反向续流回路相较于SiC MOS的体二极管具有更低的开启电压,能够节省芯片面积,降低生产成本,提高SiC MOS的安全性和稳定性。
一种具有同型异质结续流通道的SiC MOS,包括:N-base层和第一N+层;
所述N-base层抵接于栅极氧化层;
所述第一N+层位于被P-body层和N-base层所围设的区域。
优选地,所述P-body层包括:位于源极和N-drift层之间的第一延伸部和位于N-drift层与所述N+层、所述N-base层之间的第二延伸部;
所述第一延伸部与所述源极和所述N-drift层邻接;
所述第二延伸部与所述N-drift层、所述N+层和所述N-base层邻接。
优选地,所述N-base层的厚度为80-100nm。
优选地,位于栅极右侧的氧化层的厚度小于位于栅极下方的氧化层的厚度。
优选地,所述位于栅极右侧的氧化层的厚度为40-50nm。
优选地,所述位于栅极下方的氧化层的厚度为160-200nm。
优选地,所述N-base层的掺杂浓度小于N-drift层的掺杂浓度。
优选地,所述P-body层的掺杂浓度大于1018cm-3
优选地,还包括:源极、漏极、栅极、衬底、P-well层、第二N+层和P+层;
所述漏极位于所述衬底下方;
所述衬底位于所述N-drift层下方;
所述N-drift层位于所述P-well层下方;
所述P-well层位于所述第二N+层和所述P+层下方;
所述第二N+层和所述P+层位于所述源极下方;
所述栅极位于所述第一N+层和所述N-base层上方;
所述源极位于所述P-body层、所述第一N+层、所述第二N+层和所述P+层上方。
一种具有同型异质结续流通道的SiC MOS制备方法,包括:
在N-drift层上层蚀刻沟槽;
在所述N-drift层上层离子注入形成P-body层和P-well层;
在所述P-body层上层和所述P-well层上层离子注入形成第一N+层、N-base层、第二N+层和P+层;
在所述沟槽中沉积多晶硅和氧化层形成栅极;
蚀刻所述多晶硅;
沉积源极和漏极。
本发明通过在栅极下方设置由源极、第一N+层、N-base层和N-drift层构成的反向续流回路,当SiC MOS接反向电流时,由于N-base到N-drift层的势垒比PN结低,所以反向续流通路的开启电压比体二极管低,从源极流向漏极的电流能够优先从反向续流通路通过,能够在一定程度上抑制体二极管的开启,就能够降低开关损耗,并且相较于现有技术中将SiC MOSFET与SBD或JFET反并联集成起到反向续流作用的做法,其工艺流程非常简单,制成的芯片面积小,并且SiC MOS的可靠性和稳定性也更高。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,标示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的SiC MOS结构示意图;
图2为本发明的SiC MOS制备流程方法示意图;
图3为本发明的SiC MOS制备流程结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,在本发明中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
现有技术中通常采用MOSFET的体二极管或者在外部并联二极管来实现MOSFET的反向续流。MOSFET的体二极管,又称寄生二极管,体二极管在大电流驱动中和感性负载时可以起到反向保护和续流的作用,一般正向导通压降在2.7-3V左右,因为体二极管的存在,MOSFET在电路中不能简单地看到一个开关的作用,比如充电电路中,充电完成,移除电源后,电池会反向向外部供电,在大电流的情况下发热严重,同时造成能源的浪费,使整个电路能效低下。
续流二极管是一种特殊的二极管,它是由PN结二极管组成的。它的主要作用是在电路中起到续流的作用,可以有效地防止反向电流的流动,保护电路的稳定性和安全性。续流二极管的工作原理是利用PN结二极管的正向导通特性和MOSFET的负阻特性相结合,实现对反向电流的阻止。MOSFET工作在第一象限时,PN二极管反偏截止;当MOSFET工作在第三象限时,PN二极管在适当的压降(Si MOSFETVF=0.7V-1V,SiC MOSFET VF=2.7V-3.0V)下开启起到续流作用。续流二极管反向漏电流很小,可以有效地保护电路的稳定性和安全性。其次,它的导通电阻很小,可以减小电路的功耗和热损耗。此外,它的响应速度很快,可以在瞬间阻止反向电流的流动,保护电路的元器件不受损坏,提高电路的稳定性和安全性。但是将SiC MOS与续流二极管反并联集成形成的芯片面积大,无法满足目前工业需求。
本发明通过在栅极下方设置由源极、第一N+层、N-base层和N-drift层构成的反向续流回路,当SiC MOS接反向电流时,由于N-base到N-drift层的势垒比PN结低,所以反向续流通路的开启电压比体二极管低,从源极流向漏极的电流能够优先从反向续流通路通过,能够在一定程度上抑制体二极管的开启,就能够降低开关损耗,并且相较于现有技术中将SiC MOSFET与SBD或JFET反并联集成起到反向续流作用的做法,其工艺流程非常简单,制成的芯片面积小,并且SiC MOS的可靠性和稳定性也更高。
实施例1
一种具有同型异质结续流通道的SiC MOS,参考图1,包括:N-base层和第一N+层;
N-base层抵接于栅极氧化层;
第一N+层位于被P-body层和N-base层所围设的区域。
半导体的异质结是一种特殊的PN结,由两层以上不同的半导体材料薄膜依次沉积在同一基座上形成,这些材料具有不同的能带隙,它们可以是砷化镓之类的化合物,也可以是硅-锗之类的半导体合金。异质结由两种不同的半导体相接触所形成的界面区域。按照两种材料的导电类型不同,异质结可分为同型异质结(P-p结或N-n结)和异型异质(P-n或p-N)结,多层异质结称为异质结构。通常形成异质结的条件是:两种半导体有相似的晶体结构、相近的原子间距和热膨胀系数。利用界面合金、外延生长、真空淀积等技术,都可以制造异质结。异质结常具有两种半导体各自的PN结都不能达到的优良的光电特性,使它适宜于制作超高速开关器件、太阳能电池以及半导体激光器等。
由N-drift层和N-base层组成的同型异质结所需要克服的势垒要远低于由P型半导体和N型半导体(体二极管)所构成的异质结所需要克服的势垒,本发明提出的续流通道比传统的续流通道开启电压低,开关损耗小。
MOSFET处于截止状态时,由于反向电压的作用,会在管中产生一个反向电流,这个反向电流被称为MOSFET的反向恢复电流,MOSFET的反向恢复电流对MOSFET的工作性能和可靠性有着重要影响,MOSFET的反向恢复电流的大小与MOSFET的结构参数、工作温度、外部电压等因素有关,当MOSFET工作在频率较高的电路,如果反向恢复性能不足,极易导致MOSFET损毁,只有提高MOSFET的反向恢复速度,才能够适应高频电路。
MOSFET在开关过程中不可避免的存在开关损耗,开关损耗包括导通损耗和截止损耗。导通损耗指功率管从截止到导通时,所产生的功率损耗。截止损耗指功率管从导通到截止时,所产生的功率损耗。开关损耗包括开通损耗和关断损耗,非理想的开关管在开通时,开关管的电压不是立即下降到零,而是有一个下降时间,同时它的电流也不是立即上升到负载电流,也有一个上升时间。在这段时间内,开关管的电流和电压有一个交叠区,会产生损耗,这个损耗即为开通损耗。开关损耗指在开关电源中,对大的MOSFET进行开关操作时,需要对寄生电容充放电,这样也会引起损耗。
为了提高MOSFET的开关速率,降低MOSFET的开关损耗,本发明在栅极下方设置由源极、第一N+层、N-base层和N-drift层构成的反向续流回路,当SiC MOS接反向电流时,由于N-base到N-drift层的势垒比PN结低,所以反向续流通路的开启电压比体二极管低,从源极流向漏极的电流能够优先从反向续流通路通过,能够在一定程度上抑制体二极管的开启,就能够降低开关损耗,并且相较于现有技术中将SiC MOSFET与SBD或JFET反并联集成起到反向续流作用的做法,其工艺流程非常简单,制成的芯片面积小,并且SiC MOS的可靠性和稳定性也更高,并且还能保护电路,延长电路的使用寿命。
优选地,P-body层包括:位于源极和N-drift层之间的第一延伸部和位于N-drift层与N+层、N-base层之间的第二延伸部;
第一延伸部与源极和N-drift层邻接;
第二延伸部与N-drift层、N+层和N-base层邻接。
P-body层的第一个作用是控制反向续流通道的关断,当SiC MOS处于关断状态下时,P-body层能够将N-base层耗尽,从而关闭从第一N+层到N-base层的的电流通道,保护SiC MOS不被大电流击穿。
P-body层的第二个作用是保护栅极沟槽底部拐角处的栅极氧化层,在栅极氧化层氧化形成之后,由于现有工艺的技术限制,不可避免地导致栅极氧化层出现缺陷,例如氧化层局部生长速率不均匀引起的小斑点和氧化层针孔。尤其是在沟槽底部拐角处,氧化层的缺陷更容易出现。栅极氧化层的缺陷导致了在沟槽栅极底部的拐角处易发生电场线集中的现象,因此沟槽底部拐角处的电场强度远远大于沟槽的其它位置,在栅极沟槽底部拐角处最易发生栅极氧化层击穿的问题。所以本发明在栅极氧化层下方设置了P-body层,能够减弱栅极沟槽底部拐角处的电场分布集中的问题,提升了栅极氧化层的可靠性。
优选地,N-base层的厚度为80-100nm。
为了在关断状态下保证N-base层能够完全被P-body层耗尽,如果N-base层的厚度过大,则会导致N-base层不能被P-body层耗尽,就会使SiC MOS大面积漏电,导致SiC MOS损耗,如果N-base层的厚度过小,则就会过早地被P-body层耗尽,无法提供足够大的续流回路,所以N-base层的厚度最小不能低于80nm,最大不能超过100nm,作为一个优选地实施例,在本发明中,N-base层的厚度为90nm,即可保证在关断状态下时N-base层能够被P-body层完全耗尽,又能保证为SiC MOS提供足够的反向恢复电流,提高了SiC MOS的可靠性和反向恢复性能。
优选地,位于栅极右侧的氧化层的厚度小于位于栅极下方的氧化层。
优选地,位于栅极右侧的氧化层厚度为40-50nm。
优选地,位于栅极下方的氧化层厚度为160-200nm。
位于栅极右侧的氧化层的厚度是位于栅极下方的氧化层的厚度的例如,当SiCMOS耐压为1200V的时候,沟槽右侧壁的栅极氧化层的厚度为40nm,沟槽底部的栅极氧化层的厚度为200nm,因为栅极右侧的氧化层越薄,就越容易在P-well层感应出反型层,在SiCMOS正常工作时,才能使电流能够从漏极流向衬底,从衬底流向P-well层,再从P-well层流向第二N+层最后流向源极,薄的栅极氧化层能够提高SiC MOS的电流密度,但太薄的栅极氧化层的耐压性能不足,所以栅极右侧的氧化层的厚度不能低于40nm。
由于在栅极氧化层氧化形成之后,现有工艺的技术限制,不可避免地导致栅极氧化层出现缺陷,例如氧化层局部生长速率不均匀引起的小斑点和氧化层针孔。尤其是在沟槽底部拐角处,氧化层的缺陷更容易出现。栅极氧化层的缺陷导致了在沟槽栅极底部的拐角处易发生电场线集中的现象,因此沟槽底部拐角处的电场强度远远大于沟槽的其它位置,在栅极沟槽底部拐角处最易发生栅极氧化层击穿的问题,所以栅极下方的氧化层厚度要大于栅极右侧的氧化层厚度,这样才能够保证栅极氧化层不存在击穿问题,提高SiC MOS器件的可靠性和电路的安全性。
优选地,N-base层的掺杂浓度小于N-drift层的掺杂浓度。
PN结的衬底分为P型和N型,+是重掺杂(掺杂浓度高),-是轻掺杂(掺杂浓度低),P型掺杂IIIA族元素,例如:硼、铝、镓、铟、铊。N型掺杂VA族元素,例如氮(N)、磷(P)、砷(As)、锑(Sb)、铋(Bi)和镆(Mc)。重掺杂的掺杂浓度在1018cm-3以上,轻掺杂的掺杂浓度在重掺杂的掺杂浓度以下,因为只有当N-base层的掺杂浓度比N-drift层略低,电流才能够从N-base层流向N-drift层,N-base层为轻掺杂,在本发明实施例中,N-drift层的掺杂浓度为8×1015cm-3,N-base层的掺杂浓度为5×1015cm-3
优选地,P-body层的掺杂浓度大于1018cm-3
P-body层为重掺杂,如果P-body层的掺杂浓度太低,则会导致在SiC MOS处于关断状态下时,无法将N-base层耗尽,影响SiC MOS的电气性能,如果P-body层的掺杂浓度太高,则会导致SiC MOS的导通电阻提高,同样也会影响SiC MOS的电气性能,作为一个优选地实施例,本发明将P-body层的掺杂浓度设置为1018cm-3
优选地,还包括:源极、漏极、栅极、衬底、P-well层、第二N+层和P+层;
漏极位于衬底下方;
漏极是MOSFET中的电荷汇,它与沟道相连,是电荷的入口。当MOSFET处于导通状态时,漏极和源极之间形成一条导电通路,电子从源极流入漏极,完成电流的传输。漏极的电压变化对MOSFET的工作状态影响较小,主要起到电流流入的作用。
衬底位于N-drift层下方;
N-drift层的电场分布对MOSFET的导通特性和电流控制起着关键的作用。当栅极电压施加在MOSFET上时,漂移区中的电场分布会受到栅极电压的调制,从而控制源极和漏极之间的电流流动。在MOSFET工作时,源极和漏极之间的电流主要通过N-drift层进行传输。N-drift层的掺杂类型和浓度决定了电流的导通类型(N型或P型)和大小。N-drift层的结构和特性直接影响MOS管的电流控制能力。通过调整N-drift层的形状、尺寸和掺杂浓度,可以实现对电流的精确控制,从而满足不同应用的要求。
N-drift层位于P-well层下方;
P-well层位于第二N+层和P+层下方;
第二N+层和P+层位于源极下方;
栅极位于第一N+层和N-base层上方;
栅极是MOSFET中的控制极,它与沟道之间通过一层绝缘层相隔,是MOSFET的关键部分。栅极的电压变化可以改变沟道中的电荷密度,从而控制漏极和源极之间的电流大小。
源极位于P-body层、第一N+层、第二N+层和P+层上方。
源极是MOSFET中的电荷源,是电荷的出口。当MOSFET处于导通状态时,源极和漏极之间形成一条导电通路,电子从源极流入漏极,完成电流的传输。同时,源极还承担着调制栅极电压的作用,通过控制源极电压的变化,实现对MOSFET的控制。
实施例2
一种具有同型异质结续流通道的SiC MOS制备方法,参考图2,3,包括:
S100,在N-drift层上层蚀刻沟槽;
本发明通过蚀刻的方法形蚀刻N-drift层上层形成沟槽。蚀刻是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程,它是通过溶液、反应离子或其它机械方式来剥离、去除材料的一种统称。刻蚀技术主要分为干法刻蚀与湿法刻蚀。干法刻蚀主要利用反应气体与等离子体进行刻蚀;湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。
离子束蚀刻是一种物理干法蚀刻工艺。由此,氩离子以约1至3keV的离子束辐射到表面上。由于离子的能量,它们会撞击表面的材料。晶圆垂直或倾斜入离子束,蚀刻过程是绝对各向异性的。选择性低,因为其对各个层没有差异。气体和被打磨出的材料被真空泵排出,但是,由于反应产物不是气态的,颗粒会沉积在晶片或室壁上。所有的材料都可以采用这种方法蚀刻,由于垂直辐射,垂直壁上的磨损很低。
等离子刻蚀是一种绝对化学刻蚀工艺,优点是晶圆表面不会被加速离子损坏。由于蚀刻气体的可移动颗粒,蚀刻轮廓是各向同性的,因此该方法用于去除整个膜层(如热氧化后的背面清洁)。一种用于等离子体蚀刻的反应器类型是下游反应器。从而通过碰撞电离在2.45GHz的高频下点燃等离子体,碰撞电离的位置与晶片分离。
蚀刻速率取决于压力、高频发生器的功率、工艺气体、实际气体流量和晶片温度。各向异性随着高频功率的增加、压力的降低和温度的降低而增加。蚀刻工艺的均匀性取决于气体、两个电极的距离以及电极的材料。如果距离太小,等离子体不能不均匀地分散,从而导致不均匀性。如果增加电极的距离,则蚀刻速率降低,因为等离子体分布在扩大的体积中。对于电极,碳已证明是首选材料。由于氟气和氯气也会攻击碳,因此电极会产生均匀的应变等离子体,因此晶圆边缘会受到与晶圆中心相同的影响。选择性和蚀刻速率在很大程度上取决于工艺气体。对于硅和硅化合物,主要使用氟气和氯气。
S200,在N-drift层上层离子注入形成P-body层和P-well层;
本发明采用离子注入的方式在N-drift层上层离子注入形成P-body层和P-well层。离子注入就是在真空中发射一束离子束射向固体材料,离子束射到固体材料以后,受到固体材料的抵抗而速度慢慢减低下来,并最终停留在固体材料中。使一种元素的离子被加速进入固体靶标,从而改变靶标的物理,化学或电学性质。离子注入常被用于半导体器件的制造,金属表面处理以及材料科学研究中。如果离子停止并保留在靶中,则离子会改变靶的元素组成(如果离子与靶的组成不同)。离子注入束线设计都包含通用的功能组件组。离子束线的主要部分包括一个称为离子源的设备,用于产生离子种类。该源与偏置电极紧密耦合,以将离子提取到束线中,并且最常见的是与选择特定离子种类以传输到主加速器部分中的某种方式耦合。“质量”选择伴随着所提取的离子束通过磁场区域,其出口路径受阻塞孔或“狭缝”的限制,这些狭缝仅允许离子具有质量和速度/电荷以继续沿着光束线。如果目标表面大于离子束直径,并且在目标表面上均匀分布注入剂量,则可以使用束扫描和晶圆运动的某种组合。最后,将注入的表面与用于收集注入的离子的累积电荷的某种方法相结合,以便可以连续方式测量所输送的剂量,并且将注入过程停止在所需的剂量水平。
用硼、磷或砷掺杂半导体是离子注入的常见应用。当注入半导体中时,每个掺杂原子可以在退火后在半导体中产生电荷载流子。可以为P型掺杂剂创建一个空穴,为N型掺杂剂创建一个电子。改变了掺杂区域附近的半导体的电导率。
S300,在P-body层上层和P-well层上层离子注入形成第一N+层、N-base层、第二N+层和P+层;
本发明采用离子注入的方式在P-body层上层和P-well层上层离子注入形成第一N+层、N-base层、第二N+层和P+层。
S400,在沟槽中沉积多晶硅和氧化层形成栅极;
沉积栅极采用多晶硅沉积的方法,多晶硅沉积即在硅化物叠在第一层多晶硅(Poly1)上形成栅电极和局部连线,第二层多晶硅(Poly2)形成源极/漏极和单元连线之间的接触栓塞。硅化物叠在第三层多晶硅(Poly3)上形成单元连线,第四层多晶硅(Poly4)和第五层多晶硅(Poly5)则形成储存电容器的两个电极,中间所夹的是高介电系数的电介质。为了维持所需的电容值,可以通过使用高介电系数的电介质减少电容的尺寸。多晶硅沉积是一种低压化学气相沉积(LPCVD),通过在反应室内(即炉管中)将三氢化砷(AH3)、三氢化磷(PH3)或二硼烷(B2H6)的掺杂气体直接输入硅烷或DCS的硅材料气体中,就可以进行临场低压化学气相沉积的多晶硅掺杂过程。多晶硅沉积是在0.2-1.0Torr的低压条件及600、650℃之间的沉积温度下进行,使用纯硅烷或以氮气稀释后纯度为20%到30%的硅烷。这两种沉积过程的沉积速率都在之间,主要由沉积时的温度决定。
S500,蚀刻多晶硅;
多晶硅栅MOSFET需要多晶硅刻蚀形成栅极图形。具有高k和金属栅极MOSFET需要刻蚀多晶硅。为了保护栅极氧化层不被损伤,通常要把硅栅的刻蚀分成几个步骤:主刻蚀、着陆刻蚀和过刻蚀。主刻蚀通常有比较高的刻蚀率但对氧化硅的选择比较小。通过主刻蚀可基本决定硅栅的剖面轮廓和关键尺寸。着陆刻蚀通常对栅极氧化层有比较高的选择比以确保栅极氧化层不被损伤。一旦触及到栅极氧化层后就必须转成对氧化硅选择比更高的过刻蚀步骤以确保把残余的硅清除干净而不损伤到栅极氧化层。Cl2,HBr,HCl是硅栅刻蚀的主要气体。
多晶硅栅的刻蚀工艺必须对下层栅氧化层有高的选择比并具有非常好的均匀性和可重复性。同时也要求高度的各向异性,因为多晶硅栅在源/漏的注入过程中起阻挡层的作用。倾斜的侧壁会引起多晶硅栅结构下面部分的掺杂。
多晶硅蚀刻共分为三步,第一步是预刻蚀,用于去除自然氧化层、硬的掩蔽层(如SiON)和表面污染物来获得均匀的刻蚀(这减少了刻蚀中作为微掩蔽层的污染物带来的表面缺陷)。接下来的是刻至终点的主刻蚀。这一步用来刻蚀掉大部分的多晶硅膜,并不损伤栅氧化层和获得理想的各向异性的侧壁剖面。最后一步是过刻蚀,用于去除刻蚀残留物和剩余多晶硅,并保证对栅氧化层的高选择比。这一步应避免在多晶硅周围的栅氧化层形成微槽。
S600,沉积源极和漏极。
金属电极沉积工艺分为化学气相沉积(CVD)和物理气相沉积(PVD)。CVD是指通过化学方法在晶圆表面沉积涂层的方法,一般是通过给混合气体施加能量来进行。假设在晶圆表面沉积物质(A),则先向沉积设备输入可生成物质(A)的两种气体(B和C),然后给气体施加能量,促使气体B和C发生化学反应。
PVD(物理气相沉积)镀膜技术主要分为三类:真空蒸发镀膜、真空溅射镀膜和真空离子镀膜。物理气相沉积的主要方法有:真空蒸镀、溅射镀膜、电弧等离子体镀膜、离子镀膜和分子束外延等。相应的真空镀膜设备包括真空蒸发镀膜机、真空溅射镀膜机和真空离子镀膜机。
化学气相沉积(CVD)和物理气相沉积(PVD)都可以作为沉积金属电极的技术手段。在本发明实施例中,采用化学气相沉积方法沉积金属电极,化学气相沉积过程分为三个阶段:反应气体向基体表面扩散、反应气体吸附于基体表面、在基体表面上发生化学反应形成固态沉积物及产生的气相副产物脱离基体表面。最常见的化学气相沉积反应有:热分解反应、化学合成反应和化学传输反应等。通常沉积TiC或TiN,是向850~1100℃的反应室通入TiCl4,H2,CH4等气体,经化学反应,在基体表面形成覆层。
本发明通过在栅极下方设置由源极、第一N+层、N-base层和N-drift层构成的反向续流回路,当SiC MOS接反向电流时,由于N-base到N-drift层的势垒比PN结低,所以反向续流通路的开启电压比体二极管低,从源极流向漏极的电流能够优先从反向续流通路通过,能够在一定程度上抑制体二极管的开启,就能够降低开关损耗,并且相较于现有技术中将SiC MOSFET与SBD或JFET反并联集成起到反向续流作用的做法,其工艺流程非常简单,制成的芯片面积小,并且SiC MOS的可靠性和稳定性也更高。
以上所述仅是本发明的具体实施方式,使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种具有同型异质结续流通道的SiC MOS,其特征在于,包括:N-base层和第一N+层;
所述N-base层抵接于栅极氧化层;
所述第一N+层位于被P-body层和所述N-base层所围设的区域。
2.根据权利要求1所述的一种具有同型异质结续流通道的SiC MOS,其特征在于,所述P-body层包括:位于源极和N-drift层之间的第一延伸部和位于N-drift层与所述N+层、所述N-base层之间的第二延伸部;
所述第一延伸部与所述源极和所述N-drift层邻接;
所述第二延伸部与所述N-drift层、所述N+层和所述N-base层邻接。
3.根据权利要求1所述的一种具有同型异质结续流通道的SiC MOS,其特征在于,所述N-base层的厚度为80-100nm。
4.根据权利要求1所述的一种具有同型异质结续流通道的SiC MOS,其特征在于,位于栅极右侧的氧化层的厚度小于位于栅极下方的氧化层的厚度。
5.根据权利要求4所述的一种具有同型异质结续流通道的SiC MOS,其特征在于,所述位于栅极右侧的氧化层的厚度为40-50nm。
6.根据权利要求4所述的一种具有同型异质结续流通道的SiC MOS,其特征在于,所述位于栅极下方的氧化层的厚度为160-200nm。
7.根据权利要求1所述的一种具有同型异质结续流通道的SiC MOS,其特征在于,所述N-base层的掺杂浓度小于N-drift层的掺杂浓度。
8.根据权利要求1所述的一种具有同型异质结续流通道的SiC MOS,其特征在于,所述P-body层的掺杂浓度大于1018cm-3
9.根据权利要求1所述的一种具有同型异质结续流通道的SiC MOS,其特征在于,还包括:源极、漏极、栅极、衬底、P-well层、第二N+层和P+层;
所述漏极位于所述衬底下方;
所述衬底位于所述N-drift层下方;
所述N-drift层位于所述P-well层下方;
所述P-well层位于所述第二N+层和所述P+层下方;
所述第二N+层和所述P+层位于所述源极下方;
所述栅极位于所述第一N+层和所述N-base层上方;
所述源极位于所述P-body层、所述第一N+层、所述第二N+层和所述P+层上方。
10.一种具有同型异质结续流通道的SiC MOS制备方法,其特征在于,包括:
在N-drift层上层蚀刻沟槽;
在所述N-drift层上层离子注入形成P-body层和P-well层;
在所述P-body层上层和所述P-well层上层离子注入形成第一N+层、N-base层、第二N+层和P+层;
在所述沟槽中沉积多晶硅和氧化层形成栅极;
蚀刻所述多晶硅;
沉积源极和漏极。
CN202311205398.8A 2023-09-18 2023-09-18 一种具有同型异质结续流通道的SiC MOS及制备方法 Pending CN117238965A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311205398.8A CN117238965A (zh) 2023-09-18 2023-09-18 一种具有同型异质结续流通道的SiC MOS及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311205398.8A CN117238965A (zh) 2023-09-18 2023-09-18 一种具有同型异质结续流通道的SiC MOS及制备方法

Publications (1)

Publication Number Publication Date
CN117238965A true CN117238965A (zh) 2023-12-15

Family

ID=89085658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311205398.8A Pending CN117238965A (zh) 2023-09-18 2023-09-18 一种具有同型异质结续流通道的SiC MOS及制备方法

Country Status (1)

Country Link
CN (1) CN117238965A (zh)

Similar Documents

Publication Publication Date Title
CN117334745A (zh) 一种源极沟槽集成SBD超结SiC MOS及制备方法
CN117253905A (zh) 一种具有浮岛结构的SiC器件及制备方法
CN117334746A (zh) 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法
CN117238964A (zh) 一种具有同型异质结续流通道的超结SiC MOS及制备方法
CN117253924A (zh) 一种碳化硅ldmos及制备方法
CN117334747A (zh) 一种源极沟槽集成SBD的SiC平面MOS及制备方法
CN117525140A (zh) 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法
CN117423730A (zh) 一种具有分裂栅的SJ SiC VDMOS及制备方法
CN117438469A (zh) 一种具有同型异质结续流通道的SiC超结MOS及制备方法
CN117238965A (zh) 一种具有同型异质结续流通道的SiC MOS及制备方法
CN117457732B (zh) 一种栅极下方具有P型空间层的SiC LIGBT及制备方法
CN117334748B (zh) 一种源极沟槽集成SBD与HK介质SiC UMOS及制备方法
CN117457748B (zh) 一种栅极下方具有P型空间层的SiC超结MOS及制备方法
CN117457749B (zh) 一种栅极下方具有P型空间层的SiC LMOS及制备方法
CN117457731B (zh) 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法
CN117497591A (zh) 一种集成双续流通道的SiC MOSFET及制备方法
CN117727756B (zh) 一种适用于高频应用的耐高压GaN HEMT及制备方法
CN117199136A (zh) 一种集成异质结二极管的SiC MOSFET及制备方法
CN117393601A (zh) 一种集成SBD的垂直SiC MOSFET及制备方法
CN117438466A (zh) 一种具有双续流通道的SiC MOSFET及制备方法
CN117525139A (zh) 一种集成条形沟槽源极控制续流通道平面SiC MOS及制备方法
CN117238914A (zh) 一种集成SBD的SiC器件及制备方法
CN117334740A (zh) 一种具有反向续流通道的SiC SGT MOSFET及制备方法
CN117497592A (zh) 一种集成柱形沟槽源极控制续流通道平面SiC MOS及制备方法
CN117476758A (zh) 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication