CN117238847A - 接触孔制备方法、半导体器件及集成电路板 - Google Patents
接触孔制备方法、半导体器件及集成电路板 Download PDFInfo
- Publication number
- CN117238847A CN117238847A CN202311500407.6A CN202311500407A CN117238847A CN 117238847 A CN117238847 A CN 117238847A CN 202311500407 A CN202311500407 A CN 202311500407A CN 117238847 A CN117238847 A CN 117238847A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- etching
- self
- dielectric layer
- guide pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 31
- 238000001259 photo etching Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 115
- 238000005530 etching Methods 0.000 claims description 57
- 238000001338 self-assembly Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229920001577 copolymer Polymers 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 230000002829 reductive effect Effects 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 description 13
- 238000001459 lithography Methods 0.000 description 11
- 230000036961 partial effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 229920002521 macromolecule Polymers 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供了一种接触孔制备方法、半导体器件及集成电路板，涉及半导体技术领域，解决了制备小尺寸接触孔时对光刻机、技术手段的要求高而使得生产成本提高的问题，本方案能够利用低成本、低精度的光刻机实现对小尺寸接触孔的制备，有效地降低了生产成本。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种接触孔制备方法、半导体器件及集成电路板。
背景技术
在半导体芯片制造的过程中，接触孔作为连接前道晶体管单元和后道金属配线的通道，接触孔的形成是半导体制备工艺中的重要环节。接触孔的尺寸越小，出现较大静态电流的几率越小，随着半导体技术的不断发展，目前对小尺寸的接触孔的需求越来越迫切。
传统的半导体芯片制造过程通常采用光刻工艺来定义接触孔的导向图形，但当接触孔的尺寸越来越小时，对光刻机、技术手段的要求也越来越高。如当接触孔的尺寸要求达到40nm，则需要采用Iimmersion（浸润式）光刻机，且还需要OPC（Optical ProximityCorrection，光学邻近校正）技术；当接触孔尺寸要求达到5nm，则需要EUV（Extreme Ultra-violet，极紫外线）光刻机，且还需要OPC技术、SMO（Source Mask Optimization，光源掩膜协同优化）技术等技术手段。
因此，对于半导体制造企业来说，当所制备的半导体芯片的接触孔的尺寸要求越小，所带来生产成本越大，技术难度越高，难以满足客户对小尺寸的接触孔制备需求。
发明内容
本申请提供了一种接触孔制备方法、半导体器件及集成电路板，解决了制备小尺寸接触孔时对光刻机、技术手段的要求高而使得生产成本提高的问题，本方案能够利用低成本、低精度的光刻机实现对小尺寸的接触孔的制备，有效地降低了生产成本。
第一方面，本申请提供一种接触孔制备方法，其包括：
对待设置接触孔的介质层按照第一导向图形进行光刻显影处理，第一导向图形的直径大于接触孔的孔径；
按照第一导向图形对介质层上的掩膜层进行蚀刻处理，并去除光刻胶，形成第一蚀刻区域；
向第一蚀刻区域填充自组装材料，并基于自组装材料形成对应接触孔尺寸的第二导向图形；
去除第二导向图形对应区域下的自组装材料后，对介质层进行蚀刻处理以形成贯穿介质层的接触孔。
第二方面，本申请还提供了一种半导体器件，半导体器件上的接触孔是应用上述的接触孔制备方法制备的。
第三方面，本申请还提供了一种集成电路板，该集成电路板上包括如上述的半导体器件。
本申请方案通过先定义较大尺寸的导向图形，再利用自组装材料形成较小尺寸的精细图形，因此，本申请方案通过采用低成本、低精度的光刻技术定义的导向图形，并结合非光刻的自组装技术，进一步形成高精度的接触孔图形，以制备小尺寸的接触孔，降低了对光刻机、技术手段的要求，还有效地降低了生产成本。
附图说明
图1为本申请一实施例提供的接触孔制备方法的步骤示意图。
图2为本申请一实施例提供的制备接触孔过程中部分步骤对应的半导体器件（部分区域）剖视图。
图3为本申请一实施例提供的制备具有横向分层结构的填充层的步骤示意图。
图4为本申请一实施例提供的制备多个接触孔的步骤示意图。
图5为本申请另一实施例提供的制备接触孔过程中部分步骤对应的半导体器件（部分区域）剖视图。
附图标记：
介质层210、掩膜层220、光刻胶层230、填充层240、第一材料块241、第二材料块242、第一沟槽310、第二沟槽320、接触孔330、第三沟槽340。
具体实施方式
下面结合附图和实施例对本申请实施例作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请实施例，而非对本申请实施例的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请实施例相关的部分而非全部结构，本领域技术人员在阅读本申请说明书后，应该能够想到，只要技术特征不互相矛盾，那么技术特征的任意组合均可以构成可选的实施方式。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。在本申请的描述中，“多个”表示两个及以上，“若干”表示一个及以上。
相关技术中，一些小尺寸接触孔的制备，如20nm以下的接触孔的制备需要使用Immersion光刻机，甚至EUV光刻机等成本特别高的光刻机，而一些低成本、低精度的光刻机如KrF光刻机、ArF光刻机由于设备精度的限制，无法实现一些小尺寸接触孔如20nm以下的接触孔的制备。
对于半导体器件中的接触孔的制备，本申请提供了一种接触孔制备方法，以应用在光刻机中并实现接触孔的制备。图1为本申请一实施例提供的接触孔制备方法的步骤示意图，具体步骤如下：
步骤S110、对待设置接触孔的介质层按照第一导向图形进行光刻显影处理，第一导向图形的直径大于接触孔的孔径。
在介质层上还设置有掩膜层，需要说明的是，掩膜层的材料包括但不限于SIN（氮化硅）、SION（氮氧化硅）、A-C（非晶碳）等材料，且其厚度范围为100A（埃）至400A，即大于或等于100A且小于或等于400A，其具体厚度可按照工艺要求设置。
在进行光刻显影处理的过程中，将光刻胶涂覆在掩膜层上形成光刻胶层，以利用掩膜对光刻胶层进行曝光显影，从而在光刻胶层上形成对应第一导向图形的沟槽，其中第一导向图形的直径大于接触孔的孔径，即在本方案中对应第一导向图形所形成的沟槽是大于所需要制备的接触孔的，从而以第一导向图形限定接触孔的位置。可以理解的是，本方案通过先设置第一导向图形，降低了对光刻机的精度要求，因此，本方案可以通过低成本、低精度的光刻机来实现上述的光刻显影处理，以形成满足其精度要求的沟槽，进而在其中进一步制备接触孔。如在一些实施例中，本方案的接触孔制备方法可以应用于KrF光刻机中，利用KrF光刻机进行光刻显影处理、蚀刻处理等。
步骤S120、按照第一导向图形对介质层上的掩膜层进行蚀刻处理，并去除光刻胶，形成第一蚀刻区域。
同样地，按照第一导向图形所限制范围，对掩膜层进行蚀刻处理，以露出掩膜层下的介质层，同时去除光刻胶，进而在掩膜层上形成对应第一蚀刻区域的沟槽，以便于进行下一步骤的填充处理。
步骤S130、向第一蚀刻区域填充自组装材料，并基于自组装材料形成对应接触孔尺寸的第二导向图形。
利用自组装材料填充第一蚀刻区域对应的沟槽，以在介质层和掩膜层上形成填充层。其中，自组装材料是包括具有可形成微相且与另一高分子链段连结的共聚物，如由不同高分子聚合物形成的链状分子，即嵌段共聚物，其作为自组装材料，可应用相应的自组装技术对将自组装材料形成规则图形，以使得自组装材料可以由无序状态转变为有序状态。因此，在半导体制备工艺中可利用上述自组装技术形成所需制备的精细图形。对此，在第一蚀刻区域对应的沟槽内填充自组装材料后，再利用自组装材料形成对应接触孔尺寸的第二导向图形。
步骤S140、去除第二导向图形对应区域下的自组装材料后，对介质层进行蚀刻处理以形成贯穿介质层的接触孔。
在去除第二导向图形对应区域下的自组装材料后，在介质层可形成对应接触孔大小的第二导向图形，进而对介质层进行蚀刻处理，以形成贯穿介质层的接触孔。在一些实施例中，可以采用干法蚀刻工艺进行蚀刻处理。
可以想到的是，对于小尺寸接触的制备，可以利用精度更高的光刻机制备，但对于半导体制造企业来说，其需要购买相应的光刻机以及相应的光刻技术，导致生产成本更高。
对此，本申请方案可通过先光刻较大尺寸的导向图形，再利用自组装材料形成较小尺寸的精细图形以进行接触孔的制备，因此，可以通过利用低成本、低精度的光刻机进行大尺寸的导向图形的光刻，进而采用非光刻的自组装技术，利用自组装材料形成较小尺寸的接触孔图形，即可利用低成本、低精度的光刻机制备小尺寸接触孔，有效地降低了生产成本，降低了制备小尺寸接触孔时对光刻机的精度要求。
图2为本申请一实施例提供的制备接触孔过程中部分步骤对应的半导体器件（部分区域）剖视图，如图2所示，其中示出了制备接触孔过程中部分步骤所形成的半导体器件的部分结构的剖视图，并以箭头标识形成的先后顺序。
具体地，图2中的2a表示为光刻显影后的半导体器件剖视图，其中介质层210、掩膜层220以及光刻胶层230依次层叠，并且在光刻胶层230上形成了对应第一导向图形的第一沟槽310，以便于对掩膜层220进行蚀刻处理。
图2中的2b表示为对掩膜层220进行蚀刻处理后的半导体器件剖视图，其中掩膜层220上也同样对应第一导向图形蚀刻形成对应第一蚀刻区域的第二沟槽320。
图2中的2c表示为进行自组装后的半导体器件剖视图，去除光刻胶后，向对应第一蚀刻区域的第二沟槽320内填充自组装材料，以在掩膜层220上形成填充层240，且填充层240是基于自组装材料形成的，而且填充层240还利用不同微相结构的材料生成相应的材料块，如第一材料块241和第二材料块242，其中第二材料块242与接触孔330的尺寸以及蚀刻位置对应。
图中的2d表示为形成接触孔330后的半导体器件剖视图，去除第二材料块242后，对介质层210进行蚀刻处理，以形成贯穿介质层210的接触孔330。可以想到的是，第一材料块241、掩膜层220等会在制备半导体器件的后续工艺流程中去除。
由上述方案可知，本申请方案通过先定义较大尺寸的导向图形，再利用自组装材料形成较小尺寸的精细图形，因此，本申请方案通过采用低成本、低精度的光刻技术定义的导向图形，并结合非光刻的自组装技术，进一步形成高精度的接触孔图形，以制备小尺寸的接触孔，降低了对光刻机、技术手段的要求，还有效地降低了生产成本。
图3为本申请一实施例提供的制备具有横向分层结构的填充层的步骤示意图，在一些实施例中，填充在第一蚀刻区域的自组装材料包括第一相材料和第二相材料，其中，第一相材料和第二相材料是具有不同微相结构的材料，自组装材料中混合有上述两种材料。进而，制备填充层的具体步骤如下：
步骤S131、将第一相材料和第二相材料填充至第一蚀刻区域，以在掩膜层上形成填充层。
步骤S132、通过热处理工艺在填充层按照第一相材料和第二相材料形成横向分层结构。
可以理解的是，通过向第一蚀刻区域对应的沟槽内填充自组装材料，以在掩膜层上形成具有相应厚度的填充层。并且通过热处理工艺将第一相材料和第二相材料分离，使得填充层按照第一相材料和第二相材料形成横向分层结构，所形成的横向分层结构中可以以第一相材料作为对应接触孔的目标块，且从填充层表面上看，目标块在填充层表面形成第二导向图形。
热处理过程中所采用的温度根据所使用的自组装材料确定，以使得自组装材料由无序状态转变为有序状态，第一相材料和第二相材料静置分层，从而形成上述的横向分层结构。需要说明的是，在一些实施例中，横向分层结构中还可以以第二相材料作为对应接触孔的目标块。
在一实施例中，对应目标块的是第一相材料，而第一相材料的蚀刻速度大于第二相材料的蚀刻速度，即在对填充层进行蚀刻处理时，对第一相材料和第二相材料同时进行蚀刻，第一相材料更快被蚀刻。因此，在去除填充层的过程中，可以同步对第一相材料和第二相材料进行去除，并且还可在去除填充层的过程中对介质层进行蚀刻，即由于对第一相材料和第二相材料的蚀刻速度差异，第一相材料更快被去除，进而可以对介质层进行蚀刻，以更快地完成接触孔的制备，有效地提升制备效率。
可以想到的是，在一些实施例中，可以向选用包括蚀刻速度相差更大的第一相材料和第二相材料的自组装材料，从而使得接触孔的蚀刻效果更好。
需要说明的是，在一实施例中，若目标块为第二相材料，则对应地，所采用的第二相材料的蚀刻速度大于第一相材料的蚀刻速度。
对于需要在介质层的密集图形区域设置多个接触孔的情况，在制备接触孔之前需要按照相应的距离排布接触孔的蚀刻位置。如图4所示，图4为本申请一实施例提供的制备多个接触孔的步骤示意图，在密集图形区域制备多个接触孔的具体步骤如下：
步骤S410、基于目标孔距在介质层上设置对应两个接触孔的蚀刻位置。
步骤S420、对待设置接触孔的介质层按照第一导向图形进行光刻显影处理，第一导向图形的直径大于接触孔的孔径。
步骤S430、按照第一导向图形对介质层上的掩膜层进行蚀刻处理，并去除光刻胶，形成第一蚀刻区域。
步骤S440、向第一蚀刻区域填充自组装材料，并基于自组装材料形成对应接触孔尺寸的第二导向图形。
步骤S450、去除第二导向图形对应区域下的自组装材料后，对介质层进行蚀刻处理以形成贯穿介质层的接触孔。
步骤S460、按照接触孔孔距，在两个接触孔间重新制备一个接触孔。
可以理解的是，在密集图形区域中，需要预先设置部分接触孔的位置，如将预先制备的接触孔按照目标孔距设置其对应的蚀刻位置，其中，目标孔距至少大于接触孔孔距的两倍，该接触孔孔距是基于半导体器件中对应接触孔的孔距要求而设置的，即隔开设置两个接触孔的蚀刻位置，并且隔开的两个接触孔中间位置预留一个接触孔的蚀刻位置。可以想到的是，接触孔孔距是存在相应误差允许范围的，因此，为避免最终生成的接触孔孔距不能满足孔距要求，目标孔距需要设置为大于接触孔孔距的两倍的数值。
进而，先对预先设置的接触孔进行制备。对应地，光刻胶层上需要曝光显影以形成多个对应第一导向图形的沟槽，从而按照第一导向图形所限制范围，对掩膜层进行蚀刻处理，以露出掩膜层下的介质层，同时去除光刻胶，进而在掩膜层上形成对应第一蚀刻区域的沟槽，以便于进行下一步骤的填充处理。
再者，利用自组装材料填充第一蚀刻区域对应的沟槽，以在介质层和掩膜层上形成填充层。并且在第一蚀刻区域对应的沟槽内填充自组装材料后，再利用自组装材料形成对应接触孔尺寸的第二导向图形。
在去除第二导向图形对应区域下的自组装材料后，在介质层可形成对应接触孔大小的第二导向图形，进而对介质层进行蚀刻处理，以形成贯穿介质层的接触孔。
在形成预先制备的接触孔后，对应地，在两个接触孔之间重新制备一个接触孔。在一实施例中，在重新制备接触孔的过程中，去除介质层上自组装材料，需要说明的是，在一些实施例中，在重新制备接触孔的过程中，不仅去除介质层上自组装材料，还去除介质层上的掩膜层。从而用光刻胶填充已制备的接触孔，并在介质层上形成光刻胶层，进而在两个已制备完成接触孔之间按照第一导向图形进行光刻显影处理。
按照第一导向图形对掩膜层进行蚀刻处理，以形成第二蚀刻区域，进而向第二蚀刻区域对应的沟槽填充自组装材料，形成填充层，并且基于自组装材料形成对应接触孔的第二导向图形。通过去除第二导向图形对应区域下的自组装材料后，对介质层进行蚀刻处理，从而在两个接触孔之间再形成一个贯穿介质层的接触孔。
因此，在密集图形区域制备多个接触孔时，通过预留接触孔的蚀刻位置并分批进行接触孔的制备，从而能够降低对光刻机的要求，降低生产成本。
图5为本申请另一实施例提供的制备接触孔过程中部分步骤对应的半导体器件（部分区域）剖视图。如图5所示，其中示出了制备接触孔过程中部分步骤所形成的半导体器件的部分结构的剖视图，并以箭头标识形成的先后顺序。
图5中的5a表示为形成部分接触孔330后的半导体器件剖视图，在去除相应的材料块并对介质层210进行蚀刻处理后，在介质层210中形成了两个接触孔330。
图5中的5b表示为进行光刻显影处理后的半导体器件剖视图，在去除自组装材料、掩膜层220后，重新在介质层210上涂覆光刻胶，从而形成光刻胶层230，并按照第一导向图形对光刻胶层230进行光刻显影处理，进而形成第三沟槽340。
图5中的5c表示为再度填充自组装材料后的半导体器件剖视图，在第三沟槽340中填充自组装材料，以在光刻胶层230上形成填充层240，第一材料块241和第二材料块242是不同微相结构的材料形成的材料块，第二材料块242与接触孔330的尺寸以及蚀刻位置对应。
图5中的5d表示为形成接触孔330后的半导体器件剖视图，去除第二材料块242后，对介质层210进行蚀刻处理，以形成贯穿介质层210的接触孔330。
图5中的5e表示为形成多个接触孔330后的半导体器件剖视图，去除介质层210上的自组装材料、光刻胶后，介质层210中制备的接触孔330显露，以进行后续填充导电材料。
本申请实施例还提供了一种半导体器件，该半导体器件制备有接触孔，并且对该接触孔的制备是基于上述实施例提供的接触孔制备方法制备的，因此，对该半导体器件的接触孔的制备可以采用低成本、低精度的光刻技术定义的导向图形，并结合非光刻的自组装技术，进一步形成高精度的接触孔图形，以制备小尺寸的接触孔，降低了对光刻机、技术手段的要求，还有效地降低了生产成本。
本申请实施例还提供了一种集成电路板，该集成电路板包括上述实施例提供的半导体器件，利用本申请方案同样能够满足客户对小尺寸接触孔的制备需求，并使得器件出现较大静态电流的几率较小，半导体器件的性能更好，且通过本申请方案生产半导体器件的成本更低，进而使得集成电路板能够实现较好性能的同时，还能够有效降低集成电路板的器件成本。
Claims (10)
1.一种接触孔制备方法，其特征在于，包括：
对待设置接触孔的介质层按照第一导向图形进行光刻显影处理，所述第一导向图形的直径大于所述接触孔的孔径；
按照所述第一导向图形对所述介质层上的掩膜层进行蚀刻处理，并去除光刻胶，形成第一蚀刻区域；
向所述第一蚀刻区域填充自组装材料，并基于自组装材料形成对应接触孔尺寸的第二导向图形，所述自组装材料包括具有可形成微相且与另一高分子链段连结的共聚物；
去除所述第二导向图形对应区域下的自组装材料后，对所述介质层进行蚀刻处理以形成贯穿所述介质层的接触孔。
2.根据权利要求1所述的接触孔制备方法，其特征在于，在所述第一蚀刻区域填充的自组装材料包括第一相材料和第二相材料；
所述向所述第一蚀刻区域填充自组装材料，并基于自组装材料形成对应接触孔尺寸的第二导向图形，包括：
将所述第一相材料和第二相材料填充至所述第一蚀刻区域，以在所述掩膜层上形成填充层；
通过热处理工艺将所述填充层按照所述第一相材料和第二相材料形成横向分层结构；
其中，所述横向分层结构中以所述第一相材料或所述第二相材料形成对应于所述接触孔的目标块，且所述目标块在所述填充层的表面上形成所述第二导向图形。
3.根据权利要求2所述的接触孔制备方法，其特征在于，所述目标块为所述第一相材料，且所述第一相材料的蚀刻速度大于所述第二相材料的蚀刻速度。
4.根据权利要求1所述的接触孔制备方法，其特征在于，所述蚀刻处理采用干法蚀刻工艺。
5.根据权利要求1所述的接触孔制备方法，其特征在于，在所述介质层的密集图形区域设置多个所述接触孔的情况下，在所述对待设置接触孔的介质层按照第一导向图形进行光刻显影处理之前，所述方法还包括：
基于目标孔距在所述介质层上设置对应两个接触孔的蚀刻位置，所述目标孔距至少大于接触孔孔距的两倍；
且在所述去除所述第二导向图形对应区域下的自组装材料后，对所述介质层进行蚀刻处理以形成贯穿所述介质层的接触孔之后，所述方法还包括：
按照所述接触孔孔距，在两个所述接触孔之间重新制备一个接触孔。
6.根据权利要求5所述的接触孔制备方法，其特征在于，在设置两个所述接触孔的蚀刻位置后，对应两个所述接触孔形成的横向分层结构中至少包括两个目标块，且两个所述目标块分别不同的接触孔。
7.根据权利要求5所述的接触孔制备方法，其特征在于，所述按照所述接触孔孔距，在两个所述接触孔之间重新制备一个接触孔包括：
去除所述自组装材料并以光刻胶重新填充所述介质层，以在两个所述接触孔之间按照所述第一导向图形进行光刻显影处理；
按照所述第一导向图形对所述介质层上的掩膜层进行蚀刻处理，形成第二蚀刻区域；
向所述第二蚀刻区域填充自组装材料，并基于自组装材料形成对应接触孔尺寸的第二导向图形；
去除所述第二导向图形对应区域下的自组装材料后，对所述介质层进行蚀刻处理以形成贯穿所述介质层的接触孔。
8.根据权利要求1-7任一项所述的接触孔制备方法，其特征在于，所述第一导向图形是通过KrF光刻机进行光刻显影处理而形成的。
9.一种半导体器件，其特征在于，所述半导体器件上的接触孔是应用如权利要求1-8任一项所述的接触孔制备方法制备的。
10.一种集成电路板，其特征在于，包括如权利要求9所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311500407.6A CN117238847B (zh) | 2023-11-13 | 2023-11-13 | 接触孔制备方法、半导体器件及集成电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311500407.6A CN117238847B (zh) | 2023-11-13 | 2023-11-13 | 接触孔制备方法、半导体器件及集成电路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117238847A true CN117238847A (zh) | 2023-12-15 |
| CN117238847B CN117238847B (zh) | 2024-06-21 |
Family
ID=89098678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311500407.6A Active CN117238847B (zh) | 2023-11-13 | 2023-11-13 | 接触孔制备方法、半导体器件及集成电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117238847B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101588988A (zh) * | 2007-01-24 | 2009-11-25 | 美光科技公司 | 通过自我组装的嵌段共聚物形成二维阵列的具有亚光刻直径的孔洞 |
| CN103094095A (zh) * | 2011-10-28 | 2013-05-08 | 中芯国际集成电路制造(北京)有限公司 | 制造半导体器件的方法 |
| US9685331B1 (en) * | 2016-02-29 | 2017-06-20 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and pattern forming method |
| CN107112207A (zh) * | 2014-10-14 | 2017-08-29 | 东京毅力科创株式会社 | 使用嵌段共聚物的定向自组装的自对准图案化 |
-
2023
- 2023-11-13 CN CN202311500407.6A patent/CN117238847B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101588988A (zh) * | 2007-01-24 | 2009-11-25 | 美光科技公司 | 通过自我组装的嵌段共聚物形成二维阵列的具有亚光刻直径的孔洞 |
| CN103094095A (zh) * | 2011-10-28 | 2013-05-08 | 中芯国际集成电路制造(北京)有限公司 | 制造半导体器件的方法 |
| CN107112207A (zh) * | 2014-10-14 | 2017-08-29 | 东京毅力科创株式会社 | 使用嵌段共聚物的定向自组装的自对准图案化 |
| US9685331B1 (en) * | 2016-02-29 | 2017-06-20 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and pattern forming method |
Non-Patent Citations (1)
| Title |
|---|
| 陈荣盛等人: "基于表面势的多晶硅薄膜晶体管的栅电容模型", 固体电子学研究与进展, vol. 28, no. 2, 30 June 2008 (2008-06-30), pages 248 - 252 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117238847B (zh) | 2024-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102436100B1 (ko) | 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법 | |
| TWI544549B (zh) | 積體電路之內連線結構及其製造方法 | |
| US10103032B2 (en) | Methods of forming etch masks for sub-resolution substrate patterning | |
| US9536778B2 (en) | Self-aligned double patterning process for metal routing | |
| TWI540677B (zh) | 用於後段製程（ｂｅｏｌ）互連的自對準通孔及插塞圖案化 | |
| TWI474391B (zh) | 具有增加之有關對準和特徵成形的彈性的奈米壓印技術 | |
| US8183138B2 (en) | Methods for forming nanodots and/or a patterned material during the formation of a semiconductor device | |
| US7930660B2 (en) | Measurement structure in a standard cell for controlling process parameters during manufacturing of an integrated circuit | |
| TW201528347A (zh) | 用於後段製程(beol)互連之前層自對準通孔及插塞圖案化 | |
| TW201521173A (zh) | 用於後段製程（ｂｅｏｌ）互連之減成的自對準通孔及插塞圖案化 | |
| KR20160063318A (ko) | Beol 패턴 커팅 및 플러깅을 위한 노출 활성화된 화학적으로 증폭된 dsa | |
| US9437481B2 (en) | Self-aligned double patterning process for two dimensional patterns | |
| CN102881648B (zh) | 金属互连结构的制作方法 | |
| KR100824200B1 (ko) | 반도체 소자의 금속배선 | |
| US12012473B2 (en) | Directed self-assembly structures and techniques | |
| CN117238847B (zh) | 接触孔制备方法、半导体器件及集成电路板 | |
| TW201830473A (zh) | 次解析度基板圖案化方法 | |
| TWI822307B (zh) | 製作選擇閘與字元線的雙重圖案方法 | |
| NL2028300B1 (en) | Directed self-assembly structures and techniques | |
| US20030176044A1 (en) | Method for forming isolation pattern in semiconductor device | |
| US20220413380A1 (en) | Method for Providing Different Patterns on a Single Substrate | |
| JP4589681B2 (ja) | 半導体デバイスの形成方法 | |
| KR0144227B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR20030049574A (ko) | 반도체 소자의 미세 라인 패턴 형성방법 | |
| KR20000040222A (ko) | 반도체 디바이스의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |