CN117222221A - 半导体结构及其制作方法 - Google Patents
半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN117222221A CN117222221A CN202210610515.8A CN202210610515A CN117222221A CN 117222221 A CN117222221 A CN 117222221A CN 202210610515 A CN202210610515 A CN 202210610515A CN 117222221 A CN117222221 A CN 117222221A
- Authority
- CN
- China
- Prior art keywords
- layer
- active
- insulating layer
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000000463 material Substances 0.000 claims abstract description 23
- 230000002093 peripheral effect Effects 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 426
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 29
- 239000011241 protective layer Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- -1 GOI for short) Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本公开提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决半导体结构稳固性较差技术问题，该制作方法包括：在衬底上形成第一绝缘层，第一绝缘层内设置有多个沿第一方向间隔排布且沿第二方向间隔排布的有源柱，多个有源柱沿第三方向延伸；去除部分第一绝缘层，形成多条沿第三方向延伸的第一沟槽；每条第一沟槽暴露衬底且位于相邻的两列有源柱之间；在每条第一沟槽内形成隔离层；去除相邻的隔离层之间的至少部分第一绝缘层，形成第一填充空间，第一填充空间暴露有源柱的中间区域的外周面；在暴露的有源柱的外周面形成栅极结构，栅极结构沿第二方向形成一体。调整隔离层的材质，可以减少隔离层的倒塌，从而提高半导体结构的稳固性。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。
背景技术
随着半导体技术的发展，存储器，尤其是动态随机存储器(Dynamic RandomAccess Memory，简称DRAM)因其具有较高的存储密度以及较快的读写速度被广泛地应用在各种电子设备中。
动态随机存储器通常包括多个存储单元，每个存储单元包括晶体管和电容器，晶体管的栅极与动态随机存储器的字线(Word Line，简称WL)电连接，通过字线上的电压控制晶体管的开启和关闭；晶体管的源极和漏极中的一极与位线(Bit Line，简称BL)电连接，源极和漏极中的另一极与电容器电连接，通过位线对数据信息进行存储或者输出。
为了减小存储器的尺寸，提高其存储密度，通常将电容器水平放置，以便于制作具有更大长细比的电容器。相应的，晶体管也水平放置，晶体管的栅极之间往往设置绝缘结构，以将相邻的栅极之间绝缘隔离，然而，随着水平堆叠的晶体管的层数越来越多，相邻栅极之间的绝缘结构的高度也越来越高，从而导致绝缘结构易倒塌，半导体结构的稳固性较差。
发明内容
鉴于上述问题，本公开实施例提供一种半导体结构及其制作方法，用于提高半导体结构的稳固性。
根据一些实施例，本公开第一方面提供一种半导体结构的制作方法，其包括：
在衬底上形成第一绝缘层，所述第一绝缘层内设置有多个沿第一方向间隔排布且沿第二方向间隔排布的有源柱，多个所述有源柱沿第三方向延伸；
去除部分所述第一绝缘层，形成多条沿所述第三方向延伸的第一沟槽；每条所述第一沟槽暴露所述衬底，且位于沿所述第一方向相邻的两列所述有源柱之间；
在每条所述第一沟槽内形成隔离层；
去除相邻的所述隔离层之间的至少部分所述第一绝缘层，形成第一填充空间，所述第一填充空间暴露所述有源柱的中间区域的外周面；
在暴露在所述第一填充空间内的所述有源柱的外周面形成栅极结构，所述栅极结构沿所述第二方向形成一体。
在一些可能的实施例中，在衬底上形成第一绝缘层，所述第一绝缘层内设置有多个沿第一方向间隔排布且沿第二方向间隔排布的有源柱，多个所述有源柱沿第三方向延伸，包括：
在所述衬底上形成叠层结构，所述叠层结构包括沿所述第二方向依次交替设置的第一牺牲层和有源层；
刻蚀所述叠层结构，形成多条间隔设置且沿所述第三方向延伸的第二沟槽，所述第二沟槽暴露衬底，且将所述有源层分隔成多个所述有源柱；
去除所述第一牺牲层，形成第二填充空间；
在所述第二填充空间内沉积所述第一绝缘层。
在一些可能的实施例中，去除所述第一牺牲层，形成第二填充空间，包括：
在所述第二沟槽内和所述叠层结构上沉积第二牺牲层，所述第二牺牲层填充满所述第二沟槽且覆盖所述叠层结构背离所述衬底的表面；
去除部分所述第二牺牲层和所述第一牺牲层，形成沿所述第三方向间隔排布的至少两个支撑空间，所述至少两个支撑空间将所述有源柱分隔成多个区域；
在每个所述支撑空间内形成支撑层；
去除剩余的所述第二牺牲层和剩余的所述第一牺牲层，形成所述第二填充空间。
在一些可能的实施例中，在所述第二沟槽内和所述叠层结构上沉积第二牺牲层，所述第二牺牲层填充满所述第二沟槽且覆盖所述叠层结构之后，还包括：
对所述第二牺牲层背离所述衬底的表面平坦化处理。
在一些可能的实施例中，去除部分所述第二牺牲层和所述第一牺牲层，形成沿所述第三方向间隔排布的至少两个支撑空间，所述至少两个支撑空间将所述有源柱分隔成多个区域，包括：
在所述第二牺牲层上形成第一光刻胶层，所述第一光刻胶层具有第一图案，所述第一图案包括至少两条沿所述第一方向延伸的第一刻蚀沟槽；
以所述第一光刻胶层为掩膜，刻蚀所述第二牺牲层，形成多个间隔设置的刻蚀孔；
去除沿所述第一方向位于相邻的两个所述刻蚀孔之间的所述第一牺牲层，以使得沿所述第一方向排布的所述刻蚀孔连通，形成所述支撑空间。
在一些可能的实施例中，多个所述隔离层均位于相同的两个相邻的所述支撑层之间，且所述隔离层与所述支撑层之间具有间隔；
去除相邻的所述隔离层之间的至少部分所述第一绝缘层，形成第一填充空间，所述第一填充空间暴露所述有源柱的中间区域的外周面，包括：
去除相邻的所述隔离层之间且与所述隔离层正对的全部所述第一绝缘层，形成所述第一填充空间。
在一些可能的实施例中，在所述第二填充空间内沉积所述第一绝缘层，包括：
在所述第二填充空间内和所述叠层结构上沉积所述第一绝缘层，所述第一绝缘层填充满所述第二填充空间且覆盖所述叠层结构背离所述衬底的表面；
对所述第一绝缘层背离所述衬底的表面平坦化处理。
在一些可能的实施例中，所述第一牺牲层的材质包括锗化硅，所述有源层的材质包括N型掺杂的硅。
在一些可能的实施例中，通过外延生长工艺形成所述第一牺牲层和所述有源层。
在一些可能的实施例中，所述叠层结构靠近所述衬底的最内层为所述第一牺牲层，所述叠层结构远离所述衬底的最外层为所述有源层。
在一些可能的实施例中，去除部分所述第一绝缘层，形成多条沿所述第三方向延伸的第一沟槽；每条所述第一沟槽暴露所述衬底，且位于沿所述第一方向相邻的两列所述有源柱之间，包括：
在所述第一绝缘层上形成第二光刻胶层，所述第二光刻胶层具有第二图案，所述第二图案包括多条沿所述第三方向延伸的第二刻蚀沟槽；
以所述第二光刻胶层为掩膜，刻蚀所述第一绝缘层，形成所述第一沟槽。
在一些可能的实施例中，在每条所述第一沟槽内形成隔离层，包括：
在每条所述第一沟槽内和所述第一绝缘层上沉积隔离层，所述隔离层填充满所述第一沟槽且覆盖所述第一绝缘层背离所述衬底的表面；
对所述隔离层背离所述衬底的表面进行平坦化处理，以暴露所述第一绝缘层。
在一些可能的实施例中，在暴露在所述第一填充空间内的所述有源柱的外周面形成栅极结构，所述栅极结构沿所述第二方向形成一体，包括：
在所述有源柱的外周面形成栅介质层，所述栅介质层之间，以及所述栅介质层与所述隔离层之间均具有间隙；
在剩余的所述第一填充空间内形成栅导电层，所述栅介质层和所述栅导电层形成所述栅极结构。
在一些可能的实施例中，在暴露在所述第一填充空间内的所述有源柱的外周面形成栅极结构，所述栅极结构沿所述第二方向形成一体之后，还包括：
在所述栅极结构、所述第一绝缘层和所述隔离层上形成保护层，并在所述保护层上形成第二绝缘层；
刻蚀所述第二绝缘层和所述保护层，形成多个间隔设置的字线插塞孔，每个所述字线插塞孔暴露一个所述栅极结构；
在所述字线插塞孔内形成字线插塞，所述字线插塞与所述栅极结构一一对应且电性连接。
在一些可能的实施例中，所述隔离层的材质包括氮化硅或者氮氧化硅。
本公开实施例提供的半导体结构的制作方法至少具有如下优点：
本公开实施例提供的半导体结构的制作方法中，通过去除沿第一方向位于相邻两列有源柱之间的部分第一绝缘层，形成暴露衬底的第一沟槽，并在第一沟槽内形成隔离层，隔离层将相邻两列有源柱隔开，从而将位于有源柱的外周面且沿第二方向形成一体的栅极结构隔开，调整隔离层的材质，可以减少隔离层的倒塌，从而提高半导体结构的稳固性。
根据一些实施例，本公开实施例的第二方面提供一种半导体结构，所述半导体结构由如上所述的制作方法获得，因而至少具有稳固性较好的优点。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中半导体结构的绝缘结构的形成过程图；
图2为相关技术中半导体结构的绝缘结构倒塌的示意图；
图3为本公开一实施例中的半导体结构的制作方法的一种流程图；
图4为本公开一实施例中的形成第一绝缘层后的E-E截面的示意图；
图5为本公开一实施例中的形成第一绝缘层后的F-F截面的示意图；
图6为本公开一实施例中的形成第一沟槽后的E-E截面的示意图；
图7为本公开一实施例中的形成第一沟槽后的F-F截面的示意图；
图8为本公开一实施例中的形成隔离层后的E-E截面的示意图；
图9为本公开一实施例中的形成隔离层后的F-F截面的示意图；
图10为本公开一实施例中的形成第一填充空间后的E-E截面的示意图；
图11为本公开一实施例中的形成第一填充空间后的F-F截面的示意图；
图12为本公开一实施例中的形成栅极结构后的E-E截面的示意图；
图13为本公开一实施例中的形成栅极结构后的F-F截面的示意图；
图14为本公开一实施例中的形成保护层后的E-E截面的示意图；
图15为本公开一实施例中的形成保护层后的F-F截面的示意图；
图16为本公开一实施例中的形成字线插塞后的E-E截面的示意图；
图17为本公开一实施例中的半导体结构的框架图；
图18为本公开一实施例中的形成叠层结构后的E-E截面的示意图；
图19为本公开一实施例中的形成叠层结构后的F-F截面的示意图；
图20为本公开一实施例中的形成第二沟槽后的E-E截面的示意图；
图21为本公开一实施例中的形成第二沟槽后的F-F截面的示意图；
图22为本公开一实施例中的形成第二牺牲层后的E-E截面的示意图；
图23为本公开一实施例中的形成第二牺牲层后的F-F截面的示意图；
图24为本公开一实施例中的形成支撑空间后的E-E截面的示意图；
图25为本公开一实施例中的形成支撑空间后的F-F截面的示意图；
图26为本公开一实施例中的形成支撑层后的E-E截面的示意图；
图27为本公开一实施例中的形成支撑层后的F-F截面的示意图；
图28为本公开一实施例中的形成第二填充空间后的E-E截面的示意图；
图29为本公开一实施例中的形成第二填充空间后的F-F截面的示意图。
具体实施方式
相关技术中，半导体结构的绝缘结构易倒塌，半导体结构的稳固性较差，经发明人研究发现，其原因在于，绝缘结构的机械性能较差，导致绝缘结构易倒塌。参阅图1，制作半导体结构时，通常先在有源柱30上形成绝缘结构20，绝缘结构20覆盖有源柱30且形成一体，以使各有源柱30之间绝缘隔离；再去除部分绝缘结构20，以使绝缘结构20分成多条，每条绝缘结构20位于相邻的两列有源柱30之间。如图1所示，绝缘结构20的厚度较薄且机械性能较差，易倒塌变形，影响半导体结构的稳固性。此外，参阅图2，当绝缘结构20倒塌时，往往会与有源柱30相接触，有源柱30难以顺利形成所需的结构(例如晶体管)，影响半导体结构的性能。
有鉴于此，本公开实施例提供一种半导体结构及其制作方法，通过在沿第一方向位于相邻两列有源柱之间形成隔离层，隔离层可以将相邻两列有源柱隔开，从而将位于有源柱的外周面且沿第二方向形成一体的栅极结构隔开，调整隔离层的材质，可以减少隔离层的倒塌，从而提高半导体结构的稳固性。
为了使本公开实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本公开保护的范围。
参阅图3，图3为本公开一实施例中的半导体结构的制作方法的流程图，该制作方法包括：
步骤S10：在衬底上形成第一绝缘层，第一绝缘层内设置有多个沿第一方向间隔排布且沿第二方向间隔排布的有源柱，多个有源柱沿第三方向延伸。
参阅图4和图5，图4所示的截面E-E为垂直于第三方向的截面，图5所示的截面F-F为平行于第二方向且经过晶体管的截面。衬底10可以为衬底10上的结构层提供支撑基础，衬底10的材质可以为半导体，例如，衬底10的材质可以为单晶硅、多晶硅、无定型硅、锗、碳化硅、锗化硅、绝缘体上锗(Germanium on Insulator，简称GOI)或者绝缘体上硅(Siliconon Insulator，简称SOI)等。
衬底10上形成有第一绝缘层70，第一绝缘层70内设置有多个间隔设置的有源柱30，有源柱30后续可以形成晶体管2(参阅图17)。如图4所示，多个有源柱30位于第一绝缘层70内部，相邻有源柱30之间填充有第一绝缘层70，通过第一绝缘层70将各有源柱30隔离。在一些可能的示例中，第一绝缘层70覆盖多个有源柱30，且第一绝缘层70背离衬底10的表面高于有源柱30背离衬底10的表面，以使多个有源柱30位于第一绝缘层70的内部。第一绝缘层70的材质可以为氧化物，例如氧化硅，以便于第一绝缘层70后续的去除。
继续参阅图4和图5，多个有源柱30沿第三方向延伸，且多个有源柱30呈阵列排布。多个有源柱30不仅沿第一方向间隔排布，而且沿第二方向间隔排布，第一方向与第二方向相交叉，第一方向与第二方向均与第三方向相垂直。第三方向为平行于衬底10的方向，如图5所示Y方向，第二方向为垂直于衬底10的方向，如图5所示的Z方向。
其中，第一方向、第二方向和第三方向两两垂直，例如，第一方向如图4所示的X方向。这样排布，可以使得多个有源柱30的排布更紧凑，排布方式更优，最大程度提高多个有源柱30的排布数量，从而提高半导体结构的存储密度。
在一些可能的实施例中，有源柱30包括源极、漏极，以及位于源极和漏极之间的沟道，即源极、沟道和漏极沿第三方向依次排布。可以理解的是，源极和漏极分别位于有源柱30的两端，源极和漏极中的一极与位线1(参阅图17)电性连接，源极和漏极中的另一极与电容器3(参阅图17)电性连接，沟道位于有源柱30的中间区域。
步骤S20：去除部分第一绝缘层，形成多条沿第三方向延伸的第一沟槽；每条第一沟槽暴露衬底，且位于沿第一方向相邻的两列有源柱之间。
参阅图6和图7，湿法刻蚀或者干法刻蚀去除部分第一绝缘层70，以形成第一沟槽71。第一沟槽71具有多条，多条第一沟槽71间隔设置，互不连通，且第一沟槽71不暴露有源柱30。第一沟槽71暴露衬底10，且每条第一沟槽71位于相邻两列有源柱30之间，这两列有源柱30沿第一方向排布。如图6所示，每条第一沟槽71位于左右相邻的两列有源柱30之间。
多条第一沟槽71沿第三方向延伸，即第一沟槽71与有源柱30的延伸方向相同。在一些可能的实施例中，沿第三方向，第一沟槽71的长度可以与有源柱30的长度相同，即第一沟槽71将第一绝缘层70分隔成多条。在另一些可能的实施例中，沿第三方向，第一沟槽71的长度可以短于有源柱30的长度，第一沟槽71至少与有源柱30的中间区域相对，即第一沟槽71至少与沟道相对，第一沟槽71可以延伸至源极和/或漏极。
在一些可能的实现方式中，去除部分第一绝缘层70，形成多条沿第三方向延伸的第一沟槽71；每条第一沟槽71暴露衬底10，且位于沿第一方向相邻的两列有源柱30之间，包括：
在第一绝缘层70上形成第二光刻胶层，第二光刻胶层具有第二图案，第二图案包括多条沿第三方向延伸的第二刻蚀沟槽。示例性的，在第一绝缘层70上涂覆第二光刻胶层，通过对第二光刻胶层显影、曝光等，在第二光刻胶层中形成所需的第二图案。第二图案包括多条间隔设置的第二刻蚀沟槽，第二刻蚀沟槽沿第三方向延伸且暴露部分第一绝缘层70。
形成第二光刻胶层后，以第二光刻胶层为掩膜，刻蚀第一绝缘层70，形成第一沟槽71。以第二光刻胶层为掩膜，刻蚀去除未被第二光刻胶层覆盖的第一绝缘层70，保留被第二光刻胶层覆盖的第一绝缘层70，在第一绝缘层70中形成第一沟槽71。
需要说明的是，在以第二光刻胶层为掩膜，刻蚀第一绝缘层70时，也会去除第二光刻胶层。在一些可能的示例中，刻蚀第一绝缘层70的过程中，第二光刻胶层完全被去除，第二光刻胶层无需单独去除。在另一些可能的示例中，刻蚀第一绝缘层70后，第二光刻胶层仍有部分剩余。此时，第二光刻胶层需要单独去除，例如，通过灰化工艺去除第二光刻胶层，以使第一绝缘层70暴露。
步骤S30：在每条第一沟槽内形成隔离层。
参阅图7、图8和图9，隔离层72填充在第一沟槽71内，例如，隔离层72通过沉积工艺形成，沉积工艺包括化学气相沉积(Chemical Vapor Deposition，简称CVD)、物理气相沉积(Physical Vapor Deposition，简称PVD)或者原子层沉积(Atomic Layer Deposition，简称ALD)等。
在一些可能的实现方式中，在每条第一沟槽71内形成隔离层72，包括：
在每条第一沟槽71内和第一绝缘层70上沉积隔离层72，隔离层72填充满第一沟槽71且覆盖第一绝缘层70背离衬底10的表面。隔离层72填充满第一沟槽71且覆盖第一绝缘层70，以便于隔离层72的形成。隔离层72的材质包括氮化硅或者氮氧化硅，隔离层72的材质较硬，机械性能较好，不易倒塌，半导体结构的稳固性较好。
沉积隔离层72后，对隔离层72背离衬底10的表面进行平坦化处理，以暴露第一绝缘层70。如图8所示，对隔离层72进行平坦化处理，去除位于第一绝缘层70上方的隔离层72，以暴露第一绝缘层70。例如，通过化学机械研磨(Chemical Mechanical Polishing，简称CMP)隔离层72背离衬底10的表面。
步骤S40：去除相邻的隔离层之间的至少部分第一绝缘层，形成第一填充空间，第一填充空间暴露有源柱的中间区域的外周面。
参阅图10和图11，形成隔离层72后，隔离层72可以对沿第三方向相邻两列有源柱30进行绝缘隔离，此时，可以去除相邻的隔离层72之间的至少部分第一绝缘层70，形成第一填充空间73，有源柱30的中间区域的外周面暴露在第一填充空间73内。其中，有源柱30的中间区域包括有源区的沟道，即第一填充空间73暴露沟道的外周面，以便于在沟道的外周面形成栅极结构80。
具体的，在沿第三方向第一沟槽71的长度与有源柱30的长度相同的实施例中，去除位于相邻的隔离层72之间的部分第一绝缘层70，该部分第一绝缘层70与沟道相对。也就是说，去除的第一绝缘层70沿第三方向的长度小于隔离层72沿第三方向的长度，剩余的第一绝缘层70位于隔离层72沿第三方向的两端，以防止在整个有源柱30上都形成栅极结构。
在沿第三方向第一沟槽71的长度小于有源柱30的长度的实施例中，去除位于相邻的隔离层72之间的部分第一绝缘层70或者全部第一绝缘层70，以暴露沟道。通过在相邻的沟道之间设置隔离层72，可以对后续形成在沟道上的栅极结构绝缘隔离。
步骤S50：在暴露在第一填充空间内的有源柱的外周面形成栅极结构，栅极结构沿第二方向形成一体。
参阅图10至图13，栅极结构80包括栅介质层81和栅导电层82，其中，栅介质层81覆盖有源柱30的外周面，栅导电层82覆盖栅介质层81的外周面，且栅导电层82沿第二方向形成一体，以形成字线4。栅介质层81的材质可以包括氧化物，栅导电层82的材质可以包括W、TiN、TaN、Al、Ru或Cu等电阻较小的材料。
在一些可能的实现方式中，在暴露在第一填充空间73内的有源柱30的外周面形成栅极结构80，栅极结构80沿第二方向形成一体，包括：
在有源柱30的外周面形成栅介质层81，栅介质层81之间，以及栅介质层81与隔离层72之间均具有间隙。示例性的，通过沉积工艺在有源柱30暴露的外周面上形成栅介质层81，栅介质层81覆盖有源柱30，栅介质层81之间相间隔，且栅介质层81与隔离层72之间相间隔。
在剩余的第一填充空间73内形成栅导电层82，栅介质层81和栅导电层82形成栅极结构80。如图11至图13所示，栅导电层82填充满剩余的第一填充空间73，栅导电层82沿第二方向延伸形成一体。栅导电层82用作字线4，一方面在占用同样大小的衬底10的基础上，可以提高半导体结构的集成度，另一方面栅导电层82环绕沟道，还可以提高栅导电层82的沟道控制能力，提高半导体结构的性能。
在一些可能的实施例中，参阅图14至图17，在暴露在第一填充空间73内的有源柱30的外周面形成栅极结构80，栅极结构80沿第二方向形成一体之后，还包括：
在栅极结构80、第一绝缘层70和隔离层72上形成保护层91，并在保护层91上形成第二绝缘层92。如图14和图15所示，保护层91覆盖栅极结构80、第一绝缘层70和隔离层72。参阅图16和图17，第二绝缘层92覆盖保护层91。保护层91一方面可以对栅极结构80进行隔离和保护，减少或者防止栅极结构80氧化，另一方面还可以用作第二绝缘层92的刻蚀停止层，减少或者防止栅极结构80受到刻蚀损伤。第二绝缘层92的材质可以为氧化硅，保护层91的材质可以为氮化硅或者氮氧化硅。
形成第二绝缘层92后，刻蚀第二绝缘层92和保护层91，形成多个间隔设置的字线插塞孔，每个字线插塞孔暴露一个栅极结构80。具体的，湿法刻蚀或者干法刻蚀第二绝缘层92和保护层91，以形成字线插塞孔，字线插塞孔贯穿第二绝缘层92和保护层91，以暴露栅极结构80，多个字线插塞孔与多个栅极结构80一一对应。
形成字线插塞孔后，在字线插塞孔内形成字线插塞5，字线插塞5与栅极结构80一一对应且电性连接。参阅图16和图17，在每个字线插塞孔内形成一个字线插塞5，字线插塞5与相对应的栅极结构80相对应且电连接。
综上，本公开实施例提供的半导体结构的制作方法中，通过去除沿第一方向位于相邻两列有源柱30之间的部分第一绝缘层70，形成暴露衬底10的第一沟槽71，并在第一沟槽71内形成隔离层72，隔离层72将相邻两列有源柱30隔开，从而将位于有源柱30的外周面且沿第二方向形成一体的栅极结构80隔开，调整隔离层72的材质，可以减少隔离层72的倒塌，从而提高半导体结构的稳固性。
参阅图18至图29，在本申请一种可能的实施例中，在衬底10上形成第一绝缘层70，第一绝缘层70内设置有多个沿第一方向间隔排布且沿第二方向间隔排布的有源柱30，多个有源柱30沿第三方向延伸(步骤S10)，包括：
步骤S11：在衬底10上形成叠层结构40，叠层结构40包括沿第二方向依次交替设置的第一牺牲层41和有源层42。
参阅图18和图19，叠层结构40包括多个第一牺牲层41和多个有源层42，多个第一牺牲层41和多个有源层42沿第二方向交替堆叠设置。其中，第二方向为垂直于衬底10的方向，如图18所示Z方向。沿第二方向，相邻两个第一牺牲层41之间设置有有源层42，或者相邻两个有源层42之间设置有第一牺牲层41，以使得第一牺牲层41和有源层42依次交替设置。如此排布，通过第一牺牲层41可以将相邻两个有源层42隔离开来，以便于使有源层42沿第一方向电性隔离。
具体的，叠层结构40靠近衬底10的最内层为第一牺牲层41，叠层结构40远离衬底10的最外层为有源层42。如此设置，一方面最内层的第一牺牲层41可以将该第一牺牲层41上的有源层42与衬底10之间间隔开来，每层有源层42后续都可以形成有源柱30，从而提高半导体结构的存储容量。另一方面最外层为有源层42，当叠层结构40具有相同层数的有源层42时，叠层结构40的高度降低，以便于后续刻蚀叠层结构40。
在一些可能的实现方式中，由衬底10通过外延生长工艺(Epitaxy，简称EPI)形成第一牺牲层41和有源层42。具体的，衬底10、有源层42和第一牺牲层41具体同样的元素，例如硅元素，以在衬底10上外延生长第一牺牲层41，在第一牺牲层41上外延生长有源层42，并在有源层42上外延生长第一牺牲层41。示例性的，衬底10的材质包括硅，有源层42的材质包括硅，第一牺牲层41的材质包括锗化硅。一方面便于外延生长形成有源层42和第一牺牲层41，另一方面第一牺牲层41与有源层42具有较大的选择比，后续可以单独去除第一牺牲层41，减少去除第一牺牲层41时对有源层42的损伤。在一些实施例中，有源层42的材质包括有掺杂的硅，例如，有源层42的材质包括N型掺杂的硅，以提高有源层42的电学性能。
步骤S12：刻蚀叠层结构40，形成多条间隔设置且沿第三方向延伸的第二沟槽43，第二沟槽43暴露衬底10，且将有源层42分隔成多个有源柱30。
参阅图20和图21，叠层结构40中形成多条第二沟槽43，多条第二沟槽43间隔设置且沿第三方向延伸，第三方向为图21所示水平方向(Y方向)。第三方向平行于衬底10，且与第二方向相垂直。第二沟槽43贯穿叠层结构40，以暴露衬底10。
在一些可能的实施例中，参阅图20，第二沟槽43还可以延伸至衬底10中，即第二沟槽43的槽底位于衬底10中。如此设置，一方面可以保证第二沟槽43将叠层结构40分隔成多个分体，从而使得叠层结构40中的各有源层42均分隔成多个间隔设置的有源柱30，以提高有源柱30的数量，增加半导体结构的存储容量；另一方面可以保证第二沟槽43贯穿所有的第一牺牲层41，以便于后续去除第一牺牲层41。
步骤S13：去除第一牺牲层41，形成第二填充空间61。
参阅图22，在一些可能的实现方式中，去除第一牺牲层41，形成第二填充空间61，包括：
在第二沟槽43内和叠层结构40上沉积第二牺牲层50，第二牺牲层50填充满第二沟槽43且覆盖叠层结构40背离衬底10的表面。如图22和图23所示，第二牺牲层50填平第二沟槽43且覆盖叠层结构40的上表面。其中，在第二沟槽43内和叠层结构40上沉积第二牺牲层50，第二牺牲层50填充满第二沟槽43且覆盖叠层结构40之后，还包括：对第二牺牲层50背离衬底10的表面平坦化处理，以使第二牺牲层50的上表面较为平整，以便于进行后续制作。
形成第二牺牲层50后，去除部分第二牺牲层50和第一牺牲层41，形成沿第三方向间隔排布的至少两个支撑空间51，至少两个支撑空间51将有源柱30分隔成多个区域。参阅图24和图25，示例性的，支撑空间51具有两个，这两个支撑空间51可以将有源柱30沿第三方向分隔成三个区域，这三个区域可以分别为位线区、晶体管区和电容器区，其中，晶体管区位于两个支撑空间51之间。当然，支撑空间51还可以更多。
示例性的，去除部分第二牺牲层50和第一牺牲层41，形成沿第三方向间隔排布的至少两个支撑空间51，至少两个支撑空间51将有源柱30分隔成多个区域，包括：在第二牺牲层50上形成第一光刻胶层，第一光刻胶层具有第一图案，第一图案包括至少两条沿第一方向延伸的第一刻蚀沟槽；以第一光刻胶层为掩膜，刻蚀第二牺牲层50，形成多个间隔设置的刻蚀孔；去除沿第一方向位于相邻的两个刻蚀孔之间的第一牺牲层41，以使得沿第一方向排布的刻蚀孔连通，形成支撑空间51。
其中，第一光刻胶层可以通过旋涂等工艺形成在第二光刻胶层上，第一刻蚀沟槽暴露部分第二牺牲层50。刻蚀第二牺牲层50所形成的刻蚀孔贯穿第二牺牲层50，刻蚀孔暴露衬底10、有源柱30和第一牺牲层41。利用刻蚀孔可以去除第一牺牲层41，具体的，湿法刻蚀暴露在刻蚀孔中的第一牺牲层41，以使沿第一方向排布的各刻蚀孔相连通，形成一个支撑空间51，各支撑空间51沿第三方向间隔设置。
形成支撑空间51后，在每个支撑空间51内形成支撑层60。参阅图25、图26和图27，在每个填充空间内沉积支撑层60，支撑层60沿第三方向间隔设置，支撑层60的材质可以为氮化硅。可以理解的是，以垂直于第三方向的平面为截面，支撑层60的截面形状为网状。
形成支撑层60后，去除剩余的第二牺牲层50和剩余的第一牺牲层41，形成第二填充空间61。示例性的，湿法刻蚀剩余的第二牺牲层50，以暴露第二沟槽43，并利用第二沟槽43，继续湿法刻蚀去除剩余的第一牺牲层41，形成第二填充空间61，第二填充空间61包括第二沟槽43。
步骤S14：在第二填充空间61内沉积第一绝缘层70。
参阅图28、图29、图4和图5，第一绝缘层70填平第二填充空间61，在一些可能的实现方式中，在第二填充空间61内沉积第一绝缘层70，包括：
在第二填充空间61内和叠层结构40上沉积第一绝缘层70，第一绝缘层70填充满第二填充空间61且覆盖叠层结构40背离衬底10的表面。如图28和图4所示，第一绝缘层70填充满第二填充空间61且覆盖叠层结构40的上表面。
对第一绝缘层70背离衬底10的表面平坦化处理。如图4所示，平坦化处理后，第一绝缘层70背离衬底10的表面较为平整，以便于在其上形成其他的结构层。此外，有源柱30并未暴露出来，第一绝缘层70可以减少或者有源柱30氧化。
需要说明的是，在一些可能的实施例中，多个隔离层72均位于相同的两个相邻的支撑层60之间，且隔离层72与支撑层60之间具有间隔；去除相邻的隔离层72之间的至少部分第一绝缘层70，形成第一填充空间73，第一填充空间73暴露有源柱30的中间区域的外周面，包括：去除相邻的隔离层72之间且与隔离层72正对的全部第一绝缘层70，形成第一填充空间73。
沿第三方向，衬底10上形成有至少两个支撑层60，有源柱30穿过至少两个支撑层60。在这至少两个支撑层60中，其中一组相邻的两个支撑层60之间设置有多个隔离层72。在一些可能的示例中，沿第三方向设置有两个支撑层60，这两个支撑层60即为一组相邻的两个支撑层60，这两个支撑层60之间设置有多个隔离层72。在另一些可能的示例中，沿第三方向设置有三个支撑层60，这三个支撑层60包括两组相邻的两个支撑层60，这两组相邻的两个支撑层60中的一组相邻的两个支撑层60之间设置有多个隔离层72。
沿第三方向隔离层72的两端具有支撑层60之间具有间隔，此时，去除相邻的隔离层72之间且与隔离层72正对的全部第一绝缘层70，形成第一填充空间73。沿第三方向，隔离层72的长度与第一填充空间73的长度相等。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
Claims (16)
1.一种半导体结构的制作方法，其特征在于，包括：
在衬底上形成第一绝缘层，所述第一绝缘层内设置有多个沿第一方向间隔排布且沿第二方向间隔排布的有源柱，多个所述有源柱沿第三方向延伸；
去除部分所述第一绝缘层，形成多条沿所述第三方向延伸的第一沟槽；每条所述第一沟槽暴露所述衬底，且位于沿所述第一方向相邻的两列所述有源柱之间；
在每条所述第一沟槽内形成隔离层；
去除相邻的所述隔离层之间的至少部分所述第一绝缘层，形成第一填充空间，所述第一填充空间暴露所述有源柱的中间区域的外周面；
在暴露在所述第一填充空间内的所述有源柱的外周面形成栅极结构，所述栅极结构沿所述第二方向形成一体。
2.根据权利要求1所述的制作方法，其特征在于，在衬底上形成第一绝缘层，所述第一绝缘层内设置有多个沿第一方向间隔排布且沿第二方向间隔排布的有源柱，多个所述有源柱沿第三方向延伸，包括：
在所述衬底上形成叠层结构，所述叠层结构包括沿所述第二方向依次交替设置的第一牺牲层和有源层；
刻蚀所述叠层结构，形成多条间隔设置且沿所述第三方向延伸的第二沟槽，所述第二沟槽暴露衬底，且将所述有源层分隔成多个所述有源柱；
去除所述第一牺牲层，形成第二填充空间；
在所述第二填充空间内沉积所述第一绝缘层。
3.根据权利要求2所述的制作方法，其特征在于，去除所述第一牺牲层，形成第二填充空间，包括：
在所述第二沟槽内和所述叠层结构上沉积第二牺牲层，所述第二牺牲层填充满所述第二沟槽且覆盖所述叠层结构背离所述衬底的表面；
去除部分所述第二牺牲层和所述第一牺牲层，形成沿所述第三方向间隔排布的至少两个支撑空间，所述至少两个支撑空间将所述有源柱分隔成多个区域；
在每个所述支撑空间内形成支撑层；
去除剩余的所述第二牺牲层和剩余的所述第一牺牲层，形成所述第二填充空间。
4.根据权利要求3所述的制作方法，其特征在于，在所述第二沟槽内和所述叠层结构上沉积第二牺牲层，所述第二牺牲层填充满所述第二沟槽且覆盖所述叠层结构之后，还包括：
对所述第二牺牲层背离所述衬底的表面平坦化处理。
5.根据权利要求3所述的制作方法，其特征在于，去除部分所述第二牺牲层和所述第一牺牲层，形成沿所述第三方向间隔排布的至少两个支撑空间，所述至少两个支撑空间将所述有源柱分隔成多个区域，包括：
在所述第二牺牲层上形成第一光刻胶层，所述第一光刻胶层具有第一图案，所述第一图案包括至少两条沿所述第一方向延伸的第一刻蚀沟槽；
以所述第一光刻胶层为掩膜，刻蚀所述第二牺牲层，形成多个间隔设置的刻蚀孔；
去除沿所述第一方向位于相邻的两个所述刻蚀孔之间的所述第一牺牲层，以使得沿所述第一方向排布的所述刻蚀孔连通，形成所述支撑空间。
6.根据权利要求3所述的制作方法，其特征在于，多个所述隔离层均位于相同的两个相邻的所述支撑层之间，且所述隔离层与所述支撑层之间具有间隔；
去除相邻的所述隔离层之间的至少部分所述第一绝缘层，形成第一填充空间，所述第一填充空间暴露所述有源柱的中间区域的外周面，包括：
去除相邻的所述隔离层之间且与所述隔离层正对的全部所述第一绝缘层，形成所述第一填充空间。
7.根据权利要求2所述的制作方法，其特征在于，在所述第二填充空间内沉积所述第一绝缘层，包括：
在所述第二填充空间内和所述叠层结构上沉积所述第一绝缘层，所述第一绝缘层填充满所述第二填充空间且覆盖所述叠层结构背离所述衬底的表面；
对所述第一绝缘层背离所述衬底的表面平坦化处理。
8.根据权利要求2所述的制作方法，其特征在于，所述第一牺牲层的材质包括锗化硅，所述有源层的材质包括N型掺杂的硅。
9.根据权利要求2所述的制作方法，其特征在于，通过外延生长工艺形成所述第一牺牲层和所述有源层。
10.根据权利要求2所述的制作方法，其特征在于，所述叠层结构靠近所述衬底的最内层为所述第一牺牲层，所述叠层结构远离所述衬底的最外层为所述有源层。
11.根据权利要求1-10任一项所述的制作方法，其特征在于，去除部分所述第一绝缘层，形成多条沿所述第三方向延伸的第一沟槽；每条所述第一沟槽暴露所述衬底，且位于沿所述第一方向相邻的两列所述有源柱之间，包括：
在所述第一绝缘层上形成第二光刻胶层，所述第二光刻胶层具有第二图案，所述第二图案包括多条沿所述第三方向延伸的第二刻蚀沟槽；
以所述第二光刻胶层为掩膜，刻蚀所述第一绝缘层，形成所述第一沟槽。
12.根据权利要求1-10任一项所述的制作方法，其特征在于，在每条所述第一沟槽内形成隔离层，包括：
在每条所述第一沟槽内和所述第一绝缘层上沉积隔离层，所述隔离层填充满所述第一沟槽且覆盖所述第一绝缘层背离所述衬底的表面；
对所述隔离层背离所述衬底的表面进行平坦化处理，以暴露所述第一绝缘层。
13.根据权利要求1-10任一项所述的制作方法，其特征在于，在暴露在所述第一填充空间内的所述有源柱的外周面形成栅极结构，所述栅极结构沿所述第二方向形成一体，包括：
在所述有源柱的外周面形成栅介质层，所述栅介质层之间，以及所述栅介质层与所述隔离层之间均具有间隙；
在剩余的所述第一填充空间内形成栅导电层，所述栅介质层和所述栅导电层形成所述栅极结构。
14.根据权利要求1-10任一项所述的制作方法，其特征在于，在暴露在所述第一填充空间内的所述有源柱的外周面形成栅极结构，所述栅极结构沿所述第二方向形成一体之后，还包括：
在所述栅极结构、所述第一绝缘层和所述隔离层上形成保护层，并在所述保护层上形成第二绝缘层；
刻蚀所述第二绝缘层和所述保护层，形成多个间隔设置的字线插塞孔，每个所述字线插塞孔暴露一个所述栅极结构；
在所述字线插塞孔内形成字线插塞，所述字线插塞与所述栅极结构一一对应且电性连接。
15.根据权利要求1-10任一项所述的制作方法，其特征在于，所述隔离层的材质包括氮化硅或者氮氧化硅。
16.一种半导体结构，其特征在于，所述半导体结构由如权利要求1-14任一项所述的制作方法获得。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210610515.8A CN117222221A (zh) | 2022-05-31 | 2022-05-31 | 半导体结构及其制作方法 |
| EP22924558.4A EP4307855A1 (en) | 2022-05-31 | 2022-06-08 | Semiconductor structure and manufacturing method therefor |
| PCT/CN2022/097528 WO2023231059A1 (zh) | 2022-05-31 | 2022-06-08 | 半导体结构及其制作方法 |
| KR1020237027118A KR20230168177A (ko) | 2022-05-31 | 2022-06-08 | 반도체 구조 및 그의 제조 방법 |
| US17/816,130 US20230389268A1 (en) | 2022-05-31 | 2022-07-29 | Semiconductor structure and manufacturing method thereof |
| TW112119290A TW202349672A (zh) | 2022-05-31 | 2023-05-24 | 半導體結構及其製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210610515.8A CN117222221A (zh) | 2022-05-31 | 2022-05-31 | 半导体结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117222221A true CN117222221A (zh) | 2023-12-12 |
Family
ID=88287236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210610515.8A Pending CN117222221A (zh) | 2022-05-31 | 2022-05-31 | 半导体结构及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN117222221A (zh) |
| TW (1) | TW202349672A (zh) |
| WO (1) | WO2023231059A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699839B1 (ko) * | 2005-04-21 | 2007-03-27 | 삼성전자주식회사 | 다중채널을 갖는 반도체 장치 및 그의 제조방법. |
| KR20120077040A (ko) * | 2010-12-30 | 2012-07-10 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US11538808B2 (en) * | 2018-09-07 | 2022-12-27 | Intel Corporation | Structures and methods for memory cells |
| US11257822B2 (en) * | 2019-11-21 | 2022-02-22 | Intel Corporation | Three-dimensional nanoribbon-based dynamic random-access memory |
-
2022
- 2022-05-31 CN CN202210610515.8A patent/CN117222221A/zh active Pending
- 2022-06-08 WO PCT/CN2022/097528 patent/WO2023231059A1/zh unknown
-
2023
- 2023-05-24 TW TW112119290A patent/TW202349672A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW202349672A (zh) | 2023-12-16 |
| WO2023231059A1 (zh) | 2023-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11751392B2 (en) | Fabrication method for a 3-dimensional NOR memory array | |
| US10629675B1 (en) | Three-dimensional memory device containing capacitor pillars and methods of making the same | |
| US8785998B2 (en) | Semiconductor device having vertical channel transistor and methods of fabricating the same | |
| JP4149498B2 (ja) | 集積回路装置およびその製造方法 | |
| US20130109148A1 (en) | Methods of forming a pattern and methods of manufacturing semiconductor devices using the same | |
| WO2017142806A1 (en) | Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof | |
| US11282783B2 (en) | Three-dimensional memory device with via structures surrounded by perforated dielectric moat structure and methods of making the same | |
| KR20180006817A (ko) | 수직형 메모리 장치 | |
| CN111542924A (zh) | 集成组合件及形成集成组合件的方法 | |
| US20230217643A1 (en) | Multi-Layer Random Access Memory and Methods of Manufacture | |
| JP3795366B2 (ja) | 記憶素子及びその製造方法 | |
| CN114334981A (zh) | 一种半导体器件及其制备方法和三维存储器 | |
| CN116133386A (zh) | 半导体结构及其制作方法 | |
| US10535657B2 (en) | High density vertical thyristor memory cell array with improved isolation | |
| JP2000049301A (ja) | 半導体記憶装置 | |
| CN112786607B (zh) | 三维存储器结构及其制备方法 | |
| CN115274561A (zh) | 半导体结构的制备方法、半导体结构和半导体存储器 | |
| CN117222221A (zh) | 半导体结构及其制作方法 | |
| US20230389268A1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN113228252A (zh) | 包括延伸穿过介电区的信号线和电源连接线的三维存储器器件及其制造方法 | |
| CN112802852B (zh) | 三维存储器及其制备方法 | |
| JP2024520948A (ja) | メモリ及びその製造方法 | |
| CN116867263A (zh) | 存储器及其制作方法 | |
| CN116761420A (zh) | 半导体结构及其制作方法 | |
| CN116867262A (zh) | 半导体结构及其制作方法、存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |