CN117219620A - 使用fod材料的选择性屏蔽的半导体器件和方法 - Google Patents

使用fod材料的选择性屏蔽的半导体器件和方法 Download PDF

Info

Publication number
CN117219620A
CN117219620A CN202310263785.0A CN202310263785A CN117219620A CN 117219620 A CN117219620 A CN 117219620A CN 202310263785 A CN202310263785 A CN 202310263785A CN 117219620 A CN117219620 A CN 117219620A
Authority
CN
China
Prior art keywords
shielding layer
substrate
disposed
component
fod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310263785.0A
Other languages
English (en)
Inventor
文智植
金荣相
权智恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN117219620A publication Critical patent/CN117219620A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates

Abstract

本公开涉及使用FOD材料的选择性屏蔽的半导体器件和方法。半导体器件具有基板和设置在基板上的第一电组件。第一屏蔽层设置在第一电组件上。第一膜材料设置在第一电组件和第一屏蔽层之间以用于选择性附着第一屏蔽层。第二电组件可以设置在基板上。第二屏蔽层设置在第二电组件上，并且第二膜材料设置在第二电组件和第二屏蔽层之间。第三屏蔽层可以设置在第一屏蔽层上，并且第三膜材料设置在第一屏蔽层和第三屏蔽层之间。第四膜材料可以设置在第一电组件和基板之间。密封剂沉积在第一电组件和基板上。在密封剂上形成第四屏蔽层。

Description

使用FOD材料的选择性屏蔽的半导体器件和方法
技术领域
本发明一般地涉及半导体器件，并且更特别地涉及使用FOD材料的选择性屏蔽的半导体器件和方法。
背景技术
半导体器件通常存在于现代电子产品中。半导体器件执行各种各样的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、光电以及为电视显示器创建可视图像。半导体器件存在于通信、功率转换、网络、计算机、娱乐和消费产品的领域中。半导体器件也存在于军事应用、航空、汽车、工业控制器和办公设备中。
特别地在诸如射频(RF)无线通信的高频应用中的半导体器件通常包含一个或多个集成无源器件(IPD)以执行必要的电功能。多个半导体管芯和IPD可以集成到SiP模块中，以在小空间中实现更高的密度和扩展的电功能。在SIP模块内，半导体管芯和IPD被安装到用于结构支撑和电互连的基板。密封剂沉积在半导体管芯、IPD和基板上。电磁屏蔽层通常形成在密封剂上。
SIP模块包括：高速数字和RF电组件，被高度集成以实现小尺寸和低高度，并且以高时钟频率操作。电磁屏蔽层减少或抑制例如由高速数字器件辐射的EMI、RFI和其它器件间干扰，以免影响SIP模块内或与SIP模块相邻的邻近器件。此外，可以在SIP模块内的一个或多个组件周围放置分立的或个别的屏蔽结构。然而，这些内部屏蔽结构必须由基板或外部屏蔽层来支撑。内部屏蔽结构需要空间并增加封装的总体尺寸，从而导致低密度电功能。然而，趋势应该是朝向具有高密度电功能的有效屏蔽。
附图说明
图1a-1c示出具有由切道分开的多个半导体管芯的半导体晶片；
图2a-2j示出利用FOD材料的选择性屏蔽的一个工艺；
图3示出利用FOD材料的替选选择性屏蔽；
图4a-4j示出利用FOD材料的进一步选择性屏蔽；
图5示出利用FOD材料的替选选择性屏蔽；以及
图6示出具有安装到PCB表面的不同类型的封装的印刷电路板(PCB)。
具体实施方式
在以下描述中，参考附图以一个或多个实施例来描述本发明，其中，相同的附图标记表示相同或相似的元件。虽然根据用于实现本发明的目的的最佳模式描述本发明，但是本领域技术人员将会理解，本发明旨在覆盖可以包括在由所附权利要求以及它们的由以下公开和附图支持的等同物限定的本发明的精神和范围内的替代、修改和等同物。本文中所使用的术语“半导体管芯”指代单数形式和复数形式的词语两者，且因此可以指代单个半导体器件和多个半导体器件两者。
半导体器件通常是使用两种复杂的制造工艺来制造的：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含被电连接以形成功能电路的有源和无源电组件。诸如晶体管和二极管的有源电组件具有控制电流流动的能力。诸如电容器、电感器和电阻器的无源电组件创建执行电路功能所需的、电压和电流之间的关系。
后端制造指代将完成的晶片切割或单片化为个体半导体管芯并且封装该半导体管芯以用于结构支撑、电互连和环境隔离。为了单片化半导体管芯，晶片沿着称为切道或划线的晶片的非功能区来刻划和断开。使用激光切割工具或锯刀将晶片单片化。在单片化之后，将个体半导体管芯安装到封装基板，所述封装基板包括用于与其它系统组件互连的引脚或接触焊盘。然后将形成在半导体管芯上的接触焊盘连接到封装内的接触焊盘。可以用导电层、凸块、柱形凸块、导电膏或接合线来进行电连接。密封剂或其它模制材料沉积在封装上以提供物理支撑和电隔离。然后将完成的封装插入到电系统中，并且使半导体器件的功能可用于其它系统组件。
图1a示出具有基底基板材料102的半导体晶片100，所述基底基板材料102诸如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或用于结构支撑的其它块体材料。多个半导体管芯或组件104形成在晶片100上，由非有源、管芯间晶片区域或切道106分开。切道106提供切割区域以将半导体晶片100单片化成个体半导体管芯104。在一个实施例中，半导体晶片100具有100-450毫米(mm)的宽度或直径。
图1b示出半导体晶片100的一部分的截面图。每个半导体管芯104具有背面或非有源表面108和有源表面110，所述有源表面110包含：模拟或数字电路，被实现为根据管芯的电设计和功能而形成在管芯内且电互连的有源器件、无源器件、导电层和介电层。例如，电路可以包括一个或多个晶体管、二极管和被形成在有源表面110内以实现模拟电路或数字电路的其它电路元件，诸如数字信号处理器(DSP)、专用集成电路(ASIC)、存储器或其它信号处理电路。半导体管芯104也可以包含用于RF信号处理的IPD，诸如电感器、电容器和电阻器。
使用PVD、CVD、电解电镀、化学电镀工艺或其它合适的金属沉积工艺在有源表面110上形成导电层112。导电层112可以是一层或多层铝(A1)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)或其它合适的导电材料。导电层112作为电连接到有源表面110上的电路的接触焊盘操作。
使用蒸发、电解电镀、化学电镀、球滴或丝网印刷工艺在导电层112上沉积导电凸块材料。凸块材料可以是具有可选助焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如，凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。使用合适的附着或接合工艺将凸块材料接合到导电层112。在一个实施例中，通过将凸块材料加热到其熔点以上来使该材料回流以形成球或凸块114。在一个实施例中，凸块114形成在具有润湿层、阻挡层和粘合层的凸块下金属化层(UBM)上。凸块114也可以压紧接合或热压接合到导电层112。凸块114表示可以在导电层112上形成的一种类型的互连结构。互连结构也可以使用接合线、导电膏、柱形凸块、微凸块或其它电互连。
在图1c中，使用锯刀或激光切割工具118通过切道106将半导体晶片100单片化成个体半导体管芯104。可以检查和电测试个体半导体管芯104，以识别单片化后已知的良好管芯或单元(KGD/KGU)。
图2a-2j示出了形成附着有管芯上薄膜(FOD)材料的选择性屏蔽的工艺。图2a示出了包括导电层122和绝缘层123的多层互连基板120的截面图。导电层122可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。导电层122提供横跨基板120的水平电互连和基板120的顶表面126和底表面128之间的垂直电互连。导电层122的部分可以是电共用的或电隔离的，这取决于半导体管芯104和其它电组件的设计和功能。绝缘层124包含一层或多层二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)、阻焊剂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶唑(PBO)和具有类似绝缘和结构性质的其它材料。绝缘层124提供导电层122之间的隔离。
在图2b中，多个电组件130a-130e被安装到互连基板120的表面126，并且电和机械连接到导电层122。使用拾取和放置操作将每个电组件130a-130e定位在基板120上。例如，电组件130a可以类似于来自图1c的半导体管芯104，其中，有源表面110和凸块114朝向基板120的表面126取向。电组件130b和130d可以类似于半导体管芯104，尽管可能具有不同的形式和功能，其中，有源表面110和凸块114朝向基板120的表面126取向。电组件130c和130e可以是具有朝向基板120的表面126取向的外部导电端子132的分立器件。替选地，电组件130a-130e可以包括其它半导体管芯、半导体封装、表面安装器件、RF组件、分立电器件或IPD，诸如电阻器、电容器和电感器。图2c示出被电和机械连接到基板120的导电层122和垂直互连通孔124的电组件130a-130e。
在图2d中，使用拾取和放置操作将电组件140定位在基板120上方的电组件130d-130e上。电组件140可以类似于来自图1c的半导体管芯104，尽管可能具有不同的形式和功能，其中，有源表面141和接触焊盘142远离基板120的表面126取向。替选地，电组件140可以包括其它半导体管芯、半导体封装、表面安装器件、RF组件、分立电器件或IPD，诸如电阻器、电容器和电感器。FOD材料144形成或沉积在电组件140的背表面146上并且朝向电组件130d-130e取向。FOD材料144可以是可穿透的薄膜、聚合物、环氧树脂、基于丙烯的B阶材料或具有可穿透的性质的其它类似材料。利用力F1将FOD材料144压在电组件130d-130e上以覆盖组件或将组件包围在FOD材料内，如图2e中所示。FOD材料144在电组件140和电组件130d-130e之间提供附着点以用于机械和结构支撑。
替选地，FOD材料144形成或沉积在电组件130d-130e上，然后电组件140压到FOD材料上以覆盖组件或将组件包围在FOD材料内。
接合线148形成在电组件140的有源表面141上的接触焊盘142和互连基板120上的导电层122之间。接合线148提供电组件140和互连基板120之间的电互连。
电组件130a-130e可以包含IPD，所述IPD易受EMI、RFI、谐波失真和器件间干扰的影响或者生成EMI、RFI、谐波失真和器件间干扰。例如，包含在电组件130a-130e内的IPD提供高频应用所需的电特性，诸如谐振器、高通滤波器、低通滤波器、带通滤波器、对称Hi-Q(高品质因数)谐振变压器和调谐电容器。在另一实施例中，电组件130a-130e包含以高频开关的数字电路，这可能干扰IPD的操作。
在图2e中，电磁屏蔽层150定位在电组件130d-130e、140和互连基板120的表面126上。屏蔽层150可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。替选地，屏蔽层150可以为羰基铁、不锈钢、镍银、低碳钢、硅-铁钢、箔、导电树脂、碳黑、铝片以及能够减少或抑制EMI、RFI及其它器件间干扰的影响的其它金属及复合物。FOD材料152形成或沉积在屏蔽层150的表面154上并且朝向电组件130d-130e和140取向。FOD材料152可以是可穿透的薄膜、聚合物、环氧树脂、基于丙烯的B阶材料或具有可穿透的性质的其它类似材料。
图2f示出处于隔离的基板120、电组件130d-130e、FOD材料144、电组件140、接合线148、屏蔽层150和FOD材料152的进一步细节。利用力F2将FOD材料152压在从电组件140延伸的接合线148上，以覆盖接合线或将接合线包围在FOD材料内。FOD材料152提供屏蔽层150与电组件140的表面141和接合线148之间的附着点以用于选择性放置屏蔽层的机械和结构支撑。也就是说，屏蔽层150可以放置在任何期望或选择的位置中，并且利用FOD材料附着到相邻组件。在这种情况下，作为相邻组件的电组件140和接合线148可以用作使用FOD材料152的屏蔽层150的附着或锚定点。屏蔽层150可以稍微延伸超过与基板120的对准，如虚线149所示。
图2g示出了压在从电组件140延伸的接合线148上以覆盖接合线或将接合线包围在FOD材料152内的屏蔽层150。图2h示出处于隔离的基板120、电组件130d-130e、FOD材料144、电组件140、接合线148、屏蔽层150和FOD材料152的进一步细节。再次，FOD材料152压在从电组件140延伸的接合线148上以覆盖接合线或将接合线包围在FOD材料内。FOD材料152设置在屏蔽层150与电组件140和接合线148之间，以提供用于选择性放置屏蔽层的附着以及机械和结构支撑。
替选地，FOD材料152形成或沉积在电组件140和接合线148上，然后屏蔽层150压到FOD材料上以覆盖组件或将组件包围在FOD材料内。
在图2i中，使用膏印刷、压紧模制、转移模制、液体密封剂模制、真空层压、旋涂或其它合适的施加器将密封剂或模制化合物160沉积在基板120上的电组件130a-130e上和周围。密封剂160可以是聚合物复合材料，诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或具有适当填充物的聚合物。密封剂160是不导电的，提供结构支撑，并且在环境上保护半导体器件不受外部元件和污染物的影响。
在一些情况下，屏蔽层150可以延伸超过密封剂160，如图2i中所示。通过锯刀或激光切割工具161将封装单片化以去除屏蔽层150的多余部分，从而在单片化后使屏蔽层从密封剂160暴露。
在图2j中，通过共形地施加屏蔽材料，在密封剂160的表面163上形成或设置电磁屏蔽层162。屏蔽层162可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。替选地，屏蔽层162可以是羰基铁、不锈钢、镍银、低碳钢、硅-铁钢、箔、导电树脂、碳黑、铝片、以及能够减少或抑制EMI、RFI和其它器件间干扰的影响的其它金属和复合物。屏蔽层162接触屏蔽层150的从密封剂160暴露的部分。此外，屏蔽层162覆盖密封剂160的侧表面164以及互连基板120的侧表面166，以进行到导电层122的接地连接。安装到互连基板120并由密封剂160和屏蔽层162覆盖的电组件130a-130e构成SIP模块168。
SIP模块168包括：高速数字和RF电组件130a-130e，被高度集成以实现小尺寸和低高度，并且以高时钟频率操作。FOD材料152提供高密度选择性屏蔽结构即屏蔽层150的附着。通过利用FOD材料152附着或固定屏蔽层150，屏蔽层可以放置在用于其预期目的的最佳位置中，而不用如背景技术中描述的那样考虑组件间隔以支撑屏蔽层。FOD材料152提供用于选择性放置屏蔽层150的机械和结构支撑。屏蔽层150可以放置在任何期望或选择的位置中，并且利用FOD材料附着到相邻组件。在这种情况下，作为相邻组件的电组件140和接合线148可以用作屏蔽层150的附着或锚定点。电磁屏蔽层150和162减少或抑制例如由高速数字器件辐射的EMI、RFI和其它器件间干扰，以免影响SIP模块168内或与SIP模块168相邻的邻近器件。
在另一实施例中，从图2g继续，电磁屏蔽层170定位在屏蔽层150、电组件130d-130e、140和互连基板120的表面126上。在图3中，屏蔽层170可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。替选地，屏蔽层170可以是羰基铁、不锈钢、镍银、低碳钢、硅-铁钢、箔、导电树脂、碳黑、铝片、以及能够减少或抑制EMI、RFI和其它器件间干扰的影响的其它金属和复合物。FOD材料172形成或沉积在屏蔽层170的表面上并且朝向屏蔽层150和电组件130d-130e和140取向。FOD材料172可以是可穿透的薄膜、聚合物、环氧树脂、基于丙烯的B阶材料或具有可穿透的性质的其它类似材料。利用FOD材料172引导，屏蔽层170压到屏蔽层150上。FOD材料172设置在屏蔽层170和屏蔽层150之间，以提供用于选择性放置屏蔽层的附着以及机械和结构支撑。作为相邻组件的屏蔽层150可以用作使用FOD材料172的屏蔽层170的附着或锚定点。
替选地，FOD材料172形成或沉积在屏蔽层150上，然后将屏蔽层170压到FOD材料上。
使用膏印刷、压紧模制、转移模制、液体密封剂模制、真空层压、旋涂或其它合适的施加器将密封剂或模制化合物174沉积在基板120上的电组件130a-130e上和周围。密封剂174可以是聚合物复合材料，诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或具有适当填充物的聚合物。密封剂174是不导电的，提供结构支撑，并且在环境上保护半导体器件不受外部元件和污染物的影响。类似于图2i，将延伸超过密封剂174的屏蔽层150和170的任何部分单片化。在单片化后，屏蔽层150和170从密封剂174暴露。
通过共形地施加屏蔽材料，在密封剂174的表面175上形成或设置电磁屏蔽层176。屏蔽层176可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。替选地，屏蔽层176可以是羰基铁、不锈钢、镍银、低碳钢、硅-铁钢、箔、导电树脂、碳黑、铝片、和能够减少或抑制EMI、RFI和其它器件间干扰的影响的其它金属和复合物。屏蔽层176接触屏蔽层150和170的从密封剂174暴露的部分。此外，屏蔽层176覆盖密封剂174的侧表面177以及互连基板120的侧表面179。安装到互连基板120并由密封剂174和屏蔽层176覆盖的电组件130a-130e构成SIP模块178。
SIP模块178包括：高速数字和RF电组件130a-130e，被高度集成以实现小尺寸和低高度，并且以高时钟频率操作。FOD材料152和172提供高密度选择性屏蔽结构即屏蔽层150和170的附着。通过利用FOD材料152和172附着或固定屏蔽层150和170，屏蔽层可以放置在用于其预期目的的最佳位置中，而不用如背景技术中描述的那样考虑组件间隔以支撑屏蔽层。FOD材料152和172提供用于选择性放置屏蔽层150和170的机械和结构支撑。屏蔽层可以放置在任何期望或选择的位置中，并且利用FOD材料附着到相邻组件。在这种情况下，作为相邻组件的电组件140和接合线148可以用作使用FOD材料152的屏蔽层150的附着或锚定点。此外，作为相邻组件的屏蔽层150可以用作使用FOD材料172的屏蔽层170的附着或锚定点。电磁屏蔽层150、170和176减少或抑制例如由高速数字器件辐射的EMI、RFI和其它器件间干扰，以免影响SIP模块178内或与SIP模块178相邻的邻近器件。
在另一实施例中，从图2c继续，使用拾取和放置操作将电组件180定位在基板120上方的电组件130a上，如图4a中所示。电组件180可以类似于来自图1c的半导体管芯104，尽管可能具有不同的形式和功能，其中，有源表面181和接触焊盘182远离基板120的表面126取向。替选地，电组件180可以包括其它半导体管芯、半导体封装、表面安装器件、RF组件、分立电器件或IPD，诸如电阻器、电容器和电感器。FOD材料184形成或沉积在电组件180的背表面186上并且朝向电组件130a取向。FOD材料184可以是可穿透的薄膜、聚合物、环氧树脂、基于丙烯的B阶材料或具有可穿透的性质的其它类似材料。利用力F3将FOD材料184压在电组件130a上，以覆盖组件或将组件包围在FOD材料内，如图4b中所示。FOD材料184提供电组件180和电组件130a之间的附着点以用于机械和结构支撑。
在电组件180的有源表面181上的接触焊盘182和互连基板120上的导电层122之间形成接合线188。接合线188提供电组件180和互连基板120之间的电互连。
电组件140、FOD材料144、屏蔽层150和FOD材料152遵循如图2d-2j中描述的工艺。在附图中，具有类似功能的组件被分配相同的附图标记。
替选地，FOD材料184形成或沉积在电组件130a上，然后电组件180压到FOD材料上。
在图4c中，电磁屏蔽层190定位在电组件130a、180和互连基板120的表面126上。屏蔽层190包括水平部分190a和垂直部分190b。屏蔽层190可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。替选地，屏蔽层190可以是羰基铁、不锈钢、镍银、低碳钢、硅-铁钢、箔、导电树脂、碳黑、铝片、和能够减少或抑制EMI、RFI和其它器件间干扰的影响的其它金属和复合物。屏蔽层190b沿电组件180的侧表面以及电组件130a的侧表面垂直延伸。FOD材料192形成或沉积在屏蔽层190a的表面上并且朝向电组件130a和180取向。FOD材料192可以是可穿透的薄膜、聚合物、环氧树脂、基于丙烯的B阶材料或具有可穿透的性质的其它类似材料。利用力f4将FOD材料192压在从电组件180延伸的接合线188上，以覆盖接合线或将接合线包围在FOD材料内。FOD材料192提供屏蔽层190与电组件180的表面181和接合线188之间的附着点以用于选择性放置屏蔽层的机械和结构支撑。在这种情况下，作为相邻组件的电组件180和接合线188可以用作使用FOD材料192的屏蔽层190的附着或锚定点。
图4d示出了压在从电组件180延伸的接合线188上以覆盖接合线或将接合线包围在FOD材料192内的屏蔽层190a。在一种情况下，屏蔽层190b在未达到基板120处停止。FOD材料192设置在屏蔽层190与电组件180和接合线188之间，以提供用于选择性放置屏蔽层的附着以及机械和结构支撑。
替选地，FOD材料192形成或沉积在电组件180和接合线188上，然后屏蔽层190压到FOD材料上。
电磁屏蔽层194定位在屏蔽层150上。屏蔽层194可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。替选地，屏蔽层194可以是羰基铁、不锈钢、镍银、低碳钢、硅-铁钢、箔、导电树脂、碳黑、铝片、以及能够减少或抑制EMI、RFI和其它器件间干扰的影响的其它金属和复合物。FOD材料196形成或沉积在屏蔽层194的表面上并且朝向屏蔽层150取向。FOD材料196可以是可穿透的薄膜、聚合物、环氧树脂、基于丙烯的B阶材料或具有可穿透的性质的其它类似材料。FOD材料196压在屏蔽层150的表面上。FOD材料196提供屏蔽层194和屏蔽层150之间的附着点以用于选择性放置屏蔽层的机械和结构支撑。在这种情况下，作为相邻组件的屏蔽层150可以用作使用FOD材料196的屏蔽层194的附着或锚定点。
在图4e中，使用膏印刷、压紧模制、转移模制、液体密封剂模制、真空层压、旋涂或其它合适的施加器将密封剂或模制化合物200沉积在基板120上的电组件130a-130e上和周围。密封剂200可以是聚合物复合材料，诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或具有适当填充物的聚合物。密封剂200是不导电的，提供结构支撑，并且在环境上保护半导体器件不受外部元件和污染物的影响。类似于图2i，将延伸超过密封剂200的屏蔽层150、190和194的任何部分单片化。在单片化后，屏蔽层150、190和194从密封剂200暴露。
通过共形地施加屏蔽材料，在密封剂200的表面203上形成或设置电磁屏蔽层202。屏蔽层202可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。替选地，屏蔽层202可以是羰基铁、不锈钢、镍银、低碳钢、硅-铁钢、箔、导电树脂、碳黑、铝片、以及能够减少或抑制EMI、RFI和其它器件间干扰的影响的其它金属和复合物。此外，屏蔽层202覆盖密封剂200的侧表面204以及互连基板120的侧表面206。安装到互连基板120并由密封剂200和屏蔽层202覆盖的电组件130a-130e构成SIP模块208。
在另一实施例中，从图4c继续，屏蔽层190a压在从电组件180延伸的接合线188上以覆盖接合线或将接合线包围在FOD材料192内，如图4f中所示。屏蔽层190b接触基板120以进行到导电层122的接地连接。FOD材料192设置在屏蔽层190与电组件180和接合线188之间，以提供用于选择性放置屏蔽层的附着以及机械和结构支撑。
在图4g中，使用膏印刷、压紧模制、转移模制、液体密封剂模制、真空层压、旋涂或其它合适的施加器将密封剂或模制化合物210沉积在基板120上的电组件130a-130e上和周围。密封剂210可以是聚合物复合材料，诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或具有适当填充物的聚合物。密封剂210是不导电的，提供结构支撑，并且在环境上保护半导体器件不受外部元件和污染物的影响。类似于图2i，将延伸超过密封剂200的屏蔽层150和194的任何部分单片化。在单片化后，屏蔽层150和194从密封剂200暴露。
图4h示出具有基板120、密封剂210和在密封剂内的屏蔽层150、190和194的封装的透视图。屏蔽层190b可以具有窗口或开口214。图4i示出与开口214隔离的屏蔽层190b。
在图4j中，通过共形地施加屏蔽材料，在密封剂210的表面218上形成或设置电磁屏蔽层216。屏蔽层216可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。替选地，屏蔽层216可以是羰基铁、不锈钢、镍银、低碳钢、硅-铁钢、箔、导电树脂、碳黑、铝片、以及能够减少或抑制EMI、RFI和其它器件间干扰的影响的其它金属和复合物。此外，屏蔽层216覆盖密封剂210的侧表面220以及互连基板120的侧表面222。安装到互连基板120并由密封剂200和屏蔽层202覆盖的电组件130a-130e构成SIP模块228。
SIP模块208、228包括：高速数字和RF电组件130a-130e，被高度集成以实现小尺寸和低高度，并且以高时钟频率操作。FOD材料192提供高密度选择性屏蔽结构即屏蔽层190的附着。FOD材料152提供高密度选择性屏蔽结构即屏蔽层150的附着。通过利用FOD材料152和192附着或固定屏蔽层150和190，屏蔽层可以放置在用于其预期目的最佳位置中，而不用如背景技术中描述的那样考虑组件间隔以支撑屏蔽层。FOD材料152和192提供用于选择性放置屏蔽层150和190的机械和结构支撑。屏蔽层可以放置在任何期望或选择的位置中，并且利用FOD材料附着到相邻组件。在这种情况下，作为相邻组件的电组件180和接合线188可以用作使用FOD材料192的屏蔽层190的附着或锚定点。以类似的方式，作为相邻组件的屏蔽层150可以用作使用FOD材料196的屏蔽层194的附着或锚定点。电磁屏蔽层150、192、196、212和216减少或抑制例如由高速数字器件辐射的EMI、RFI和其它器件间干扰，以免影响SIP模块208、228内或与SIP模块208、228相邻的邻近器件。
在另一实施例中，继续从图2g继续，如上所述，密封剂或模制化合物160沉积在基板120上的电组件130a-130e上和周围。在图5中，使用膏印刷、压紧模制、传递模制、液体密封剂模制、真空层压、旋涂或其它合适的施加器将第二密封剂或模制化合物230沉积在密封剂160上。密封剂230可以是聚合物复合材料，诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或具有适当填充物的聚合物。密封剂230是不导电的，提供结构支撑，并且在环境上保护半导体器件不受外部元件和污染物的影响。类似于图2i，将延伸超过密封剂160的屏蔽层150的任何部分单片化。在单片化后，屏蔽层150从密封剂160暴露。
通过共形地施加屏蔽材料，在密封剂230的表面234上形成或设置电磁屏蔽层232。屏蔽层232可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。替选地，屏蔽层232可以是羰基铁、不锈钢、镍银、低碳钢、硅-铁钢、箔、导电树脂、碳黑、铝片、以及能够减少或抑制EMI、RFI和其它器件间干扰的影响的其它金属和复合物。屏蔽层232接触屏蔽层150的从密封剂160暴露的部分。此外，屏蔽层232覆盖密封剂230的侧表面236和密封剂160的侧表面238，以及互连基板120的侧表面240。安装到互连基板120并由密封剂160、210和屏蔽层232覆盖的电组件130a-130e构成SIP模块250。
SIP模块250包括：高速数字和RF电组件130a-130e，被高度集成以实现小尺寸和低高度，并且以高时钟频率操作。FOD材料152提供高密度选择性屏蔽结构即屏蔽层150的附着。通过利用FOD材料152附着或固定屏蔽层150，屏蔽层可以放置在用于其预期目的的最佳位置中，而不用如背景技术中描述的那样考虑组件间隔以支撑屏蔽层。FOD材料152提供用于选择性放置屏蔽层150的机械和结构支撑。电磁屏蔽层150和232减少或抑制例如由高速数字器件辐射的EMI、RFI和其它器件间干扰，以免影响SIP模块250内或与SIP模块250相邻的邻近器件。
图6示出了具有芯片载板基板或PCB 302的电子器件300，其中，在PCB 302的表面上安装多个半导体封装，所述多个半导体封装包括SIP模块168、178、208、288和255。电子器件300可以具有一种类型的半导体封装，或者多种类型的半导体封装，这取决于应用。
电子器件300可以是使用半导体封装来执行一个或多个电功能的独立系统。替选地，电子器件300可以是较大系统的子组件。例如，电子器件300可以是平板电脑、蜂窝电话、数码相机、通信系统或其它电子器件的一部分。替选地，电子器件300可以是图形卡、网络接口卡或其它可以插入到计算机中的信号处理卡。半导体封装可以包括微处理器、存储器、ASIC、逻辑电路、模拟电路、RF电路、分立器件或其它半导体管芯或电组件。小型化和重量减轻对于产品被市场接受是必要的。可以减少半导体器件之间的距离以实现更高的密度。
在图6中，PCB 302提供一种用于安装在PCB上的半导体封装的结构支撑和电互连的通用基板。使用蒸发、电解电镀、化学电镀、丝网印刷或其它合适的金属沉积工艺在PCB302的表面上或在PCB 302的层内形成导电信号迹线304。信号迹线304在每个半导体封装、安装的组件和其它外部系统组件之间提供电通信。迹线304也向每个半导体封装提供电源和接地连接。
在一些实施例中，半导体器件具有两个封装级。第一级封装是一种用于将半导体管芯机械和电附着到中间基板的技术。第二级封装涉及将中间基板机械和电附着到PCB。在其它实施例中，半导体器件可以仅具有第一级封装，其中，管芯被机械和电直接安装到PCB。为了说明的目的，在PCB 302上示出几种类型的第一级封装，包括接合线封装306和倒装芯片308。另外，示出了安装在PCB 302上的几种类型的第二级封装，包括球栅阵列(BGA)310、凸块芯片载板(BCC)312、焊盘栅阵列(LGA)316、多芯片模块(MCM)或SIP模块318、四方扁平无引线封装(QFN)320、四方扁平封装322、嵌入式晶片级球栅阵列(eWLB)324和晶片级芯片尺度封装(WLCSP)326。在一个实施例中，eWLB 324是扇出晶片级封装(Fo-WLP)，并且WLCSP326是扇入晶片级封装(Fi-WLP)。根据系统要求，配置有第一和第二级封装样式的任何组合的半导体封装以及其它电子组件的任何组合可以连接到PCB 302。在一些实施例中，电子器件300包括单个附着的半导体封装，而其它实施例要求多个互连的封装。通过在单个基板上组合一个或多个半导体封装，制造商可以将预制组件并入到电子器件和系统中。由于半导体封装包括复杂的功能，所以可以使用不太昂贵的组件和流水线制造工艺来制造电子器件。所得到的器件不太可能失效，并且制造不太昂贵，从而导致消费者的更低成本。
尽管已经详细地示出本发明的一个或多个实施例，但是本领域技术人员将会理解：在不偏离所附权利要求中阐述的本发明的范围的情况下，可以进行对那些实施例的修改和适配。

Claims (15)

1.一种半导体器件，包括：
基板；
第一电组件，设置在所述基板上；
第一屏蔽层，设置在所述第一电组件上；以及
第一膜材料，设置在所述第一电组件和第一屏蔽层之间以用于附着所述第一屏蔽层。
2.根据权利要求1所述的半导体器件，还包括：
第二电组件，设置在所述基板上；
第二屏蔽层，设置在所述第二电组件上；以及
第二膜材料，设置在所述第二电组件和所述第二屏蔽层之间。
3.根据权利要求1所述的半导体器件，还包括：
第二屏蔽层，设置在所述第一屏蔽层上；以及
第二膜材料，设置在所述第一屏蔽层和所述第二屏蔽层之间。
4.根据权利要求1所述的半导体器件，还包括设置在所述第一电组件与基板之间的第二膜材料。
5.一种半导体器件，包括：
第一组件；
第一屏蔽层，设置在所述第一组件上；以及
第一膜材料，设置在所述第一组件与第一屏蔽层之间。
6.根据权利要求5所述的半导体器件，还包括：
第二组件；
第二屏蔽层，设置在所述第二组件上；以及
第二膜材料，设置在所述第二组件与所述第二屏蔽层之间。
7.根据权利要求5所述的半导体器件，还包括：
第二屏蔽层，设置在所述第一屏蔽层上；以及
第二膜材料，设置在所述第一屏蔽层和所述第二屏蔽层之间。
8.根据权利要求5所述的半导体器件，还包括：
基板，其中，所述第一组件设置在所述基板上；以及
第二膜材料，设置在所述第一组件与所述基板之间。
9.根据权利要求5所述的半导体器件，还包括沉积在所述第一组件上的第一密封剂。
10.一种制造半导体器件的方法，包括：
提供第一组件；
在所述第一组件上设置第一屏蔽层；以及
在所述第一组件和第一屏蔽层之间设置第一膜材料。
11.根据权利要求10所述的方法，还包括：
提供第二组件；
在所述第二组件上设置第二屏蔽层；以及
在所述第二组件和第二屏蔽层之间设置第二膜材料。
12.根据权利要求10所述的方法，还包括：
在所述第一屏蔽层上设置第二屏蔽层；以及
在所述第一屏蔽层和第二屏蔽层之间设置第二膜材料。
13.根据权利要求10所述的方法，还包括：
提供基板，其中，所述第一组件设置在所述基板上；以及
在所述第一组件和所述基板之间设置第二膜材料。
14.根据权利要求10所述的方法，还包括在所述第一组件上沉积密封剂。
15.根据权利要求14所述的方法，还包括在所述密封剂上形成第二屏蔽层。
CN202310263785.0A 2022-06-09 2023-03-17 使用fod材料的选择性屏蔽的半导体器件和方法 Pending CN117219620A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/806241 2022-06-09
US17/806,241 US20230402397A1 (en) 2022-06-09 2022-06-09 Semiconductor Device and Method of Selective Shielding Using FOD Material

Publications (1)

Publication Number Publication Date
CN117219620A true CN117219620A (zh) 2023-12-12

Family

ID=89044928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310263785.0A Pending CN117219620A (zh) 2022-06-09 2023-03-17 使用fod材料的选择性屏蔽的半导体器件和方法

Country Status (4)

Country Link
US (1) US20230402397A1 (zh)
KR (1) KR20230170554A (zh)
CN (1) CN117219620A (zh)
TW (1) TW202349643A (zh)

Also Published As

Publication number Publication date
TW202349643A (zh) 2023-12-16
US20230402397A1 (en) 2023-12-14
KR20230170554A (ko) 2023-12-19

Similar Documents

Publication Publication Date Title
KR20230165165A (ko) 반도체 컴포넌트들 주위에 파티션 펜스 및 차폐 층을 형성하는 반도체 디바이스 및 방법
KR102582827B1 (ko) 차폐층에 향상된 접촉을 갖기 위한 도전성 비아를 형성하는 반도체 디바이스 및 방법
US11342294B2 (en) Semiconductor device and method of forming protrusion e-bar for 3D SiP
US20240088060A1 (en) Semiconductor Device and Method of Stacking Devices Using Support Frame
US20230343732A1 (en) Semiconductor Device and Method of Forming Discrete Antenna Modules
CN116072556A (zh) 封装中天线器件及其制作方法
US20230402397A1 (en) Semiconductor Device and Method of Selective Shielding Using FOD Material
US20240021536A1 (en) Semiconductor Device and Method of Forming EMI Shielding Material in Two-Step Process to Avoid Contaminating Electrical Connector
US20240021490A1 (en) Semiconductor Device and Method of Forming Thin Heat Sink Using E-Bar Substrate
US20240030154A1 (en) Semiconductor Device and Method of Forming Conductive Structure for EMI Shielding and Heat Dissipation
US20230395477A1 (en) Semiconductor Device and Method of Disposing Electrical Components Over Side Surfaces of Interconnect Substrate
US11640944B2 (en) Semiconductor device and method of forming a slot in EMI shielding layer using a plurality of slot lines to guide a laser
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US11450618B2 (en) Semiconductor device and method of compartment shielding using bond wires
US20230307335A1 (en) Semiconductor Device and Method of Forming Bump Pad Array on Substrate for Ground Connection for Heat Sink/Shielding Structure
US20240096770A1 (en) Integrated Antenna-In-Package Structure
US20240162103A1 (en) Semiconductor Device and Method of Forming Electrical Circuit Pattern Within Encapsulant of SIP Module
US20230215721A1 (en) Semiconductor Manufacturing Equipment and Method of Expelling Residue Through Suction Hood
CN117594568A (zh) 半导体装置和使用重分布层形成封装内模块结构的方法
KR20230038392A (ko) 고유전율 봉지화를 갖는 rf 안테나 인터포저를 이용한 반도체 장치 및 반도체 패키지 형성 방법
CN117727719A (zh) 半导体装置和堆叠混合基底的方法
KR20230055969A (ko) Rdl 하이브리드 인터포저 기판 형성 반도체 디바이스 및 그 제조 방법
CN115295426A (zh) 半导体器件和在用于系统级封装模块的包封物中嵌入电路图案的方法
CN117594573A (zh) 半导体装置和形成具有双侧集成无源装置的封装的方法
CN115295425A (zh) 半导体器件和在sip模块的包封物内形成电路图案的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication