CN117199049A - Otp器件及其形成方法、半导体器件及其形成方法 - Google Patents

Abstract

本发明提供OTP器件及其形成方法、半导体器件及其形成方法中，通过形成第一源漏区后采用减压模式且加氧气的第一退火工艺在所述第一源漏区和第一栅极的顶部形成第一离子阻挡层，第一离子阻挡层能够有效阻止游离的正离子析出，避免游离的正离子在第一栅极表面提供一个比较低的势垒陷阱，进而致使第一栅极中的电子逃逸，提高OTP数据保持能力。且在第一退火工艺中采用减压模式加氧气，可以使第一源漏区表面的第一离子阻挡层更快速且更均匀地形成。

Description

OTP器件及其形成方法、半导体器件及其形成方法

技术领域

本发明涉及半导体集成电路领域，特别涉及一种OTP器件及其形成方法、半导体器件及其形成方法。

背景技术

OTP(one time programmable)器件，也就是一次性可编程器件，归属于非易失性存储器，相对于多次性可编程器件如MTP或Flash等，其编程过程是不可逆的，适用于程序固定不变的应用场合。由于其成本低于多次性可编程器件，适合用在具有一定灵活性、成本不高和性能需要刷新的电子产品中，如电源管理芯片。电源管理芯片以模拟电路为主，受工艺制造等误差的影响，流片回来的芯片往往需要对作参数校准，通过在芯片中添加OTP和寄存器，调试完成后将确定的值烧写到OTP中，芯片上电后OTP的值被装载到寄存器中，模拟电路参数完成校准。

OTP器件由2个标准的PMOS串联而成。其一作为选择用的晶体管，另一个也是标准的PMOS晶体管，但是栅极没有连接，而是悬空设置，称之为浮栅，即用作数据存储。

在半导体制造过程中，带OTP产品在源漏区(SD)进行N+或者P+离子注入后，会产生游离的正离子，而游离的正离子在栅极表面提供一个比较低的势垒陷阱,栅极内的电子越过势垒逃逸后，沟道几乎处于截止状态，从而导致本应读取的位置读取不了，这就表现在OTP数据保持能力差(留住trap住的电子)。因此，游离的正离子影响产品的数据保留(DATARETENTION)，导致OTP数据存储后保持能力弱。

发明内容

本发明的目的在于提供一种OTP器件及其形成方法、半导体器件及其形成方法，以解决OTP数据存储后保持能力弱的问题。

为解决上述技术问题，本发明提供一种OTP器件的形成方法，包括：

提供一衬底，所述衬底中形成有第一阱区，所述第一阱区上形成有两个第一栅极；

在所述第一栅极的两侧的所述第一阱区上执行第一离子注入工艺，以形成第一源漏区；

执行第一退火工艺，以形成第一离子阻挡层，所述第一离子阻挡层覆盖所述第一源漏区和所述第一栅极的顶部，以及所述第一退火工艺为减压模式且工艺气体中包含氧气。

可选的，所述第一离子阻挡层的厚度为1埃至10埃。

可选的，所述第一退火工艺的压力为10Torr至20Torr。

可选的，所述第一退火工艺中氧气的含量为1％至2％。

可选的，所述第一退火工艺的温度为1000℃-1100℃。

可选的，所述第一退火工艺的时间为10秒至20秒。

可选的，所述第一阱区为第二导电类型；所述第一离子注入工艺中的离子为第一导电类型。

基于同一发明构思，本发明还提供一种半导体器件的形成方法，包括上述任一项所述的OTP器件的形成方法，在形成所述OTP器件的同时，在衬底的第三阱区形成PMOS器件，以及在形成所述OTP器件之前，NMOS器件的形成方法包括：提供一衬底，所述衬底中形成有第二阱区，所述第二阱区上形成有第二栅极，在执行第一离子注入工艺之前：

在所述第二栅极的两侧的所述第二阱区上执行第二离子注入工艺，以形成第二源漏区；

执行第二退火工艺，以形成第二离子阻挡层，所述第二离子阻挡层覆盖所述第二源漏区和所述第二栅极的顶部，以及所述第二退火工艺为减压模式且工艺气体中包含氧气。

基于同一发明构思，本发明还提供一种OTP器件，采用上述OTP器件的形成方法形成，包括：

衬底，所述衬底中形成有第一阱区，所述第一阱区上形成有两个第一栅极；

第一源漏区，位于所述第一栅极两侧的所述第一阱区内；

第一离子阻挡层，位于所述第一源漏区和所述第一栅极的顶部；

基于同一发明构思，本发明还提供一种半导体器件，包括所述的OTP器件、和OTP器件同时形成的位于衬底第三阱区的PMOS器件以及位于衬底第二阱区的NMOS器件，所述NMOS器件包括：

第二阱区，所述第二阱区位于衬底中且与第一阱区相邻，所述第二阱区上形成有第二栅极；

第二源漏区，位于所述第二栅极两侧的所述第二阱区内。

在本发明提供的OTP器件及其形成方法、半导体器件及其形成方法中，通过形成第一源漏区后采用减压模式且加氧气的第一退火工艺在所述第一源漏区和第一栅极的顶部形成第一离子阻挡层，第一离子阻挡层能够有效阻止游离的正离子析出，避免游离的正离子在第一栅极表面提供一个比较低的势垒陷阱，进而致使第一栅极中的电子逃逸，提高OTP数据保持能力。且在第一退火工艺中采用减压模式加氧气，可以使第一源漏区表面的第一离子阻挡层更快速且更均匀地形成。

附图说明

本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：

图1是本发明实施例的OTP器件的形成方法的流程图。

图2至图3是本发明实施例的NMOS器件的形成方法对应步骤的结构示意图。

图4至图6是本发明实施例的OTP器件的形成方法对应步骤的结构示意图。

图7是本发明实施例的OTP器件的电流测试结果图。

附图中：

10-衬底；10a-第一阱区；10b-第二阱区；10c-三阱区；11-浅沟槽隔离结构；12-栅氧化层；13a-第一栅极；13b-第二栅极；13c-第三栅极；14a-栅极再氧化层；14b-侧墙；15a-第一掩膜层；15b-第二掩膜层；16a-第一源漏区；16b-第二源漏区；16c-第三源漏区；17a-第一离子阻挡层；17b-第二离子阻挡层。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

图1是本发明实施例的OTP器件的形成方法的流程图。如图1所示，本发明提供一种OTP器件的形成方法，包括：

步骤S10，提供一衬底，所述衬底中形成有第一阱区，所述第一阱区上形成有两个第一栅极；

步骤S20，在所述第一栅极的两侧的所述第一阱区上执行第一离子注入工艺，以形成第一源漏区；

步骤S30，执行第一退火工艺，以形成第一离子阻挡层，所述第一离子阻挡层覆盖所述第一源漏区和所述第一栅极的顶部，以及所述第一退火工艺为减压模式且工艺气体中包含氧气。

图4至图6是本发明实施例的OTP器件的形成方法对应步骤的结构示意图。下面结合图4至图6详细介绍OTP器件的形成过程。

如图4所示，提供一衬底10，所述衬底10可以是单晶硅或者多晶硅，也可以是硅、锗、锗化硅、砷化镓等半导体材料，还可以是复合结构如绝缘体上硅。本领域的技术人员可以根据衬底10上形成的半导体器件选择所述衬底10的类型，因此，所述衬底10的类型不应限制本发明的保护范围。所述衬底10的导电类型为第一导电类型，所述衬底10例如是P型衬底。所述衬底10上形成有第一阱区10a、第二阱区10b和第三阱区10c，所述第一阱区10a和第三阱区10c为掺杂第二导电类型的离子形成的阱区，第二阱区10b为掺杂第一导电类型的离子形成的阱区，所述第一导电类型为P型，第二导电类型为N型，也即第一阱区10a和第三阱区10c为N型阱区，第二阱区10b为P型阱区。所述第一阱区10a上形成有第一栅极13a；第一栅极13a的材质例如是多晶硅，可以采用化学气相沉积工艺形成。在形成第一栅极13a之前，在第一阱区10a上形成栅氧化层12，可以采用化学气相沉积工艺或者热氧化工艺中的一种工艺形成。在形成第一栅极13a之后，执行快速热退火工艺，以在第一栅极13a上形成栅极再氧化层14a，以消除多晶硅栅极刻蚀的损伤。接着，在第一栅极13a的侧壁形成侧墙14b，侧墙14b可以是单层结构，也可以是叠层结构，在本实施例中，侧墙14b是单层结构，侧墙14b的材质例如是氧化层，可以采用化学气相沉积工艺或者热氧化工艺中的一种工艺形成。

如图4至图6所示，在所述第一栅极13a的两侧的所述第一阱区10a上执行第一离子注入工艺，以形成第一源漏区16a；所述第一离子注入工艺中的离子为第一导电类型，也即，在N型阱区上离子注入P型离子，形成PMOS晶体管，在第一阱区10a上包括相邻的两个PMOS晶体管，两个PMOS晶体管串联以形成OTP器件。执行第一离子注入工艺之前，形成第一掩膜层15a，第一掩膜层15a覆盖第二阱区10b并暴露出第一阱区10a和第三阱区10c，即在第一离子注入工艺中，第一阱区10a和第三阱区10c被注入离子，第一阱区10a用于形成OTP器件，第三阱区10c用于形成PMOS器件，而第二阱区10b不能被注入离子。接着，如图4所示，以第一掩膜层15a为掩膜，对第一阱区10a和第三阱区10c执行第一离子注入工艺，以在第一栅极13a的两侧的第一阱区10a内形成第一源漏区16a。同时在第三阱区10c内也形成有第三源漏区16c，第三源漏区16c位于第三栅极13c两侧。在本实施例中，第一掩膜层15a例如是光刻胶。

在执行第一离子注入工艺的步骤后，执行去除掩膜层工艺，通常采用灰化工艺或者剥离的方式去除残留的第一掩膜层15a，以防止发生光刻胶污染。在执行第一离子注入工艺之前，第一阱区10a、第二阱区10b和第三阱区10c上形成有第二离子阻挡层17b，本实施例中，去除残留的第一掩膜层15a的工艺例如是湿法清洗工艺，在去除残留的第一掩膜层15a，同时会去除第一阱区10a、第二阱区10b和第三阱区10c上形成有第二离子阻挡层17b，如图5所示。

如图6所示，执行第一退火工艺，以形成第一离子阻挡层17a，所述第一离子阻挡层17a覆盖第一阱区10a上的第一源漏区16a和所述第一栅极13a的顶部，同时也覆盖第二阱区10b的第二源漏区16b和所述第二栅极13b的顶部以及第三阱区10c的第三源漏区16c和所述第三栅极13c的顶部。第一退火工艺的工艺气体中包含氧气。所述第一退火工艺中氧气的含量例如是1％至2％。所述第一退火工艺中还包括氮气，氮气的含量为98％至99％。所述第一退火工艺为减压模式，所述第一退火工艺的压力例如是10Torr至20Torr。也即，第一退火工艺从常压的780Torr减压为10Torr至20Torr，在减压模式下，可以使第一源漏区16a和所述第一栅极13a的顶部表面的第一离子阻挡层17a更快速且更均匀地形成。所述第一退火工艺的温度例如是1000℃-1100℃，优先的，第一退火工艺的温度还可以是1030℃、1050℃、1070℃。所述第一退火工艺的工艺时间为10秒至20秒。本实施例将离子注入工艺后的第一退火工艺的常压模式改为减压模式并且加入氧气，使得修复衬底损伤和激活掺杂离子的同时在第一源漏区16a上形成第一离子阻挡层17a，所述第一离子阻挡层17a的厚度例如是1埃至10埃。第一离子阻挡层17a可以有效阻止游离的正离子析出，游离的正离子在栅极表面提供一个比较低的势垒陷阱,栅极内的电子越过势垒逃逸后，沟道几乎处于截止状态，从而导致本应读取的位置读取不了，这就表现在OTP器件的数据保持能力差，也即留住捕获(trap)住的电子。因此，第一离子阻挡层17a有效阻止游离的正离子析出，提高OTP器件的数据保持能力。也即，本实施例在不增加步骤的同时提高OTP器件的数据保持能力。

本实施例还提供一种半导体器件的形成方法，包括OTP器件的形成方法，在形成所述OTP器件的同时，在衬底的第三阱区形成PMOS器件，以及在形成所述OTP器件之前，在衬底的第二阱区形成NMOS器件的方法。

具体的，在形成所述OTP器件之前，在衬底的第二阱区形成NMOS器件的方法：

如图2所示，第二阱区10b为P型阱区。所述第二阱区10b上形成有第二栅极13b；第二栅极13b的材质例如是多晶硅，可以采用化学气相沉积工艺形成。在形成第二栅极13b之前，在第二阱区10b上形成栅氧化层12，可以采用化学气相沉积工艺或者热氧化工艺中的一种工艺形成。在形成第二栅极13b之后，执行快速热退火工艺，以在第二栅极13b上形成栅极再氧化层14a，以消除多晶硅栅极刻蚀的损伤。接着，在形成第二栅极13b的侧壁形成有侧墙14b，侧墙14b可以是单层结构，也可以是叠层结构。在本实施例中，侧墙14b是单层结构，侧墙14b的材质例如是氧化层，可以采用化学气相沉积工艺或者热氧化工艺中的一种工艺形成。

如图3所示，在所述第二栅极13b的两侧的所述第二阱区10b上执行第二离子注入工艺，以形成第二源漏区16b；所述第二离子注入工艺中的离子为第二导电类型，也即，在P型阱区上离子注入N型离子。执行第二离子注入工艺之前，形成第二掩膜层15b，第二掩膜层15b覆盖第一阱区10a和第三阱区10c并暴露出第二阱区10b，即在第二离子注入工艺中，第二阱区10b被注入离子，而第一阱区10a和第三阱区10c不能被注入离子。接着以第二掩膜层15b为掩膜，对第二阱区10b执行第二离子注入工艺，以在第二栅极13b的两侧的第二阱区10b内形成第二源漏区16b。在本实施例中，第二掩膜层15b例如是光刻胶。

在执行第二离子注入工艺的步骤后，执行去除掩膜层工艺，通常采用灰化工艺或者剥离的方式去除残留的第二掩膜层15b，以防止发生光刻胶污染。

继续参考图3，执行第二退火工艺，以形成第二离子阻挡层17b，所述第二离子阻挡层17b覆盖第二阱区10b的第二源漏区16b和所述第二栅极13b的顶部，同时也覆盖第一阱区10a上的第一源漏区16a和所述第一栅极13a的顶部，以及第三阱区10c的第三源漏区16c和所述第三栅极13c的顶部。第二退火工艺的工艺气体中包含氧气。第二退火工艺中氧气的含量例如是1％至2％。第二退火工艺中还包括氮气，氮气的含量例如是98％至99％。第二退火工艺为减压模式，第二退火工艺的压力例如是10Torr至20Torr。也即，第二退火工艺从常压的780Torr减压为10Torr至20Torr，在减压模式下，可以使第二源漏区16b表面的第二离子阻挡层17b更快速且更均匀地形成。第二退火工艺的温度例如是1000℃-1100℃。所述第二退火工艺的工艺时间例如是10秒至20秒。本实施例将离子注入工艺后的第二退火工艺的常压模式改为减压模式并且加入氧气，使得修复衬底在离子注入工艺中受的损伤和激活杂质原子的同时在第二源漏区16b上形成第二离子阻挡层17b，所述第二离子阻挡层17b的厚度例如是1埃至10埃。由于第二离子注入工艺为高能离子注入，也会有离子析出的风险，会影响器件的效果。因此，第二离子阻挡层17b也可以用于阻挡离子析出，提高了半导体器件性能。在第二阱区10b形成NMOS器件的同时，在另一个阱区(图中未示出)，同时形成一个由两个NMOS器件串联形成的OTP结构，以及NMOS OTP结构上也同时形成有第二阻挡层17b。对于NMOS OTP结构，第二阻挡层17b也可以有效阻止游离的离子析出，进而阻止储存的电荷逃逸，从而提高NMOS OTP的数据保持能力。

在形成第一离子阻挡层17a的步骤之后，形成金属硅化物阻挡层。

具体的，形成金属硅化物阻挡层，所述金属硅化物阻挡层覆盖第一离子阻挡层17a；采用化学气相沉积工艺形成金属硅化物阻挡层。金属硅化物阻挡层的材质例如是氧化层，用于阻挡非金属硅化物区域形成金属硅化物。

接着，刻蚀所述金属硅化物阻挡层，暴露出栅极的顶部和源漏区，栅极包括第一栅极13a、第二栅极13b和第三栅极13c，其中，第一阱区包括两个第一栅极13a，一个第一栅极13a用作选择晶体管，因此需要连接出去，也因此需要刻蚀其上的金属硅化物阻挡层，而另一个第一栅极为浮栅，用作数据存储，不用连接，因此，在此步骤中，不需要暴露出这个第一栅极。所述源漏区包括所述第一源漏区16a、第二源漏区16b和第三源漏区16c；所述刻蚀工艺例如是干法刻蚀。

形成金属硅化物，所述金属硅化物覆盖栅极的顶部以及所述源漏区。栅极的顶部以及所述源漏区的金属硅化物能够降低接触电阻。

在所述第一阱区10a中，第一源漏区16a中的漏区接位线，第一源漏区16a中的源区接源线，两个第一栅极13a串联，其中一个第一栅极13a作为选择用的晶体管，选择用的晶体管连接字线，另一个第一栅极13a作为浮栅，用于数据存储。也即在第一阱区10a内形成OTP器件。

请继续参考图6，本实施例还提供一种OTP器件，包括：

衬底10，所述衬底10上形成有第一阱区10a，所述第一阱区10a上形成有第一栅极13a；

第一源漏区16a，位于所述第一栅极13a两侧的所述第一阱区10a内；

第一离子阻挡层17a，位于所述第一源漏区16a和所述第一栅极13a的顶部。

在第一阱区10a内，包括两个第一栅极13a，且两个第一栅极13a串联，其中一个第一栅极13a作为选择用的晶体管，选择用的晶体管连接字线，另一个第一栅极13a作为浮栅，用于数据存储。

OTP器件还包括字线、位线和源线，字线和第一源漏区16a中的漏区连接，位线和选择晶体管连接，源线和第一源漏区16a中的源区连接。

具有第一离子阻挡层17a的OTP器件，第一离子阻挡层17a有效阻挡了游离的正离子，提高了OTP器件的数据保持能力。

请继续参考图6，本实施例还提供一种半导体器件，包括第一阱区10a内的OTP器件以及第二阱区10b内的NMOS器件和第三阱区10c内的PMOS器件，具体包括：

第二阱区10b，所述第二阱区10b位于衬底10上且与第一阱区10a相邻，所述第二阱区10b上形成有第二栅极13b；

第二源漏区16b，位于所述第二栅极13b两侧的所述第二阱区10b内。

第三阱区10c，所述第三阱区10c位于衬底10上且与第二阱区10b相邻，所述第三阱区10c上形成有第三栅极13c；

第三源漏区16c，位于所述第三栅极13c两侧的所述第三阱区10c内。

第一离子阻挡层17a和第二离子阻挡层17b通过在第一次退火工艺和第二次退火工艺中采用减压模式且加入氧气形成。第一离子阻挡层17a用于阻挡游离的正离子产生，提高OTP保持数据能力。

图7是本发明实施例的OTP器件的电流测试结果图。发明人进行了实验验证，图7中，横坐标为组别，即第一组(split1)、第二组(split2)和第三组(split3)，这三组样品经过一次编程后，在烘烤(bake)实验前后分别测试存储单元的电流(Ids)，也即，纵坐标为电流(Ids)，单位为安培(A)。烘烤(bake)实验的条件为200℃，24小时。第一组(split1)实验条件为正常的离子注入工艺和退火工艺，第二组(split2)的实验条件为在离子注入工艺和退火工艺之后增加两步湿法清洗工艺，以洗去析出的游离正离子。第三组(split3)的实验条件为本实施例提供的OTP器件的形成方法，即执行第一次离子注入工艺以及采用减压模式并加入氧气的第一退火工艺。由图7可知，在烘烤(bake)实验之后，第一组中的OTP器件的电子逃逸，导致在读取过程中,浮栅下方沟道几乎处于截止状态，因此读取的电流值大幅降低，OTP数据保持能力弱。第二组和第三组的OTP器件存储单元中的电流基本相当，说明的数据保持能力相当，且均优于第一组的OTP器件的数据保持能力。相比于第二组，采用本实施例提供的半导体器件的形成方法的第三组，减少了两步湿法刻蚀，也即在原有步骤的基础上，可以实现相当的技术效果。相比于第二组，采用本实施例提供的半导体器件的形成方法的第三组，工艺流程(FLOW)简化，成本降低，提升产能。

综上可见，在本发明实施例提供的OTP器件及其形成方法、半导体器件及其形成方法中，通过形成第一源漏区后采用减压模式且加氧气的第一退火工艺在所述第一源漏区和第一栅极的顶部形成第一离子阻挡层，第一离子阻挡层能够有效阻止游离的正离子析出，避免游离的正离子在第一栅极表面提供一个比较低的势垒陷阱，进而致使第一栅极中的电子逃逸，提高OTP数据保持能力。且在第一退火工艺中采用减压模式加氧气，可以使第一源漏区表面的第一离子阻挡层更快速且更均匀地形成。

此外还应该认识到，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

Claims (10)

1.一种OTP器件的形成方法，其特征在于，包括：

提供一衬底，所述衬底中形成有第一阱区，所述第一阱区上形成有两个第一栅极；

在所述第一栅极的两侧的所述第一阱区上执行第一离子注入工艺，以形成第一源漏区；

执行第一退火工艺，以形成第一离子阻挡层，所述第一离子阻挡层覆盖所述第一源漏区和所述第一栅极的顶部，所述第一退火工艺为减压模式且工艺气体中包含氧气。

2.根据权利要求1所述的OTP器件的形成方法，其特征在于，所述第一离子阻挡层的厚度为1埃至10埃。

3.根据权利要求1所述的OTP器件的形成方法，其特征在于，所述第一退火工艺的压力为10Torr至20Torr。

4.根据权利要求1所述的OTP器件的形成方法，其特征在于，所述第一退火工艺中氧气的含量为1％至2％。

5.根据权利要求1所述的OTP器件的形成方法，其特征在于，所述第一退火工艺的温度为1000℃-1100℃。

6.根据权利要求1所述的OTP器件的形成方法，其特征在于，所述第一退火工艺的时间为10秒至20秒。

7.根据权利要求1所述的OTP器件的形成方法，其特征在于，所述第一阱区为第二导电类型；所述第一离子注入工艺中的离子为第一导电类型。

8.一种半导体器件的形成方法，其特征在于，包括如权利要求1～7任一项所述的OTP器件的形成方法，在形成所述OTP器件的同时，在衬底的第三阱区形成PMOS器件，以及在形成所述OTP器件之前，NMOS器件的形成方法包括：

提供一衬底，所述衬底中形成有第二阱区，所述第二阱区上形成有第二栅极在所述第二栅极的两侧的所述第二阱区上执行第二离子注入工艺，以形成第二源漏区；

执行第二退火工艺，以形成第二离子阻挡层，所述第二离子阻挡层覆盖所述第二源漏区和所述第二栅极的顶部，以及所述第二退火工艺为减压模式且工艺气体中包含氧气。

9.一种OTP器件，其特征在于，采用权利要求1～7任一项所述的OTP器件的形成方法形成，包括：

衬底，所述衬底中形成有第一阱区，所述第一阱区上形成有两个第一栅极；

第一源漏区，位于所述第一栅极两侧的所述第一阱区内；

第一离子阻挡层，位于所述第一源漏区和所述第一栅极的顶部。

10.一种半导体器件，其特征在于，包括如权利要求9所述的OTP器件、和OTP器件同时形成的位于衬底第三阱区的PMOS器件以及位于衬底第二阱区的NMOS器件，所述NMOS器件包括：

第二阱区，所述第二阱区位于衬底中且与第一阱区相邻，所述第二阱区上形成有第二栅极；

第二源漏区，位于所述第二栅极两侧的所述第二阱区内。