CN117174648A - 半导体器件及其形成方法 - Google Patents

Abstract

实施例包括围绕嵌入式集成电路管芯的裂缝停止器结构及其形成。裂缝停止器结构可以包括由填充层分隔开的多个层。裂缝停止器的层可以包括多个子层，子层中的一些提供粘合、硬度缓冲和用于从裂缝停止器结构的一个层过渡至裂缝停止器结构的另一层的材料梯度。本申请的实施例还涉及半导体器件及其形成方法。

Description

半导体器件及其形成方法

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

由于各种各样的电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断改进，半导体工业经历了快速发展。在大多数情况下，集成密度的改进源于最小部件尺寸的迭代减小，这允许更多的组件集成至给定区中。随着对缩小电子器件需求的增长，出现了对更小且更具创造性的半导体管芯封装技术的需求。

发明内容

本申请的一些实施例提供了一种形成半导体器件的方法，包括：在第一集成电路管芯上方并且沿所述第一集成电路管芯的侧壁形成第一裂缝停止器结构的第一裂缝停止器层；在所述第一裂缝停止器层上方形成所述第一裂缝停止器结构的第二裂缝停止器层；以及在所述第一裂缝停止器结构和所述第一集成电路管芯周围沉积第一间隙填充电介质。

本申请的另一些实施例提供了一种半导体器件，包括：第一器件层，所述第一器件层包括第一集成电路管芯、横向围绕所述第一集成电路管芯的第一介电结构以及横向围绕所述第一介电结构的第一间隙填充电介质，所述第一介电结构包括与所述第一间隙填充电介质不同的至少两个介电材料层；第二器件层，所述第二器件层包括第二集成电路管芯、横向围绕所述第二集成电路管芯的第二介电结构以及横向围绕所述第二介电结构的第二间隙填充电介质，所述第二集成电路管芯以面对背的方式接合至所述第一集成电路管芯；以及支撑衬底，附接至所述第二集成电路管芯。

本申请的又一些实施例提供了一种半导体器件，包括：第一管芯，所述第一管芯由第一介电材料层横向围绕；第二介电材料层，横向围绕所述第一介电材料层；以及介电填充材料，横向围绕所述第二介电材料层，所述第一介电材料层具有与所述介电填充材料相同的材料组分，所述第二介电材料层具有与所述介电填充材料不同的材料组分。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本公开的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是集成电路管芯的截面图。

图2至图6、图7A、图8A、图9A、图11至图23是根据一些实施例的集成电路封装件制造中的中间阶段的截面图。

图7B、图8B、图8C和图9B是根据一些实施例的根据集成电路封装件的各种配置的元素的梯度图。

图10A、图10B、图10C、图10D、图10E、图10F和图10G是根据各个实施例的形成裂缝停止器结构的工艺的流程图。

图23是根据一些其它实施例的集成电路封装件的截面图。

图24是根据一些实施例的集成电路封装件制造中的中间阶段的截面图。

图25A、图25B、图25C和图25D是根据一些其它实施例的集成电路封装件的截面图。

图26至图28是根据一些实施例的集成电路封装件制造中的中间阶段的截面图。

图29是根据一些其它实施例的集成电路封装件的截面图。

具体实施方式

以下公开内容提供了许多用于实现本公开的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是实例，而不旨在限制本公开。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

对于集成电路上系统(SOIC)器件，集成电路器件(其也可以称为管芯或芯片)一起附接至单个系统器件封装件中。可以使用间隙填充材料(诸如氧化物材料)来填充附接的管芯周围的区。然后，SOIC器件可以用在额外的封装件中，诸如用在集成扇出(InFO)封装件中，用在衬底上晶圆上芯片(CoWoS)封装件中或者用在另一3D封装件中。间隙填充材料可能是脆弱的并且易于破裂，尤其是当用在块状填充应用中时，诸如用在间隙填充中。例如，破裂可能在由与下游工艺相关的加热和/或冷却循环引起的应力期间或者在管芯锯切机械应力期间发生。裂缝可能损坏功能管芯或导致工艺失败。例如，裂缝可能传播至管芯中并且使得其具有降低的功能或降低的性能，或者裂缝可能会留下碎片或液体芯吸污染的通道，碎片或液体芯吸诸如焊料、油、清洁剂等。

根据各个实施例，在放置集成电路管芯之后，提供裂缝停止器结构以在沉积间隙填充材料的主要部分之前包封集成电路管芯。如将在下面更详细描述的，裂缝停止器结构可以包括提供用于任何裂缝要停止在的应力缓解点的单层或多层结构，使得裂缝不会损坏附接的管芯。所实现的应力缓解可以完全防止裂缝形成，但是，即使当裂缝确实形成时，裂缝停止器结构也减小裂缝的长度，并且防止或减小裂缝影响附接的管芯。虽然裂缝停止器结构称为如此，但是应该理解，各个裂缝停止器结构包括特定厚度下的不同介电材料的变化层，以缩减裂缝的传播。因此，应该理解，如本文所指的“裂缝停止器结构”与介电层的布置同义。

图1是集成电路管芯50的截面图。集成电路管芯50将在随后处理中封装以形成集成电路器件。集成电路管芯50可以是逻辑管芯(例如，中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、应用处理器(AP)、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、功率管理管芯(例如，功率管理集成电路(PMIC)管芯)、射频(RF)管芯、传感器管芯、微机电系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)等或它们的组合。

集成电路管芯50可以形成在晶圆中，晶圆可以包括在随后步骤中分割以形成多个集成电路管芯的不同的器件区域。可以根据适用的制造工艺来处理集成电路管芯50，以形成集成电路。例如，集成电路管芯50包括半导体衬底52，诸如硅(掺杂或未掺杂的)或绝缘体上半导体(SOI)衬底的有源层。半导体衬底52可以包括其它半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。也可以使用其它衬底，诸如多层衬底或梯度衬底。半导体衬底52具有有源表面(例如，图1中面向上的表面)(有时称为前侧)和非有源表面(例如，图1中面向下的表面)(有时称为背侧)。

器件54(由晶体管表示)设置在半导体衬底52的有源表面处。器件54可以是有源器件(例如，晶体管、二极管等)、电容器、电阻器等。例如，器件54可以是包括栅极结构和源极/漏极区域的晶体管，其中栅极结构位于沟道区域上，并且源极/漏极区域与沟道区域相邻。沟道区域可以是半导体衬底52的图案化区域。例如，沟道区域可以是半导体鳍、半导体纳米片、半导体纳米线等的在半导体衬底52中图案化的区域。当器件54是晶体管时，它们可以是纳米结构场效应晶体管(纳米结构FET)、鳍式场效应晶体管(FinFET)、平面晶体管等。

层间电介质56设置在半导体衬底52的有源表面上方。层间电介质56围绕并且可以覆盖器件54。层间电介质56可以包括由诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)等的材料形成的一个或多个介电层，其可以通过诸如化学气相沉积(CVD)、原子层沉积(ALD)等的沉积工艺来形成。接触件58延伸穿过层间电介质56，以电耦合和物理耦合器件54。例如，当器件54是晶体管时，接触件58可以耦合晶体管的栅极和源极/漏极区域。接触件58可以由合适的导电材料形成，诸如钨、钴、镍、铜、银、金、铝等或它们的组合，其可以通过诸如物理气相沉积(PVD)或CVD的沉积工艺、诸如电解或化学镀的镀工艺等来形成。

互连结构60设置在层间电介质56和接触件58上方。互连结构60互连器件54以形成集成电路。互连结构60可以由例如介电层64中的金属化图案62形成。介电层64可以是例如低k介电层。金属化图案62包括金属线和通孔，它们可以通过镶嵌工艺形成在介电层64中，诸如单重镶嵌工艺、双重镶嵌工艺等。金属化图案62可以由合适的导电材料形成，诸如铜、钨、铝、银、金、它们的组合等。金属化图案62通过接触件58电耦合至器件54。

导电通孔66延伸至互连结构60和/或半导体衬底52中。导电通孔66电耦合至互连结构60的金属化图案62。导电通孔66可以是衬底通孔，诸如硅通孔。作为形成导电通孔66的实例，可以通过例如蚀刻、铣削、激光技术、它们的组合等在互连结构60和/或半导体衬底52中形成凹槽。可以在凹槽中共形沉积薄阻挡层，诸如通过CVD、原子层沉积(ALD)、物理气相沉积(PVD)、热氧化、它们的组合等。阻挡层可以由氧化物、氮化物、碳化物、它们的组合等形成。可以在阻挡层上方和凹槽中沉积导电材料。导电材料可以通过电化学镀工艺、CVD、ALD、PVD、它们的组合等来形成。导电材料的实例包括铜、钨、铝、银、金、它们的组合等。通过例如化学机械抛光(CMP)从互连结构60或半导体衬底52的表面去除过量的导电材料和阻挡层。阻挡层和导电材料的位于凹槽中的剩余部分形成导电通孔66。

在该实施例中，导电通孔66通过中通孔工艺来形成，从而使得导电通孔66延伸穿过互连结构60的部分(例如，介电层64的子集)并且延伸至半导体衬底52中。通过中通孔工艺形成的导电通孔66连接至互连结构60的中间金属化图案62。在另一实施例中，导电通孔66通过先通孔工艺来形成，从而使得导电通孔66延伸至半导体衬底52中但不延伸至互连结构60中。通过先通孔工艺形成的导电通孔66连接至互连结构60的下部金属化图案62。在又一实施例中，导电通孔66通过后通孔工艺来形成，从而使得导电通孔66延伸穿过整个互连结构60(例如，介电层64的每个)并且延伸至半导体衬底52中。通过后通孔工艺形成的导电通孔66连接至互连结构60的上部金属化图案62。

一个或多个钝化层68设置在互连结构60上。钝化层68可以由一种或多种合适的介电材料形成，诸如氮氧化硅、氮化硅、低k电介质(诸如碳掺杂的氧化物)、极低k电介质(诸如多孔碳掺杂的氧化硅)、聚合物(诸如聚酰亚胺)、阻焊剂、聚苯并噁唑(PBO)、基于苯并环丁烯(BCB)的聚合物、模塑料等或它们的组合。钝化层68可以通过化学气相沉积(CVD)、旋涂、层压等或它们的组合来形成。在一些实施例中，钝化层68包括氮氧化硅层或氮化硅层。

介电层72设置在钝化层68上。介电层72可以由：氧化物，诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、基于正硅酸乙酯(TEOS)的氧化物等；氮化物，诸如氮化硅等；聚合物，诸如PBO、聚酰亚胺、基于BCB的聚合物等；它们的组合；等形成。介电层72可以例如通过CVD、旋涂、层压等来形成。在一些实施例中，介电层72由基于TEOS的氧化硅形成。

管芯连接件74延伸穿过介电层72和钝化层68。管芯连接件74可以包括可以制成外部连接的导电柱、焊盘等。在一些实施例中，管芯连接件74包括位于集成电路管芯50的前侧面处的接合焊盘，并且包括将接合焊盘连接至互连结构60的上部金属化图案62的接合焊盘通孔。在这样的实施例中，管芯连接件74(包括接合焊盘和接合焊盘通孔)可以通过镶嵌工艺来形成，诸如单重镶嵌工艺、双重镶嵌工艺等。管芯连接件74可以由导电材料形成，诸如金属，诸如铜、铝等，其可以通过例如镀等来形成。

可选地，在集成电路管芯50的形成期间，焊料区域(未单独示出)可以设置在管芯连接件74上。焊料区域可以用于对集成电路管芯50实施芯片探针(CP)测试。例如，焊料区域可以是焊料球、焊料凸块等，其用于将芯片探针附接至管芯连接件74。可以对集成电路管芯50实施芯片探针测试，以确定集成电路管芯50是否是已知良好管芯(KGD)。因此，仅封装经过随后处理的集成电路管芯50(其是KGD)，并且不封装没有通过芯片探针测试的管芯。在测试之后，可以在随后处理步骤中去除焊料区域。

在一些实施例中，集成电路管芯50是包括多个半导体衬底52的堆叠器件。例如，集成电路管芯50可以是包括多个存储器管芯的存储器器件，诸如混合存储器多维数据集(HMC)器件、高带宽存储器(HBM)器件等。在这样的实施例中，集成电路管芯50包括通过诸如硅通孔的衬底通孔(TSV)互连的多个半导体衬底52。半导体衬底52的每个可以(或者可以不)具有单独的互连结构60。

图2、图3和图11至图23是根据一些实施例的制造集成电路封装件100中的中间阶段的截面图。具体地，集成电路封装件100通过在相应的封装区域102P中封装多个集成电路管芯50来形成。封装区域102P通过划线区域102S分隔开。将在随后处理中沿划线区域102S分割封装区域102P以形成集成电路封装件100。示出了两个封装区域102P的处理，但是应该理解，可以同时处理任何数量的封装区域102P，以形成任何数量的集成电路封装件100。集成电路封装件100可以是集成芯片上系统(SoIC)器件，但是可以形成其它类型的封装件。

在图2中，提供了载体衬底102。载体衬底102可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底102可以是晶圆，从而可以在载体衬底102上同时形成多个封装件。

第一集成电路管芯50(例如，集成电路管芯50A)以面向下的方式附接至载体衬底102，从而使得集成电路管芯50的前侧附接至载体衬底102。一个集成电路管芯50A放置在每个封装区域102P中。集成电路管芯50A可以通过例如拾取和放置工艺来放置。集成电路管芯50A可以是逻辑器件，诸如CPU、GPU、SOC、微控制器等。

集成电路管芯50A可以通过用接合膜104将集成电路管芯50A接合至载体衬底102来附接至载体衬底102。接合膜104位于集成电路管芯50A的前侧上和载体衬底102的表面上。在一些实施例中，接合膜104是释放层，诸如基于环氧树脂的热释放材料，其在加热时失去其粘合性，诸如光热转换(LTHC)释放涂覆；紫外(UV)胶，其在暴露于UV光时失去其粘合性；等。在一些实施例中，接合膜104是粘合剂，诸如合适的环氧树脂、管芯附接膜(DAF)等。在一些实施例中，接合膜104是氧化物层，诸如氧化硅层。接合膜104可以包括任何期望数量的释放层和/或粘合膜。在一些实施例中，接合膜104包括施加至集成电路管芯50的前侧的第一接合膜104A和/或施加在载体衬底102的表面上方的第二接合膜104B。例如，第一接合膜104A可以在分割以将集成电路管芯50分隔开之前施加至集成电路管芯50的背侧。

在该处理阶段，集成电路管芯50A可以仍不包括介电层72或管芯连接件74(先前针对图1描述的)。因此，相应集成电路管芯50A的上部钝化层68A可以附接至载体衬底102。在这样的实施例中，将在其它集成电路管芯附接至集成电路管芯50A之后随后形成用于集成电路管芯50A的管芯连接件。

在图3中，可选地减薄集成电路管芯50A的半导体衬底52A，这可以帮助减小集成电路封装件100的总厚度。减薄工艺可以是例如化学机械抛光(CMP)、研磨工艺、回蚀工艺等，其在集成电路管芯50A的背侧处实施。减薄工艺减小半导体衬底52A的厚度。在该减薄步骤之后，集成电路管芯50A的导电通孔66A可以保持由相应的半导体衬底52A掩埋。在该处理步骤中减薄半导体衬底52A可以帮助减小在随后处理步骤中暴露导电通孔66A的成本。

同样在图3中，在集成电路管芯50A的每个上方、沿集成电路管芯50A的侧以及沿接合膜104B(如果存在)或载体衬底102(如果不存在接合膜104B)的上表面形成裂缝停止器结构106。下面将关于图4至图10G描述裂缝停止器结构106的形成。

在形成裂缝停止器结构之后，在集成电路管芯50A之间的裂缝停止器结构106上和集成电路管芯50A上方形成间隙填充电介质108，横向并且垂直掩埋它们或密封它们，从而使得间隙填充电介质108的顶面位于集成电路管芯50A的顶面之上。间隙填充电介质108设置在载体衬底102的位于集成电路管芯50A之间的部分上方，并且接触裂缝停止器结构106的位于集成电路管芯50A之间的顶面。间隙填充电介质108填充(并且可以过填充)集成电路管芯50A之间的间隙。间隙填充电介质108可以由介电材料形成，诸如氧化物，诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、基于正硅酸乙酯(TEOS)的氧化物等，其可以通过合适的沉积工艺来形成，诸如化学气相沉积(CVD)、原子层沉积(ALD)等。

裂缝停止器结构106和间隙填充电介质108的总厚度取决于集成电路管芯50A的厚度。在一些实施例中，总厚度可以在约20μm和30μm之间。在一些实施例中，裂缝停止器结构106可以在约0.4μm和约15μm之间，这取决于裂缝停止器结构106的变化，诸如下面所描述。

裂缝停止器结构106和间隙填充电介质108的部分设置在划线区域102S中。裂缝停止器结构106将提供针对可能由通过划线区域102S分割封装件100而产生的裂缝的保护。

图4、图5、图6、图7A、图7B、图8A、图8B、图8C、图9A和图9B包括裂缝停止器结构106的形成内的变化的特写视图。图4至图9B是根据一些实施例的图3的标有F4-10的虚线框的特写视图。对于图4至图9B的每个，为了清楚起见，已经省略了集成电路管芯50/50A和具有接合膜104B(如果使用)的载体衬底102的细节。图4至图9B的每个示出了裂缝停止器结构106和间隙填充电介质108的形成。图10A、图10B、图10C、图10D、图10E、图10F和图10G提供了用于图4至图9B中所示的各种配置的流程图。裂缝停止器结构106的形成在每个具体配置中描述。上面关于图3描述了间隙填充电介质108的形成。

暂时转至图10A，工艺10包括在步骤12中将管芯附接至载体，诸如上面关于图2的集成电路管芯50A所描述的。下一步，在步骤14中，在管芯上方和载体上方形成裂缝停止器结构(例如，裂缝停止器结构106)。然后，在裂缝停止器结构上方形成间隙填充电介质(例如，间隙填充电介质108)。图10B、图10C、图10D、图10E、图10F和图10G提供了用于形成裂缝停止器结构的步骤14的细节，这将在下面更详细描述。相同的元件用相同的参考标号来标记。

在图4和图10B中，根据一些实施例，裂缝停止器结构106是包括第一裂缝停止器层106-A的单层裂缝停止器。第一裂缝停止器层106-A形成在载体衬底102上，并且沿集成电路管芯50A(或者一般地，任何类似的集成电路管芯50)的侧壁和上表面形成。第一裂缝停止器层106-A的材料具有高于间隙填充电介质108的机械强度的机械强度(例如，屈服强度或硬度)。例如，氮化硅具有比氧化硅高的屈服强度，氮化硅与氧化硅的屈服强度的比率为约1.5∶1。可以使用具有在间隙填充电介质108的材料屈服强度的约1.2倍和3倍之间的材料屈服强度的第一裂缝停止器层106-A。类似的关系适用于硬度。在一些实施例中，第一裂缝停止器层106-A可以由氮化硅、碳氮化硅、氮氧化硅、碳氮氧化硅、碳化硅等形成，在图10B的步骤18中，其可以通过合适的沉积工艺来形成，诸如化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强CVD(PECVD)、等离子体增强ALD(PEALD)等。当利用单个裂缝停止器层106-A时，诸如图4和图10B中所示，在一些实施例中，第一裂缝停止器层106-A可以沉积为具有在约3000埃和5000埃之间的厚度，诸如约4000埃，提供比衬垫层更牢固的支撑。在一些实施例中，第一裂缝停止器层106-A可以沉积为具有在约1800埃和3000埃之间的厚度，诸如约2000埃。

在图5、图6、图10C和图10D中，根据一些实施例，裂缝停止器结构106是多层结构，具有夹层结构，夹层结构具有两个或多个裂缝停止器层和介于每个连续裂缝停止器层组之间的介电膜。图5中示出了两层裂缝停止器结构106，并且图6中示出了三层裂缝停止器结构106，但是，应该理解，对应图10C和图10D中的相同工艺可以用于制造四层裂缝停止器结构、五层裂缝停止器结构等。

在图5和图10C中，根据一些实施例，裂缝停止器结构106包括通过介入的第一介电膜106-B彼此分隔开的第一裂缝停止器层106-A和第二裂缝停止器层106-C。第一裂缝停止器层106-A可以在步骤18中使用类似于上面关于图4和图10B描述的用于形成第一裂缝停止器层106-A的那些的材料和工艺来形成。在图10C的步骤18中形成第一裂缝停止器层106-A之后，在步骤20中沉积第一介电膜106-B。第一介电膜106-B可以使用类似于关于图3描述的用于沉积间隙填充电介质108的那些的工艺和材料来沉积。实际上，在一些实施例中，第一介电膜106-B的材料可以是随后用于形成间隙填充电介质108的相同材料，但是，在其它实施例中，第一介电膜106-B的材料可以是与用于形成间隙填充电介质108的材料不同的材料。在形成第一介电膜106-B之后，在步骤22中，第二裂缝停止器层106-C沉积在第一介电膜106-B上。第二裂缝停止器层106-C可以使用类似于用于形成第一裂缝停止器层106-A的那些的材料和工艺来沉积。第一裂缝停止器层106-A和第二裂缝停止器层106-C可以由相同的材料或不同的材料形成。如图5中所示，在形成第二裂缝停止器层106-C之后，形成间隙填充电介质108。

在图6和图10D中，根据一些实施例，裂缝停止器结构106包括通过介入的第一介电膜106-B彼此分隔开的第一裂缝停止器层106-A和第二裂缝停止器层106-C以及通过介入的第二介电膜106-D与第二裂缝停止器层106-C分隔开的第三裂缝停止器层106-E。返回参考图5，图6示出了在步骤16中沉积间隙填充电介质108之前，在步骤24中，在第二裂缝停止器层106-C上沉积第二介电膜106-D。第二介电膜106-D可以使用类似于用于形成第一介电膜106-B的那些的工艺和材料来形成。第二介电膜106-D的材料可以是用于形成第一介电膜106-B的相同材料，或者可以是不同的材料。类似地，第二介电膜106-D的材料可以是随后用于形成间隙填充电介质108的相同材料，或者可以是不同的材料。额外的夹置介电膜(如果使用)也可以由与其它夹置介电膜相同或不同的材料制成。裂缝停止器结构106用于停止或减小裂缝的数量或严重性，例如通过减少它们的传播，如由裂缝107A、107B和107C所示，这将在下面关于分割工艺讨论。

在步骤24中形成第二介电膜106-D之后，在步骤26中，在第二介电膜106-D上沉积第三裂缝停止器层106-E。第三裂缝停止器层106-E可以使用类似于用于形成第一裂缝停止器层106-A和/或第二裂缝停止器层106-C的那些的材料和工艺来沉积。在一些实施例中，第一裂缝停止器层106-A、第二裂缝停止器层106-C和第三裂缝停止器层106-E每个由相同的材料形成，但是，在其它实施例中，第一裂缝停止器层106-A、第二裂缝停止器层106-C和第三裂缝停止器层106-E中的一个或多个由不同的材料形成。

如图6、图10A和图10D中所示，在形成第三裂缝停止器层106-E之后，在步骤16中形成间隙填充电介质108。但是，应该理解，沉积介电膜(例如，诸如第一介电膜106-B或第二介电膜106-D)和裂缝停止器层(例如，诸如第二裂缝停止器层106-C或第三裂缝停止器层106-E)的工艺可以如期望的一样重复多次(如虚线箭头所示)，以实现裂缝停止器结构106的一定数量的夹层。

在图5和图6中，裂缝停止器层(例如，106-A、106-C和106-E)的每个可以沉积为具有在约500埃和5000埃之间的厚度，诸如在约1000埃和4000埃之间。第一裂缝停止器层106-A可以沉积为使得它具有更大的最小厚度，使得厚度在约1000埃和约5000埃之间。在一些实施例中，裂缝停止器层的每个可以具有约相同的厚度。例如，第一裂缝停止器层106-A、第二裂缝停止器层106-C、第三裂缝停止器层106-E(如果使用)和/或每个额外层(如果使用)可以每个具有在约500埃和约2500埃之间的相同厚度。在一些实施例中，第一裂缝停止器层106-A可以比其它裂缝停止器层中的一个或多个厚2倍至3倍。例如，第一裂缝停止器层106-A可以比第二裂缝停止器层106-C和/或第三裂缝停止器层106-E(如果使用)和/或每个额外层(如果使用)厚1.5倍至3倍。例如，对于图6，第一裂缝停止器层106-A可以为约1500埃至约5000埃，并且第二裂缝停止器层106-C和/或第三裂缝停止器层106-E可以每个为约500埃至约2500埃。

在图5、图6、图10C和图10D中，第一介电膜106-B和第二介电膜106-D(如果使用)的每个以及每个额外的夹置介电膜(如果使用)可以沉积为具有约1μm至约5μm之间的厚度。夹置介电膜的每个可以沉积为具有相同的厚度，或者夹置介电膜中的一个或多个可以具有不同的厚度。

图7A和图10E示出了包括第一裂缝停止器层106-A的裂缝停止器结构106的形成，第一裂缝停止器层106-A包括第一子层106-A1和第二子层106-A2。因此，图7A类似于图4，不同之处在于第一裂缝停止器层包括第一子层106-A1和第二子层106-A2。在步骤18中，第一子层106-A1可以使用类似于上面关于图4讨论的用于形成第一裂缝停止器层106-A的那些的工艺和材料来形成。在步骤19中，第二子层106-A2可以形成为第一子层106-A1和间隙填充电介质108(其在图10E的步骤16中形成)之间的缓冲层。第二子层106-A2作为缓冲层的功能提供了介于第一子层106-A1和间隙填充电介质108的屈服强度之间的屈服强度，提供了从第一子层106-A1的硬度至间隙填充电介质108的较软硬度的较平缓的过渡。

第二子层106-A2也用作粘合层，以在第一裂缝停止器层106-A和间隙填充电介质108之间提供比例如从氮化硅至氧化硅的硬过渡更好的粘合。作为粘合层，第二子层106-A2可以包括第一子层106-A1中的元素和间隙填充电介质108中的元素的重叠。例如，如果间隙填充电介质108是氧化硅，并且第一子层106-A1是氮化硅，则第二子层106-A2可以包括第一子层106-A1中的元素和间隙填充电介质108中的元素的重叠，其可以包括硅、氮和氧。在该实例中，第二子层106-A2可以是氮氧化硅、碳氮氧化硅等等，使得第二子层106-A2至少包含硅、氮和氧。可以存在其它元素，诸如碳、氢、氯等等。在另一实例中，如果间隙填充电介质108是氧化硅，并且第一子层106-A1是碳化硅，则第二子层106-A2可以包括第一子层106-A1中的元素和间隙填充电介质108中的元素的重叠，其可以包括硅、碳和氧。在该实例中，第二子层106-A2可以是碳氧化硅、碳氮氧化硅等等，使得第二子层106-A2至少包含硅、氩和氧。可以存在其它元素，诸如氮、氢、氯等等。因此，第二子层106-A2用于提供粘合并且用于缓冲从第一子层106-A1的材料(例如，氮化硅)至间隙填充电介质108的材料(例如，氧化硅)的过渡。

在一些实施例中，在选项19A中，第二子层106-A2可以通过直接沉积第二子层的材料来形成，诸如通过PEALD、ALD、PECVD。在其它实施例中，在选项19B中，第二子层106-A2可以通过向第一子层106-A1提供处理工艺来形成。例如，处理工艺可以是氧等离子体工艺，氧等离子体工艺通过使用氧等离子体使氧自由基和氧离子嵌入第一子层106-A1中来将第一子层106-A1的上部部分转化为第二子层106-A2。氧自由基的高能态破坏第一子层106-A1的材料的接合，并且使得第一子层106-A1的至少一些转化为第二子层106-A2。

在又一些其它实施例中，在选项19C中，第二子层106-A2可以通过在形成间隙填充电介质108时提供预沉积处理工艺来形成。例如，在沉积间隙填充电介质108的初始阶段期间，可以使用富氧气体比率来使得第一子层106-A1的上部部分氧化以形成SiON薄层。然后，可以改变气体比率以减少可用的氧，以形成剩余的间隙填充电介质108。

第一子层106-A1的厚度可以在约1000埃和4000埃之间，诸如约2000埃。第二子层106-A2的厚度可以在约50埃和1000埃之间。因此，在使用两层的第一裂缝停止器层106-A的实施例中，第一裂缝停止器层106-A的总厚度可以在约1000埃和5000埃之间。

图7B示出了提供第一裂缝停止器层106-A和间隙填充电介质108的各个层中的第一元素E1(例如，氮和/或碳)和第二元素E2(例如，氧)的浓度含量的表示形式的曲线图。y轴指示浓度百分比，并且x轴指示距离(例如进入在由箭头F7d所示的方向上的层的厚度)。应该理解，这些线仅仅是实例，并且用作下面讨论的层之间的关系的表示形式。特别地，第一界面I1和第二界面I2之间的距离可以根据第二子层106-A2的厚度而拉长或压缩。除了第二子层106-A2的粘合和缓冲特性之外，图7B的曲线图示出了第二子层106-A2也用作梯度层。第一元素E1和第二元素E2可以与同一基本上元素配对以形成介电材料。例如，如果第一元素E1是氮，并且第二元素E2是氧，则它们都可以与硅配对，以分别形成氮化硅和氧化硅。第一子层106-A1仅在第一子层106-A1和第二子层106-A2之间的界面I1附近具有高浓度的第一元素E1和显著浓度的第二元素E2。间隙填充电介质108仅在第二子层106-A2和间隙填充电介质108之间的界面I2附近具有高浓度的第二元素E2和显著浓度的第一元素E1。第二子层106-A2具有显著浓度的第一元素E1和第二元素E2，但是每种的百分比浓度分别比第一子层106-A1和间隙填充电介质108低。在层之间的界面的每个处，形成将第一元素E1和第二元素E2的浓度从一个层过渡至下一层的梯度。例如，在界面I1处，元素E1具有进入第二子层106-A2的负梯度，这是由于元素E1通过扩散补充至第二子层106-A2中。然后，对于第二子层106-A2的厚度的一部分，百分比浓度可以趋向平稳。此外，在界面I1处，元素E2具有进入第二子层106-A2的正梯度，这是由于元素E2通过从第二子层106-A2的扩散补充至第一子层106-A1中。在界面I2处，元素E1具有进入间隙填充电介质108的负梯度，这是由于元素E1通过扩散从第二子层106-A2补充至间隙填充电介质108中。此外，在界面I2处，元素E2具有进入间隙填充电介质108的正梯度，这是由于元素E2通过从间隙填充电介质108的扩散补充至第二子层106-A2中。

图8A、图8B、图8C和图10F示出了裂缝停止器结构106的形成，裂缝停止器结构106包括第一裂缝停止器层106-A(其包括第一子层106-A1和第二子层106-A2)、夹置的介电膜106-B和第二裂缝停止器层106-C(其包括第一子层106-C1和第二子层106-C2)。因此，在图8A中，根据一些实施例，裂缝停止器结构106是多层结构，具有夹层结构，夹层结构具有两个或多个裂缝停止器层和介于每个连续裂缝停止器层组之间的介电膜。图8A中所示的两层裂缝停止器结构106类似于图5中所示的结构，不同之处在于第一裂缝停止器层106-A和第二裂缝停止器层106-C的每个都包括第一子层和第二子层，如下面进一步详细描述。虽然图8A示出了两层裂缝停止器结构106，但是应该理解，相同的工艺可以用于制造三层裂缝停止器结构(诸如图6中所示)、四层裂缝停止器结构、五层裂缝停止器结构等。

在图8A中，根据一些实施例，裂缝停止器结构106包括通过介入的第一介电膜106-B彼此分隔开的第一裂缝停止器层106-A和第二裂缝停止器层106-C。第一裂缝停止器层106-A可以包括第一子层106-A1和第二子层106-A2，它们可以在图10F的步骤18和19中使用类似于上面关于图7A描述的用于形成第一裂缝停止器层106-A的相应子层的那些的材料和工艺来形成。在形成第一裂缝停止器层106-A之后，在步骤20中沉积第一介电膜106-B。第一介电膜106-B可以使用类似于关于图3描述的用于沉积间隙填充电介质108的那些的工艺和材料来沉积。实际上，在一些实施例中，第一介电膜106-B的材料可以是随后用于形成间隙填充电介质108的相同材料，但是，在其它实施例中，第一介电膜106-B的材料可以是与用于形成间隙填充电介质108的材料不同的材料。在形成第一介电膜106-B之后，在图10F的步骤22和23中，在第一介电膜106-B上形成第二裂缝停止器层106-C。第二裂缝停止器层106-C可以包括在步骤22中形成的第一子层106-C1以及在步骤23中形成的第二子层106-C2，它们的每个可以使用类似于分别用于形成第一裂缝停止器层106-A的第一子层106-A1和第二子层106-A2的那些的材料和工艺来沉积。第一裂缝停止器层106-A和第二裂缝停止器层106-C可以由相同的材料或不同的材料形成。

图8B和图8C示出了提供第一裂缝停止器层106-A、第一介电膜106-B、第二裂缝停止器层106-C和间隙填充电介质108的各个层中的第一元素E1(例如，氮)和第二元素E2(例如，氧)的浓度含量的表示形式的曲线图。图8B和图8C的曲线图也示出了第二子层106-A2和106-C2用作梯度层。在图8B和图8C中，在结构上类似于上面关于图7B描述的结构，并且相同的参考标号表示上面关于图7B使用的相同元件。特别地，图8B类似于图7B，不同之处在于第一介电膜106-B代替了图7B中使用的间隙填充电介质108。图8B也适用于图9A中所示的结构。

在图8C中，第一界面I1和第二界面I2周围的第一元素E1和第二元素E2的交互类似于上面关于图7B描述的那些。在第一介电膜106-B和第一子层106-C1之间示出了第三界面I3。如图8C中所见，介电膜106-B具有高浓度的第二元素E2，并且第一子层106-C1具有高浓度的第一元素E1。第一元素E1扩散至第一子层106-C1中在第三界面I3处引起第一元素E1的陡峭负梯度。类似地，第二元素E2扩散至第一介电膜106-B中在第三界面I3处引起第二元素E2的陡峭正梯度。

在一些实施例中，在图10F的选项19A/23A中(其是指图10E的选项19A)，第二子层106-A2和/或第二子层106-C2可以通过直接沉积第二子层的材料来形成，诸如通过PEALD、ALD、PECVD。在其它实施例中，在图10F的选项19B/23B中，第二子层106-A2和/或第二子层106-C2可以通过向第一子层106-A1提供处理工艺来形成，诸如通过氧等离子体工艺，氧等离子体工艺通过使用氧等离子体将氧自由基和氧离子嵌入在第一子层106-A1/106-C1中来将第一子层106-A1/106-C1的上部部分转化为第二子层106-A2/106-C2。在又一些其它实施例中，在图10F的选项19C/23C中，第二子层106-A2/106-C2可以通过分别向第一介电膜106-B和/或间隙填充电介质108提供预沉积处理工艺来形成，例如，通过在沉积第一介电膜106-B和/或间隙填充电介质108的初始阶段期间提供富氧气体比率。

在具有夹置的第一介电层的实施例中，对于第一裂缝停止器层106-A，第一子层106-A1的厚度可以在约1000埃和4000埃之间，诸如约2000埃。第二子层106-A2的厚度可以在约50埃和1000埃之间。因此，在使用两层的第一裂缝停止器层106-A的实施例中，第一裂缝停止器层106-A的总厚度可以在约1000埃和5000埃之间。在一些实施例中，第二裂缝停止器层106-C可以形成为具有与第一裂缝停止器层106-A相同的厚度。在其它实施例中，第一子层106-A1的厚度可以比第一子层106-C1的厚度厚1.5倍和3倍之间，类似于上面关于图5和图6所解释的那样。在这样的实施例中，例如，第一子层106-C1可以在约500埃和2500埃之间。第二子层106-C2可以是与第二子层106-A2相同的厚度或不同的厚度，每个在约50埃和1000埃之间。在一些实施例中，第一裂缝停止器层106-A的总厚度可以在第二裂缝停止器层106-C的总厚度的1倍和3倍之间。

如图10F中所示，在形成第二子层106-C2之后，沉积介电膜(类似于介电膜106-B)和沉积裂缝停止器层106-C的步骤可以如期望的一样重复多次，以在裂缝停止器结构106中形成具有三个、四个、五个等的裂缝停止器层的结构。

图9A、图9B和图10G示出了裂缝停止器结构106的形成，裂缝停止器结构106包括第一裂缝停止器层106-A(其包括第一子层106-A1和第二子层106-A2)、夹置的介电膜106-B和第二裂缝停止器层106-C(其包括第一子层106-C1、第二子层106-C2和第三子层106-C3)。因此，在图9A中，根据一些实施例，裂缝停止器层结构106是多层结构，类似于上面关于图8A示出和描述的结构，具有夹层结构，夹层结构具有两个或多个裂缝停止器层和介于每个连续裂缝停止器层组之间的介电膜。在图9A中，根据一些实施例，裂缝停止器结构106包括通过介入的第一介电膜106-B彼此分隔开的第一裂缝停止器层106-A和第二裂缝停止器层106-C。虽然图9A示出了两层裂缝停止器结构106，但是应该理解，相同的工艺可以用于制造三层裂缝停止器结构(诸如图6中所示)、四层裂缝停止器结构、五层裂缝停止器结构等。裂缝停止器结构106用于停止或减小裂缝的数量或严重性，例如通过减少它们的传播，如由裂缝107C和107D所示，这将在下面关于分割工艺讨论。

第一裂缝停止器层106-A可以包括第一子层106-A1和第二子层106-A2，它们可以在图10G的步骤18和19中使用类似于上面关于图7A和图10E描述的用于形成第一裂缝停止器层106-A的相应子层的那些的材料和工艺来形成。在形成第一裂缝停止器层106-A之后，在步骤20中沉积第一介电膜106-B。第一介电膜106-B可以使用类似于关于图3描述的用于沉积间隙填充电介质108的那些的工艺和材料来沉积。实际上，在一些实施例中，第一介电膜106-B的材料可以是随后用于形成间隙填充电介质108的相同材料，但是，在其它实施例中，第一介电膜106-B的材料可以是与用于形成间隙填充电介质108的材料不同的材料。

在形成第一介电膜106-B之后，在图10G的步骤21、22和23中，在第一介电膜106-B上形成第二裂缝停止器层106-C。第二裂缝停止器层106-C可以包括第一子层106-C1和第二子层106-C2，它们类似于第一裂缝停止器层106-A的第一子层106-A1和第二子层106-A2，但是，第二裂缝停止器层106-C也可以包括介于第一子层106-C1和第一介电膜106-B之间的第三子层106-C3。因此，在形成第一介电膜106-B之后，在步骤21中形成第三子层106-C3，在形成第三子层106-C3之后，在步骤22中形成第一子层106-C1，并且然后在形成第一子层106-C1之后，形成第二子层106-C2。第一子层106-C1和第二子层106-C2类似于上面关于图8A讨论的那些。第三子层106-C3可以起到与第二子层106-C2和第二子层106-A2类似的功能。第三子层106-C3可以缓冲从第一介电膜106-B至第二裂缝停止器层106-C的过渡，提供增加的粘合，并且提供较平缓的材料梯度。

图9B示出了提供第一裂缝停止器层106-A、第一介电膜106-B、第二裂缝停止器层106-C和间隙填充电介质108的各个层中的第一元素E1(例如，氮)和第二元素E2(例如，氧)的浓度含量的表示形式的曲线图。图9B的曲线图也示出了第二子层106-C2和第三子层106-C3用作梯度层。在图9B中，相同的参考标号是指上面关于图7B使用的相同元件。图9B类似于图8C，不同之处在于包括第三子层106-C3以在第一介电膜106-B和第一子层106-C1之间提供缓冲和梯度。在图9B中，第一界面I1和第二界面I2周围的第一元素E1和第二元素E2的交互类似于上面关于图7B描述的那些。在第三子层106-C3和第一子层106-C1之间示出了第三界面I3，并且在第三子层106-C3和第一介电膜106-B之间示出了第四界面I4。如图8C中所见，介电膜106-B和间隙填充电介质108具有高浓度的第二元素E2，并且第一子层106-C1具有高浓度的第一元素E1。第二子层106-C2和第三子层106-C3包括显著百分比的第一元素E1和第二元素E2。第三界面I3基本上是第一界面I1的镜像，并且第四界面I4基本上是第二界面I2的镜像。与图8C中所示的第三界面I3相比，图9B中的第一元素E1和第二元素E2的梯度不太陡峭，这是由于第三子层106-C3用作额外的缓冲和梯度层。

在一些实施例中，在图10G的选项19A、19B、19C、23A、23B和23C中，第二子层106-A2和/或第二子层106-C2可以使用各种工艺来形成，诸如上面关于图10F所讨论的。对于第三子层106-C3的形成，在选项21A中，第三子层106-C3可以通过直接沉积第二子层的材料来形成，诸如通过PEALD、ALD、PECVD。

在其它实施例中，在图10G的选项21B中，第三子层106-C3可以通过向第一介电膜106-B提供沉积后处理工艺来形成，例如，通过提供氮处理工艺来将第一介电膜106-B的上部部分转化为第三子层106-C3。例如，处理工艺可以是氮等离子体工艺，其通过使用氮等离子体将氮自由基和氮离子嵌入在第一介电膜106-B中来将第一介电膜106-B的上部部分转化为第三子层106-C3。氮自由基的高能态破坏第一介电膜106-B的材料(例如，氧化硅)的接合，并且使得第一介电膜106-B中的至少一些转化为第三子层106-C3。

在又一些其它实施例中，在图10G的选项21C中，第三子层106-C3可以通过向第三子层106-C3的初始沉积提供沉积后处理工艺来形成，例如，通过在沉积第三子层106-C3之后提供氧处理工艺来将沉积的材料转化为第三子层106-C3的最终材料。氧处理工艺可以是从氧生成等离子体的等离子体工艺，从而生成氧的离子和自由基，这可以将第三子层106-C3从其原始沉积转化。

仍然在其它实施例中，在图10G的选项21D中，第三子层106-C3可以通过向第一子层106-C1的沉积提供预沉积处理工艺来形成，例如，通过在第一子层106-C1的沉积期间提供氧气，同时将另一气体点燃成等离子体。等离子体的自由基可以与氧气相互作用，以使得氧与第一子层106-C1的其它材料结合，以形成例如氮氧化硅，作为第一子层106-C1的初始部分(第三子层106-C3)。在形成第三子层106-C3之后，氧气可以停止用于沉积第一子层106-C1的剩余部分。

在具有夹置的第一介电层的实施例中，对于第一裂缝停止器层106-A，第一子层106-A1的厚度可以在约1000埃和5000埃之间，诸如约2000埃。第二子层106-A2的厚度可以在约50埃和1000埃之间。因此，在使用两层第一裂缝停止器层106-A的实施例中，第一裂缝停止器层106-A的总厚度可以在约1000埃和5000埃之间。在一些实施例中，第二裂缝停止器层106-C可以形成为具有与第一裂缝停止器层106-A相同的厚度。在其它实施例中，第一子层106-A1的厚度可以比第一子层106-C1的厚度厚2倍和3倍之间，类似于上面关于图5和图6所解释的那样。在这样的实施例中，例如，第一子层106-C1可以在约700埃至1200埃之间。第二子层106-C2可以是与第二子层106-A2相同的厚度或不同的厚度，每个在约600埃和5000埃之间。第三子层106-C3可以是与第二子层106-C2相同的厚度或不同的厚度。在一些实施例中，第一裂缝停止器层106-A的总厚度可以在第二裂缝停止器层106-C的总厚度的0.5倍和3倍之间。在一些实施例中，第二裂缝停止器层106-C的总厚度可以在约1900埃和14000埃之间。

如图10G中所示，在形成第二子层106-C2之后，沉积介电膜(类似于介电膜106-B)和沉积裂缝停止器层106-C的步骤可以如期望的一样重复多次，以在裂缝停止器结构106中形成具有三个、四个、五个等的裂缝停止器层的结构。此外，应该理解，可以组合上面关于裂缝停止器结构106的裂缝停止器层描述的各种配置，以提供未具体讨论的其它变型，诸如将图9A的第二裂缝停止器层106-C组合至图6的裂缝停止器结构106中等。

在图11中，实施去除工艺以使间隙填充电介质108的表面与集成电路管芯50A的背侧面齐平。在一些实施例中，利用诸如化学机械抛光(CMP)、回蚀工艺、它们的组合等的平坦化工艺。在平坦化工艺之后，间隙填充电介质108、裂缝停止器结构106和集成电路管芯50A(包括半导体衬底52A)的表面基本上共面(在工艺变化内)。在去除工艺之后，导电通孔66A可以保持由半导体衬底52A掩埋。

在图12中，减薄半导体衬底52A以暴露导电通孔66A。间隙填充电介质108的部分和裂缝停止器结构106的部分也可以通过减薄工艺来去除。减薄工艺可以是例如化学机械抛光(CMP)、研磨工艺、回蚀工艺等，其在集成电路管芯50A的背侧处实施。

在图13中，可选地在每个集成电路管芯50A的导电通孔66A周围形成接合层112。接合层112可以帮助导电通孔66A彼此电隔离，因此避免短路，并且也可以在随后的接合工艺中利用。作为形成接合层112的实例，可以使半导体衬底52A凹进以暴露导电通孔66A的侧壁得部分。凹进可以通过蚀刻工艺来实施，诸如干蚀刻、湿蚀刻或它们的组合。然后可以在凹槽中形成介电材料。介电材料可以是氧化物，诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、基于正硅酸乙酯(TEOS)的氧化物等，其可以通过合适的沉积工艺来形成，诸如化学气相沉积(CVD)、原子层沉积(ALD)等。也可以利用其它合适的电介质，诸如低温聚酰亚胺材料、PBO、密封剂、这些的组合等。可以实施平坦化工艺，诸如CMP、研磨或回蚀，以使导电通孔66A上方的介电材料齐平。在一些实施例中，诸如图13中所示，可以去除介电材料的位于导电通孔66A上方的过量部分，而在其它实施例中，介电材料的位于导电通孔66A上方的部分可以保留。介电材料的位于凹槽中的剩余部分形成接合层112。接合层112横向围绕相应导电通孔66A的侧壁的部分。

在图14中，可选地在每个集成电路管芯50A的导电通孔66A上方形成接合焊盘114。接合焊盘114可以用于将额外的集成电路管芯50接合至集成电路管芯50A的背侧。作为形成接合焊盘114的实例，可以在接合层112中形成开口，从而暴露导电通孔66A，并且接合焊盘114可以形成在导电通孔66A上的开口中。接合层112中的开口可以通过蚀刻工艺制成，诸如干蚀刻、湿蚀刻或它们的组合。然后可以在开口中形成导电材料。在一些实施例中，可以首先形成导电衬垫或阻挡层，并且然后导电材料沉积在开口的剩余部分中。接合焊盘114可以由合适的导电材料形成，诸如钨、钴、镍、铜、银、金、铝等或它们的组合，其可以通过诸如物理气相沉积(PVD)或CVD的沉积工艺、诸如电解或化学镀的镀工艺等来形成。

在图15中，第二集成电路管芯50(例如，集成电路管芯50B)以面对背的方式附接至集成电路管芯50A，从而使得集成电路管芯50B的前侧附接至集成电路管芯50A的背侧。在所示实施例中，一个集成电路管芯50B放置在每个封装区域102P中，但是任何期望数量的集成电路管芯50B可以附接至每个集成电路管芯50A。在所示实施例中，集成电路管芯50B似乎具有与集成电路管芯50A相同的覆盖区，但是，应该理解，集成电路管芯50B可以小于或大于集成电路管芯50A。集成电路管芯50B可以通过例如拾取和放置工艺来放置。集成电路管芯50B可以是存储器器件，诸如动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯、混合存储器多维数据集(HMC)模块、高带宽存储器(HBM)模块等。

集成电路管芯50B可以通过将集成电路管芯50B接合至集成电路管芯50A来附接至集成电路管芯50A。作为实例，集成电路管芯50B可以通过混合接合而接合至集成电路管芯50A。集成电路管芯50B的介电层72B通过电介质至电介质接合而直接接合至集成电路管芯50A的相应接合层112，而不使用任何粘合材料(例如，管芯附接膜)。集成电路管芯50B的管芯连接件74B通过金属至金属接合而直接接合至集成电路管芯50A的相应接合焊盘114(或导电通孔66A)，而不使用任何共晶材料(例如，焊料)。接合可以包括预接合和退火。在预接合期间，施加小的压力以使集成电路管芯50B压靠集成电路管芯50A。预接合在低温下实施，诸如约室温，诸如在15℃至30℃的范围内的温度，并且在预接合之后，介电层72B接合至接合层112。然后在随后的退火步骤中改进接合强度，其中退火接合层112、接合焊盘114(或导电通孔66A)、介电层72B和管芯连接件74B。在退火之后，形成直接接合，诸如熔融接合，将接合层112接合至介电层72B。例如，接合可以是接合层112的材料和介电层72B的材料之间的共价接合。接合焊盘114(或导电通孔66A)以一至一对应的方式连接至管芯连接件74B。接合焊盘114(或导电通孔66A)和管芯连接件74B可以在预接合之后物理接触，或者可以在退火期间膨胀为开始物理接触。此外，在退火期间，接合焊盘114(或导电通孔66A)和管芯连接件74B的材料(例如，铜)混合，从而也形成金属至金属接合。因此，集成电路管芯50A、50B之间的所得接合是包括电介质至电介质接合和金属至金属接合的混合接合。

当利用混合接合来将集成电路管芯50B附接至集成电路管芯50A时，集成电路封装件100可以在没有一些组件的情况下形成。例如，利用混合接合允许从集成电路管芯50A的背侧省略接合焊盘。相反，导电通孔66A直接连接至管芯连接件74B，其中没有接合焊盘介于导电通孔66A和管芯连接件74B之间。

集成电路管芯50B可以或可以不包括导电通孔66(先前针对图1描述)，并且在图15中以虚线轮廓示出。例如，如果集成电路管芯50B位于其中的器件层是最上层，则集成电路管芯50B可能不需要导电通孔66B(以虚线轮廓显示)，并且因此可以省略。但是，在另一实例中，导电通孔66B可以用于集成电路封装件100的集成电路管芯50B的最上层上方的随后放置的器件。

在图16中，在集成电路管芯50B上方并且沿接合层112的上表面形成裂缝停止器结构126。裂缝停止器结构126可以根据上面关于裂缝停止器结构106讨论的任何配置来形成(见图4、图5、图6、图7A、图7B、图8A、图8B、图8C、图9A、图9B、图10A、图10B、图10C、图10D、图10E、图10F和图10G)。在集成电路管芯50B之间形成间隙填充电介质128。最初，间隙填充电介质128可以掩埋或覆盖集成电路管芯50B，从而使得间隙填充电介质128的顶面位于集成电路管芯50B的顶面之上。间隙填充电介质128设置在间隙填充电介质108的位于集成电路管芯50A之间的部分上方。间隙填充电介质128填充(并且可以过填充)集成电路管芯50B之间的间隙。间隙填充电介质128可以由介电材料形成，诸如氧化物，诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、基于正硅酸乙酯(TEOS)的氧化物等，其可以通过合适的沉积工艺来形成，诸如化学气相沉积(CVD)、原子层沉积(ALD)等。在一些实施例中，间隙填充电介质128由与间隙填充电介质108相同的介电材料形成。

在图17中，实施去除工艺以使间隙填充电介质128的表面与集成电路管芯50B的背侧面齐平。在一些实施例中，利用诸如化学机械抛光(CMP)、回蚀工艺、它们的组合等的平坦化工艺。在平坦化工艺之后，间隙填充电介质128、裂缝停止器结构126和集成电路管芯50B(包括半导体衬底52B)的表面基本上共面(在工艺变化内)。

裂缝停止器结构106沿集成电路管芯50A的侧壁延伸，并且裂缝停止器结构126沿集成电路管芯50B的侧壁延伸。裂缝停止器结构106可以是与裂缝停止器结构126不同的种类，上面结合裂缝停止器结构106描述了这样的种类。裂缝停止器结构106和裂缝停止器结构126的外侧壁可以或可以不彼此对准。更一般地，裂缝停止器结构106和裂缝停止器结构126每个都包括垂直部分和水平部分，其中在一些实施例中，裂缝停止器结构126的垂直部分与裂缝停止器结构106的相应垂直部分对准。

在图17中，可选地在间隙填充电介质128、裂缝停止器结构126和集成电路管芯50B的平坦化表面上形成接合层132。在一些实施例中，诸如当存在可选的导电通孔66B(以虚线轮廓显示)时，也可以使半导体衬底52B凹进，诸如上面关于图13的半导体衬底52A所描述的。接合层132可以使用类似于上面关于接合层112讨论的那些的工艺和材料来形成。在省略接合层132的实施例中，应该理解，随后的结构可以形成在集成电路管芯50B、间隙填充电介质128和裂缝停止器结构126的上表面上或者附接至集成电路管芯50B、间隙填充电介质128和裂缝停止器结构126的上表面，而不是所描述的接合层132。

在图18中，支撑衬底142附接至接合层132。支撑衬底142可以是玻璃支撑衬底、陶瓷支撑衬底等。支撑衬底142可以是晶圆。

支撑衬底142可以通过用接合膜144将支撑衬底142接合至接合层132而附接至接合层132。接合膜144位于支撑衬底142的表面和接合层132的表面上。在一些实施例中，接合膜144是释放层，诸如基于环氧树脂的热释放材料，其在加热时失去其粘合性，诸如光热转换(LTHC)释放涂覆；紫外(UV)胶，其在暴露于UV光时失去其粘合性；等。在一些实施例中，接合膜144是粘合剂，诸如合适的环氧树脂、管芯附接膜(DAF)等。在一些实施例中，接合膜144是氧化物层，诸如氧化硅层。接合膜144可以包括任何期望数量的释放层和/或粘合膜。接合膜144可以施加至支撑衬底142和/或施加至接合层132。在一些实施例中，可以省略接合膜144，并且接合层132可以用作接合膜144。

在图19中，实施载体衬底剥离以使载体衬底102与集成电路管芯50A分离(或“剥离”)。根据第一接合膜104A包括释放层的一些实施例，剥离包括在第一接合膜104A上投射诸如激光或UV光的光，使得第一接合膜104A在光的热量下分解，并且可以去除载体衬底102。然后将结构翻转并且放置在带上(未单独示出)。

在图20和图21中，实施去除工艺以暴露集成电路管芯50A的上部钝化层68A。在图20中，间隙填充电介质108的部分和裂缝停止器结构106的部分也可以通过减薄工艺来去除，从而使得间隙填充电介质108暴露。去除工艺可以使上部钝化层68A的表面与间隙填充电介质108和裂缝停止器结构106的表面齐平。在一些实施例中，利用诸如化学机械抛光(CMP)、回蚀工艺、它们的组合等的平坦化工艺。在平坦化工艺之后，间隙填充电介质108、裂缝停止器结构106和集成电路管芯50A(包括上部钝化层68A)的表面基本上共面(在工艺变化内)。在图21中，没有使用第一接合膜104A，并且因此裂缝停止器结构106的水平部分可以保持完整。在这样的实施例中，可以通过清洁工艺去除来自第二接合膜104B的任何残留，并且集成电路管芯50A的上部钝化层68A由此暴露。

同样如图20和图21中所示，在集成电路器件50A的前侧上方、间隙填充电介质108上方和裂缝停止器结构106的(现在的)上表面上方形成可选的再分布结构158。再分布结构158将集成电路器件50(例如，50A和/或50B)互连至随后形成的前连接件和/或彼此互连。再分布结构158可以由例如介电层156中的金属化图案154形成。金属化图案154包括金属线和通孔，它们可以通过镶嵌工艺形成在介电层156中，诸如单重镶嵌工艺、双重镶嵌工艺等。金属化图案154可以由合适的导电材料形成，诸如铜、钨、铝、银、金、它们的组合等。在一些实施例中，再分布结构158延伸为宽于集成电路管芯50A的覆盖区。

下一步，在再分布结构158上方以及集成电路管芯50A、裂缝停止器结构106和间隙填充电介质108上方形成钝化层162。钝化层162可以由一种或多种合适的介电材料形成，诸如氮氧化硅、氮化硅、低k电介质(诸如碳掺杂的氧化物)、极低k电介质(诸如多孔碳掺杂的氧化硅)、聚合物(诸如聚酰亚胺)、阻焊剂、聚苯并噁唑(PBO)、基于苯并环丁烯(BCB)的聚合物、模塑料等或它们的组合。钝化层162可以通过化学气相沉积(CVD)、旋涂、层压等或它们的组合来形成。在一些实施例中，钝化层162包括由氧化物形成的第一钝化层和由氮化物形成的第二钝化层。

在形成钝化层162之后，穿过钝化层162形成用于管芯连接件166的开口。开口可以通过合适的光刻和蚀刻技术来形成。在一些实施例中，开口暴露再分布结构158的上部金属化图案154的部分。在一些实施例中，开口暴露集成电路管芯50A的上部金属化图案62A的部分。

然后，可选地在穿过钝化层162的开口中形成管芯连接件166。管芯连接件166可以包括可以制成外部连接的导电柱、焊盘等。在一些实施例中，管芯连接件166包括钝化层162的前侧面处的接合焊盘，并且包括延伸穿过钝化层162的接合焊盘通孔，接合焊盘通孔将接合焊盘连接至再分布结构158的上部金属化图案154(或者如果没有再分布结构158，则是集成电路管芯50A的上部金属化图案62A)。管芯连接件166(包括接合焊盘和接合焊盘通孔)可以通过镶嵌工艺来形成，诸如单重镶嵌工艺、双重镶嵌工艺等。管芯连接件166可以由导电材料形成，诸如金属，诸如铜、铝等，其可以通过例如镀等来形成。

可选地在管芯连接件166上形成导电连接件168。导电连接件168可以在下面关于图22描述的分割工艺之前或之后形成。导电连接件168可以是球栅阵列(BGA)连接件、焊料球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。导电连接件168可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，导电连接件168通过通过蒸发、电镀、印刷、焊料转移、球放置等最初形成可回流材料(例如，焊料)层来形成。一旦在结构上已经形成焊料层，可以实施回流，以将材料成形为期望的凸块形状。随后导电连接件168可以用于将集成电路封装件100连接至另一组件，诸如中介层、封装衬底等。

在图22中，对图20或图21的结构实施分割工艺，以将封装区域102P彼此分割。分割工艺可以包括机械工艺，诸如锯切工艺、切割工艺等。在一些实施例中，分割工艺可以包括蚀刻工艺、激光工艺、机械工艺和/或它们的组合。分割通过钝化层162、再分布结构158、间隙填充电介质108、128、裂缝停止器结构106、126、接合层132、接合膜144和支撑衬底142沿划线区域102S来实施。所得分割的集成电路封装件100(见图23)来自封装区域102P中的一个。在分割工艺之后，钝化层162、蚀刻停止层132、接合膜144和支撑衬底142的分割部分横向共末端。

由于裂缝停止器结构106，由于分割而可能在间隙填充电介质108和/或128中形成的裂缝在裂缝停止器结构106处停止，并且不允许传播至集成电路管芯50(例如，50A、50B、50C、50D)中。例如，参考图6，裂缝107A可以在裂缝停止器结构的外层(例如，106-E)处终止，裂缝107B可以延伸穿过裂缝停止器结构106的外层并且在裂缝停止器结构106的内部层(例如，106-C)处终止，并且裂缝107C可以一直延伸穿过裂缝停止器结构106，除了裂缝停止器结构106的内层(例如，106-A)。在另一实例中，参考图9A，裂缝107C一直延伸穿过裂缝停止器结构106，除了裂缝停止器结构106的内层(例如，106-A)，而裂缝107D部分延伸穿过具有多个子层的裂缝停止器层。

参考图23，集成电路封装件100是可以随后在集成电路器件中实现的组件。在一些实施例中，通过将集成电路封装件100附接至另一组件(诸如中介层、封装衬底等)来形成集成电路器件。在一些实施例中，通过密封集成电路封装件100以及在密封剂上形成再分布线以从集成电路封装件100扇出连接来形成集成电路器件。集成电路封装件100的集成电路管芯50可以是异质管芯。代替独立封装管芯或除了独立封装管芯之外，封装集成电路封装件100可以允许异质管芯以较小的覆盖区集成。

在图24中，不同地定位划线区域102S，并且通过划线区域102S实施分割工艺，以从相邻邻近的封装区域102P分割封装区域102P(在该视图中未显示)。分割工艺可以如上面关于图22所描述。

在图25A至图25D中，根据可以在上述步骤中实现的变型示出了集成电路封装件100，其中相同的参考标号用于相同的元件。在图25A中，例如，封装件100包括每个层中的多个集成电路管芯50，包括第一层中的集成电路管芯50A和50C以及第二层中的集成电路管芯50B和50D。集成电路管芯50C和50D可以具有对应于上面关于集成电路管芯50讨论的那些中任何一个的功能。在图25B中，集成电路管芯50B和50D示出为具有比集成电路管芯50A和50C小的覆盖区，在集成电路封装件100的边缘处产生具有与在集成电路封装件100的相同边缘处的间隙填充电介质128不同横向厚度的间隙填充电介质108。在图25C中，集成电路管芯50B和50D示出为具有比集成电路管芯50A和50C大的覆盖区，在集成电路封装件100的边缘处产生具有与在集成电路封装件100的相同边缘处的间隙填充电介质128不同横向厚度的间隙填充电介质108。在图25D中，集成电路管芯50B跨越集成电路管芯的第一层(或第二层)中的两个或多个集成电路管芯50(例如，50A和50C)。跨越集成电路管芯50B的覆盖区示出为具有比集成电路管芯50A和50C的外边缘小的横向范围，但是，应该理解，集成电路管芯50B的尺寸可以使得集成电路管芯50B的外边缘与集成电路管芯50A和50C的外边缘对准，或者可以具有比集成电路管芯50A和50C的外边缘大的横向范围。

图26至图28示出了使用具有裂缝停止器结构106和126的集成电路封装件100(在封装件100中的任何先前讨论的配置下)作为集成扇出(InFO)封装件的小芯片器件管芯来形成集成扇出(InFO)封装件的中间阶段。为了简单，已经省略了集成电路封装件100的细节。

在图26中，提供载体衬底202，并且在载体衬底202上形成释放层204。载体衬底202可以类似于图2的载体衬底102，并且释放层204可以类似于接合膜104B，并且可以使用类似的工艺和材料来形成。

在图26中，可以在释放层204上形成背侧再分布结构206。在显示的实施例中，背侧再分布结构206包括介电层208、金属化图案210(有时称为再分布层或再分布线)和介电层212。背侧再分布结构206是可选的。在一些实施例中，在释放层204上形成没有金属化图案的介电层来代替背侧再分布结构206。

介电层208可以形成在释放层204上。介电层208的底面可以与释放层204的顶面接触。在一些实施例中，介电层208由聚合物形成，诸如聚苯并噁唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等。在其它实施例中，介电层208由：氮化物，诸如氮化硅；氧化物，诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等；等形成。介电层208可以通过任何可接受的沉积工艺来形成，诸如旋涂、CVD、层压等或它们的组合。

金属化图案210可以形成在介电层208上。作为形成金属化图案210的实例，在介电层208上方形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。晶种层可以使用例如物理气相沉积(PVD)等来形成。然后在晶种层上形成并且图案化光刻胶(未显示)。光刻胶可以通过旋涂等来形成，并且可以暴露于光以用于图案化。光刻胶的图案对应于金属化图案210。图案化形成穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中和晶种层的暴露部分上形成导电材料。导电材料可以通过镀来形成，诸如电镀或化学镀等。导电材料可以包括金属，如铜、钛、钨、铝等。然后，去除光刻胶和晶种层的其上未形成导电材料的部分。光刻胶可以通过可接受的灰化或剥离工艺来去除，诸如使用氧等离子体等。一旦去除光刻胶，去除晶种层的暴露部分，诸如通过使用可接受的蚀刻工艺，诸如通过湿蚀刻或干蚀刻。晶种层和导电材料的剩余部分形成金属化图案210。

介电层212可以形成在金属化图案210和介电层208上。在一些实施例中，介电层212由聚合物形成，聚合物可以是可以使用光刻掩模来图案化的光敏材料，诸如PBO、聚酰亚胺、BCB等。在其它实施例中，介电层212由：氮化物，诸如氮化硅；氧化物，诸如氧化硅、PSG、BSG、BPSG；等形成。介电层212可以通过旋涂、层压、CVD等或它们的组合来形成。然后图案化介电层212以形成暴露金属化图案210的部分的开口。图案化可以通过可接受的工艺来形成，诸如当介电层212是光敏材料时通过将介电层212暴露于光，或者通过使用例如各向异性蚀刻来蚀刻。如果介电层212是光敏材料，则介电层212可以在曝光之后显影。

在一些实施例中，背侧再分布结构206可以包括任何数量的介电层和金属化图案。如果要形成更多的介电层和金属化图案，可以重复上面讨论的步骤和工艺。金属化图案可以包括一个或多个导电元件。导电元件可以在金属化图案的形成期间通过在下面的介电层的表面上方和下面的介电层的开口中形成金属化图案的晶种层和导电材料来形成，从而互连和电耦合各个导线。如用于形成背侧再分布结构206的类似工艺也可以用于形成再分布结构158(上面讨论的)，反之亦然。

在再分布结构206的开口中形成远离背侧再分布结构206的最顶部介电层(例如，介电层212)延伸的通孔216。作为形成通孔216的实例，在背侧再分布结构206上方，例如，在介电层212和金属化图案210的由开口214暴露的部分上形成晶种层(未显示)。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在特定实施例中，晶种层包括钛层和钛层上方的铜层。晶种层可以使用例如PVD等来形成。在晶种层上形成并且图案化光刻胶。光刻胶可以通过旋涂等来形成，并且可以暴露于光以用于图案化。光刻胶的图案对应于导电通孔。图案化形成穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中和晶种层的暴露部分上形成导电材料。导电材料可以通过镀来形成，诸如电镀或化学镀等。导电材料可以包括金属，如铜、钛、钨、铝等。去除光刻胶和晶种层的其上未形成导电材料的部分。光刻胶可以通过可接受的灰化或剥离工艺来去除，诸如使用氧等离子体等。一旦去除光刻胶，去除晶种层的暴露部分，诸如通过使用可接受的蚀刻工艺，诸如通过湿蚀刻或干蚀刻。晶种层和导电材料的剩余部分形成通孔216。

封装件100通过粘合剂218粘合至介电层212。可以制备封装件100，从而省略导电连接件168并且仅形成管芯连接件166。粘合剂218位于封装件100的背侧上，并且将封装件100粘合至背侧再分布结构206，诸如粘合至介电层212。粘合剂218可以是任何合适的粘合剂、环氧树脂、管芯附接膜(DAF)等。粘合剂218可以施加至封装件100的背侧，如果没有利用背侧再分布结构206，可以施加在载体衬底202的表面上方，或者如果适用，可以施加至背侧再分布结构206的上表面。例如，在分割封装区域102P以将封装件100分隔开之前，粘合剂218可以施加至封装件100的背侧(见例如图24)。虽然对于每个封装组件200(例如，封装组件200A或200B)示出了封装件100中的一个，但是应该理解，多个封装件100可以以任何组合使用。

下一步，在各个组件上和周围形成密封剂220。在形成之后，密封剂220密封通孔216和封装件100。密封剂220可以是模塑料、环氧树脂等。密封剂220可以通过压缩模制、传递模制等来施加，并且可以形成在载体衬底202上方，从而掩埋或覆盖通孔216和/或封装件100。密封剂220还形成在封装件100之间的间隙区域中。密封剂220可以以液体或半液体形式施加，并且然后随后固化。密封剂220横向围绕封装件100，并且具有比封装件100的各个部件的横向范围大的横向范围。

然后对密封剂220实施平坦化工艺，以暴露通孔216和管芯连接件166(见图20和图21)。平坦化工艺也可以去除通孔216、介电层156和/或管芯连接件166的材料，直至管芯连接件166和通孔216暴露。通孔216、管芯连接件166、介电层156和密封剂220的顶面在工艺变化内的平坦化工艺之后基本上共面。平坦化工艺可以是例如化学机械抛光(CMP)、研磨工艺等。在一些实施例中，可以省略平坦化，例如，如果通孔216和/或管芯连接件166已经暴露。

下一步，在密封剂220、通孔216和封装件100上方形成前侧再分布结构222。前侧再分布结构222包括介电层224、228、232和236；以及金属化图案226、230和234。金属化图案也可以称为再分布层或再分布线。前侧再分布结构222显示为具有三个金属化图案层的实例。可以在前侧再分布结构222中形成更多或更少的介电层和金属化图案。前侧再分布结构222可以使用类似于上面关于再分布结构206讨论的那些的工艺和材料来形成。如果要形成更少的介电层和金属化图案，则可以省略或重复上面讨论的步骤和工艺。

形成凸块下金属(UBM)238以用于至前侧再分布结构222的外部连接。UBM 238具有位于介电层236的主表面上并且沿介电层236的主表面延伸的凸块部分，并且具有延伸穿过介电层236以物理和电耦合金属化图案234的的通孔部分。因此，UBM 238电耦合至通孔216和封装件100。UBM 238可以由与金属化图案226相同的材料形成。在一些实施例中，UBM 238具有与金属化图案226、230和234不同的尺寸。

在UBM 238上形成导电连接件250。导电连接件250可以是球栅阵列(BGA)连接件、焊料球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。导电连接件250可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，导电连接件250通过通过蒸发、电镀、印刷、焊料转移、球放置等最初形成焊料层来形成。一旦已经在结构上形成焊料层，可以实施回流，以将材料成形为期望的凸块形状。在另一实施例中，导电连接件250包括通过溅射、印刷、电镀、化学镀、CVD等形成的金属柱(诸如铜柱)。金属柱可以是无焊料的，并且具有基本上垂直的侧壁。在一些实施例中，在金属柱的顶部上形成金属覆盖层。金属覆盖层可以包括镍、锡、锡铅、金、银、钯、铟、镍-钯-金、镍-金等或它们的组合，并且可以通过镀工艺来形成。

可以在随后工艺中分割完成的集成扇出封装组件200，诸如封装组件200A和封装组件200B。所得封装组件200是集成的扇出封装件。在一些实施例中，在分割之前或之后，额外的封装组件可以附接至封装组件200。

在图27中，实施载体衬底剥离以使载体衬底202(图26)与背侧再分布结构206(例如，介电层208)分离(或“剥离”)。根据一些实施例，剥离包括在释放层204上投射诸如激光或UV光的光，使得释放层204在光的热量下分解，并且可以去除载体衬底202。然后将结构翻转并且放置在带255上。

为了将第二封装组件300附接至封装组件200，首先，形成延伸穿过介电层208以接触金属化图案210的导电连接件252，或者在没有再分布结构206的实施例中，导电连接件可以接触通孔216。第二封装组件300耦合至封装组件200。第二封装组件300中的一个或多个耦合在第一封装区域400A和第二封装区域400B的每个中，以在包括封装组件200的每个区域中形成集成电路器件堆叠件400。集成电路器件堆叠件400是封装结构上集成扇出封装件。

第二封装组件300包括例如衬底302和耦合至衬底302的一个或多个堆叠管芯310(例如，310A和310B)。虽然示出了一组堆叠管芯310(310A和310B)，但是在其它实施例中，多个堆叠管芯310(每个具有一个或多个堆叠管芯)可以并排设置，耦合至衬底302的相同表面。衬底302可以由半导体材料制成，诸如硅、锗、金刚石等。在一些实施例中，也可以使用化合物材料，诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化镓砷、磷化镓铟、这些的组合等。此外，衬底302可以是绝缘体上硅(SOI)衬底。通常，SOI衬底包括半导体材料层，诸如外延硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或它们的组合。在一个可选实施例中，衬底302基于绝缘芯，诸如玻璃纤维增强树脂芯。一种示例性芯材料是玻璃纤维树脂，诸如FR4。用于芯材料的可选材料包括双马来酰亚胺-三嗪(BT)树脂，或者可选地，其它印刷电路板(PCB)材料或膜。诸如味之素积聚膜(ABF)的积聚膜或其它层压材料可以用于衬底302。

衬底302可以包括有源器件和无源器件(未显示)。可以使用诸如晶体管、电容器、电阻器、这些的组合等的各种各样的器件来生成用于第二封装组件300的设计的结构和功能要求。器件可以使用任何合适的方法来形成。衬底302也可以包括金属化层(未显示)和导电通孔308。在一些实施例中，衬底302基本上没有有源器件和无源器件。

衬底302可以在衬底302的第一侧上具有接合焊盘304以耦合至堆叠管芯310，并且在衬底302的第二侧上具有接合焊盘306以耦合至导电连接件252，第二侧与衬底302的第一侧相对。在所示实施例中，堆叠管芯310通过引线接合312耦合至衬底302，但是可以使用其它连接，诸如导电凸块。在实施例中，堆叠管芯310是堆叠存储器管芯。例如，堆叠管芯310可以是存储器管芯，诸如低功率(LP)双倍数据速率(DDR)存储器模块，诸如LPDDR1、LPDDR2、LPDDR3、LPDDR4等存储器模块。

堆叠管芯310和引线接合312可以由模制材料314密封。模制材料314可以例如使用压缩模制而模制在堆叠管芯310和线接合312上。在一些实施例中，模制材料314是模塑料、聚合物、环氧树脂、氧化硅填充材料等或它们的组合。可以实施固化工艺以固化模制材料314；固化工艺可以是热固化、UV固化等或它们的组合。

在形成第二封装组件300之后，第二封装组件300通过导电连接件252、接合焊盘306和背侧再分布结构206的金属化图案机械和电接合至封装组件200。在一些实施例中，堆叠管芯310可以通过引线接合312、接合焊盘304和306、导电通孔308、导电连接件252、背侧再分布结构206、通孔216和前侧再分布结构222耦合至封装件100。

在一些实施例中，在封装组件200和第二封装组件300之间形成围绕导电连接件252的底部填充物(未显示)。底部填充物可以减小应力并且保护由导电连接件252的回流产生的接头。底部填充物可以在附接第二封装组件300之后通过毛细流动工艺来形成，或者可以在附接第二封装组件300之前通过合适的沉积方法来形成。

使用任何合适的分割技术，诸如通过锯切、激光切割等，通过沿划线区域(例如，第一封装区域400A和第二封装区域400B之间)切割来实施分割工艺。切割从第二封装区域400B分割第一封装区域400A。所得分割的集成电路器件堆叠件400来自第一封装区域400A或第二封装区域400B中的一个。在一些实施例中，分割工艺在第二封装组件300耦合至封装组件200之后实施。在其它实施例中，分割工艺在第二封装组件300耦合至封装组件200之前实施，诸如在剥离载体衬底202并且形成导电连接件252之后。

在图28中，然后每个集成电路器件堆叠件400可以使用导电连接件250安装至封装衬底500以形成3D封装件600。封装衬底500包括衬底芯502和衬底芯502上方的接合焊盘504。衬底芯502可以由半导体材料制成，诸如硅、锗、金刚石等。可选地，也可以使用化合物材料，诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化镓砷、磷化镓铟、这些的组合等。此外，衬底芯502可以是SOI衬底。通常，SOI衬底包括半导体材料层，诸如外延硅、锗、硅锗、SOI、SGOI或它们的组合。衬底芯502可以是有机衬底。在一个可选实施例中，衬底芯502基于绝缘芯，诸如玻璃纤维增强树脂芯。一种示例性芯材料是玻璃纤维树脂，诸如FR4。用于芯材料的可选材料包括双马来酰亚胺-三嗪BT树脂，或者可选地，其它PCB材料或膜。诸如ABF的积聚膜或其它层压材料可以用于衬底芯502。

衬底芯502可以包括有源器件和无源器件(未显示)。可以使用诸如晶体管、电容器、电阻器、这些的组合等的各种各样的器件来生成用于器件堆叠件的设计的结构和功能要求。器件可以使用任何合适的方法来形成。衬底芯502也可以包括再分布结构510，再分布结构510包括金属化层和通孔，其中接合焊盘504物理和/或电耦合至金属化层和通孔。

在一些实施例中，回流导电连接件250以将封装组件200附接至接合焊盘504。导电连接件250将封装衬底500(包括衬底芯502中的金属化层)电和/或物理耦合至封装组件200。在一些实施例中，在衬底芯502上形成阻焊剂506。导电连接件250可以设置在阻焊剂506中的开口中，以电和机械耦合至接合焊盘504。阻焊剂506可以用于保护衬底芯502的区免于外部损坏。

导电连接件250可以在其上形成有环氧树脂焊剂(未显示)，然后回流在封装组件200附接至封装衬底500之后剩余环氧树脂焊剂的至少一些环氧树脂部分。该剩余的环氧树脂部分可以用作底部填充物，以减小应力并且保护由回流导电连接件250产生的接头。在一些实施例中，可以在封装组件200和封装衬底500之间形成围绕导电连接件250的可选的底部填充物520。底部填充物520可以在附接封装组件200之后通过毛细流动工艺来形成，或者可以在附接封装组件200之前通过合适的沉积方法来形成。

图29示出了接合至中介层700的封装件100，然后中介层700接合至衬底500以形成衬底上晶圆上芯片(CoWoS)封装件600’。虽然封装件100中的一个示出为接合至中介层700，但是应该理解，多个封装件100可以以任何组合使用。封装件100可以通过导电连接件168焊料或者通过管芯连接件166与中介层700的直接金属至金属接合或者通过任何其它合适的工艺来接合。可以形成类似于底部填充物520的可选底部填充物720，以围绕管芯连接件166的接头。

图29也示出了接合至中介层700的额外器件730。额外器件可以包括存储器器件、电压调节器、天线、逻辑器件、显示器件等。在一些实施例中，中介层700可以用于提供额外器件730和封装件100之间的电连接，使得它们可以电交互。

中介层700可以是任何合适的衬底，并且可以类似于封装衬底500，其中相同的参考标号表示相同的结构。再分布结构510可以包括用于接收封装件100的接触焊盘706。中介层700也可以包括设置在衬底芯502的与再分布结构510相对的侧上的第二再分布结构710。第二再分布结构710可以使用类似于用于形成再分布结构510的那些的工艺和材料来形成。衬底芯502包括将再分布结构510电耦合至第二再分布结构710的通孔704。通孔704可以通过蚀刻或激光钻孔或另一合适的工艺在衬底芯502中形成开口以及然后用导电材料填充开口来形成。在沉积导电材料以围绕开口中的导电材料之前，也可以在开口中使用阻挡层材料。

中介层700也可以包括耦合至第二再分布结构710的接触焊盘712。接触焊盘712的每个也可以包括设置在其上的焊料球或焊料凸块714，以在中介层700的底部上形成球栅阵列。球栅阵列可以用于倒装芯片接合。焊料凸块714可以通过在焊盘上沉积焊料材料以及回流焊料材料来形成。

实施例可以实现优势。通过利用围绕附接的集成电路器件的裂缝停止器结构，可以减小或消除裂缝的数量和严重性。从分割的封装件的外边缘传播的裂缝可以在裂缝停止器结构处或在裂缝停止器结构中终止，而不是允许继续传播至集成电路器件中。裂缝停止器结构可以包括多个层，并且可以包括设置在多个层之间的梯度层，以进一步增强裂缝停止器结构的裂缝停止特性。因此，可以改进所得集成电路封装件在测试或操作期间的可靠性。

也可以包括其它部件和工艺。例如，可以包括测试结构以帮助对3D封装或3DIC器件进行验证测试。测试结构可以包括例如形成在再分布层中或衬底上的测试焊盘，它允许测试3D封装或3DIC、使用探针和/或探针卡等。验证测试可以在中间结构以及最终结构上实施。此外，本文公开的结构和方法可以与结合了已知良好管芯的中间验证的测试方法结合使用，以增加良率并且降低成本。

一个实施例是方法，包括：在第一集成电路管芯上方并且沿第一集成电路管芯的侧壁形成第一裂缝停止器结构的第一裂缝停止器层。方法也包括：在第一裂缝停止器层上方形成第一裂缝停止器结构的第二裂缝停止器层。方法也包括：在第一裂缝停止器结构和第一集成电路管芯周围沉积第一间隙填充电介质。该方面的其它实施例包括对应的计算机系统、装置和记录在一个或多个计算机存储器件上的计算机程序，每个配置为实施方法的步骤。

在实施例中，方法可以包括：在形成第二裂缝停止器层之前，在第一裂缝停止器层上方形成介电膜。在实施例中，形成第二裂缝停止器层可以包括：在介电膜上方沉积第二裂缝停止器层的第一子层；以及在第二裂缝停止器层的第一子层上方形成第二裂缝停止器层的第二子层。在实施例中，形成第二裂缝停止器层的第二子层包括对第一间隙填充电介质实施预沉积处理工艺或者对第二裂缝停止器层的第一子层实施后沉积处理。在实施例中，方法可以包括：在形成第二裂缝停止器层的第一子层之前，形成第二裂缝停止器层的介于介电膜和第二裂缝停止器层的第一子层之间的第三子层。在实施例中，形成第二裂缝停止器层的第三子层包括对第二裂缝停止器层的第一子层实施预沉积处理或者对介电膜实施后沉积处理。在实施例中，第一子层可以包括第一介电材料，其中，第一间隙填充电介质可以包括第二介电材料，并且其中，第二子层可以包括第三介电材料，第三介电材料是第一介电材料和第二介电材料的组合。在实施例中，方法可以包括：将第二集成电路管芯接合至第一集成电路管芯；在第二集成电路管芯的侧壁上方并且沿第二集成电路管芯的侧壁形成第二裂缝停止器结构；以及在第二裂缝停止器结构和第二集成电路管芯周围沉积第二间隙填充电介质。在实施例中，方法可以包括：在接合第二集成电路管芯之前，使第一集成电路管芯的衬底的背侧凹进以形成凹槽并且暴露第一集成电路管芯的导电通孔；以及在凹槽中沉积接合层，接合层比第一集成电路管芯横向延伸得远。在实施例中，方法可以包括：将支撑衬底附接至第二间隙填充电介质和第二集成电路管芯；以及从支撑衬底分割第一封装件，第一封装件包括第一集成电路管芯和第二集成电路管芯。

另一实施例是包括第一器件层的器件，第一器件层包括第一集成电路管芯、横向围绕第一集成电路管芯的第一介电结构以及横向围绕第一介电结构的第一间隙填充电介质，第一介电结构包括与第一间隙填充电介质不同的至少两个介电材料层。器件也包括第二器件层，第二器件层包括第二集成电路管芯、横向围绕第二集成电路管芯的第二介电结构以及横向围绕第二介电结构的第二间隙填充电介质，第二集成电路管芯以面对背的方式接合至第一集成电路管芯。器件也包括附接至第二集成电路管芯的支撑衬底。

在实施例中，第一介电结构包括第一层和第二层以及介于第一层和第二层之间的第一介电膜，第一介电膜具有与第一间隙填充电介质相同的材料组分。在实施例中，第二层包括第一子层和第二子层，第二子层介于第一间隙填充电介质和第一子层之间，第一子层具有第一硬度，第一间隙填充电介质具有小于第一硬度的第二硬度，并且第二子层具有介于第一硬度和第二硬度之间的第三硬度。在实施例中，第二层还包括第三子层，第三子层介于第一子层和第一介电膜之间，第三子层具有与第二子层相同的材料组分。在实施例中，第一介电结构的第一层具有比第一介电结构的第二层的厚度大2倍至3倍的厚度。在实施例中，第三集成电路管芯设置在第一器件层中，第三集成电路管芯与第一集成电路管芯相邻，其中，第二集成电路管芯跨越在第一集成电路管芯和第三集成电路管芯上方。在实施例中，第一介电结构包括第一介电层和第二介电层，其中，第二介电层的材料包括第一介电层的每种元素和第一间隙填充电介质的每种元素。

另一实施例是包括第一管芯的器件，第一管芯由第一介电材料层横向围绕。器件也包括横向围绕第一介电材料层的第二介电材料层。器件也包括横向围绕第二介电材料层的介电填充材料，第一介电材料层具有与介电填充材料相同的材料组分，第二介电材料层具有与介电填充材料不同的材料组分。

在实施例中，第二介电材料层包括第一子层和第二子层，第一子层具有第一元素组分，第一介电填充材料具有第二元素组分，并且第二子层包括组合的第一元素组分和第二元素组分的每种元素。在实施例中，第二介电材料层包括具有第三元素组分的第三子层，其中，第三元素组分包括组合的第一元素组分的每种元素和第二元素组分的每种元素。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应该理解，它们可以容易地使用本公开作为基础来设计或修改用于执行与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成半导体器件的方法，包括：

在第一集成电路管芯上方并且沿所述第一集成电路管芯的侧壁形成第一裂缝停止器结构的第一裂缝停止器层；

在所述第一裂缝停止器层上方形成所述第一裂缝停止器结构的第二裂缝停止器层；以及

在所述第一裂缝停止器结构和所述第一集成电路管芯周围沉积第一间隙填充电介质。

2.根据权利要求1所述的方法，还包括：

在形成所述第二裂缝停止器层之前，在所述第一裂缝停止器层上方形成介电膜。

3.根据权利要求2所述的方法，其中，形成所述第二裂缝停止器层包括：

在所述介电膜上方沉积所述第二裂缝停止器层的第一子层；以及

在所述第二裂缝停止器层的所述第一子层上方形成所述第二裂缝停止器层的第二子层。

4.根据权利要求3所述的方法，其中，形成所述第二裂缝停止器层的所述第二子层包括对所述第一间隙填充电介质实施预沉积处理工艺或者对所述第二裂缝停止器层的所述第一子层实施后沉积处理。

5.根据权利要求3所述的方法，还包括：

在形成所述第二裂缝停止器层的所述第一子层之前，形成所述第二裂缝停止器层的介于所述介电膜和所述第二裂缝停止器层的所述第一子层之间的第三子层。

6.根据权利要求5所述的方法，其中，形成所述第二裂缝停止器层的所述第三子层包括对所述第二裂缝停止器层的所述第一子层实施预沉积处理或者对所述介电膜实施后沉积处理。

7.根据权利要求3所述的方法，其中，所述第一子层包括第一介电材料，其中，所述第一间隙填充电介质包括第二介电材料，并且其中，所述第二子层包括第三介电材料，所述第三介电材料是所述第一介电材料和所述第二介电材料的组合。

8.根据权利要求1所述的方法，还包括：

将第二集成电路管芯接合至所述第一集成电路管芯；

在所述第二集成电路管芯的侧壁上方并且沿所述第二集成电路管芯的侧壁形成第二裂缝停止器结构；以及

在所述第二裂缝停止器结构和所述第二集成电路管芯周围沉积第二间隙填充电介质。

9.一种半导体器件，包括：

第一器件层，所述第一器件层包括第一集成电路管芯、横向围绕所述第一集成电路管芯的第一介电结构以及横向围绕所述第一介电结构的第一间隙填充电介质，所述第一介电结构包括与所述第一间隙填充电介质不同的至少两个介电材料层；

第二器件层，所述第二器件层包括第二集成电路管芯、横向围绕所述第二集成电路管芯的第二介电结构以及横向围绕所述第二介电结构的第二间隙填充电介质，所述第二集成电路管芯以面对背的方式接合至所述第一集成电路管芯；以及

支撑衬底，附接至所述第二集成电路管芯。

10.一种半导体器件，包括：

第一管芯，所述第一管芯由第一介电材料层横向围绕；

第二介电材料层，横向围绕所述第一介电材料层；以及

介电填充材料，横向围绕所述第二介电材料层，所述第一介电材料层具有与所述介电填充材料相同的材料组分，所述第二介电材料层具有与所述介电填充材料不同的材料组分。