CN117116873A - 集成电路封装件及其形成方法 - Google Patents

集成电路封装件及其形成方法 Download PDF

Info

Publication number
CN117116873A
CN117116873A CN202310966670.8A CN202310966670A CN117116873A CN 117116873 A CN117116873 A CN 117116873A CN 202310966670 A CN202310966670 A CN 202310966670A CN 117116873 A CN117116873 A CN 117116873A
Authority
CN
China
Prior art keywords
die
integrated circuit
interconnect structure
layer
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310966670.8A
Other languages
English (en)
Inventor
陈明发
李云汉
鲁立忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/151,261 external-priority patent/US20240047338A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN117116873A publication Critical patent/CN117116873A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在实施例中，集成电路封装件包括：第一集成电路管芯，包括第一器件层和第一前侧互连结构，第一前侧互连结构包括互连第一器件层的第一器件的第一互连件；第二集成电路管芯，包括第二器件层和第二前侧互连结构，第二前侧互连结构包括互连第二器件层的第二器件的第二互连件；以及中介层，接合到第一集成电路管芯的背侧并且接合到第二集成电路管芯的背侧，中介层包括管芯对管芯互连结构，管芯对管芯互连结构包括柱体，第一集成电路管芯与柱体重叠。本发明的实施例还提供了形成集成电路封装件的方法。

Description

集成电路封装件及其形成方法
技术领域
本发明的实施例涉及集成电路封装件及其形成方法。
背景技术
由于各种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业已经历了快速增长。在大多数情况下，集成密度的提高归因于最小部件尺寸的反复减小，这允许将更多组件集成至给定区域中。随着对缩小电子器件的需求的增长，出现了对更小且更具创造性的半导体管芯的封装技术的需求。
发明内容
本发明的一些实施例提供了一种集成电路封装件，该集成电路封装件包括：第一集成电路管芯，包括第一器件层和第一前侧互连结构，第一前侧互连结构包括互连第一器件层的第一器件的第一互连件；第二集成电路管芯，包括第二器件层和第二前侧互连结构，第二前侧互连结构包括互连第二器件层的第二器件的第二互连件；以及中介层，接合到第一集成电路管芯的背侧，并且接合到第二集成电路管芯的背侧，中介层包括管芯对管芯互连结构，管芯对管芯互连结构包括柱体，第一集成电路管芯与柱体重叠。
本发明的另一些实施例提供了一种集成电路封装件，该集成电路封装件包括：中介层，包括管芯对管芯互连结构，管芯对管芯互连结构包括介电层和位于介电层中的导电部件，导电部件的堆叠件沿着同一共同轴对齐，在俯视图中，堆叠件的导电部件具有对称形状；以及第一集成电路管芯，接合到中介层，第一集成电路管芯包括第一器件层和第一前侧互连结构，第一器件层设置在第一前侧互连结构和中介层之间，在俯视图中，第一集成电路管芯与导电部件的堆叠件重叠，第一集成电路管芯与导电部件的堆叠件电隔离。
本发明的又一些实施例提供了一种形成集成电路封装件的方法，该方法包括：在载体衬底上形成第一接合层；在第一接合层上形成管芯对管芯互连结构，管芯对管芯互连结构包括互连件，堆叠互连件的第一子集以形成金属柱，金属柱为电浮置的，金属柱的互连件沿着同一共同轴对齐；去除载体衬底以暴露第一接合层的表面，以及将第一集成电路管芯的背侧接合到第一接合层的表面，第一集成电路管芯与金属柱重叠。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本公开的方面。需要注意的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图6为根据一些实施例的在形成集成电路管芯的工艺期间的中间步骤的截面图。
图7至图14为根据一些实施例的在形成集成电路封装件的工艺期间的中间步骤的截面图。
图15、图16A和图16B为根据一些实施例的集成电路封装件的详细视图。
图17为根据一些实施例的集成电路封装件的截面图。
图18为根据一些实施例的集成电路封装件的截面图。
图19为根据一些实施例的集成电路封装件的截面图。
图20为根据一些实施例的集成电路封装件的截面图。
图21至图23为根据一些实施例的在形成集成电路封装件的工艺期间的中间步骤的截面图。
具体实施方式
以下公开内容提供了许多用于本公开的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是实例，而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括可以在第一部件和第二部件之间形成的额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下面”、“在…之下”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
根据各个实施例，中介层的互连结构包括柱体。在实施例中，柱体为散热柱。散热柱与附接至中介层的集成电路管芯重叠。中介层的散热柱形成热通路，以在操作期间将热量导离集成电路管芯。因此可以提高集成电路管芯的性能。
图1至图6示出了根据一些实施例的在形成集成电路管芯50的工艺期间的中间步骤的截面图。集成电路管芯50将在后续处理中被封装，以形成集成电路封装件。每个集成电路管芯50可以为逻辑管芯(例如中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、应用处理器(AP)、微控制器等)、存储器管芯(例如动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、电源管理管芯(例如，电源管理集成电路(PMIC)管芯)、射频(RF)管芯、传感器管芯、微机电系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)等或它们的组合。
集成电路管芯50形成在晶圆40中，其包括不同器件区域，这些不同器件区域在随后的步骤中被切单(singulated)，以形成多个集成电路管芯。示出了第一器件区域40A和第二器件区域40B，但是应理解，晶圆40可以具有任何数量的器件区域。根据适用的制造工艺处理集成电路管芯50，以形成集成电路。
在图1中，提供半导体衬底52。半导体衬底52可以为掺杂或未掺杂的硅，或者为绝缘体上半导体(SOI)衬底的有源层。半导体衬底52可以包括其他半导体材料，诸如锗；化合物半导体，包括碳化硅、镓砷、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。也可使用其他衬底，诸如多层衬底或梯度衬底。半导体衬底52具有有源表面(例如图1中朝上的表面)，有时称为前侧，以及非有源表面(例如图1中朝下的表面)，有时称为背侧。
器件54(由晶体管表示)形成在半导体衬底52的前表面处。器件54可以为有源器件(例如晶体管、二极管等)、电容器、电阻器等。可以通过可接受的沉积、光刻和蚀刻技术在前段制程(FEOL)工艺中形成器件54。例如，器件54可以包括栅极结构56和源极/漏极区域58，其中栅极结构56位于沟道区域上，并且源极/漏极区域58与沟道区域相邻。单独地或共同地取决于上下文，源极/漏极区域58可以是指源极或漏极。尽管将器件54示出为平面晶体管，但它们也可以为纳米结构场效应晶体管(纳米结构FET)、鳍式场效应晶体管(FinFET)等。沟道区域可以为半导体衬底52的图案化区域。例如，沟道区域可以为在半导体衬底52中图案化的半导体鳍、半导体纳米片、半导体纳米线等的区域。
如随后更详细地描述，上部互连结构(例如前侧互连结构)将形成在半导体衬底52上方。然后将去除一些或全部的半导体衬底52，并将该一些或全部的半导体衬底52替换为下部互连结构(例如背侧互连结构)。因此，器件54的器件层60形成在前侧互连结构与背侧互连结构之间。前侧互连结构和背侧互连结构均包括连接到器件层60的器件54的导电部件。前侧互连结构的导电部件(例如互连件)将连接到源极/漏极区域58F和栅极结构56的前侧，以形成集成电路，诸如逻辑电路、存储器电路、图像传感器电路等。背侧互连结构的导电部件(例如互连件)将连接到源极/漏极区域58B的背侧，以为集成电路提供电源、接地、和/或输入/输出连接。
层间电介质62形成在半导体衬底52的有源表面上方。层间电介质62围绕器件54并且可以覆盖器件54，例如栅极结构56和/或源极/漏极区域58。层间电介质62可以包括由诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)等形成的一个或多个介电层。
上部接触件64形成为穿过层间电介质62，以电耦接且物理耦接至器件54。例如，上部接触件64可以包括栅极接触件和源极/漏极接触件，栅极接触件和源极/漏极接触件分别电耦接且物理耦接至栅极结构56和源极/漏极区域58F。具体地，上部接触件64与源极/漏极区域58F的前侧接触。上部接触件64可以由合适的导电材料形成，诸如钨、钴、镍、铜、银、金、铝等或它们的组合，上部接触件64可以通过诸如物理气相沉积(PVD)或化学气相沉积(CVD)的沉积工艺、诸如电镀或化学镀的镀工艺等形成。
在图2中，在器件层60上，例如在层间电介质62上方形成前侧互连结构70。前侧互连结构70形成在半导体衬底52/器件层60的前侧(例如其上形成有器件54的半导体衬底52的一侧)处。前侧互连结构70包括介电层72和位于介电层72中的导电部件74的层。前侧互连结构70包括导电部件74的任何期望数量的层。在一些实施例中，前侧互连结构70包括导电部件74的十三层。
介电层72可以由介电材料形成。可接受的介电材料包括氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等，其可以通过CVD、原子层沉积(ALD)等形成。介电层72可以由具有低于约3.0的k值的低k介电材料形成。介电层72可以由具有低于约2.5的k值的极低k(ELK)介电材料形成。
导电部件74可以包括导线和导电通孔。导电通孔可以延伸穿过介电层72中的相应介电层，以在导线的层之间提供垂直连接。可以通过诸如单镶嵌工艺、双镶嵌工艺等的镶嵌工艺来形成导电部件74。在镶嵌工艺中，利用光刻和蚀刻技术来图案化介电层72，以形成对应于导电部件74的期望图案的互连开口(包括沟槽和通孔开口)。然后可以用导电材料填充互连开口。合适的导电材料包括铜、银、金、钨、铝、它们的组合等，可以通过电镀等形成该合适的导电材料。
导电部件74通过上部接触件64连接到器件54(例如，栅极结构56和源极/漏极区域58F)。因此，导电部件74是互连器件54以形成集成电路(先前描述)的互连件。导电部件74很小，从而使得集成电路可以形成至高密度。
在图3中，将支撑衬底84接合到前侧互连结构70的顶表面。可以通过一个或多个接合层82将支撑衬底84接合到前侧互连结构70。支撑衬底84可以为玻璃支撑衬底、陶瓷支撑衬底、半导体衬底(例如硅衬底)、晶圆(例如硅晶圆)等。支撑衬底84可以在随后的处理步骤期间和完成的器件中提供结构支撑。支撑衬底84基本上没有任何有源或无源器件。
可以使用诸如电介质对电介质接合等的合适的技术来将支撑衬底84接合到前侧互连结构70。电介质对电介质接合可以包括在前侧互连结构70和/或支撑衬底84上沉积接合层82。在一些实施例中，接合层82由通过CVD、ALD等沉积的氧化硅(例如高密度等离子体(HDP)氧化物等)形成。接合层82同样可以包括在接合之前使用例如CVD、ALD、热氧化等形成的氧化物层。可以将其他合适的材料用于接合层82。在一些实施例中，不利用并且省略接合层82。
电介质对电介质接合工艺还可以包括对一个或多个接合层82执行表面处理。表面处理可以包括等离子体处理。可以在真空环境中执行等离子体处理。在等离子处理之后，表面处理可以还包括对一个或多个接合层82执行清洁工艺(例如用去离子水漂洗等)。然后将支撑衬底84与前侧互连结构70对齐，并且将两者互相压靠，以启动将支撑衬底84预接合至前侧互连结构70。可以在约室温下执行预接合。在预接合之后，可以执行退火工艺。通过退火工艺加强了接合。
在图4中，减薄半导体衬底52，以减小半导体衬底52的背侧部分的厚度。半导体衬底52的背侧是指与半导体衬底52的前侧相对的侧。减薄工艺可以包括机械研磨、化学机械抛光(CMP)、回蚀刻、它们的组合等。
穿过半导体衬底52形成下部接触件86，以电耦接且物理耦接至器件54。具体地，下部接触件86与源极/漏极区域58B的背侧接触。作为形成下部接触件86的实例，可以穿过半导体衬底52形成接触开口，以暴露源极/漏极区域58B。可以使用可接受的光刻和蚀刻技术来形成接触开口。然后在接触开口中形成衬垫(诸如扩散阻挡层、粘附层等)和导电材料。衬垫可以包括钛、氮化钛、钽、氮化钽等。可以通过诸如物理气相沉积、化学气相沉积等的共形沉积工艺来沉积衬垫。在一些实施例中，衬垫可以包括粘附层，并且可以处理粘附层的至少部分以形成扩散阻挡层。导电材料可以为钨、钴、钌、铝、镍、铜、铜合金、银、金等。可以通过PVD、CVD等来沉积导电材料。可以执行诸如CMP的平坦化工艺，以从半导体衬底52的非有源表面去除多余的材料。接触开口中剩余的衬垫和导电材料形成下部接触件86。
在图5中，在半导体衬底52的非有源表面上形成背侧互连结构90。背侧互连结构90包括介电层92和位于介电层92中的导电部件94的层。背侧互连结构90包括导电部件94的任何期望数量的层。在一些实施例中，背侧互连结构90包括导电部件94的五层。背侧互连结构90是可选的。在另一实施例中(随后随图20进行描述)，省略了背侧互连结构90。
介电层92可以由介电材料形成。可接受的介电材料包括氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等，其可以通过CVD、ALD等形成。介电层92可以由具有低于约3.0的k值的低k介电材料形成。介电层92可以由具有低于约2.5的k值的极低k(ELK)介电材料形成。
导电部件94可以包括导线和导电通孔。导电通孔可以延伸穿过介电层92中的相应介电层，以在导线的层之间提供垂直连接。可以通过镶嵌工艺来形成导电部件94，诸如单镶嵌工艺、双镶嵌工艺等。在镶嵌工艺中，利用光刻和蚀刻技术来图案化介电层92，以形成对应于导电部件94的期望图案的互连开口(包括沟槽和通孔开口)。然后可以用导电材料填充互连开口。合适的导电材料包括铜、银、金、钨、铝、它们的组合等，可以通过电镀等形成该合适的导电材料。
导电部件94形成用于集成电路管芯50的配电网络。配电网络包括用于向集成电路管芯50的器件54提供参考电压和电源电压的导线(例如电源轨)。导电部件94是很大的，从而使得配电网络可以具有低电阻。在不同技术节点的工艺中形成背侧互连结构90和前侧互连结构70。用于形成背侧互连结构90的工艺的技术节点大于用于形成前侧互连结构70的工艺的技术节点。这样，导电部件94具有比导电部件74大的最小部件尺寸。
一些导电部件94为电源轨94P，该电源轨94P为配电网络的导线。电源轨94P是用于将一些源极/漏极区域58B电耦接到参考电压、电源电压等。例如，电源轨94P连接到一些下部接触件86，这些下部接触件86连接到一些源极/漏极区域58B。背侧互连结构90可以容纳比前侧互连结构70更宽的电源轨，从而降低电阻并提高功率传输到集成电路管芯50的效率。例如，背侧互连结构90的第一级导线(例如电源轨94P)的宽度可以为前侧互连结构70的第一级导线(例如，导线74A)的宽度的至少两倍。更具体地，导电部件94的最小部件尺寸大于导电部件74的最小部件尺寸。
然后在集成电路管芯50的背侧处形成接合层96和管芯连接件98。在该实施例中，在背侧互连结构90上形成接合层96和管芯连接件98。管芯连接件98连接到背侧互连结构90的上部导电部件94U，以使得下部接触件86和背侧互连结构90将源极/漏极区域58B的背侧连接到管芯连接件98。在另一实施例中(随后随图20进行描述)，省略了背侧互连结构90，并且接合层96和管芯连接件98形成在半导体衬底52的非有源表面上。
接合层96由介电材料形成。介电材料可以为氧化物，诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、基于正硅酸四乙酯(TEOS)的氧化物等，其可以通过诸如化学气相沉积(CVD)、原子层沉积(ALD)等的合适的沉积工艺形成。也可以利用其他合适的介电材料，诸如低温聚酰亚胺材料、聚苯并恶唑(PBO)、密封剂、它们的组合等。
在接合层96中形成管芯连接件98。可以通过镶嵌工艺来形成管芯连接件98，诸如单镶嵌工艺、双镶嵌工艺等。在镶嵌工艺中，利用光刻和蚀刻技术来图案化接合层96，以形成对应于管芯连接件98的期望图案的开口。然后可以用导电材料填充开口。合适的导电材料包括铜、银、金、钨、铝、它们的组合等，可以通过电镀等形成该合适的导电材料。在一些实施例中，对管芯连接件98和接合层96执行平坦化工艺，诸如化学机械抛光(CMP)、回蚀刻工艺、它们的组合等。在平坦化工艺之后，管芯连接件98和接合层96的表面是基本上共面的(在工艺变化内)。
在图6中，沿着晶圆40的划线区域，例如在晶圆40的器件区域40A、40B之间，执行切单工艺(singulation process)。切单工艺可以包括锯切工艺、激光切割工艺等。切单工艺将晶圆40的器件区域40A、40B切单。所得被切单的集成电路管芯50来自器件区域40A、40B。在切单工艺之后，接合层96、背侧互连结构90(如果存在)、支撑衬底84、前侧互连结构70和器件层60横向上共端面，以使得它们具有相同的宽度。
如随后更详细地描述，将使用接合层96和管芯连接件98将多个集成电路管芯50接合到管芯对管芯互连结构。管芯对管芯互连结构包括用于互连集成电路管芯50以形成功能系统的管芯对管芯桥接件。
图7至图14示出了根据一些实施例的在形成集成电路封装件的工艺期间的中间步骤的截面图。形成中介层100(参见图8)。通过将多个集成电路管芯50接合到器件区域100D中的中介层100(参见图10)来形成管芯结构150。示出了一个器件区域100D的处理，但应理解，可以同时处理任意数量的器件区域100D，以形成任意数量的管芯结构150。器件区域100D将进行切单，以形成管芯结构150。管芯结构150可以为集成芯片上系统(SoIC)器件，尽管可以形成其他类型的器件。然后将管芯结构150安装到封装衬底200(参见图14)，以形成所得的集成电路封装件。
在图7中，提供了第一载体衬底102，并且在第一载体衬底102上形成释放层104。第一载体衬底102可以为玻璃载体衬底、陶瓷载体衬底等。将在第一载体衬底102上形成配电中介层。第一载体衬底102可以为晶圆，以使得多个配电中介层可以同时形成在第一载体衬底102上。
释放层104可以由基于聚合物的材料形成，其可以与第一载体衬底102一起从将在后续步骤中形成的互连结构去除。在一些实施例中，释放层104为基于环氧树脂的热释放材料，其在加热时失去其粘附特性，诸如光热转换(LTHC)释放涂层。在一些实施例中，释放层104可以为紫外线(UV)胶，其在被暴露于UV光时失去其粘附特性。可以以液态形式分配释放层104并固化释放层104、释放层104可以为层压到第一载体衬底102上的层压膜等。释放层104的顶表面可以被平整并且可以具有高度的平面度。
在图8中，在第一载体衬底102上形成中介层100。中介层100包括接合层106、管芯连接件108、管芯对管芯互连结构110和一个或多个钝化层118。在第一载体衬底102的后续剥离之后，将形成中介层100的额外部件。中介层100没有衬底贯通孔(TSV)，这可以减小所得管芯结构150的尺寸。如随后随图10所描述的，中介层100将附接至集成电路管芯50的背侧。
在释放层104上形成接合层106。接合层106由介电材料形成。介电材料可以为氧化物，诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、基于正硅酸四乙酯(TEOS)的氧化物等，其可以通过诸如化学气相沉积(CVD)、原子层沉积(ALD)等的合适的沉积工艺形成。也可以利用其他合适的介电材料，诸如低温聚酰亚胺材料、聚苯并恶唑(PBO)、密封剂、它们的组合等。接合层106可以(或不可以)由与接合层96相同的介电材料形成。
在接合层106中形成管芯连接件108。可以通过镶嵌工艺来形成管芯连接件108，诸如单镶嵌工艺、双镶嵌工艺等。在镶嵌工艺中，利用光刻和蚀刻技术来图案化接合层106，以形成对应于管芯连接件108的期望图案的开口。然后可以用导电材料填充开口。合适的导电材料包括铜、银、金、钨、铝、它们的组合等，可以通过电镀等形成该合适的导电材料。在一些实施例中，对管芯连接件108和接合层106执行平坦化工艺，诸如化学机械抛光(CMP)、回蚀刻工艺、它们的组合等。在平坦化工艺之后，管芯连接件98和接合层96的表面是基本上共面的(在工艺变化内)。管芯连接件108可以(或不可以)由与管芯连接件98相同的介电材料形成。
在接合层106上形成管芯对管芯互连结构110。管芯对管芯互连结构110包括介电层112和位于介电层112中的导电部件114的层。管芯对管芯互连结构110包括导电部件114的任何期望数量的层。在一些实施例中，管芯对管芯互连结构110包括导电部件114的五层。
介电层112可以由介电材料形成。可接受的介电材料包括氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等，其可以通过CVD、ALD等形成。介电层112可以由具有低于约3.0的k值的低k介电材料形成。介电层112可以由具有低于约2.5的k值的极低k(ELK)介电材料形成。
导电部件114可包括导线和导电通孔。导电通孔可以延伸穿过介电层112中的相应介电层，以在导线的层之间提供垂直连接。可以通过镶嵌工艺来形成导电部件114，诸如单镶嵌工艺、双镶嵌工艺等。在镶嵌工艺中，利用光刻和蚀刻技术来图案化介电层112，以形成对应于导电部件114的期望图案的互连开口(包括沟槽和通孔开口)。然后可以用导电材料填充互连开口。合适的导电材料包括铜、银、金、钨、铝、它们的组合等，可以通过电镀等形成该合适的导电材料。
导电部件114是很大的。在一些实施例中，导电部件114具有约65nm的最小部件尺寸。在不同技术节点的工艺中形成管芯对管芯互连结构110和前侧互连结构70(参见图2)。用于形成管芯对管芯互连结构110的工艺的技术节点大于用于形成前侧互连结构70的工艺的技术节点。
如随后更详细地描述，导电部件114的子集将形成散热柱116。每个散热柱116为导电部件114的堆叠件。当导电部件114由金属形成时，散热柱116为金属柱。在该实施例中，散热柱116至少部分地延伸进入/延伸穿过管芯对管芯互连结构110的每个介电层112。在另一实施例中，散热柱116仅延伸穿过管芯对管芯互连结构110的介电层112的子集。散热柱116形成热通路，以从将附接至中介层100的集成电路管芯中传导热。
在管芯对管芯互连结构110上形成钝化层118。钝化层118可以由一种或多种可接受的介电材料形成，诸如氧化硅、氮化硅、低k(LK)电介质(诸如碳掺杂的氧化物)、极低k(ELK)电介质(诸如多孔碳掺杂的二氧化硅)、它们的组合等。其他可接受的介电材料包括光敏聚合物，诸如聚酰亚胺、聚苯并恶唑(PBO)、基于苯环丁烯(BCB)的聚合物、它们的组合等。可以通过沉积(例如CVD)、旋涂、层压、它们的组合等来形成钝化层118。
在图9中，执行载体衬底剥离，以将第一载体衬底102从中介层100分离(或“剥离”)。在一些实施例中，剥离包括对释放层104照射诸如激光或UV光的光，从而使得释放层104在光的热量下分解，并且可以去除第一载体衬底102。然后将结构翻转并接合到第二载体衬底122。
将第二载体衬底122接合到中介层100的顶表面，例如接合到钝化层118的顶表面。可以通过一个或多个接合层124将第二载体衬底122接合到中介层100。第二载体衬底122可以为玻璃载体衬底、陶瓷载体衬底等。第二载体衬底122可以为晶圆，以使得多个管芯结构可以同时形成在第二载体衬底122上。
可以使用诸如电介质对电介质接合等的合适技术来将第二载体衬底122接合到中介层100。电介质对电介质接合可以包括在中介层100和/或第二载体衬底122上沉积接合层124。在一些实施例中，接合层124由通过CVD、ALD等沉积的氧化硅(例如高密度等离子体(HDP)氧化物等)形成。接合层124同样可以包括在接合之前使用例如CVD、ALD、热氧化等形成的氧化物层。可以将其他合适的材料用于接合层124。在一些实施例中，不利用并且省略接合层124。
电介质对电介质接合工艺还可以包括对一个或多个接合层124执行表面处理。表面处理可以包括等离子体处理。可以在真空环境中执行等离子体处理。在等离子处理之后，表面处理可以还包括对一个或多个接合层124执行清洁工艺(例如用去离子水漂洗等)。然后将第二载体衬底122与中介层100对齐，并且将两者互相压靠，以启动将第二载体衬底122预接合至中介层100。可以在约室温下执行预接合。在预接合之后，可以执行退火工艺。通过退火工艺加强了接合。
在图10中，使用接合层106和管芯连接件108将多个集成电路管芯50附接至中介层100，以使得集成电路管芯50的背侧面向管芯对管芯互连结构110。集成电路管芯50附接至通过去除第一载体衬底102(参见图8)而暴露的中介层100的表面(例如，接合层106的表面)。附接至中介层100的每个集成电路管芯50可以具有不同或相同的功能。另外，可以在相同技术节点的工艺中形成每个集成电路管芯50，或者可以在不同技术节点的工艺中形成每个集成电路管芯50。在所示的实施例中，将两个集成电路管芯50附接在器件区域100D中，尽管可以将任何期望数量的集成电路管芯50附接在器件区域100D中。
可以通过将集成电路管芯50放置在接合层106和管芯连接件108上，然后将集成电路管芯50接合到接合层106和管芯连接件108来将集成电路管芯50附接至中介层100。可以通过例如拾取和放置工艺来放置集成电路管芯50。作为接合工艺的实例，可以通过混合接合将集成电路管芯50接合到接合层106和管芯连接件108。集成电路管芯50的接合层96经由电介质对电介质接合而直接接合到接合层106，而没有使用任何粘附材料(例如管芯附接膜)。集成电路管芯50的管芯连接件98经由金属对金属接合而直接接合到相应管芯连接件108，而没有使用任何共晶材料(例如焊料)。接合可以包括预接合和退火。在预接合期间，施加很小的压力，以将集成电路管芯50(例如，接合层96)压靠至中介层100(例如，接合层106)。在诸如约室温的低温下执行预接合，并且在预接合之后，接合层96接合至接合层106。然后在后续的退火步骤中提高接合强度，其中对接合层106、管芯连接件108、接合层96和管芯连接件98进行退火。在退火之后，形成诸如熔融接合的直接接合，从而将接合层106接合到接合层96。例如，接合可以为接合层106的材料与接合层96的材料之间的共价接合(covalent bond)。管芯连接件108以一对一对应的方式连接到管芯连接件98。在预接合之后，管芯连接件108和管芯连接件98物理接触，或者可以在退火期间，管芯连接件108和管芯连接件98膨胀以进行物理接触。此外，在退火期间，管芯连接件108和管芯连接件98的材料(例如铜)混合，从而使得也形成金属对金属接合。因此，在集成电路管芯50、接合层106、管芯连接件108之间的所得接合为包括电介质对电介质接合和金属对金属接合的混合接合。接合结构(包括管芯连接件98、108)的厚度可以小于约100nm。
在该实施例中，在晶圆上芯片接合工艺中将切单的集成电路管芯50附接至中介层100。结果，管芯对管芯互连结构110比前侧互连结构70宽。可以利用其他接合工艺。在另一实施例中(随后随图17进行描述)，在晶圆上晶圆接合工艺中将包括未切单的集成电路管芯50的晶圆附接至中介层100。
在图11中，在器件区域100D中的集成电路管芯50之间形成间隙填充电介质126。间隙填充电介质126可以由介电材料形成，诸如氧化物、诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、基于正硅酸四乙酯(TEOS)的氧化物等，其可以通过诸如化学气相沉积(CVD)、原子层沉积(ALD)等的合适的沉积工艺来形成。最初，间隙填充电介质126可以掩埋或覆盖集成电路管芯50，以使得间隙填充电介质126的顶表面位于支撑衬底84之上。可执行去除工艺，以使间隙填充电介质126的表面与集成电路管芯50的前侧表面齐平。在一些实施例中，可以利用平坦化工艺，诸如化学机械抛光(CMP)、回蚀刻工艺、它们的组合等。在平坦化工艺之后，间隙填充电介质126和集成电路管芯50的表面是基本上共面的(在工艺变化内)。在该实施例中，在去除工艺之后，保留接合层82和支撑衬底84。这样，间隙填充电介质126和支撑衬底84的表面是基本上共面的(在工艺变化内)。在另一实施例中(随后随图19进行描述)，通过去除工艺去除接合层82和/或支撑衬底84。
去除工艺之可以减小集成电路管芯50的厚度。集成电路管芯50的厚度取决于在集成电路管芯50中是否包括某些结构(例如对齐标记)。在集成电路管芯50省略了对齐标记的一些实施例中，在去除工艺之后，集成电路管芯50(将接合层82和支撑衬底84排除在外)具有小于约100μm的厚度。在集成电路管芯50包括对齐标记的一些实施例中，在去除工艺之后，集成电路管芯50(将接合层82和支撑衬底84排除在外)具有大于约100μm的厚度，诸如大于约200μm的厚度。
在图12中，执行载体衬底剥离，以将第二载体衬底122从中介层100分离(或“剥离”)。在一些实施例中，剥离包括用合适的去除工艺来去除第二载体衬底122和接合层124。在一些实施例中，利用平坦化工艺，诸如化学机械抛光(CMP)、回蚀刻工艺、它们的组合等。
在该实施例中，在第一载体衬底102(参见图9)的剥离之前，形成了钝化层118。钝化层118可以在去除第二载体衬底122期间用作停止层。在另一实施例中，在第二载体衬底122的剥离之后，形成钝化层118。
在图13中，在钝化层118的顶表面上形成介电层132。介电层132可以由一种或多种可接受的介电材料形成，诸如光敏聚合物，诸如聚酰亚胺、聚苯并恶唑(PBO)、基于苯环丁烯(BCB)的聚合物、它们的组合等。其他可接受的介电材料包括氧化硅、氮化硅、低k(LK)电介质(诸如碳掺杂的氧化物)、极低k(ELK)电介质(诸如多孔碳掺杂的二氧化硅)、它们的组合等。可以通过沉积(例如CVD)、旋涂、层压、它们的组合等来形成钝化层118。可以通过旋涂、层压、沉积(例如，CVD)、它们的组合等来形成介电层132。
在介电层132和钝化层118中形成外部连接件134。外部连接件134电耦接且物理耦接至管芯对管芯互连结构110的上部导电部件114U。外部连接件134可以包括导电柱、焊盘等，该外部连接件134可以进行外部连接。在一些实施例中，外部连接件134包括位于介电层132的顶表面处的接合焊盘，并且包括将接合焊盘连接到管芯对管芯互连结构110的上部导电部件114U的接合焊盘通孔。在这样的实施例中，可以通过镶嵌工艺来形成外部连接件134(包括接合焊盘和接合焊盘通孔)，诸如单镶嵌工艺、双镶嵌工艺等。外部连接件134可以由导电材料形成，诸如金属，诸如铜、铝等，可以通过例如镀等来形成外部连接件134。在一些实施例中，对外部连接件134和介电层132执行平坦化工艺，诸如化学机械抛光(CMP)、回蚀刻工艺、它们的组合等。在平坦化工艺之后，外部连接件134和介电层132的顶表面是基本上共面的(在工艺变化内)。
在外部连接件134上形成可回流连接件136。可回流连接件136可为球栅阵列(BGA)连接件、焊料球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。可回流连接件136可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，通过经由蒸镀、电镀、印刷、焊料转移、球放置等最初形成焊料层来形成可回流连接件136。一旦形成焊料层，就可以执行回流以便将材料成形为期望的凸块形状。在另一实施例中，可回流连接件136包括通过溅射、印刷、电镀、化学镀、CVD等形成的金属柱(诸如铜柱)。金属柱可以是无焊料的并且具有基本上垂直的侧壁。在一些实施例中，在金属柱的顶部上形成金属盖层。金属盖层可以包括镍、锡、锡-铅、金、银、钯、铟、镍-钯-金、镍-金等或它们的组合，并且可以通过镀工艺来形成金属盖层。
在图14中，沿着划线区域，例如在器件区域100D和相邻器件区域(未单独示出)之间，执行切单工艺。切单工艺可以包括锯切工艺、激光切割工艺等。切单工艺从相邻的器件区域切单器件区域100D。所得切单的管芯结构150来自器件区域100D。在切单工艺之后，中介层100和间隙填充电介质126横向上共端面，以使得它们具有相同的宽度。
然后使用可回流焊连接件136将管芯结构150安装到封装衬底200。封装衬底200包括衬底芯202和位于衬底芯202上方的接合焊盘204。衬底芯202可以由半导体材料形成，诸如硅、锗、金刚石等。可代替地，可以使用化合物材料，诸如硅锗、碳化硅、镓砷、砷化铟、磷化铟、碳化硅锗、磷化镓砷、磷化镓铟、这些的组合等。另外，衬底芯202可以为SOI衬底。具体地，SOI衬底包括半导体材料层，诸如外延硅、锗、硅锗、SOI、SGOI或它们的组合。在一个可替代实施例中，衬底芯202基于诸如玻璃纤维增强树脂芯的绝缘芯。一种示例性芯材料是玻璃纤维树脂，诸如FR4。芯材料的可选材料包括双马来酰亚胺-三嗪BT树脂，或者可替代地，其它印刷电路板(PCB)材料或膜。可以将诸如味之素积聚膜(ABF)或其它层压材料的积聚膜用于衬底芯202。
衬底芯202可以包括有源器件和和无源器件(未单独示出)。可以将诸如晶体管、电容器、电阻器、这些的组合等的各种各样的器件用于生成集成电路封装件的设计的结构和功能要求。可以使用任何合适的方法来形成器件。
衬底芯202还可以包括金属化层和通孔，接合焊盘204物理耦接和/或电耦接至金属化层和通孔。金属化层可以形成在有源器件和和无源器件上方，并且被设计为连接各个器件以形成集成电路。金属化层可以由介电材料(例如，低k介电材料)和导电材料(例如，铜)的交替层形成(其中，通孔互连导电材料层)，并且可以通过任何合适的工艺(诸如沉积、镶嵌、双重镶嵌等)来形成金属化层。在一些实施例中，衬底芯202基本上没有有源器件和无源器件。
在一些实施例中，将可回流连接件136回流，以将管芯结构150附接至接合焊盘204。可回流连接件136将封装衬底200(包括位于衬底芯202中的金属化层)电耦接和/或物理耦接至管芯结构150(包括管芯对管芯互连结构110的导电部件114)。在一些实施例中，在衬底芯202上形成阻焊剂(未单独示出)。可回流连接件136可以设置在阻焊剂中的开口中，以电耦接和物理耦接至接合焊盘204。阻焊剂可以用于保护衬底芯202的区域免受外部损坏。
在可回流连接件136被回流之前，可回流连接件136可以具有形成在其上的环氧树脂焊剂(未单独示出)，在将管芯结构150附接至封装衬底200之后，剩余了环氧树脂焊剂的至少一些环氧树脂部分。该剩余的环氧树脂部分可以作为底部填充物，以降低应力并且保护因回流可回流连接件136而产生的接头。在一些实施例中，底部填充物(未单独示出)形成在管芯结构150和封装衬底200之间并且围绕可回流连接件136。底部填充物可以在附接管芯结构150之后通过毛细流动工艺形成，或者可以在附接管芯结构150之前通过合适的沉积方法形成。
在一些实施例中，还可以将无源器件(例如，表面安装器件(SMDs)，未单独示出)附接至封装衬底200(例如，附接至接合焊盘204)。例如，可以将无源器件接合到封装衬底200的与可回流连接件136相同的表面。可以在将管芯结构150安装到封装衬底200上之前或之后，将无源器件附接至封装衬底200。
可代替地，可以将管芯结构150安装到另一组件，诸如中介层(未单独示出)。然后可以将中介层安装到封装衬底200。所得集成电路封装件可以为衬底上晶圆上芯片(CoWoS)封装件，尽管可以形成其他类型的封装件。
还可包括其他部件和工艺。例如，可以包括测试结构，以帮助3D封装或3DIC器件的验证测试。例如，测试结构可以包括在再分布层中或在衬底上形成的测试焊盘，测试焊盘允许测试3D封装或3DIC，探针和/或探针卡的使用等。验证测试可以在中间结构以及最终结构上执行。另外，本文公开的结构和方法可以与测试方法结合使用，测试方法结合已知良好管芯的中间验证以增加良率以及降低成本。
除了导电部件114之外，管芯对管芯互连结构110可以包括其他部件。在一些实施例中，管芯对管芯互连结构110包括无源器件。无源器件的实例包括超高密度金属-绝缘体-金属(SHDMIM)电容器、超高性能金属-绝缘体-金属(SHPMIM)电容器等，可以通过适当的工艺在管芯对管芯互连结构110中形成无源器件。
中介层100的管芯对管芯互连结构110包括用于互连集成电路管芯50的管芯对管芯桥接件。导电部件114的子集可为数据轨(data rail)114D，该数据轨114D为是管芯对管芯桥接件的导线。数据轨114D用于将一个集成电路管芯50的器件层60(例如一些源极/漏极区域58B)电耦接到另一集成电路管芯50的器件层60(例如一些源极/漏极区域58B)。例如，数据轨114D连接到一些管芯连接件108，这些管芯连接件108连接到管芯连接件98，管芯连接件98连接到背侧互连结构90，背侧互连结构90连接到下部接触件86，下部接触件86连接到一些源极/漏极区域58B(参见图6)。散热柱116与数据轨114D电隔离。集成电路管芯50没有管芯桥接件，例如不包括管芯对管芯桥接件的任何导线。相反地，管芯对管芯互连结构110包括用于互连集成电路管芯50的管芯对管芯桥接件的所有数据轨。因此可以利用管芯对管芯互连结构110来代替桥接管芯，诸如局部硅互连管芯，这可以减小管芯结构150的尺寸。数据轨114D足够长以在集成电路管芯50之间延伸。例如，管芯对管芯互连结构110的第一级导线(例如，数据轨114D)的长度可以为前侧互连结构70的第一级导线(例如导线74A)的长度的至少两倍，并且可以为背侧互连结构90的第一级导线的长度的至少两倍。
管芯对管芯互连结构110为用于集成电路管芯50的共享互连结构。如上所述，管芯对管芯互连结构110最初形成在第一载体衬底102上(参见图8)，并且然后在附接集成电路管芯50之前(参见图10)，管芯对管芯互连结构110被翻转(参见图9)。作为其结果，在管芯对管芯互连结构110的每层中的导电部件114的尺寸(例如厚度和/或宽度)可以在延伸远离器件层60的背侧的方向上增加。类似地，前侧互连结构70的每层中的导电部件74的尺寸可以在远离器件层60的前侧延伸的方向上增加。
如先前所述，管芯对管芯互连结构110包括散热柱116。散热柱116为在电学上没有功能的，例如与集成电路管芯50电隔离并且与有功能的导电部件114(例如数据轨114D)电隔离。在一些实施例中，散热柱116为电浮置的。散热柱116形成热通路，以在操作期间从集成电路管芯50中传导热。因此可提高集成电路管芯50的性能。另外，散热柱116的导电部件114可以与有功能的导电部件114同时形成，从而降低制造成本。将散热柱116形成在直接位于集成电路管芯50下面的管芯对管芯互连结构110的部分中。这样，在俯视图中(未单独示出)，集成电路管芯50与散热柱116重叠。散热柱116没有形成在不直接位于集成电路管芯50下面的管芯对管芯互连结构110的其他部分中。例如，在该实施例中，散热柱116没有形成在直接位于间隙填充电介质126下面的管芯对管芯互连结构110的部分中。
图15、图16A和图16B为根据一些实施例的集成电路封装件的详细视图。具体地，示出了散热柱116。散热柱116是堆叠的互连结构，其中散热柱116的每层为包括导电通孔和/或导线的导电部件114。散热柱116的导电部件114沿着同一共同轴116X对齐，该轴116X垂直于集成电路管芯50附接到的中介层100的表面(参见图14)。例如，散热柱116的导电部件114的通孔可以沿着同一共同轴116X对齐。
如上所述，导电部件114在管芯对管芯互连结构110的每层中具有增加的尺寸。具体地，每个散热柱116的导电部件114在延伸远离上面集成电路管芯50(参见图14)的方向D1上具有增加的尺寸。在所示的实施例中，散热柱116包括导电部件1141-1145。导电部件1145大于(例如，更厚和/或更宽)导电部件1144，导电部件1144大于导电部件1143，导电部件1143大于导电部件1142，导电部件1142大于导电部件1141。
散热柱116的导电部件114与有功能的导电部件114(例如，数据轨114D，参见图14)分隔开(例如，与有功能的导电部件114(例如，数据轨114D，参见图14)不连续)。在俯视图中，散热柱116的导电部件114可以具有对称形状。在一些实施例中，在俯视图中，散热柱116的导电部件114为多边形导电部件，如图16A所示。在一些实施例中，在俯视图中，散热柱116的导电部件114为圆形导电部件，如图16B所示。尽管没有在图16A和图16B中示出，但应理解，集成电路管芯50直接设置在图16A和图16B中所示的导电部件114之上。
图17为根据一些实施例的集成电路封装件的截面图。该实施例类似于图14的实施例，除了在将集成电路管芯50附接至配电中介层100之前，没有切单晶圆40(参见图5)之外。相反地，将包括未切单的集成电路管芯50的晶圆40附接至配电中介层100。可以以与先前随图10所描述的切单地集成电路管芯50的接合类似的方式，通过混合接合将晶圆40接合到中介层100。在将晶圆40接合到中介层100之后，以与先前关于图14所描述的切单工艺类似的方式，执行切单工艺以切单中介层100，从而形成包括晶圆部分42的管芯结构150，其中集成电路管芯50为晶圆部分42的一部分。在切单工艺之后，晶圆部分42和配电中介层100的侧壁横向上共端面，以使得它们具有相同的宽度。
图18是根据一些实施例的集成电路封装件的截面图。该实施例类似于图14的实施例，除了将支撑衬底214接合到管芯结构150的顶表面(例如，支撑衬底84和间隙填充电介质126的顶表面)之外。可以通过一个或多个接合层212将支撑衬底214接合到管芯结构150。支撑衬底214可以为玻璃支撑衬底、陶瓷支撑衬底、半导体衬底(例如，硅衬底)、晶圆(例如，硅晶圆)等。支撑衬底214可以在后续处理步骤期间和在完成的器件中提供结构支撑。支撑衬底214基本上没有任何有源器件或无源器件。
可以使用诸如电介质对电介质接合等的合适的技术来将支撑衬底214接合到管芯结构150。电介质对电介质接合可以包括在管芯结构150和/或支撑衬底214上沉积接合层212。在一些实施例中，接合层212由通过CVD、ALD等沉积的氧化硅(例如高密度等离子体(HDP)氧化物等)形成。接合层212同样可以包括在接合之前使用例如CVD、ALD、热氧化等形成的氧化物层。可以将其他合适的材料用于接合层212。在一些实施例中，不利用并且省略接合层212。
电介质对电介质接合还可包括对一个或多个接合层212执行表面处理。表面处理可以包括等离子体处理。可以在真空环境中执行等离子体处理。在等离子处理之后，表面处理可以还包括对一个或多个接合层212执行清洁工艺(例如用去离子水漂洗等)。然后将支撑衬底214与管芯结构150对齐，并且将两者互相压靠，以启动将支撑衬底214预接合至管芯结构150。可以在约室温下执行预接合。在预接合之后，可以执行退火工艺。通过退火工艺加强了接合。
支撑衬底214大于(例如，宽于)集成电路管芯50，例如，大于支撑衬底84。使用较大的支撑衬底可以提高用于集成电路封装件的结构支撑。另外，较大的支撑衬底可以为集成电路封装件提供改进的散热。
图19为根据一些实施例的集成电路封装件的截面图。该实施例类似于图18的实施例，除了从集成电路管芯50中去除了接合层82和/或支撑衬底84之外。这样，间隙填充电介质126和前侧互连结构70的上部介电层72U的表面是基本上共面的(在工艺变化内)。因此，支撑衬底214接合到前侧互连结构70的顶表面并且接合到间隙填充电介质126。
图20为根据一些实施例的集成电路封装件的截面图。该实施例类似于图14的实施例，除了从集成电路管芯50省略了背侧互连结构90之外。接合层96和管芯连接件98直接形成在器件层60的背侧上(例如，半导体衬底52的非有源表面上，参见图6)。管芯连接件98连接到下部接触件86，以使得下部接触件86将源极/漏极区域58B的背侧连接到管芯连接件98(参见图6)。
中介层100为配电中介层，并且管芯对管芯互连结构110包括用于集成电路管芯50的配电网络。一些导电部件114形成用于集成电路管芯50的配电网络。导电部件114的子集为电源轨114P，电源轨114P为配电网络的导线。电源轨114P用于将一些源极/漏极区域58B电耦接到参考电压、电源电压等。例如，电源轨114P连接到一些管芯连接件108，这些管芯连接件108连接到管芯连接件98，管芯连接件98连接到下部接触件86，下部接触件86连接到一些源极/漏极区域58B(参见图6)。散热柱116与电源轨114P和数据轨114D电隔离。集成电路管芯50没有电源轨，例如，不包括配电网络的任何导线。相反地，管芯对管芯互连结构110包括用于集成电路管芯50的配电网络的所有电源轨。从集成电路管芯50中省略了电源轨，而是在管芯对管芯互连结构110中形成电源轨114P，允许集成电路管芯50的互连密度增加。此外，管芯对管芯互连结构110可以容纳比前侧互连结构70宽的电源轨，从而降低电阻并提高功率传输到集成电路管芯50的效率。例如，管芯对管芯互连结构110的第一级导线(例如，电源轨114P)的宽度可以为前侧互连结构70的第一级导线(例如导线74A)的宽度的至少两倍。具体地，导电部件114的最小部件尺寸大于导电部件74的最小部件尺寸。
图21至图23为根据一些实施例的在形成集成电路封装件的工艺期间的中间步骤的截面图。可以利用该工艺以形成与图19的集成电路封装件类似的集成电路封装件，除了从集成电路管芯50中省略了背侧互连结构90。
在图21中，将切单的集成电路管芯50接合到支撑衬底214。可以在半导体衬底52的减薄之前(随图4进行描述)，切单集成电路管芯50。使用诸如接合层212将集成电路管芯50的前侧互连结构70接合到支撑衬底214。支撑衬底214和接合层212可以类似于关于图18所描述的支撑衬底214和接合层212。然后在集成电路管芯50之间形成间隙填充电介质126。间隙填充电介质126可以类似于关于图11所描述的间隙填充电介质126。
在图22中，减薄半导体衬底52和间隙填充电介质126。可以通过与关于图4所描述工艺的类似的工艺来执行减薄。然后将下部接触件86形成为穿过半导体衬底52。下部接触件86可以类似于关于图4所描述的下部接触件86。然后在集成电路管芯50的背侧处形成接合层96和管芯连接件98。接合层96和管芯连接件98可以类似于关于图5所描述的接合层96和管芯连接件98。
在图23中，将包括集成电路管芯50的结构接合到中介层100。以与先前关于图10所描述的切单的集成电路管芯50的接合类似的方式，可以通过混合接合将包括集成电路管芯50的结构接合到中介层100。然后可以执行与先前描述的适当的进一步处理步骤，以完成集成电路封装件。
实施例可以实现优势。中介层100的散热柱116形成热通路，以在操作期间从集成电路管芯50中传导热。因此可以提高集成电路管芯50的性能。另外，散热柱116的导电部件114可以与中介层100的有功能的导电部件114同时形成，从而降低中介层100的制造成本。
在实施例中，一种器件包括：第一集成电路管芯，包括第一器件层和第一前侧互连结构，第一前侧互连结构包括互连第一器件层的第一器件的第一互连件；第二集成电路管芯，包括第二器件层和第二前侧互连结构，第二前侧互连结构包括互连第二器件层的第二器件的第二互连件；以及中介层，接合到第一集成电路管芯的背侧，并且接合到第二集成电路管芯的背侧，中介层包括管芯对管芯互连结构，管芯对管芯互连结构包括柱体，第一集成电路管芯与柱体重叠。在该器件的一些实施例中，管芯对管芯互连结构包括介电层，并且柱体延伸穿过每个介电层。在该器件的一些实施例中，管芯对管芯互连结构包括介电层，并且柱体仅延伸穿过介电层的子集。在该器件的一些实施例中，管芯对管芯互连结构包括介电层，柱体包括位于介电层的相应介电层中的互连件的堆叠件，第一集成电路管芯和第二集成电路管芯接合到中介层的表面，并且柱体的互连件沿着垂直于中介层的该表面的同一共同轴对齐。在该器件的一些实施例中，柱体为散热柱。在该器件的一些实施例中，柱体为电浮置的。在该器件的一些实施例中，管芯对管芯互连结构还包括数据轨，该数据轨连接到第一器件层的第一器件，并且连接到第二器件层的第二器件，数据轨的长度大于第一互连件的长度，并且大于第二互连件的长度。在该器件的一些实施例中，管芯对管芯互连结构还包括电源轨，该电源轨连接到第一器件层的第一器件，并且连接到第二器件层的第二器件，电源轨的宽度大于第一互连件的宽度，并且大于第二互连件的宽度。在该器件的一些实施例中，第一集成电路管芯还包括第一背侧互连结构，第一背侧互连结构包括连接到第一器件层的第一器件的第一电源轨，以及第二集成电路管芯还包括第二背侧互连结构，第二背侧互连结构包括连接到第二器件层的第二器件的第二电源轨。
在实施例中，一种器件包括：中介层，包括管芯对管芯互连结构，管芯对管芯互连结构包括介电层和位于介电层中的导电部件，导电部件的堆叠件沿着同一共同轴对齐，在俯视图中，堆叠件的导电部件具有对称形状；以及第一集成电路管芯，接合到中介层，第一集成电路管芯包括第一器件层和第一前侧互连结构，第一器件层设置在第一前侧互连结构和中介层之间，在俯视图中，第一集成电路管芯与导电部件的堆叠件重叠，第一集成电路管芯与导电部件的堆叠件电隔离。在该器件的一些实施例中，在俯视图中，堆叠件的导电部件为多边形导电部件。在该器件的一些实施例中，在俯视图中，堆叠件的导电部件为圆形导电部件。在该器件的一些实施例中，堆叠件的导电部件的尺寸在远离第一集成电路管芯延伸的方向上增加。在一些实施例中，该器件还包括：第二集成电路管芯，接合到中介层，第二集成电路管芯包括第二器件层和第二前侧互连结构，第二器件层设置在第二前侧互连结构和中介层之间，其中，导电部件的子集为将第一器件层耦接到第二器件层的数据轨。
在实施例中，一种方法包括：在载体衬底上形成第一接合层；在第一接合层上形成管芯对管芯互连结构，管芯对管芯互连结构包括互连件，堆叠互连件的第一子集以形成金属柱，金属柱为电浮置的，金属柱的互连件沿着同一共同轴对齐；去除载体衬底，以暴露第一接合层的表面；以及将第一集成电路管芯的背侧接合到第一接合层的该表面，第一集成电路管芯与金属柱重叠。在一些实施例中，该方法还包括：将第二集成电路管芯的背侧接合到第一接合层的该表面，其中，互连件的第二子集包括数据轨，该数据轨将第二集成电路管芯连接到第一集成电路管芯。在该方法的一些实施例中，金属柱为散热柱。在该方法的一些实施例中，第一集成电路管芯包括第二接合层，并且将第一集成电路管芯的背侧接合到第一接合层的表面包括：将第一接合层压靠至第二接合层；以及对第一接合层和第二接合层进行退火，以在第一接合层的材料和第二接合层的材料之间形成共价接合。在一些实施例中，该方法还包括：在将第一集成电路管芯接合到第一接合层之前，切单第一集成电路管芯。在该方法的一些实施例中，将第一集成电路管芯接合到第一接合层包括：将包括第一集成电路管芯的晶圆接合到第一接合层。
前面概述了落干实施例的特征，使得本领域技术人员可以更好地理解本公开的方面。本领域技术人员应该理解，他们可以容易地使用本公开作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种集成电路封装件，包括：
第一集成电路管芯，包括第一器件层和第一前侧互连结构，所述第一前侧互连结构包括互连所述第一器件层的第一器件的第一互连件；
第二集成电路管芯，包括第二器件层和第二前侧互连结构，所述第二前侧互连结构包括互连所述第二器件层的第二器件的第二互连件；以及
中介层，接合到所述第一集成电路管芯的背侧，并且接合到所述第二集成电路管芯的背侧，所述中介层包括管芯对管芯互连结构，所述管芯对管芯互连结构包括柱体，所述第一集成电路管芯与所述柱体重叠。
2.根据权利要求1所述的集成电路封装件，其中，所述管芯对管芯互连结构包括介电层，并且所述柱体延伸穿过每个所述介电层。
3.根据权利要求1所述的集成电路封装件，其中，所述管芯对管芯互连结构包括介电层，并且所述柱体仅延伸穿过所述介电层的子集。
4.根据权利要求1所述的集成电路封装件，其中，所述管芯对管芯互连结构包括介电层，所述柱体包括位于所述介电层的相应介电层中的互连件的堆叠件，所述第一集成电路管芯和所述第二集成电路管芯接合到所述中介层的表面，并且所述柱体的所述互连件沿着垂直于所述中介层的所述表面的同一共同轴对齐。
5.根据权利要求1所述的集成电路封装件，其中，所述柱体为散热柱。
6.根据权利要求1所述的集成电路封装件，其中，所述柱体为电浮置的。
7.根据权利要求1所述的集成电路封装件，其中，所述管芯对管芯互连结构还包括数据轨，所述数据轨连接到所述第一器件层的所述第一器件，并且连接到所述第二器件层的所述第二器件，所述数据轨的长度大于所述第一互连件的长度，并且大于所述第二互连件的长度。
8.根据权利要求1所述的集成电路封装件，其中，所述管芯对管芯互连结构还包括电源轨，所述电源轨连接到所述第一器件层的所述第一器件，并且连接到所述第二器件层的所述第二器件，所述电源轨的宽度大于所述第一互连件的宽度并且大于所述第二互连件的宽度。
9.一种集成电路封装件，包括：
中介层，包括管芯对管芯互连结构，所述管芯对管芯互连结构包括介电层和位于所述介电层中的导电部件，所述导电部件的堆叠件沿着同一共同轴对齐，在俯视图中，所述堆叠件的所述导电部件具有对称形状；以及
第一集成电路管芯，接合到所述中介层，所述第一集成电路管芯包括第一器件层和第一前侧互连结构，所述第一器件层设置在所述第一前侧互连结构和所述中介层之间，在所述俯视图中，所述第一集成电路管芯与所述导电部件的所述堆叠件重叠，所述第一集成电路管芯与所述导电部件的所述堆叠件电隔离。
10.一种形成集成电路封装件的方法，包括：
在载体衬底上形成第一接合层；
在所述第一接合层上形成管芯对管芯互连结构，所述管芯对管芯互连结构包括互连件，堆叠所述互连件的第一子集以形成金属柱，所述金属柱为电浮置的，所述金属柱的所述互连件沿着同一共同轴对齐；
去除所述载体衬底以暴露所述第一接合层的表面，以及
将第一集成电路管芯的背侧接合到所述第一接合层的所述表面，所述第一集成电路管芯与所述金属柱重叠。
CN202310966670.8A 2022-08-03 2023-08-02 集成电路封装件及其形成方法 Pending CN117116873A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US63/370,323 2022-08-03
US63/421,307 2022-11-01
US18/151,261 US20240047338A1 (en) 2022-08-03 2023-01-06 Integrated Circuit Packages and Methods of Forming the Same
US18/151,261 2023-01-06

Publications (1)

Publication Number Publication Date
CN117116873A true CN117116873A (zh) 2023-11-24

Family

ID=88793897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310966670.8A Pending CN117116873A (zh) 2022-08-03 2023-08-02 集成电路封装件及其形成方法

Country Status (1)

Country Link
CN (1) CN117116873A (zh)

Similar Documents

Publication Publication Date Title
US11581281B2 (en) Packaged semiconductor device and method of forming thereof
KR102256262B1 (ko) 집적 회로 패키지 및 방법
US9583456B2 (en) Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) Multiple bond via arrays of different wire heights on a same substrate
CN111799227B (zh) 半导体器件及其形成方法
US11854921B2 (en) Integrated circuit package and method
CN113140475A (zh) 存储器封装件及其形成方法
CN112687670B (zh) 集成电路结构及其形成方法
CN111261608B (zh) 半导体器件及其形成方法
US20220301890A1 (en) Integrated Circuit Package and Method of Forming Thereof
TWI783449B (zh) 半導體封裝及其形成方法
US20240021597A1 (en) Molded Dies in Semiconductor Packages and Methods of Forming Same
CN113223970B (zh) 半导体结构及其制造方法
US20240021554A1 (en) Integrated circuit package and method of forming thereof
US20230378012A1 (en) Integrated Circuit Packages and Methods of Forming the Same
CN115497913A (zh) 半导体封装和其制造方法
CN221041116U (zh) 集成电路封装
US20240047338A1 (en) Integrated Circuit Packages and Methods of Forming the Same
CN117116873A (zh) 集成电路封装件及其形成方法
US11444034B2 (en) Redistribution structure for integrated circuit package and method of forming same
US20240055371A1 (en) Integrated circuit packages and methods of forming the same
US20240234400A1 (en) Integrated circuit packages and methods of forming the same
US20230387039A1 (en) Semicondcutor packages and methods of forming thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination