CN117153824A - 一种嵌埋封装结构、方法和封装基板 - Google Patents
一种嵌埋封装结构、方法和封装基板 Download PDFInfo
- Publication number
- CN117153824A CN117153824A CN202311222485.4A CN202311222485A CN117153824A CN 117153824 A CN117153824 A CN 117153824A CN 202311222485 A CN202311222485 A CN 202311222485A CN 117153824 A CN117153824 A CN 117153824A
- Authority
- CN
- China
- Prior art keywords
- cavities
- substrate
- silicon wafer
- silicon wafers
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 103
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 214
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 214
- 239000010703 silicon Substances 0.000 claims abstract description 214
- 235000012431 wafers Nutrition 0.000 claims abstract description 214
- 239000002184 metal Substances 0.000 claims abstract description 137
- 229910052751 metal Inorganic materials 0.000 claims abstract description 137
- 238000007747 plating Methods 0.000 claims abstract description 74
- 239000011248 coating agent Substances 0.000 claims abstract description 53
- 238000000576 coating method Methods 0.000 claims abstract description 53
- 239000000945 filler Substances 0.000 claims abstract description 35
- 239000007769 metal material Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 238000005192 partition Methods 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 230000010354 integration Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 229910005544 NiAg Inorganic materials 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 208000002925 dental caries Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种嵌埋封装结构、方法和封装基板，其中结构包括：基板，基板的内部设置有若干空腔；硅晶片，设置在若干空腔的内部；填充物，设置在若干空腔的内部，用于包裹硅晶片；金属镀层，设置于若干空腔，使不同空腔内的硅晶片之间通过金属镀层进行隔离。本发明在基板的内部设置有多个空腔，硅晶片放入不同空腔，通过每个空腔设置的金属镀层能够使不同空腔的硅晶片之间屏蔽电磁干扰。
Description
技术领域
本发明涉及芯片封装领域，具体涉及一种嵌埋封装结构。
背景技术
随着通信快速发展，通信频率和速率越来越高，越来越快；传统的硅晶片平铺在基板的封装方式难以满足信号的质量要求。2.5D，3D等相应形式的封装渐渐取代传统的封装，但是将不同功能类型的芯片，如：数字芯片、模拟芯片、射频芯片、serdes(串行器/解传器)芯片、电源芯片，一起平铺或堆叠在封装中又会产生各种电磁干扰的问题。
为了避免电磁干扰的问题，常见的封装方式是将单个硅晶片独立封装或将多个同样功能的硅晶片进行堆叠后封装，最后在封装基板上屏蔽电磁干扰，常用的电磁干扰的屏蔽方法是在封装基上对需要进行电磁屏蔽的模块用一个金属屏蔽罩包围起来，同时金属屏蔽罩金属盖子与封装基上的地信号连接在一起，例如：将数字芯片、模拟芯片、射频芯片平铺焊接在封装基板上，对于需要进行电磁屏蔽的芯片周围用金属屏蔽罩，但这种封装方式会导致硅晶片需要和金属屏蔽罩直接需要保证较大的安全组装距离，从而使封装的集成度不高，且封装的金属屏蔽罩仅能将金属屏蔽罩内同一类型的芯片与外部芯片电磁屏蔽，无法用在多功能系统封装上。
发明内容
为了解决上述技术问题，本发明提供一种嵌埋封装结构、方法和封装基板。
具体的，本发明的技术方案如下：
第一方面，本发明提供了一种嵌埋封装结构，包括：
基板，所述基板的内部设置有若干空腔；
硅晶片，设置在若干所述空腔的内部；
填充物，设置在若干所述空腔的内部，用于包裹所述硅晶片；
金属镀层，设置于若干所述空腔，使不同空腔的所述硅晶片之间通过所述金属镀层进行隔离。
本实施方法将基板设置有多个空腔，硅晶片放入不同空腔，通过每个空腔设置的金属镀层隔离硅晶片之间的电磁干扰。
在一些嵌埋封装结构的实施方法，
所述硅晶片，还设置在所述基板的上表面的上方；将设置在若干所述空腔的内部的所述硅晶片作为下层硅晶片，并将设置在所述基板的上表面的上方的所述硅晶片作为上层硅晶片；
所述填充物，还设置在所述基板的上表面的上方，用于包裹所述上层硅晶片；
所述金属镀层，使所述下层硅晶片和所述上层硅晶片通过所述金属镀层进行隔离。
本实施方法将硅晶片分为两层贴装在基板上，第一层的硅晶片在基板上方，第二层的硅晶片在空腔内部，空腔内的金属镀层能够将上下两层的硅晶片隔绝电磁干扰，且硅晶片纵向分布，也提高了硅晶片封装的集成度。
在一些嵌埋封装结构的实施方法，
所述金属镀层，包括内壁金属镀层和顶部金属镀层；
所述内壁金属镀层设置在每个所述空腔的腔体内壁，所述内壁金属镀层接地；
所述顶部金属镀层，设置在每个所述空腔内部的填充物的上表面，所述顶部金属镀层与所述金属内壁隔断层连通；和/或，所述顶部金属镀层通过将所述上层硅晶片的背面金属化形成。
本实施方法提供了设置金属镀层的位置。
在一些嵌埋封装结构的实施方法，
所述硅晶片，根据所述硅晶片各自的功能，将同一功能的硅晶片贴装在所述基板的上表面或任一所述空腔，使所述上层硅晶片的功能均相同且每个所述空腔内的下层硅晶片的功能均相同。
本实施方法将同功能的硅晶片贴装在一个空腔或贴装在基板上表面，同功能的硅晶片之间不易出现电磁干扰能够放置在同一空腔内，不同功能的硅晶片放置在不同空腔，通过空腔的金属镀层隔绝电磁干扰。
在一些嵌埋封装结构的实施方法，
所述基板为树脂层压板、陶瓷基板中的任意一种。
第二方面，本发明提供了一种嵌埋封装方法，包括：
根据待安装的硅晶片在基板的上表面进行挖腔，得到具有若干空腔的基板；
将所述硅晶片设置在若干所述空腔的内部；
在若干所述空腔的内部设置填充物包裹所述硅晶片；
在若干所述空腔设置金属镀层，所述金属镀层对不同空腔的所述硅晶片之间进行隔离。
本实施方法将基板设置有多个空腔，将硅晶片放入不同空腔，并通过每个空腔设置的金属镀层隔离硅晶片之间的电磁干扰。
在一些嵌埋封装方法的实施方法，在所述的根据待安装的硅晶片在基板的上表面进行挖腔，得到具有若干空腔的基板之后，还包括：
将所述硅晶片设置在所述基板的上表面的上方；将设置在若干所述空腔的内部的所述硅晶片作为下层硅晶片，并将设置在所述基板的上表面的上方的所述硅晶片作为上层硅晶片；所述上层硅晶片和所述下层硅晶片之间通过所述金属镀层隔离；
在所述基板的上表面的上方设置填充物包裹所述上层硅晶片。
本实施方法还将硅晶片放置于基板上方，空腔内的金属镀层能够隔绝基板上方的硅晶片和空腔内部的硅晶片之间的电磁干扰，且硅晶片纵向分布，也提高了硅晶片封装的集成度。
在一些嵌埋封装方法的实施方法，所述金属镀层，包括内壁金属镀层和顶部金属镀层，所述的在若干所述空腔的上方和若干所述空腔的内壁设置金属镀层，包括：
在每个所述空腔的腔体内壁设置所述内壁金属镀层，所述内壁金属镀层接地；
在每个所述空腔内部的填充物的上表面设置所述顶部金属镀层，所述顶部金属镀层与所述金属内壁隔断层连通；和/或，将所述上层硅晶片的背面金属化，形成所述顶部金属镀层。
本实施方法提供了设置金属镀层的位置。
在一些嵌埋封装方法的实施方法，
根据所述硅晶片各自的功能，将同一功能的硅晶片贴装在所述基板的上表面使所述上层硅晶片的功能均相同；和/或，将同一功能的硅晶片贴装在任一所述空腔，使每个所述空腔内的下层硅晶片的功能均相同。
本实施方法提供了将同功能的硅晶片贴装在一个空腔和/或贴装在基板上表面，同功能的硅晶片之间不易出现电磁干扰因此能够放置在同一空腔内，而不同功能的硅晶片放置在不同空腔，通过空腔的金属镀层隔绝电磁干扰。
在一些嵌埋封装方法的实施方法，所述的在若干所述空腔的上方和若干所述空腔的内壁设置金属镀层，包括：
通过电镀或化镀的方式在所述空腔的上方和若干所述空腔的内壁镀上金属材料，生成金属镀层，所述金属材料为铜、银中的任意一种。
本实施方法提供了设置金属镀层的方式和材料。
第三方面，本发明提供了一种封装基板，
封装基板的封装结构采用如权利要求1-5所述的嵌埋封装结构。
本实施方法封装基板通过前述实施方法的嵌埋封装结构，使硅晶片高度集成在封装基板上，且能够有效减少封装基板上硅晶片之间出现的电磁干扰。
与现有技术相比，本发明至少具有以下一项有益效果：
1、本发明在基板上设置空腔，通过空腔内部的金属镀层隔断电磁干扰，避免使用金属屏蔽罩隔断电磁干扰时，元器件需要和金属屏蔽罩直接需要保证较大的安全组装距离，提高了硅晶片封装的集成度。
2、本发明将硅晶片分别放置在空腔内部和基板上表面上方，使硅晶片在基板上纵向堆叠，提高了封装的集成度。
3、本发明能够将不同功能的硅晶片，分别放在不同的腔体中，能够屏蔽不同功能的硅晶片之间的电磁干扰。
4、本发明的金属镀层包括内壁金属镀层和顶部金属镀层，内壁金属镀层设置在腔体内壁的内壁金属镀层，顶部金属镀层设置在上层硅晶片背面/空腔内部的填充物的上表面。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明提供的一种嵌埋封装结构的一个实施例的结构侧视图；
图2是本发明提供的一种嵌埋封装结构的一个实施例的结构正视图；
图3是本发明提供的一种嵌埋封装方法的一个实施例的流程图；
图4是本发明提供的一种嵌埋封装方法的一个实施例的流程图。
附图标号说明：10--基板；20--硅晶片；30--空腔；40--金属镀层。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
在本文中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在一个实施例中，参考说明书附图1和2，本发明提供的一种嵌埋封装结构，包括：
基板10，基板10的内部设置有若干空腔30。基板10可以采用树脂层压板，也可以采用陶瓷基板，对基板10的材料不做限定。
硅晶片20，设置在若干空腔30的内部。一个空腔30内可根据需求放置不同数量的硅晶片20。
填充物，设置在若干空腔30的内部，用于包裹硅晶片20。填充物可采用树脂填充，具体地使用填充物进行填充时，可先对硅晶片20底部进行填充，再将整个空腔30填充，使硅晶片20通过树脂包裹起来。
金属镀层40，设置于若干空腔30，使不同空腔30的硅晶片20之间通过金属镀层40进行隔离。
本实施例在基板10上设置空腔30，通过空腔30内部的金属镀层40隔断不同空腔30的硅晶片20之间的电磁干扰，避免使用金属屏蔽罩40隔断硅晶片20之间的电磁干扰时，元器件需要和金属屏蔽罩40直接需要保证较大的安全组装距离，提高了硅晶片20封装的集成度。
本实施例在前述实施例的基础上提供了一种嵌埋封装结构，
硅晶片20，还设置在基板10的上表面的上方；将设置在若干空腔30的内部的硅晶片20作为下层硅晶片，并将设置在基板10的上表面的上方的硅晶片20作为上层硅晶片；
填充物，还设置在基板10的上表面的上方，用于包裹上层硅晶片；
金属镀层40，使下层硅晶片和上层硅晶片通过金属镀层40进行隔离。
本实施例提供了将硅晶片20分别放置在空腔30的内部和基板10的上表面上方，使硅晶片20在基板10上纵向堆叠，提高了封装的集成度。上层硅晶片可通过凸点工艺(bump)或打线(wire bonding)与基板10表面露出的铜连接。
本实施例在前述实施例的基础上提供了一种嵌埋封装结构，
金属镀层40，包括内壁金属镀层和顶部金属镀层；
内壁金属镀层设置在每个空腔30的腔体内壁，内壁金属镀层接地；
顶部金属镀层，设置在每个空腔30内部的填充物的上表面，顶部金属镀层与金属内壁隔断层连通；和/或，顶部金属镀层通过对上层硅晶片的背面金属化形成。
本实施例提供了设置金属镀层40的位置，金属镀层40中的内壁金属镀层是在腔体内壁镀上金属，金属材料可以为铜、银等，内壁金属镀层接地。金属镀层40中的顶部金属镀层是在每个空腔30内部的填充物的上表面镀上一层金属，与内壁金属镀层连通，填充物的上表面与基板10的上表面平齐；顶部金属镀层也可通过背金工艺将上层硅晶片的背面金属化，背面金属材料为NiAg或TiNiAg等材料；也可对硅晶片20采用背金工艺的同时，对填充物的上表面镀金，之后再将背面金属化的硅晶片20与填充物上表面的金属镀层焊接，形成顶部金属镀层。
本实施例在前述实施例的基础上提供了一种嵌埋封装结构，
硅晶片20，根据硅晶片20各自的功能，将同一功能的硅晶片20贴装在基板10上表面，使上层硅晶片的功能均相同；和/或，将同一功能的硅晶片20贴装在任一空腔30，使每个空腔30内的下层硅晶片的功能均相同。
本实施例采用多腔体的结构，将不同功能的硅晶片20，放在不同的空腔30中，能够屏蔽多种功能的硅晶片20之间的电磁干扰。多种功能的硅晶片20包括：数字硅晶片、模拟硅晶片、射频硅晶片、serdes(串行器/解传器)硅晶片，电源硅晶片，相同功能的硅晶片20之间的电磁干扰小，可放在同一空腔30或作为上层硅晶片放在基板10上表面的上方，而金属镀层40能够有效地屏蔽不同空腔30的硅晶片20之间的电磁干扰，以及上层硅晶片和下层硅晶片之间的干扰。
在一个实施例中，参考说明书附图3，本发明提供的一种嵌埋封装方法，包括：
S110，根据待安装的硅晶片在基板的上表面进行挖腔，得到具有若干空腔的基板。
步骤S110中，根据待安装的硅晶片的尺寸、功能等方面，预设基板所需空腔的大小和数量，再根据需求，得到具有若干空腔的基板。
S120，将硅晶片设置在若干空腔的内部。
S130，在若干空腔的内部设置填充物包裹硅晶片。
步骤S130中，使用的填充物包括树脂。
S140，在若干空腔设置金属镀层，金属镀层对不同空腔的硅晶片之间进行隔离。
步骤S140中，金属镀层具有阻隔硅晶片之间的电磁干扰的作用。
本实施例将基板设置有多个空腔，将硅晶片放入不同空腔，并通过每个空腔设置的金属镀层隔离不同空腔中的硅晶片之间的电磁干扰。
本实施例在前述实施例的基础上提供了一种嵌埋封装方法，在步骤S110之后，还包括：
将硅晶片设置在基板的上表面的上方；将设置在若干空腔的内部的硅晶片作为下层硅晶片，并将设置在基板的上表面的上方的硅晶片作为上层硅晶片；上层硅晶片和下层硅晶片之间通过金属镀层隔离；
在基板的上表面的上方设置填充物包裹上层硅晶片。
本实施例还将硅晶片贴装在基板的上表面上方，空腔内的金属镀层能够隔绝基板上方的硅晶片和空腔内部的硅晶片之间的电磁干扰，且硅晶片纵向分布，也提高了硅晶片封装的集成度。
本实施例在前述实施例的基础上提供了一种嵌埋封装方法，金属镀层，包括内壁金属镀层和顶部金属镀层；步骤S140，包括：
在每个空腔的腔体内壁设置内壁金属镀层，内壁金属镀层接地；
在每个空腔内部的填充物的上表面设置顶部金属镀层，顶部金属镀层与金属内壁隔断层连通；和/或，将上层硅晶片的背面金属化，形成顶部金属镀层。
本实施例提供了设置金属镀层的位置，金属镀层中的内壁金属镀层是在腔体内壁镀上金属，金属材料可以为铜、银等，内壁金属镀层接地。金属镀层中的顶部金属镀层是在每个空腔内部的填充物的上表面镀上一层金属，与内壁金属镀层连通，填充物的上表面与基板的上表面平齐；顶部金属镀层也可通过背金工艺将上层硅晶片的背面金属化，背面金属材料为NiAg或TiNiAg等材料；也可对硅晶片采用背金工艺的同时，对填充物的上表面镀金，之后再将背面金属化的硅晶片与填充物上表面的金属镀层焊接，形成顶部金属镀层。
本实施例在前述实施例的基础上提供了一种嵌埋封装方法，
根据硅晶片各自的功能，将同一功能的硅晶片贴装在基板的上表面，使上层硅晶片的功能均相同；和/或，将同一功能的硅晶片贴装在任一空腔，使每个空腔内的下层硅晶片的功能均相同。
本实施例采用多腔体的结构，将不同功能的硅晶片，放在不同的空腔中，能够屏蔽多种功能的硅晶片之间的电磁干扰。多种功能的硅晶片包括：数字硅晶片、模拟硅晶片、射频硅晶片、serdes(串行器/解传器)硅晶片，电源硅晶片，相同功能的硅晶片之间的电磁干扰小，可放在同一空腔或作为上层硅晶片放在基板的上表面的上方，而金属镀层能够有效地屏蔽不同空腔的硅晶片之间的电磁干扰，以及上层硅晶片和下层硅晶片之间的干扰。
本实施例在前述实施例的基础上提供了一种嵌埋封装方法，步骤S140，包括：
通过电镀或化镀的方式在空腔的上方和若干空腔的内壁镀上金属材料，生成金属镀层，金属材料为铜、银中的任意一种。
本实施例提供了设置金属镀层的方式和材料。
本实施例在前述实施例的基础上提供了一种嵌埋封装方法，在步骤S110之后，还包括：
在基板的上表面和/或若述空腔的内部贴装元器件，元器件包括：电阻、电感、电容。
在一个实施例中，参考说明书附图4，本实施例在前述实施例的基础上提供了一种嵌埋封装方法，
S210，根据待安装的硅晶片在基板的上表面进行挖腔，得到具有若干空腔的基板。
S220，对若干空腔的内腔镀金。
S230，将部分硅晶片贴装在若干空腔的内部。
S240，在若干空腔的内部设置填充物包裹硅晶片。填充物的上表面与基板的上表面平齐，填充物包括：树脂。
S250，在填充物的上表面镀金。
S260，将部分硅晶片贴装在基板上表面。当硅晶片是倒装芯片时，硅晶片通过凸点(bump)焊接在基板上表面上方，当硅晶片为打线(wire bonding)的方式接到基板上时，将硅晶片的背面坐上背金，背面金属材料为NiAg或TiNiAg等材料，将硅晶片与填充物的上表面的镀金层焊接在一起，通过打线的方式将硅晶片与基板上露出的铜连接在一起。
S270，将基板上表面的硅晶片通过填充物包裹起来。
本实施例提供了嵌埋封装的封装流程，在基板上设置空腔，通过空腔内部的金属镀层隔断不同空腔的硅晶片之间的电磁干扰，避免使用金属屏蔽罩隔断硅晶片之间的电磁干扰时，元器件需要和金属屏蔽罩直接需要保证较大的安全组装距离，提高了硅晶片封装的集成度。且可将不同功能的硅晶片放置在不同空腔，避免了空腔中的硅晶片和纵向堆叠的硅晶片之间的电磁干扰。
在一个实施例中，本发明提供了一种封装基板，
封装基板的封装结构采用前述实施例的嵌埋封装结构。
本实施例通过前述实施例的嵌埋封装结构对封装基板封装，使硅晶片高度集成在封装基板上，且能够有效减少封装基板上硅晶片之间出现的电磁干扰。
应当说明的是，上述实施例均可根据需要自由组合。以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (11)
1.一种嵌埋封装结构，其特征在于，包括：
基板，所述基板的内部设置有若干空腔；
硅晶片，设置在若干所述空腔的内部；
填充物，设置在若干所述空腔的内部，用于包裹所述硅晶片；
金属镀层，设置于若干所述空腔，使不同所述空腔内的所述硅晶片之间通过所述金属镀层进行隔离。
2.根据权利要求1所述的一种嵌埋封装结构，其特征在于，所述硅晶片，还设置在所述基板的上表面的上方；将设置在若干所述空腔的内部的所述硅晶片作为下层硅晶片，并将设置在所述基板的上表面的上方的所述硅晶片作为上层硅晶片；
所述填充物，还设置在所述基板的上表面的上方，用于包裹所述上层硅晶片；
所述金属镀层，使所述下层硅晶片和所述上层硅晶片通过所述金属镀层进行隔离。
3.根据权利要求2所述的一种嵌埋封装结构，其特征在于，
所述金属镀层，包括内壁金属镀层和顶部金属镀层；
所述内壁金属镀层设置在每个所述空腔的腔体内壁，所述内壁金属镀层接地；
所述顶部金属镀层，设置在每个所述空腔内部的填充物的上表面，所述顶部金属镀层与所述金属内壁隔断层连通；和/或，所述顶部金属镀层通过对所述上层硅晶片的背面金属化形成。
4.根据权利要求2或3所述的一种嵌埋封装结构，其特征在于，
所述硅晶片，根据所述硅晶片各自的功能，将同一功能的硅晶片贴装在所述基板的上表面，使所述上层硅晶片的功能均相同；和/或，将同一功能的硅晶片贴装在任一所述空腔，使每个所述空腔内的下层硅晶片的功能均相同。
5.根据权利要求1-3任意一项所述的一种嵌埋封装结构，其特征在于，
所述基板为树脂层压板、陶瓷基板中的任意一种。
6.一种嵌埋封装方法，其特征在于，包括：
根据待安装的硅晶片在基板的上表面进行挖腔，得到具有若干空腔的基板；
将所述硅晶片设置在若干所述空腔的内部；
在若干所述空腔的内部设置填充物包裹所述硅晶片；
在若干所述空腔设置金属镀层，所述金属镀层对不同空腔的所述硅晶片之间进行隔离。
7.根据权利要求6所述的一种嵌埋封装方法，其特征在于，在所述的根据待安装的硅晶片在基板的上表面进行挖腔，得到具有若干空腔的基板之后，还包括：
将所述硅晶片设置在所述基板的上表面的上方；将设置在若干所述空腔的内部的所述硅晶片作为下层硅晶片，并将设置在所述基板的上表面的上方的所述硅晶片作为上层硅晶片；所述上层硅晶片和所述下层硅晶片之间通过所述金属镀层隔离；
在所述基板的上表面的上方设置填充物包裹所述上层硅晶片。
8.根据权利要求7所述的一种嵌埋封装方法，其特征在于，所述金属镀层，包括内壁金属镀层和顶部金属镀层，所述的在若干所述空腔的上方和若干所述空腔的内壁设置金属镀层，包括：
在每个所述空腔的腔体内壁设置所述内壁金属镀层，所述内壁金属镀层接地；
在每个所述空腔内部的填充物的上表面设置所述顶部金属镀层，所述顶部金属镀层与所述金属内壁隔断层连通；和/或，将所述上层硅晶片的背面金属化，形成所述顶部金属镀层。
9.根据权利要求7或8所述的一种嵌埋封装方法，其特征在于，
根据所述硅晶片各自的功能，将同一功能的硅晶片贴装在所述基板的上表面，使所述上层硅晶片的功能均相同；和/或，将同一功能的硅晶片贴装在任一所述空腔，使每个所述空腔内的下层硅晶片的功能均相同。
10.根据权利要求7或8所述的一种嵌埋封装方法，其特征在于，所述的在若干所述空腔的上方和若干所述空腔的内壁设置金属镀层，包括：
通过电镀或化镀的方式在所述空腔的上方和若干所述空腔的内壁镀上金属材料，生成金属镀层，所述金属材料为铜、银中的任意一种。
11.一种封装基板，其特征在于，包括：
所述封装基板的封装结构采用如权利要求1-5所述的嵌埋封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311222485.4A CN117153824A (zh) | 2023-09-21 | 2023-09-21 | 一种嵌埋封装结构、方法和封装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311222485.4A CN117153824A (zh) | 2023-09-21 | 2023-09-21 | 一种嵌埋封装结构、方法和封装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117153824A true CN117153824A (zh) | 2023-12-01 |
Family
ID=88900770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311222485.4A Pending CN117153824A (zh) | 2023-09-21 | 2023-09-21 | 一种嵌埋封装结构、方法和封装基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117153824A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101118890A (zh) * | 2006-08-03 | 2008-02-06 | 国际商业机器公司 | 带有集成无源元件的硅基封装装置 |
| US20170223839A1 (en) * | 2016-01-28 | 2017-08-03 | Avago Technologies General Ip (Singapore) Pte. Ltd | Printed circuit board with compartmental shields for electronic components and methods of fabricating the same |
| CN209029359U (zh) * | 2018-11-23 | 2019-06-25 | 华进半导体封装先导技术研发中心有限公司 | 一种基于基板埋入工艺模块的芯片间全屏蔽封装结构 |
| CN110875280A (zh) * | 2018-09-03 | 2020-03-10 | 北京万应科技有限公司 | 一种芯片全屏蔽工艺方法 |
| CN112234049A (zh) * | 2020-12-21 | 2021-01-15 | 甬矽电子(宁波)股份有限公司 | 光电传感器、其制作方法和电子设备 |
-
2023
- 2023-09-21 CN CN202311222485.4A patent/CN117153824A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101118890A (zh) * | 2006-08-03 | 2008-02-06 | 国际商业机器公司 | 带有集成无源元件的硅基封装装置 |
| US20170223839A1 (en) * | 2016-01-28 | 2017-08-03 | Avago Technologies General Ip (Singapore) Pte. Ltd | Printed circuit board with compartmental shields for electronic components and methods of fabricating the same |
| CN110875280A (zh) * | 2018-09-03 | 2020-03-10 | 北京万应科技有限公司 | 一种芯片全屏蔽工艺方法 |
| CN209029359U (zh) * | 2018-11-23 | 2019-06-25 | 华进半导体封装先导技术研发中心有限公司 | 一种基于基板埋入工艺模块的芯片间全屏蔽封装结构 |
| CN112234049A (zh) * | 2020-12-21 | 2021-01-15 | 甬矽电子(宁波)股份有限公司 | 光电传感器、其制作方法和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569214B (zh) | 三维系统级封装堆栈式封装结构 | |
| KR102246040B1 (ko) | 회로 모듈 | |
| EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
| US20170092567A1 (en) | Microelectronic packages having mold-embedded traces and methods for the production thereof | |
| CN100501987C (zh) | 芯片向下的球栅阵列封装及其制造方法 | |
| US7880193B2 (en) | Method for forming an integral electromagnetic radiation shield in an electronic package | |
| TWI724313B (zh) | 屏蔽扇出型封裝之半導體裝置及製造方法 | |
| CN107452720A (zh) | 芯片扇出封装结构、多芯片集成模块及晶圆级封装方法 | |
| US20080014678A1 (en) | System and method of attenuating electromagnetic interference with a grounded top film | |
| CN111739885B (zh) | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 | |
| CN107369671A (zh) | 半导体封装及其制造方法 | |
| CN110875284A (zh) | 具有部分emi屏蔽的半导体器件以及制作其的方法 | |
| US20110115098A1 (en) | Integrated circuit package system with dual side connection and method for manufacturing thereof | |
| CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
| TW200933765A (en) | Integrated circuit package system for shielding electromagnetic interference | |
| US20090288805A1 (en) | Semiconductor package with a chip on a support plate | |
| CN213936169U (zh) | 一种二次塑封封装结构 | |
| CN114725035A (zh) | 扇出型双面封装结构和扇出型双面封装结构的制备方法 | |
| CN115527961A (zh) | 带有散热板的多芯片互连封装结构及其制备方法 | |
| US9673173B1 (en) | Integrated circuit package with embedded passive structures | |
| CN117153824A (zh) | 一种嵌埋封装结构、方法和封装基板 | |
| US20230041760A1 (en) | Semiconductor devices with package-level compartmental shielding and associated systems and methods | |
| CN110943065A (zh) | 一种封装器件及封装方法 | |
| CN112885792A (zh) | 半导体结构及其制备工艺、电子装置 | |
| CN102176419A (zh) | 高集成度系统级封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |