CN112234049A - 光电传感器、其制作方法和电子设备 - Google Patents

光电传感器、其制作方法和电子设备 Download PDF

Info

Publication number
CN112234049A
CN112234049A CN202011514086.1A CN202011514086A CN112234049A CN 112234049 A CN112234049 A CN 112234049A CN 202011514086 A CN202011514086 A CN 202011514086A CN 112234049 A CN112234049 A CN 112234049A
Authority
CN
China
Prior art keywords
chip
mounting groove
shield
substrate
photoelectric sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011514086.1A
Other languages
English (en)
Other versions
CN112234049B (zh
Inventor
何正鸿
徐玉鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202011514086.1A priority Critical patent/CN112234049B/zh
Publication of CN112234049A publication Critical patent/CN112234049A/zh
Application granted granted Critical
Publication of CN112234049B publication Critical patent/CN112234049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

本申请提供了一种光电传感器、其制作方法和电子设备，涉及半导体领域。光电传感器包括基板、设置于基板的第一芯片、第二芯片以及第一屏蔽罩。第一芯片设置于第一安装槽中既缩减了光电传感器的封装体积，其形成的壁面也起到防止光信号横向传递导致串扰的问题。第一屏蔽罩可以避免第一芯片之外的其他芯片的电磁干扰。因此，本申请实施例提供的光电传感器具有较好的抗串扰、抗电磁干扰的能力，测量准确性较高。本申请提供的光电传感器的制作方法用于制作上述的光电传感器。本申请提供的电子设备包括上述的光电传感器或者上述制备方法制得的光电传感器。

Description

光电传感器、其制作方法和电子设备
技术领域
本申请涉及半导体领域，具体而言，涉及一种光电传感器、其制作方法和电子设备。
背景技术
随着半导体行业的快速发展，TOF（Time of flight）光电传感器应用越来越广泛，利用运用于可以实现接近光检测、环境光检测、心率检测、血氧检测、手势识别等。但现有的光电传感器容易出现信号串扰、电磁干扰等问题，导致测量结果不准确。
发明内容
本申请的目的包括，例如，提供了一种光电传感器、其制作方法和电子设备，其能够减少信号串扰和电磁干扰，具有较高的测量准确性。
本申请的实施例可以这样实现：
第一方面，本申请实施例提供一种光电传感器，包括：
基板，基板的表面开设有第一安装槽；
设置于基板的第一芯片和第二芯片，第一芯片设置于第一安装槽内，第一芯片或第二芯片中的一者为用于发出光信号的发光芯片，另一者为用于接收光信号的感应芯片；
罩设于第一芯片外侧的第一屏蔽罩，第一屏蔽罩开设有第一透光孔，第一透光孔与第一芯片相对。
在可选的实施方式中，第一芯片设置于第一安装槽的底部，第二芯片设置于基板的表面。
在可选的实施方式中，光电传感器还包括包裹第一芯片的第一塑封体和包裹第二芯片的第二塑封体，第一塑封体和第二塑封体均为透明材质。
在可选的实施方式中，第一屏蔽罩的开口与第一透光孔分别位于第一屏蔽罩相对的两端，第一屏蔽罩的开口所在一端抵接在第一安装槽外的基板的表面。
在可选的实施方式中，第二芯片设置于基板的表面，第一屏蔽罩包括顶壁和侧壁，侧壁形成第一屏蔽罩的开口，顶壁与第一屏蔽罩的开口相对，第一透光孔设置于顶壁，第一屏蔽罩的侧壁与第二塑封体相连，且第一屏蔽罩的顶壁与第二塑封体远离基板的一侧齐平。
在可选的实施方式中，第一安装槽与其开口相邻的至少一侧开放，从而暴露第一塑封体。
在可选的实施方式中，第一塑封体填充于第一安装槽内，并与第一安装槽的开口齐平。
在可选的实施方式中，第一芯片设置于第一安装槽的底部，第一屏蔽罩的开口与第一透光孔分别位于第一屏蔽罩相对的两端，第一屏蔽罩的开口所在一端抵接在第一安装槽的底部。
在可选的实施方式中，第一屏蔽罩包括顶壁和侧壁，侧壁形成第一屏蔽罩的开口，顶壁与第一屏蔽罩的开口相对，第一透光孔设置于顶壁，顶壁与基板的表面齐平。
在可选的实施方式中，基板的表面开设有第二安装槽，第二芯片设置于第二安装槽的底部。
在可选的实施方式中，光电传感器还包括第二屏蔽罩，第二屏蔽罩罩设于第二芯片外侧；第二屏蔽罩上开设有第二透光孔，以供光信号进入第二屏蔽罩内并被第二芯片接收。
第二方面，本申请实施例提供一种光电传感器的制作方法，包括：
在开设有第一安装槽的基板上安装第一芯片和第二芯片，第一芯片安装于第一安装槽内，第一芯片或第二芯片中的一者为用于发出光信号的发光芯片，另一者为用于接收光信号的感应芯片；
形成罩设于第一芯片外侧的第一屏蔽罩，第一屏蔽罩开设有第一透光孔，第一透光孔与第一芯片相对。
在可选的实施方式中，在开设有第一安装槽的基板上安装第一芯片和第二芯片的步骤，包括：
在第一安装槽内贴装第一芯片，在基板的表面或者基板上的第二安装槽内贴装第二芯片；
在基板的表面覆盖塑封材料，以包裹第一芯片和第二芯片；
去除至少部分位于第一安装槽开口外侧的塑封材料，以预留出安装第一屏蔽罩的空间，并形成位于第一安装槽内的第一塑封体。
在可选的实施方式中，形成罩设于第一芯片外侧的第一屏蔽罩的步骤，包括：
在覆盖塑封材料之前，在第一安装槽的内侧壁上形成第一金属层；
在形成第一塑封体之后，在第一塑封体表面形成带孔的第二金属层，第二金属层与第一金属层相连并共同形成第一屏蔽罩。
在可选的实施方式中，第一屏蔽罩的开口与第一透光孔分别位于第一屏蔽罩相对的两端；形成罩设于第一芯片外侧的第一屏蔽罩，包括：将第一屏蔽罩的开口所在一端抵接在第一安装槽外的基板的表面。
第三方面，本申请实施例提供一种电子设备，包括前述第一方面提供的实施方式中任一项的光电传感器，或者包括前述第二方面提供的实施方式中任一项的制作方法制得的光电传感器。
本申请实施例的有益效果包括，例如：
本申请实施例提供的光电传感器包括基板、设置于基板的第一芯片、第二芯片以及第一屏蔽罩。通过将第一芯片设置在基板表面开设的第一安装槽内，将第一屏蔽罩罩设于第一芯片的外侧，并在第一屏蔽罩上设置第一透光孔，以使该光电传感器能够满足第一芯片和第二芯片之间的光信号传递。同时，第一安装槽本身既缩减了光电传感器的封装体积，其形成的壁面也起到防止光信号横向传递导致串扰的问题。第一屏蔽罩可以避免第一芯片之外的其他芯片的电磁干扰。因此，本申请实施例提供的光电传感器具有较好的抗串扰、抗电磁干扰的能力，测量准确性较高。
本申请实施例提供的光电传感器的制作方法用于制作上述的光电传感器。本申请实施例提供的电子设备包括上述的光电传感器或者上述制备方法制得的光电传感器，因此也具有相应的有益效果。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请第一种实施例中光电传感器的结构示意图；
图2为本申请第二种实施例中光电传感器的结构示意图；
图3为本申请第三种实施例中光电传感器的结构示意图；
图4为本申请实施例中光电传感器的制作方法的流程图；
图5至图9为本申请第一种实施例的光电传感器在制作过程中的不同形态示意图；
图10至图13为本申请第三种实施例的光电传感器在制作过程中的不同形态示意图。
图标：010-光电传感器；100-基板；110-第一安装槽；120-锡球；130-第二安装槽；200-第一芯片；210-第一塑封体；300-第二芯片；310-第二塑封体；400-第一屏蔽罩；410-第一透光孔；420-侧壁；430-顶壁；500-第二屏蔽罩；510-第二透光孔。
具体实施方式
现有的光电传感器的基本原理是发光芯片发出特定波长的光线，通过给目标连续发送光脉冲，然后用感应芯片接收从物体反射回来的光。通过探测光脉冲的飞行（往返）时间来得到目标物距离。光线到达待测物体后，会返回一束与待测物体相关的光线，到达感应芯片的光学接收区，实现传感计算。但现有技术中，发光芯片发出的光，一部分光线有可能会在透光材料内部经过多次反射，然后直接被感应芯片所接收，从而产生信号的串扰。此外，光电传感器的芯片还容易受到其他IC器件的电磁干扰。因此，现有的光电传感器会因为抗串扰、抗电磁干扰能力弱而导致测量不准确。
为了改善上述的问题，本申请实施例提供一种光电传感器，通过在基板上设置第一安装槽和屏蔽罩的方式，来提高其抗串扰、抗电磁干扰的能力。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
图1为本申请第一种实施例中光电传感器010的结构示意图。请参考图1，本申请实施例提供了一种光电传感器010，包括基板100、设置于基板100的第一芯片200、第二芯片300以及第一屏蔽罩400。如图1所示，基板100具有表面和背面，在表面开设有第一安装槽110，第一芯片200设置于第一安装槽110内，第二芯片300设置于第一安装槽110外的基板100表面。第一屏蔽罩400罩设在第一安装槽110的开口外侧，第一屏蔽罩400开设有第一透光孔410，第一透光孔410与第一芯片200相对，以使得光信号能够从第一透光孔410中通过。在本实施例中，第一芯片200为用于发出光信号的发光芯片，第二芯片300为用于接收光信号的感应芯片，第一芯片200发出的光信号从第一透光孔410射出后到达目标物体，再反射回来被第二芯片300接收。当然，在可选的其他实施例中，第一芯片200也可以是感应芯片，第二芯片300为发光芯片。
本申请实施例中，通过将第一芯片200设置在第一安装槽110内，并在第一安装槽110外罩设第一屏蔽罩400，当第一芯片200发射光信号时，由于基板100是不透明的，因此第一安装槽110的壁面可以防止信号横向传递直接到达第二芯片300。第一芯片200的光信号仅能够从第一屏蔽罩400的第一透光孔410中射出。当第一芯片200为感应芯片时，也只能接从第一透光孔410射入的光信号。因此，本申请实施例的光电传感器010中，能够确保感应芯片所接收到的来自发光芯片的光信号，均是由目标物体反射回来的，而不是发光芯片发出光信号后直接在光电传感器010内部发生一系列反射、折射后被感应芯片接收。如此避免了光信号的串扰，提高了测量的精度。此外，通过设置第一屏蔽罩400，也使得第一芯片200抗外部器件（比如IC器件）电磁干扰的能力得到提高。
如图1所示，光电传感器010还包括包裹第一芯片200的第一塑封体210和包裹第二芯片300的第二塑封体310，第一塑封体210和第二塑封体310均为透明材质。第一塑封体210和第二塑封体310需要供光信号通过，因此透光度需要尽可能的好。在本实施例中，要求第一塑封体210和第二塑封体310的透光率大于90%，该透明材质可选为高聚物透光材料，比如透明聚酰胺、聚苯乙烯等化合物。
在本实施例中，第一芯片200设置于第一安装槽110的底部，第二芯片300设置于基板100的表面。二者出现一个高度差，第一芯片200发出的光信号由于第一安装槽110的槽壁的存在，不易因散射而直接被第二芯片300接收。可选的，第一芯片200和第二芯片300均通过打线的方式与基板100上的信号线电连接。当然，在可选的其他实施例中，第二芯片300也可以选择设置在槽内（但不与第一芯片200安装在同一个槽内）；第一芯片200和第二芯片300还可以采用除打线以外的其他方式与基板100的信号线连接。
在本申请可选的实施方式中，第一安装槽110与其开口相邻的至少一侧开放，从而暴露第一塑封体210。也即是说，在第一安装槽110的周侧上，并不是完全封闭的，以矩形的第一安装槽110为例，可以选择开放其中的一侧或者两侧，来提高第一芯片200的散热效果。如图1所示，第一安装槽110在垂直于图1展示平面的方向上的两侧开放。
第一屏蔽罩400的开口与第一透光孔410分别位于第一屏蔽罩400相对的两端，第一屏蔽罩400的开口所在一端抵接在第一安装槽110外的基板100的表面。在本实施例中，第一屏蔽罩400大致为矩形的罩体，第一屏蔽罩400包括顶壁430和侧壁420，侧壁420形成第一屏蔽罩400的开口。顶壁430与第一屏蔽罩400的开口相对，第一透光孔410设置于顶壁430，第一屏蔽罩400的侧壁420与第二塑封体310相连，且第一屏蔽罩400的顶壁430与第二塑封体310远离基板100的一侧齐平。进一步的，第一塑封体210填充于第一安装槽110内，并与第一安装槽110的开口齐平。应理解，在可选的其他实施例中，第一屏蔽罩400的形状可以进行改变，比如设计成半球形。
在本申请实施例中，基板100的背面还阵列地设置有锡球120。
图2为本申请第二种实施例中光电传感器010的结构示意图。如图2所示，在可选的实施方式中，光电传感器010还可以包括第二屏蔽罩500，第二屏蔽罩500罩设于第二芯片300外侧；第二屏蔽罩500上开设有第二透光孔510，以供光信号进入第二屏蔽罩500内并被第二芯片300接收。第二屏蔽罩500的结构可以设置为与第一屏蔽罩400相似或相同。对第二芯片300同样采用屏蔽罩罩起来，也可以防止电磁干扰以及光信号的串扰。
在本申请实施例中，第一屏蔽罩400、第二屏蔽罩500均可以采用金属制成。
在图1、图2的实施例中，第二芯片300也可以设置在基板100的另一个安装槽（比如图3中的第二安装槽130）内，其设置结构可以与第一芯片200相似或相同。
图3为本申请第三种实施例中光电传感器010的结构示意图。如图3所示，该实施例与前两个实施例不同之处在于，第一屏蔽罩400和第二屏蔽罩500的形成位置不同。如图3所示，第一屏蔽罩400的开口所在一端抵接在第一安装槽110的底部，第一屏蔽罩400收纳于第一安装槽110内。可选的，基板100的表面开设有第二安装槽130，第二芯片300设置于第二安装槽130的底部。可选的，第二屏蔽罩500的设置方式与第一屏蔽罩400相同。
进一步的，在本实施例中，第一屏蔽罩400的结构与前述实施例相同，也包括顶壁430和侧壁420，侧壁420形成第一屏蔽罩400的开口。顶壁430与第一屏蔽罩400的开口相对，第一透光孔410设置于顶壁430。在本实施例中，顶壁430与基板100的表面齐平。具体的，可以在与基板100表面齐平的第一塑封体210表面开槽，以使得第一屏蔽罩400的顶壁430能够位于该槽内，从而与基板100的表面齐平。
图4为本申请实施例中光电传感器010的制作方法的流程图；图5至图9为本申请第一种实施例的光电传感器010在制作过程中的不同形态示意图。请参照图4至图9，本申请实施例提供一种光电传感器010的制作方法，包括以下步骤：
步骤S200，在开设有第一安装槽的基板上安装第一芯片和第二芯片，第一芯片安装于第一安装槽内。
以制作本申请图1所示的光电传感器010为例，在安装第一芯片200和第二芯片300之前，还可以包括开设安装槽的步骤，比如首先取一基板100，在基板100的表面利用激光开设出用于安装第一芯片200的第一安装槽110，得到如图5所示的结构。应理解，在可选的实施例中，可以一次性制作多个光电传感器010，因此可以在一个较大的基板100上开设多个光电传感器010所需的第一安装槽110，后续制作完成后，再进行切割得到单个的光电传感器010。
在图1的实施例中，由于第二芯片300不设置于槽内，因此可以不用为第二芯片300单独开槽。在可选的其他实施例中，如图3实施例中，需将第二芯片300设置在单独的第二安装槽130内，也可以根据需要进行开槽。
本申请实施例中，第一芯片200或第二芯片300中的一者为用于发出光信号的发光芯片，另一者为用于接收光信号的感应芯片。以制作本申请图1所示的光电传感器010为例，第一芯片200为发光芯片，第二芯片300为感应芯片。第一芯片200的高度尺寸比第一安装槽110小，因此能够完全收纳在第一安装槽110内。
以制作图1实施例的光电传感器010为例，具体的，在开设有第一安装槽110的基板100上安装第一芯片200和第二芯片300的步骤，包括：
在第一安装槽110内贴装第一芯片200，在基板100的表面贴装第二芯片300，得到如图6所示的结构。第一芯片200和第二芯片300均可以通过打线的方式与基板100的信号线电连接，打线材料可以是金线、铜线或者合金线等。然后，在基板100的表面通过塑封工艺，覆盖塑封材料，以包裹第一芯片200和第二芯片300，塑封材料的一部分填充至第一安装槽110内，塑封材料的上表面可以设置为与基板100平行，如图7所示。塑封材料为透光材料，保证光信号能够顺利的通过，在本实施例中，需要满足透光率大于90%，因此可以选择高聚物透光材料，比如透明聚酰胺、聚苯乙烯等。最后，去除至少部分位于第一安装槽110开口外侧的塑封材料，以预留出安装第一屏蔽罩400的空间，并形成位于第一安装槽110内的第一塑封体210，如图8所示。去除塑封材料可以通过激光实现，在去除了部分塑封材料后，暴露出第一安装槽110的开口和部分基板100表面，便形成了在第一安装槽110内包裹第一芯片200的第一塑封体210和在基板100表面包裹第二芯片300的第二塑封体310。
步骤S300，形成罩设于第一芯片外侧的第一屏蔽罩，第一屏蔽罩开设有第一透光孔，第一透光孔与第一芯片相对。
以制作本申请图1所示的光电传感器010为例，在图8的基础上，安装第一屏蔽罩400，将第一屏蔽罩400的开口所在一端抵接在第一安装槽110外的基板100的表面，得到如图9所示的结构。第一屏蔽罩400的大小应与塑封材料上预留的安装空间大小匹配；可选的，令第一屏蔽罩400安装后与第二塑封体310贴合，以增加稳定性。
若需要制作如图2实施例所示的光电传感器010，则本申请实施例提供的制作方法还可以包括安装第二屏蔽罩500。比如，在图9所示结构的基础上，在第二塑封体310外套设一个第二屏蔽罩500。必要情况下，需要去除第二塑封体310的一部分材料，以使第二屏蔽罩500能够将第二塑封体310完全罩住。第一屏蔽罩400和第二屏蔽罩500均可以通过粘结剂粘接于基板100表面。
当制作图3实施例中的光电传感器010时，形成罩设于第一芯片200外侧的第一屏蔽罩400的步骤，与上述制作图1实施例的光电传感器010有所不同，其包括：在覆盖所述塑封材料之前，在所述第一安装槽的内侧壁上形成第一金属层；在形成第一塑封体之后，在所述第一塑封体表面形成带孔的第二金属层，所述第二金属层与所述第一金属层相连并共同形成所述第一屏蔽罩。其具体流程如图10至图13所示，首先在基板100上开出第一安装槽110和第二安装槽130并贴装第一芯片200和第二芯片300，如图10所示。然后在第一安装槽110的内侧壁上形成第一金属层，该第一金属层即为第一屏蔽罩400的侧壁420，第二安装槽130也以同样方式形成金属层，即形成第二屏蔽罩500的侧壁。当然，在第一安装槽110和第二安装槽130的内侧的金属层可以通过电镀工艺实现，在电镀之前可以先用保护膜将基板100表面以及第一安装槽110和第二安装槽130的底部贴装保护膜，在电镀完成后去除。然后在基板100的表面覆盖塑封材料，塑封材料进入第一安装槽110和第二安装槽130，以包裹第一芯片200和第二芯片300，如图11所示。然后去除基板100表面的塑封材料，保留第一安装槽110和第二安装槽130内的塑封材料形成第一塑封体210和第二塑封体310，如图12所示。然后在第一塑封体210的表面形成带孔的第二金属层，第二金属层与第一金属层相连并共同形成所述第一屏蔽罩400；以同样的方式在第二塑封体310表面形成带孔的金属层，得到第二屏蔽罩500，如图13所示。当然，第一屏蔽罩400和第二屏蔽罩500的顶壁可以相连形成一个完整的金属层或金属片。可选的，用于形成屏蔽罩的侧壁、顶壁的金属层的厚度可以在0.1mm-0.5mm。通过图10至图13的工艺来制作图3实施例的光电传感器010，可以在有效避免电磁干扰、光信号串扰的同时，减少封装产品的高度。
进一步的，可以在形成第一塑封体210和第二塑封体310后，在第一塑封体210和第二塑封体310表面开设凹槽（或者预留凹槽），使得第一屏蔽罩400和第二屏蔽罩500的顶壁嵌入凹槽内，并与基板100的表面齐平。
除了上述实施例的各个步骤之后，本申请实施例提供的制作方法还可以包括在基板100的背面植球。若多个光电传感器010的第一安装槽110、元件等均设置在同一个基板100上，则还需要对基板100进行切割，得到如图1至图3所示的单个的光电传感器010。在切割基板100时，可以将第一安装槽110的一个或者两个壁面切掉，以暴露出第一塑封体210，从而提高第一芯片200的散热性能。
本申请实施例还提供一种电子设备（图中未示出），包括本申请实施例提供的光电传感器010或者本申请实施例提供的制作方法制得的光电传感器010。
综上所述，本申请实施例提供了一种本申请实施例提供的光电传感器010包括基板100、设置于基板100的第一芯片200、第二芯片300以及第一屏蔽罩400。通过将第一芯片200设置在基板100表面开设的第一安装槽110内，将第一屏蔽罩400罩设于第一芯片200外侧，并在第一屏蔽罩400上设置第一透光孔410，以使该光电传感器010能够满足第一芯片200和第二芯片300之间的光信号传递。同时，第一安装槽110本身既缩减了光电传感器010的封装体积，其形成的壁面也起到防止光信号横向传递导致串扰的问题。第一屏蔽罩400可以避免第一芯片200之外的其他芯片的电磁干扰。因此，本申请实施例提供的光电传感器010具有较好的抗串扰、抗电磁干扰的能力，测量准确性较高。
本申请实施例提供的光电传感器010的制作方法用于制作上述的光电传感器010。本申请实施例提供的电子设备包括上述的光电传感器010或者上述制备方法制得的光电传感器010，因此也具有相应的有益效果。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (16)

1.一种光电传感器，其特征在于，包括：
基板，所述基板的表面开设有第一安装槽；
设置于所述基板的第一芯片和第二芯片，所述第一芯片设置于所述第一安装槽内，所述第一芯片或所述第二芯片中的一者为用于发出光信号的发光芯片，另一者为用于接收光信号的感应芯片；
罩设于所述第一芯片外侧的第一屏蔽罩，所述第一屏蔽罩开设有第一透光孔，所述第一透光孔与所述第一芯片相对。
2.根据权利要求1所述的光电传感器，其特征在于，所述第一芯片设置于所述第一安装槽的底部，所述第二芯片设置于所述基板的表面。
3.根据权利要求1所述的光电传感器，其特征在于，所述光电传感器还包括包裹所述第一芯片的第一塑封体和包裹所述第二芯片的第二塑封体，所述第一塑封体和所述第二塑封体均为透明材质。
4.根据权利要求3所述的光电传感器，其特征在于，所述第一屏蔽罩的开口与所述第一透光孔分别位于所述第一屏蔽罩相对的两端，所述第一屏蔽罩的开口所在一端抵接在所述第一安装槽外的所述基板的表面。
5.根据权利要求4所述的光电传感器，其特征在于，所述第二芯片设置于所述基板的表面，所述第一屏蔽罩包括顶壁和侧壁，所述侧壁形成所述第一屏蔽罩的开口，所述顶壁与所述第一屏蔽罩的开口相对，所述第一透光孔设置于所述顶壁，所述第一屏蔽罩的侧壁与所述第二塑封体相连，且所述第一屏蔽罩的顶壁与所述第二塑封体远离所述基板的一侧齐平。
6.根据权利要求3所述的光电传感器，其特征在于，所述第一安装槽与其开口相邻的至少一侧开放，从而暴露所述第一塑封体。
7.根据权利要求3所述的光电传感器，其特征在于，所述第一塑封体填充于所述第一安装槽内，并与所述第一安装槽的开口齐平。
8.根据权利要求3所述的光电传感器，其特征在于，所述第一芯片设置于所述第一安装槽的底部，所述第一屏蔽罩的开口与所述第一透光孔分别位于所述第一屏蔽罩相对的两端，所述第一屏蔽罩的开口所在一端抵接在所述第一安装槽的底部。
9.根据权利要求8所述的光电传感器，其特征在于，所述第一屏蔽罩包括顶壁和侧壁，所述侧壁形成所述第一屏蔽罩的开口，所述顶壁与所述第一屏蔽罩的开口相对，所述第一透光孔设置于所述顶壁，所述顶壁与所述基板的表面齐平。
10.根据权利要求8所述的光电传感器，其特征在于，所述基板的表面开设有第二安装槽，所述第二芯片设置于所述第二安装槽的底部。
11.根据权利要求1所述的光电传感器，其特征在于，所述光电传感器还包括第二屏蔽罩，所述第二屏蔽罩罩设于所述第二芯片外侧；所述第二屏蔽罩上开设有第二透光孔，以供光信号进入所述第二屏蔽罩内并被所述第二芯片接收。
12.一种光电传感器的制作方法，其特征在于，包括：
在开设有第一安装槽的基板上安装第一芯片和第二芯片，所述第一芯片安装于所述第一安装槽内，所述第一芯片或所述第二芯片中的一者为用于发出光信号的发光芯片，另一者为用于接收光信号的感应芯片；
形成罩设于所述第一芯片外侧的第一屏蔽罩，所述第一屏蔽罩开设有第一透光孔，所述第一透光孔与所述第一芯片相对。
13.根据权利要求12所述的光电传感器的制作方法，其特征在于，在开设有第一安装槽的基板上安装第一芯片和第二芯片的步骤，包括：
在所述第一安装槽内贴装所述第一芯片，在所述基板的表面或者所述基板上的第二安装槽内贴装所述第二芯片；
在所述基板的表面覆盖塑封材料，以包裹所述第一芯片和所述第二芯片；
去除至少部分位于所述第一安装槽开口外侧的塑封材料，以预留出安装所述第一屏蔽罩的空间，并形成位于所述第一安装槽内的第一塑封体。
14.根据权利要求13所述的光电传感器的制作方法，其特征在于，形成罩设于所述第一芯片外侧的第一屏蔽罩的步骤，包括：
在覆盖所述塑封材料之前，在所述第一安装槽的内侧壁上形成第一金属层；
在形成第一塑封体之后，在所述第一塑封体表面形成带孔的第二金属层，所述第二金属层与所述第一金属层相连并共同形成所述第一屏蔽罩。
15.根据权利要求12所述的光电传感器的制作方法，其特征在于，所述第一屏蔽罩的开口与所述第一透光孔分别位于所述第一屏蔽罩相对的两端；形成罩设于所述第一芯片外侧的第一屏蔽罩，包括：将所述第一屏蔽罩的开口所在一端抵接在所述第一安装槽外的所述基板的表面。
16.一种电子设备，其特征在于，包括权利要求1-11中任一项所述的光电传感器，或者包括权利要求12-15中任一项所述的制作方法制得的光电传感器。
CN202011514086.1A 2020-12-21 2020-12-21 光电传感器、其制作方法和电子设备 Active CN112234049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011514086.1A CN112234049B (zh) 2020-12-21 2020-12-21 光电传感器、其制作方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011514086.1A CN112234049B (zh) 2020-12-21 2020-12-21 光电传感器、其制作方法和电子设备

Publications (2)

Publication Number Publication Date
CN112234049A true CN112234049A (zh) 2021-01-15
CN112234049B CN112234049B (zh) 2021-03-26

Family

ID=74124923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011514086.1A Active CN112234049B (zh) 2020-12-21 2020-12-21 光电传感器、其制作方法和电子设备

Country Status (1)

Country Link
CN (1) CN112234049B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851458A (zh) * 2021-10-15 2021-12-28 北京易美新创科技有限公司 一种集成式光电检测传感器及其制作方法、电子设备
CN115458611A (zh) * 2021-12-17 2022-12-09 义明科技股份有限公司 下沉式封装结构
CN117153824A (zh) * 2023-09-21 2023-12-01 上海韬润半导体有限公司 一种嵌埋封装结构、方法和封装基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000322990A (ja) * 1999-05-14 2000-11-24 Omron Corp 受光素子パッケージ並びにその実装方法
US20100109021A1 (en) * 2008-11-04 2010-05-06 Rohm Co., Ltd. Reflection -type photointerrupter
CN107305883A (zh) * 2016-04-22 2017-10-31 矽品精密工业股份有限公司 电子封装件及其制法
CN108183986A (zh) * 2017-12-26 2018-06-19 广东欧珀移动通信有限公司 输入输出模组及电子装置
CN109253798A (zh) * 2017-07-13 2019-01-22 亿光电子工业股份有限公司 一种发光感测装置及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000322990A (ja) * 1999-05-14 2000-11-24 Omron Corp 受光素子パッケージ並びにその実装方法
US20100109021A1 (en) * 2008-11-04 2010-05-06 Rohm Co., Ltd. Reflection -type photointerrupter
CN107305883A (zh) * 2016-04-22 2017-10-31 矽品精密工业股份有限公司 电子封装件及其制法
CN109253798A (zh) * 2017-07-13 2019-01-22 亿光电子工业股份有限公司 一种发光感测装置及其制作方法
CN108183986A (zh) * 2017-12-26 2018-06-19 广东欧珀移动通信有限公司 输入输出模组及电子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851458A (zh) * 2021-10-15 2021-12-28 北京易美新创科技有限公司 一种集成式光电检测传感器及其制作方法、电子设备
CN115458611A (zh) * 2021-12-17 2022-12-09 义明科技股份有限公司 下沉式封装结构
CN117153824A (zh) * 2023-09-21 2023-12-01 上海韬润半导体有限公司 一种嵌埋封装结构、方法和封装基板

Also Published As

Publication number Publication date
CN112234049B (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
CN112234049B (zh) 光电传感器、其制作方法和电子设备
US10749067B2 (en) Optical sensor package including a cavity formed in an image sensor die
US8822925B1 (en) Proximity sensor device
US11226399B2 (en) Proximity sensor with integrated ALS
CN105793727B (zh) 光学传感器装置以及制造光学传感器装置的方法
TWI679411B (zh) 光學檢測元件
CN107095644B (zh) 光感测器模组及具有该光感测器模组的穿戴装置
TWI685641B (zh) 光學感測系統、光學感測組件及其製造方法
CN112017976B (zh) 光电传感器封装结构制作方法和光电传感器封装结构
CN112310126B (zh) 光学距离传感模组及其加工方法、电子设备
TW202113311A (zh) 減少光學感測器模組中之光學串擾
CN103487838B (zh) 光学装置的封装结构
CN116068528A (zh) Tof传感器和电子设备
US20200088906A1 (en) Proximity sensor with light blocking barrier
TWI798560B (zh) 光學感測裝置
US8097888B2 (en) Package carrier for effectively blocking optical signal transmission between light emitting device and light receiving device
TWI808691B (zh) 光學感測器封裝組件
CN219959007U (zh) 光学感测装置
TWI814532B (zh) 光學感測裝置
CN112992698B (zh) 光学模块的制造方法
US20210003703A1 (en) Proximity Sensor
CN113900110A (zh) 光学感测装置
TWM645270U (zh) 半導體結構
TWM645514U (zh) 光學感測裝置
CN111769107A (zh) 光感测模块封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant