CN117148104A - 一种射频芯片组件调试测试工艺及其装置 - Google Patents
一种射频芯片组件调试测试工艺及其装置 Download PDFInfo
- Publication number
- CN117148104A CN117148104A CN202311060725.5A CN202311060725A CN117148104A CN 117148104 A CN117148104 A CN 117148104A CN 202311060725 A CN202311060725 A CN 202311060725A CN 117148104 A CN117148104 A CN 117148104A
- Authority
- CN
- China
- Prior art keywords
- debugging
- chip
- testing
- chip body
- gland
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 113
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000003825 pressing Methods 0.000 claims abstract description 49
- 239000012528 membrane Substances 0.000 claims abstract description 18
- 210000004907 gland Anatomy 0.000 claims description 43
- 230000006835 compression Effects 0.000 claims description 32
- 238000007906 compression Methods 0.000 claims description 32
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 19
- 239000010931 gold Substances 0.000 claims description 19
- 229910052737 gold Inorganic materials 0.000 claims description 19
- 238000007747 plating Methods 0.000 claims description 18
- 238000002788 crimping Methods 0.000 claims description 12
- 230000008054 signal transmission Effects 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 4
- 238000009434 installation Methods 0.000 claims 1
- 238000003466 welding Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005056 compaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
本发明提供了一种射频芯片组件调试测试工艺及其装置，包括以下步骤：步骤一：在对芯片本体进行测试时，将接地线与接地端子连接，将芯片本体放置于限位框内，芯片本体与导电膜片接触；步骤二：翻转盖板，通过卡扣使盖板与镀金底座贴合并固定；步骤三：使用垂直压合把手压紧芯片。本发明通过翻转压盖，使用垂直压合把手压紧芯片，可以实现对芯片本体的压紧固定，将传统的焊接改为压接测试方式，保证了芯片本体的测试精度，通过使用压接轴套，可以保证测试夹具相位准确性，通过设置电源压降测试端口，可以测试出产品在最大负荷下准确的压降，通过使用调试压紧组件，可以同时实现对芯片的调试和测试。
Description
技术领域
本发明涉及一种工艺及其装置，具体为射频芯片组件调试测试工艺及其装置，属于射频芯片调试测试技术领域。
背景技术
由于目前高度集成化工艺的发展，同时航空航天设备对体积重量的严格要求，射频高度集成化电路因为体积小重量轻而得到广泛使用，将原有模块化的射频收发组件或多通道放大器移相器等射频器件，通过半导体工艺封装成BGA芯片形式，从体积上和使用成本具有非常明显的优势，大大的缩小的整机设备的体积和重量，同时可以降低整机功耗可靠性也更高，同时可以减少很多过程装配步骤，是目前射频组件的发展主流。
目前在芯片进行测试时，需要使用加热平台对镀金底座进行预热再使用烙铁进行焊接，该方法需要加热比较久的时间，对操作要求也很高，不具有可维修性，一旦指标异常夹具核心部分就报废了，射频组件结构分为中心导体、介质层以及外屏蔽层，而介质层起到射频指标保证的关键因素，由于长时间加热会导致介质层介电常数发生变化，从而影响整个夹具的高频测试指标；而由于射频测试夹具为高精密测试夹具，根据射频产品特性，电压对射频指标影响很大，通过控制线缆传输后都会产生压降，而当电源空载的时候压降不明显测试不出来，当放入产品后压降产生了，由于产品把测试点被覆盖了，用户没法测试到压降，而且由于芯片组件内部电路复杂，射频芯片一致性很差需要调试，但普通夹具不具有在线调试功能，为此，提出一种射频芯片组件调试测试工艺及其装置。
发明内容
有鉴于此，本发明提供一种射频芯片组件调试测试工艺及其装置，以解决或缓解现有技术中存在的技术问题，至少提供一种有益的选择。
本发明实施例的技术方案是这样实现的：一种射频芯片组件调试测试工艺，包括以下步骤：
步骤一：在对芯片本体进行测试时，将接地线与接地端子连接，将芯片本体放置于限位框内，芯片本体与导电膜片接触；
步骤二：翻转压盖，通过卡扣使压盖与安装座贴合并固定；
步骤三：使用垂直压合把手压紧芯片；
步骤四：将测试线与连接端子连接，此时可以对芯片本体进行测试，通过电源压降测试端口测试同轴线缆的压降；
步骤五：在对芯片本体进行调试测试时，取下测试压紧组件并将调试压紧组件安装在安装座的表面；
步骤六：将芯片本体放置于限位框内，通过垂直压合把手带动压盖，压盖翻转后通过卡扣与安装座扣接；
步骤七：弹簧推动芯片压框压紧芯片本体，将测试线与连接端子连接，可以对芯片本体进行测试；
步骤八：操作人员可以对芯片本体测试时的内部电路进行观测和维修，以实现对芯片本体的测试调试。
进一步优选的，在所述步骤一中，所述导电膜片通过同轴线缆与接线端子连接。
进一步优选的，在所述步骤四中，所述同轴线缆通过压接轴套安装于镀金底座内的轴套台阶内。
进一步优选的，在所述步骤一中，所述导电膜片的尺寸、限位框的尺寸均与芯片本体的尺寸相适配。
另外，本发明还提供了一种射频芯片组件调试测试工艺的调试测试装置，包括主体组件，所述主体组件包括安装座、固定框、芯片本体、镀金底座、十二个连接端子、限位框、导电膜片、信号传导PCB、同轴线缆、压接轴套、轴套台阶、电源压降测试端口和接地端子；
所述镀金底座固定连接于所述安装座的上表面，所述固定框通过螺丝固定连接于所述镀金底座的内侧壁，所述导电膜片安装于所述信号传导PCB的上表面，所述压接轴套固定连接于所述同轴线缆的外侧壁，所述轴套台阶等距开设于所述镀金底座的内顶壁，所述压接轴套安装于所述轴套台阶的内部，十二个所述连接端子对称安装于所述安装座的两侧，所述信号传导PCB安装于所述镀金底座的上表面，所述电源压降测试端口安装于所述安装座的后表面，所述接地端子安装于所述安装座的一侧，所述限位框通过螺丝安装于所述固定框的内部，所述芯片本体位于所述限位框的内部。
进一步优选的，所述同轴线缆的一端与所述信号传导PCB连通，所述同轴线缆的另一端与所述连接端子连通，所述芯片本体的下表面贴合于所述导电膜片的上表面。
进一步优选的，所述安装座的上表面安装有测试压紧组件，所述测试压紧组件包括旋转压紧座、盖板、连接座、螺纹柱和压板；
所述盖板通过所述连接座转动连接于所述安装座的上表面，所述盖板通过卡扣与所述安装座扣接。
进一步优选的，所述螺纹柱的顶端固定连接于所述旋转压紧座的下表面，所述螺纹柱螺纹连接于所述盖板的内部，所述压板滑动连接于所述盖板的内部，所述压板转动连接于所述螺纹柱的底端，所述压板的下表面贴合于所述芯片本体的上表面。
进一步优选的，所述安装座的上表面安装有调试压紧组件，所述调试压紧组件包括压盖、垂直压合把手、窗口、芯片压框和弹簧；
所述压盖转动连接于所述安装座的上表面，所述垂直压合把手安装于所述压盖的外侧壁，所述窗口开设于所述压盖的上表面中心，四个所述弹簧的底端对称固定连接于所述芯片压框的上表面。
进一步优选的，所述弹簧的顶端固定连接于所述压盖的内顶壁，所述芯片压框滑动连接于所述压盖的内侧壁，所述芯片压框的下表面贴合于所述芯片本体的上表面。
本发明实施例由于采用以上技术方案，其具有以下优点：
一、本发明通过翻转压盖，通过卡扣使压盖与安装座贴合并固定，使用垂直压合把手压紧芯片，可以实现对芯片本体的压紧固定，将传统的焊接改为压接方式，保证了芯片本体的测试精度，通过使用压接轴套，可以保证测试夹具相位的准确性；
二、本发明通过设置导电膜片作为传输弹性载体，可以实现芯片本体、信号传导PCB、同轴线缆和连接端子的信号连通，通过设置电源压降测试端口，可以测试出产品在最大负荷下准确的压降，通过在安装座的外部增加接地端子，可以提高测试时的可靠性，通过在压盖的顶部开设窗口，方便操作人员对内部芯片本体进行观测和维修，极大程度上保证了操作便利性，通过使用调试压紧组件，可以同时实现对芯片的调试和测试。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的工艺步骤流程图；
图2为本发明的芯片本体与主体组件连接示意图；
图3为本发明的主体组件结构图；
图4为本发明的导电膜片与信号传导PCB连接示意图；
图5为本发明的同轴线缆与压接轴套连接示意图；
图6为本发明的镀金底座结构图；
图7为本发明的主体组件与测试压紧组件连接示意图；
图8为本发明的测试压紧组件结构图；
图9为本发明的螺纹柱与旋转压紧座连接示意图；
图10为本发明的螺纹柱与压板连接示意图；
图11为本发明的主体组件与调试压紧组件连接示意图；
图12为本发明的调试压紧组件结构图；
图13为本发明的压盖结构图；
图14为本发明的芯片压框结构图。
附图标记：101、主体组件；11、安装座；12、固定框；13、芯片本体；14、镀金底座；15、连接端子；16、限位框；17、导电膜片；18、信号传导PCB；19、同轴线缆；20、压接轴套；21、轴套台阶；22、电源压降测试端口；23、接地端子；301、测试压紧组件；31、旋转压紧座；32、盖板；33、连接座；34、螺纹柱；35、压板；501、调试压紧组件；51、压盖；52、垂直压合把手；53、窗口；54、芯片压框；55、弹簧。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
下面结合附图对本发明的实施例进行详细说明。
实施例一
如图1-14所示，本发明实施例提供了一种射频芯片组件调试测试工艺，包括以下步骤：
步骤一：在对芯片本体进行测试时，将接地线与接地端子连接，将芯片本体放置于限位框内，芯片本体与导电膜片接触；
步骤二：翻转压盖，通过卡扣使压盖与安装座贴合并固定；
步骤三：使用垂直压合把手压紧芯片；
步骤四：将测试线与连接端子连接，此时可以对芯片本体进行测试，通过电源压降测试端口测试同轴线缆的压降；
步骤五：在对芯片本体进行调试测试时，取下测试压紧组件并将调试压紧组件安装在安装座的表面；
步骤六：将芯片本体放置于限位框内，通过垂直压合把手带动压盖，压盖翻转后通过卡扣与安装座扣接；
步骤七：弹簧推动芯片压框压紧芯片本体，将测试线与连接端子连接，可以对芯片本体进行测试；
步骤八：操作人员可以对芯片本体测试时的内部电路进行观测和维修，以实现对芯片本体的测试调试。
在一个实施例中，在步骤一中，导电膜片通过同轴线缆与接线端子连接，在步骤四中，同轴线缆通过压接轴套安装于镀金底座内的轴套台阶内，在步骤一中，导电膜片的尺寸、限位框的尺寸均与芯片本体的尺寸相适配，进而可以实现芯片本体、导电膜片、信号传导PCB、同轴线缆和连接端子的信号连通。
另外，本发明还提供了一种射频芯片组件调试测试工艺的调试测试装置，包括主体组件101，主体组件101包括安装座11、固定框12、芯片本体13、镀金底座14、十二个连接端子15、限位框16、导电膜片17、信号传导PCB18、同轴线缆19、压接轴套20、轴套台阶21、电源压降测试端口22和接地端子23；
镀金底座14固定连接于安装座11的上表面，固定框12通过螺丝固定连接于镀金底座14的内侧壁，导电膜片17安装于信号传导PCB18的上表面，压接轴套20固定连接于同轴线缆19的外侧壁，轴套台阶21等距开设于镀金底座14的内顶壁，压接轴套20安装于轴套台阶21的内部，十二个连接端子15对称安装于安装座11的两侧，信号传导PCB18安装于镀金底座14的上表面，电源压降测试端口22安装于安装座11的后表面，接地端子23安装于安装座11的一侧，限位框16通过螺丝安装于固定框12的内部，芯片本体13位于限位框16的内部。
在一个实施例中，同轴线缆19的一端与信号传导PCB18连通，同轴线缆19的另一端与连接端子15连通，芯片本体13的下表面贴合于导电膜片17的上表面，进而通过同轴线缆19可以将芯片本体13与连接端子15连通。
在一个实施例中，安装座11的上表面安装有测试压紧组件301，测试压紧组件301包括旋转压紧座31、盖板32、连接座33、螺纹柱34和压板35；
盖板32通过连接座33转动连接于安装座11的上表面，盖板32通过卡扣与安装座11扣接，螺纹柱34的顶端固定连接于旋转压紧座31的下表面，螺纹柱34螺纹连接于盖板32的内部，压板35滑动连接于盖板32的内部，压板35转动连接于螺纹柱34的底端，压板35的下表面贴合于芯片本体13的上表面，进而通过测试压紧组件301可以对芯片本体13进行压紧，通过转动旋转压紧座31，可以对芯片本体13的压紧程度进行调节。
实施例二
如图1-14所示，本发明实施例提供了一种射频芯片组件调试测试工艺，包括以下步骤：
步骤一：在对芯片本体进行测试时，将接地线与接地端子连接，将芯片本体放置于限位框内，芯片本体与导电膜片接触；
步骤二：翻转压盖，通过卡扣使压盖与安装座贴合并固定；
步骤三：使用垂直压合把手压紧芯片；
步骤四：将测试线与连接端子连接，此时可以对芯片本体进行测试，通过电源压降测试端口测试同轴线缆的压降；
步骤五：在对芯片本体进行调试测试时，取下测试压紧组件并将调试压紧组件安装在安装座的表面；
步骤六：将芯片本体放置于限位框内，通过垂直压合把手带动压盖，压盖翻转后通过卡扣与安装座扣接；
步骤七：弹簧推动芯片压框压紧芯片本体，将测试线与连接端子连接，可以对芯片本体进行测试；
步骤八：操作人员可以对芯片本体测试时的内部电路进行观测和维修，以实现对芯片本体的测试调试。
在一个实施例中，在步骤一中，导电膜片通过同轴线缆与接线端子连接，步骤四中，同轴线缆通过压接轴套安装于镀金底座内的轴套台阶内，在步骤一中，导电膜片的尺寸、限位框的尺寸均与芯片本体的尺寸相适配。
另外，本发明还提供了一种射频芯片组件调试测试工艺的调试测试装置，包括主体组件101，主体组件101包括安装座11、固定框12、芯片本体13、镀金底座14、十二个连接端子15、限位框16、导电膜片17、信号传导PCB18、同轴线缆19、压接轴套20、轴套台阶21、电源压降测试端口22和接地端子23；
镀金底座14固定连接于安装座11的上表面，固定框12通过螺丝固定连接于镀金底座14的内侧壁，导电膜片17安装于信号传导PCB18的上表面，压接轴套20固定连接于同轴线缆19的外侧壁，轴套台阶21等距开设于镀金底座14的内顶壁，压接轴套20安装于轴套台阶21的内部，十二个连接端子15对称安装于安装座11的两侧，信号传导PCB18安装于镀金底座14的上表面，电源压降测试端口22安装于安装座11的后表面，接地端子23安装于安装座11的一侧，限位框16通过螺丝安装于固定框12的内部，芯片本体13位于限位框16的内部，同轴线缆19的一端与信号传导PCB18连通，同轴线缆19的另一端与连接端子15连通，芯片本体13的下表面贴合于导电膜片17的上表面，进而通过主体组件101可以实现对芯片本体13的测试工作。
在一个实施例中，安装座11的上表面安装有调试压紧组件501，调试压紧组件501包括压盖51、垂直压合把手52、窗口53、芯片压框54和弹簧55；
压盖51转动连接于安装座11的上表面，垂直压合把手52安装于压盖51的外侧壁，窗口53开设于压盖51的上表面中心，四个弹簧55的底端对称固定连接于芯片压框54的上表面，弹簧55的顶端固定连接于压盖51的内顶壁，芯片压框54滑动连接于压盖51的内侧壁，芯片压框54的下表面贴合于芯片本体13的上表面，进而通过调试压紧组件501可以对芯片本体13进行压紧，通过顶部的窗口53可以对芯片的进行调试操作。
本发明在工作时：在对芯片本体13进行测试时，将接地线与接地端子23连接，将芯片本体13放置于限位框16内，芯片本体13与导电膜片17接触，然后翻转盖板32，通过卡扣使盖板32与镀金底座14贴合，然后转动旋转压紧座31，旋转压紧座31带动螺纹柱34转动，螺纹柱34推动压板35与芯片本体13的上表面贴合，将测试线与连接端子15连接，此时可以对芯片本体13进行测试，通过电源压降测试端口22测试同轴线缆19的压降；
在对芯片本体13进行调试测试时，取下测试压紧组件301并将调试压紧组件501安装在安装座11的表面，将芯片本体13放置于限位框16内，通过垂直压合把手52带动压盖51，压盖51翻转后通过卡扣与安装座11扣接，弹簧55推动芯片压框54压紧芯片本体13，将测试线与连接端子15连接，可以对芯片本体13进行测试，操作人员可以通过窗口53对芯片本体13测试时的内部电路进行观测和维修，以实现对芯片本体13的测试和调试。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种射频芯片组件调试测试工艺，其特征在于，包括以下步骤：
步骤一、在对芯片本体进行测试时，将接地线与接地端子连接，将芯片本体放置于限位框内，芯片本体与导电膜片接触；
步骤二、翻转压盖，通过卡扣使压盖与安装座贴合并固定；
步骤三、使用垂直压合把手压紧芯片；
步骤四、将测试线与连接端子连接，此时对芯片本体进行测试，通过电源压降测试端口测试同轴线缆的压降；
步骤五、在对芯片本体进行调试测试时，取下测试压紧组件并将调试压紧组件安装在安装座的表面；
步骤六、将芯片本体放置于限位框内，通过垂直压合把手带动压盖，压盖翻转后通过卡扣与安装座扣接；
步骤七、弹簧推动芯片压框压紧芯片本体，将测试线与连接端子连接，对芯片本体进行测试；
步骤八、操作人员对芯片本体测试时的内部电路进行观测和维修，以实现对芯片本体的测试调试。
2.根据权利要求1所述的一种射频芯片组件调试测试工艺，其特征在于：在所述步骤一中，所述导电膜片通过同轴线缆与接线端子连接。
3.根据权利要求1所述的一种射频芯片组件调试测试工艺，其特征在于：在所述步骤四中，所述同轴线缆通过压接轴套安装于镀金底座内的轴套台阶内。
4.根据权利要求2所述的一种射频芯片组件调试测试工艺，其特征在于：在所述步骤一中，所述导电膜片的尺寸、限位框的尺寸均与芯片本体的尺寸相适配。
5.根据权利要求1-4任一项所述的一种射频芯片组件调试测试工艺的调试测试装置，其特征在于：包括主体组件（101），所述主体组件（101）包括安装座（11）、固定框（12）、芯片本体（13）、镀金底座（14）、十二个连接端子（15）、限位框（16）、导电膜片（17）、信号传导PCB（18）、同轴线缆（19）、压接轴套（20）、轴套台阶（21）、电源压降测试端口（22）和接地端子（23）；
所述镀金底座（14）固定连接于所述安装座（11）的上表面，所述固定框（12）通过螺丝固定连接于所述镀金底座（14）的内侧壁，所述导电膜片（17）安装于所述信号传导PCB（18）的上表面，所述压接轴套（20）固定连接于所述同轴线缆（19）的外侧壁，所述轴套台阶（21）等距开设于所述镀金底座（14）的内顶壁，所述压接轴套（20）安装于所述轴套台阶（21）的内部，十二个所述连接端子（15）对称安装于所述安装座（11）的两侧，所述信号传导PCB（18）安装于所述镀金底座（14）的上表面，所述电源压降测试端口（22）安装于所述安装座（11）的后表面，所述接地端子（23）安装于所述安装座（11）的一侧，所述限位框（16）通过螺丝安装于所述固定框（12）的内部，所述芯片本体（13）位于所述限位框（16）的内部。
6.根据权利要求5所述的一种射频芯片组件调试测试工艺的调试测试装置，其特征在于：所述同轴线缆（19）的一端与所述信号传导PCB（18）连通，所述同轴线缆（19）的另一端与所述连接端子（15）连通，所述芯片本体（13）的下表面贴合于所述导电膜片（17）的上表面。
7.根据权利要求5所述的一种射频芯片组件调试测试工艺的调试测试装置，其特征在于：所述安装座（11）的上表面安装有测试压紧组件（301），所述测试压紧组件（301）包括旋转压紧座（31）、盖板（32）、连接座（33）、螺纹柱（34）和压板（35）；
所述盖板（32）通过所述连接座（33）转动连接于所述安装座（11）的上表面，所述盖板（32）通过卡扣与所述安装座（11）扣接。
8.根据权利要求7所述的一种射频芯片组件调试测试工艺的调试测试装置，其特征在于：所述螺纹柱（34）的顶端固定连接于所述旋转压紧座（31）的下表面，所述螺纹柱（34）螺纹连接于所述盖板（32）的内部，所述压板（35）滑动连接于所述盖板（32）的内部，所述压板（35）转动连接于所述螺纹柱（34）的底端，所述压板（35）的下表面贴合于所述芯片本体（13）的上表面。
9.根据权利要求7所述的一种射频芯片组件调试测试工艺的调试测试装置，其特征在于：所述安装座（11）的上表面安装有调试压紧组件（501），所述调试压紧组件（501）包括压盖（51）、垂直压合把手（52）、窗口（53）、芯片压框（54）和弹簧（55）；
所述压盖（51）转动连接于所述安装座（11）的上表面，所述垂直压合把手（52）安装于所述压盖（51）的外侧壁，所述窗口（53）开设于所述压盖（51）的上表面中心，四个所述弹簧（55）的底端对称固定连接于所述芯片压框（54）的上表面。
10.根据权利要求9所述的一种射频芯片组件调试测试工艺的调试测试装置，其特征在于：所述弹簧（55）的顶端固定连接于所述压盖（51）的内顶壁，所述芯片压框（54）滑动连接于所述压盖（51）的内侧壁，所述芯片压框（54）的下表面贴合于所述芯片本体（13）的上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311060725.5A CN117148104A (zh) | 2023-08-22 | 2023-08-22 | 一种射频芯片组件调试测试工艺及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311060725.5A CN117148104A (zh) | 2023-08-22 | 2023-08-22 | 一种射频芯片组件调试测试工艺及其装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117148104A true CN117148104A (zh) | 2023-12-01 |
Family
ID=88911159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311060725.5A Pending CN117148104A (zh) | 2023-08-22 | 2023-08-22 | 一种射频芯片组件调试测试工艺及其装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117148104A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117590203A (zh) * | 2024-01-18 | 2024-02-23 | 宁波吉品科技有限公司 | 一种芯片射频测试平台 |
-
2023
- 2023-08-22 CN CN202311060725.5A patent/CN117148104A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117590203A (zh) * | 2024-01-18 | 2024-02-23 | 宁波吉品科技有限公司 | 一种芯片射频测试平台 |
| CN117590203B (zh) * | 2024-01-18 | 2024-04-19 | 宁波吉品科技有限公司 | 一种芯片射频测试平台 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117148104A (zh) | 一种射频芯片组件调试测试工艺及其装置 | |
| TWI388844B (zh) | 測試系統以及測試方法 | |
| JP2000111576A (ja) | コンタクトストラクチャのパッケ―ジング・相互接続 | |
| CN112327139A (zh) | 一种芯片测试装置 | |
| CN106597254A (zh) | 一种电路板测试装置 | |
| CN112485646A (zh) | 基于毛纽扣的bga芯片垂直互连测试模块 | |
| CN110108907A (zh) | 一种bga封装产品射频性能测试夹具 | |
| CN213149001U (zh) | 一种表贴频率源的测试工装 | |
| CN103077913A (zh) | 一种裸芯片老炼用引出装置及老炼方法 | |
| CN104764909B (zh) | 可用于极低温测量的便捷芯片测试座 | |
| CN109425787B (zh) | 一种射频搭接阻抗测量装置及其制作和测量方法 | |
| CN219320333U (zh) | 一种翻盖型射频测试夹具 | |
| CN207516396U (zh) | 一种应用于半预制信号电缆的绝缘测试装置 | |
| CN211236170U (zh) | 电路板 | |
| CN109655733A (zh) | 无损测试毫米波bga封装组件的方法 | |
| CN108828417A (zh) | 一种塑封微电子器件绝缘性测试设备 | |
| CN108448279A (zh) | 一种s型连接器及应用该连接器的芯片测试座 | |
| KR20230031638A (ko) | 테스트 소켓 및 이를 포함하는 테스트 장치와, 테스트 소켓의 제조방법 | |
| CN219142979U (zh) | 一种导电衬垫屏蔽性能测试装置 | |
| CN221041563U (zh) | 一种便于传感器测试的接地器具 | |
| CN219084976U (zh) | 一种测试治具 | |
| CN219657708U (zh) | 一种功率模块测试用的压接装置 | |
| CN106531426B (zh) | 一种高压电流互感器一次接线压接装置 | |
| CN220528031U (zh) | 射频测试电路板和射频测试装置 | |
| CN107656099A (zh) | 一种针对压接型半导体芯片电气特性测试的施压夹具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |