CN117133758A - 高压电容器及其制造方法，集成器件 - Google Patents

高压电容器及其制造方法，集成器件 Download PDF

Info

Publication number
CN117133758A
CN117133758A CN202311181428.6A CN202311181428A CN117133758A CN 117133758 A CN117133758 A CN 117133758A CN 202311181428 A CN202311181428 A CN 202311181428A CN 117133758 A CN117133758 A CN 117133758A
Authority
CN
China
Prior art keywords
dielectric layer
layer
pressure
pole
resistant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311181428.6A
Other languages
English (en)
Inventor
吕政�
彭川
宋洵奕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN202311181428.6A priority Critical patent/CN117133758A/zh
Publication of CN117133758A publication Critical patent/CN117133758A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例公开了一种高压电容器及其形成方法，其中，所述电容器包括：第一极部；位于所述第一极部上的呈堆叠设置的至少一层层间介质层；位于处于顶层所述层间介质层与所述第一极部沿垂直方向相对的位置处的一凹槽，所述凹槽从所述顶层层间介质层的上表面延伸至其内部；以及位于所述顶层层间介质层上的所述高压电容器的第二极部，所述第二极部覆盖所述凹槽以及与所述凹槽两侧连接的部分所述顶层层间介质层的上表面。通过设置凹槽，使得所述第二极部下表面边缘处的介质层厚度大于中间部分的厚度，以提高所述高压电容器的耐压。

Description

高压电容器及其制造方法，集成器件
技术领域
本发明涉及半导体技术领域，具体涉及一种高压电容器，高压电容器的制造方法，以及集成器件。
背景技术
高压电容器可以集成在功能性半导体芯片上，也可以和功能性半导体芯片一起封装，作为电容隔离器，应用于不同电压域的隔离，包括汽车隔离设备，该汽车隔离设备允许不同电压域之间电信号的安全传输。
发明内容
有鉴于此，本发明提供了一种高压电容器及其制造方法，以提高高压电容器的耐压。
根据本发明的第一方面，提供了一种高压电容器的形成方法，包括：形成高压电容器的第一极部；在所述第一极部上形成至少一层层间介质层；在处于顶层的层间介质层与所述第一极部沿垂直方向相对的位置处形成一凹槽，所述凹槽从所述顶层的层间介质层的上表面延伸至其内部；以及在处于顶层的层间介质层上形成所述高压电容器的第二极部，所述第二极部覆盖所述凹槽以及与所述凹槽两侧连接的部分所述顶层层间介质层的上表面。
进一步地，在与所述垂直方向垂直的横向方向上，所述凹槽的宽度小于所述第二极部的宽度。
进一步地，所述凹槽的深度范围为1～3um。
进一步地，在形成所述高压电容的第二极部之前，还包括：在包括所述凹槽的顶层层间介质层的上表面上形成第一耐压介质层，所述第二极部位于所述第一耐压介质层上表面。
进一步地，还包括在所述第二极部和所述顶层的层间介质层上形成至少覆盖所述第二极部侧表面和上表面的第二耐压介质层。
进一步地，所述第一耐压介质层和所述第二耐压介质层的介电系数大于所述层间介质层的介电系数。
进一步地，形成所述第一耐压介质层的方法包括：形成覆盖在所述层间介质层的上表面的一层耐压介质结构，其中，所述第一耐压介质层和所述第二耐压介质层的材料相同。
进一步地，形成所述第一耐压介质层的方法包括：形成覆盖在所述顶层层间介质层的上表面的下层耐压介质层层，在所述下层耐压介质层上形成上层耐压介质层；以及在形成所述第二极部之后，刻蚀所述上层耐压介质层以使其仅仅位于所述第二极部下表面。
进一步地，所述第二耐压介质层位于所述下层耐压介质层和所述第二极部上以覆盖所述第二极部侧表面和上表面和所述上层耐压介质层的侧表面。
进一步地，所述第一耐压介质层和所述第二耐压介质层被配置为SiON材料或SiN材料。
进一步地，所述上层耐压介质层被配置为SiON材料和SiN材料的一种，所述下层耐压介质层被配置为SiON材料和SiN材料另一种。
进一步地，所述第二耐压介质层和所述下层耐压介质层的材料相同。
进一步地，还包括：在每相邻的两层层间介质层之间设置有第三耐压介质层。
进一步地，还包括：对所述第二极部上的第二耐压介质层进行开口处理，以裸露部分所述第二极部的上表面。
根据本发明的第二方面，提供了一种高压电容器，包括：第一极部；位于所述第一极部上的呈堆叠设置的至少一层层间介质层；位于处于顶层所述层间介质层与所述第一极部沿垂直方向相对的位置处的一凹槽，所述凹槽从所述顶层层间介质层的上表面延伸至其内部；以及位于所述顶层层间介质层上的所述高压电容器的第二极部，所述第二极部覆盖所述凹槽以及与所述凹槽两侧连接的部分所述顶层层间介质层的上表面。
进一步地，在与所述垂直方向垂直的横向方向上，所述凹槽的宽度小于所述第二极部的宽度。
进一步地，所述凹槽的深度范围为0.5～3um。
进一步地，还包括：位于处于顶层的层间介质层和所述第二极部之间的第一耐压介质层。
进一步地，还包括：位于所述第一耐压介质层和所述第二极部上，覆盖所述第二极部侧表面和部分上表面的第二耐压介质层。
进一步地，所述第一耐压介质层和所述第二耐压介质层的介电系数大于所述层间介质层的介电系数。
进一步地，所述第一耐压介质层和所述第二耐压介质层的材料相同。
进一步地，所述第一耐压介质层包括下层耐压介质层和上层耐压介质层，所述第二耐压介质层和所述第一耐压介质层远离第二极部的下表面的下层耐压介质层的材料相同。
进一步地，所述第一耐压介质层和所述第二耐压介质层被配置为SiON材料或SiN材料。
进一步地，所述第一耐压介质层的下层耐压介质层被配置为SiON材料和SiN材料中的一种，所述上层耐压介质层被配置为SiON材料和SiN材料中的另一种。
进一步地，所述第一耐压介质层的下层耐压介质层覆盖所述顶层层间介质层的整个上表面，所述第一耐压介质层的上层耐压介质层仅位于所述第二极部的下表面。
进一步地，所述第一极部的上表面与所述第二极部的下表面之间的层间介质层和第一耐压介质层的总厚度被设置为大于等于10um，小于等于20um。
进一步地，在每相邻的两层层间介质层之间设置有第三耐压介质层。
根据本发明的第三方面，提供了一种集成器件，其特征在于，包括衬底，包括第一区域和第二区域，所述第二区域中包括有半导体器件；根据上述所述的高压电容器，位于所述第一区域上方；以及位于每层层间介质层中金属层和导电通孔，且位于所述第二区域上方；其中，所述金属层和所述导电通孔将所述半导体器件的相应的电极引出，所述第一极部与与其位于同层层间介质层的金属层同步形成，所述第二极部与与其位于同层层间介质层的金属层同步形成。
本发明通过在顶层的层间介质层中设置凹槽，使得所述第一极部与所述第二极部下表面的边缘处的介质层厚度大于所述第一极部与所述第二极部下表面中间区域的厚度，以减小第二极部拐角处的电场分布，以提高所述高压电容器的耐压性能。
本发明通过在所述电容器的第二极部下方设置第一耐压介质层，所述第一耐压介质层的介电系数大于层间介质层的介电系数，以提高所述电容器的耐压，且将所述第一耐压介质层的设置为两层，更进一步提高介质层的厚度，进一步提高所述电容器的耐压。另外，在所述电容器的第二极部的上方和侧表面设置第二耐压介质层，以覆盖所述第二极部的拐角，减小电场聚集，进一步，将第二耐压介质层与所述第一耐压介质层或下层耐压介质层设置为相同的材料，以避免介质层分层，提高器件的性能。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是本发明实施例一的高压电容器的截面结构图；
图2是本发明实施例二的高压电容器的截面结构图；
图3是本发明实施例三的高压电容器的截面结构图；
图4是本发明实施例四的高压电容器的截面结构图；
图5A-5D是本发明实施例的高压电容器的形成方法某些步骤的截面结构图。
具体实施方式
以下基于实施例对本申请进行描述，但是本申请并不仅仅限于这些实施例。在下文对本申请的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本申请。为了避免混淆本申请的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
为易于说明，诸如“内”、“外”、“之下”、“下方”、“下部”、“上方”、“上部”等等的空间相关术语在此被用于描述图中例示的一个元件或特征与另一元件或特征的关系。将理解的是，空间相关术语可意欲包含设备在使用或操作中的除图中描绘的方位之外的不同的方位。例如，如果图中的设备被翻转，则被描述为在其它元件或特征“下方”或“之下”的元件于是将被定位为在该其它元件或特征上方。因而，示例术语“下方”能包含上方和下方的方位二者。设备可以以其它方式被定向(旋转90度或处于其它方位)，并且在此使用的空间相关描述词应该被相应地解释。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本申请的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本公开的描述中，需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
图1是本发明实施例一的高压电容的截面结构图。所述高压电容包括第一极部101，层叠于所述第一极部101上的至少一层层间介质层，位于处于顶层所述层间介质层IMD4与所述第一极部沿垂直方向相对的位置处的一凹槽103，所述凹槽103从所述顶层层间介质层的上表面延伸至其内部；位于所述顶层层间介质层上的所述高压电容的第二极部102，所述第二极部102覆盖所述凹槽103以及与所述凹槽两侧连接的部分所述顶层层间介质层IMD4的上表面，其中，在与所述垂直方向垂直的横向方向上，所述凹槽的宽度d1小于所述第二极部的宽度d2。所述第二极部102的厚度大于所述凹槽103的深度，所述凹槽103的深度范围设置为0.5～3um。所述第一极部的宽度大于所述第二极部的宽度。
在本实施例中，还包括位于所述顶层层间介质层IMD4和所述第二极部102上，覆盖所述第二极部102的侧表面和部分上表面的第一介质层105，所述第一介质层105包括裸露部分所述第二极部上表面的开口115。所述第一介质层105的材料可设置与所述层间介质层的材料相同，也可设置不相同，在此不做限制。
由于电场容易在尖角或者拐角处聚集，使得此处提早发生击穿，降低了器件的耐压。本发明通过在所述顶层层间介质层上设置凹槽103，使得所述第一极部与所述第二极部下表面的边缘处的介质层厚度大于所述第一极部与所述第二极部下表面中间区域的厚度，减小了第二极部边缘处(拐角处)的电场聚集，以提高所述电容器的耐压性能。
在本实施例中，所述至少一层层间介质层包括三层层间介质层IMD2，IMD3和IMD4。即所述电容器的第一极部101和第二极部102之间包括第二层层间介质层IMD2，第三层层间介质层IMD3和第四层层间介质层IMD4，所述第二层层间介质层还覆盖所述第一极部101的侧表面。所述电容结构的第一极部101设置在第一层层间介质层上。设置所述第一极部101的上表面和所述第二极部102的下表面之间的层间介质层和第一耐压介质层的总厚度大于等于5um，小于等于25um。当然，在其他实施例中，所述电容器的第一极部101和第二极部102之间可包括其他层的层间介质层，即可包括任意相邻层的层间介质层，且包括的层间介质层的层数不限定，可根据所需的电容的耐压决定。
需要注意的是，所述高压电容一般集成在半导体芯片上，半导体芯片包括半导体衬底，所述半导体衬底中具有有源器件，例如，金属氧化物半导体晶体管器件。其中，所述半导体衬底上包括高压电容区和有源区域，所述有源区包括将所述有源器件的电极引出的金属层(131，132，133，134)和导电通孔(141,142,143)，导电通孔电连接相邻的两层金属层。每层层间介质层中包括一层金属层和至少一个导电通孔。在本实施例中，金属层131与所述高压电容的第一极部101位于同一层，金属层134与所述高压电容的第二极部102位于同一层。
图2是本发明实施例二的高压电容的截面结构图。所述高压电容包括第一极部101，位于所述第一极部101上的至少一层层间介质层，位于处于顶层所述层间介质层IMD4与所述第一极部沿垂直方向相对的位置处的一凹槽，所述凹槽从所述顶层层间介质层的上表面延伸至其内部；位于所述顶层层间介质层IMD4上的第一耐压介质层204，所述第一耐压介质层204覆盖包括有凹槽的所述顶层层间介质层IMD4的整个上表面；位于所述第一耐压介质层204上的所述高压电容器的第二极部102，所述第二极部102覆盖所述凹槽103以及与所述凹槽两侧连接的部分所述顶层层间介质层IMD4的上的第一耐压介质层204；至少覆盖所述第二极部102侧表面和部分上表面的第二耐压介质层206，其中，在与所述垂直方向垂直的横向方向上，所述凹槽的宽度小于所述第二极部的宽度。所述第二极部102的厚度大于所述凹槽103的深度。所述凹槽103的深度范围设置为1～3um
所述第一耐压介质层204和所述第二耐压介质层206的介电系数大于所述层间介质层的介电系数，所述第一极部101和所述第二极部102在第一方向上相对应，所述第一方向为所述高压电容的堆叠方向，即垂直方向。在本实施例中，所述第一极部101设置为所述电容器的下极板，所述第二极部102设置为所述电容器的上极板。所述第二耐压介质层206在所述第二极部102上表面包括一个开口，裸露所述第二极部102的上表面，以与外部电路电连接。
在本实施例中，所述第一耐压介质层204只包括一层介质结构，所述一层介质结构覆盖所述顶层层间介质层的上表面，所述一层介质结构211可选择为SiN材料或SiON材料。优选地，设置所述第二耐压介质层206与所述一层介质结构204的材料相同，以更好的包围所述第二极部。设置所述第二耐压介质层206的厚度范围为1um～4um，设置所述第一耐压介质层204的厚度为0.5um～3um。
其中，导电通孔143从所述金属层133开始依次穿过所述层间介质层IMD4，所述第一耐压介质层204到达所述金属层134。
在其他实施例中，如图3所示，所述第一耐压介质层包括下层耐压介质层304和上层耐压介质层305，所述下层耐压介质层304覆盖包括有凹槽的所述顶层层间介质层IMD4的整个表面，所述上层耐压介质层305仅位于所述第二极部102的下表面。所述第二耐压介质层306位于所述下层耐压介质层304和所述第二极部102上，以及覆盖所述第二极部102和所述上层耐压介质层305的侧表面。其中，所述上层耐压介质层305和所述下层耐压介质层304的材料不同，所述上层耐压介质层305选择SiN材料和SiON材料中的一种，所述下层耐压介质304选择SiN材料和SiON材料中的另一种。所述第二耐压介质层306与所述上层耐压介质层305和所述下层耐压介质层304之一的材料相同，优选地，所述第二耐压介质层306与所述下层耐压介质层304的材料相同，如此设置可以更好的包围所述第二极部102，避免出现分层，影响电容的耐压性能。另外，设置所述第二耐压介质层的厚度范围为1um～4um，设置所述第一耐压介质层的厚度为0.5um～3um。
图4是本发明实施例四的高压电容的截面结构图。与实施例二的高压电容不同的是，还包括在相邻的两层层间介质层之间设置有第三耐压介质层，其他结构与实施例二都相同，在此不再赘述。
具体地，所述高压电容还包括在位于所述第一极部101和所述第二极部102之间至少一层层间介质层每相邻的两层之间设置第三耐压介质层421。其中，所述第三耐压介质层421可选择SiN材料和SiON材料之一。
更进一步地，在半导体芯片的有源区域，所述第三耐压介质层421位于每层金属层的下方，与每层金属层接触。
在相邻的两层层间介质层之间设置第三耐压介质层，以进一步提高高压电容的耐压。
本发明还提供了一种高压电容器的形成方法，包括：形成高压电容的第一极部；在所述第一极部上形成至少一层层间介质层；在处于顶层的层间介质层与所述第一极部沿垂直方向相对的位置处形成一凹槽，所述凹槽从所述顶层的层间介质层的上表面延伸至其内部；在处于顶层的层间介质层上形成所述高压电容的第二极部，所述第二极部覆盖所述凹槽以及与所述凹槽两侧连接的部分所述顶层层间介质层的上表面，其中，在与所述垂直方向垂直的横向方向上，所述凹槽的宽度小于所述第二极部的宽度。
具体地，如图5A所示，形成高压电容的第一极部101，在所述第一极部101上形成至少一层层间介质层(IMD2,IMD3,IMD4)，在所述处于最顶层的层间介质层IMD4的上表面形成凹槽501。
采用刻蚀工艺形成所述凹槽501，从所述最顶层的层间介质层的上表面开始向下刻蚀，并停止于所述最顶层的层间介质层内部。所述刻蚀工艺优选为干法刻蚀工艺。其中，所述凹槽501在垂直方向上与所述第一极部101相对，在与所述垂直方向垂直的横向方向上，所述凹槽501的宽度小于所述第一极部的宽度。所述凹槽的深度范围设置为0.5～3um。
在本实施例中，所述至少一层层间介质层包括第二层层间介质层IMD2，第三层层间介质层IMD2和第四层层间介质层IMD4，所述高压电容的第一极部101形成在第一层层间介质层上，然后在所述第一极部101上依次覆盖多层层间介质层。其工艺为业界常用的形成层间介质层的工艺，在此不在赘述。
需要注意的是，所述高压电容一般集成在半导体芯片上，半导体芯片包括半导体衬底，所述半导体衬底中具有有源器件，例如，金属氧化物半导体晶体管器件。其中，所述半导体衬底上包括高压电容区和有源区域，所述有源区包括将所述有源器件的电极引出的层间金属层(131，132，133)和导电通孔(141,142)，导电通孔电连接相邻的两层金属层。每层层间介质层中包括一层金属层和至少一个导电通孔。在本实施例中，金属层131与所述高压电容的第一极部101位于同一层。
在其他实施例中，所述方法还包括在至少一层层间介质层的每相邻的两层之间形成第三耐压介质层421，所述第三耐压介质层421位于每层对应的金属层下方，如图4所示。
如图5B所示，在所述层间介质层IMD上形成第一耐压介质层。
形成所述第一耐压介质层的方法包括：在所述至少一层层间介质层上形成一层介质层结构404，所述一层介质层结构404选择SiN材料或SiON材料。所述第一耐压介质层404覆盖包括有凹槽的最顶层的层间介质层的上表面。
进一步地，在其他实施例中，如图3所示，形成所述第一耐压介质层的方法包括：在所述包括有凹槽的最顶层层间介质层的上表面形成下层耐压介质层304，以及在所述下层耐压介质层上形成上层耐压介质层305。通过沉积的工艺形成所述下层耐压介质层304和所述上层耐压介质层305，所述沉积的工艺包括物理气相沉积工艺(PVD)，化学气相沉积工艺(CVD)，原子层沉积工艺(ALD)等工艺。
其中，所述上层耐压介质层113选择SiN材料和SiON材料中的一种，所述下层耐压介质111选择SiN材料和SiON材料中的另一种，所述SiN材料厚度范围为0.5um～2um，SiON材料厚度范围为0.5um～1um。
另外，还包括在所述第一耐压介质层和最顶层的层间介质层(第四层层间介质层IMD4)中形成过孔，沉积导电材料以形成导电通孔143。
需要注意的是，在可选的实施例中，图5B所示的步骤也可省略，后续可直接在所述顶层层间介质层上形成所述高压电容的第二极部102，以及形成覆盖所述顶层层间介质层和所述第二极部的侧表面和部分上表面的第一介质层105，如图1所示。
如图5C所示，在所述第一耐压介质层上形成所述高压电容的第二极部102，具体地，先在所述第一耐压介质层上沉积一层金属层，所述金属层覆盖所述第一耐压介质层的上表面；然后刻蚀所述金属层，刻蚀停止于所述第一耐压介质层上表面。需要注意的是，当第一耐压介质层包括上层耐压介质层和下层耐压介质层两层时，同时刻蚀所述金属层和所述上层耐压介质层，刻蚀停止于所述第一耐压介质层上表面，可通过控制过刻蚀将所述上层耐压介质层需要刻蚀的部分完全去除。
刻蚀所述金属层的方法包括：在所述金属层上形成图案化的光阻层，所述光阻层覆盖与所述第一极部在垂直方向上对应的金属层，以所述光阻层为掩膜，刻蚀被所述光阻层暴露的金属层，以形成第二极部102。
进一步地，所述光阻层还覆盖与层间金属层(131，132，133)相对应的金属层部分，刻蚀工艺后，这部分金属层被保留作为层间金属层134。
如图5D所示，在所述第二极部102和所述第一耐压介质层上形成包围所述第二极部侧表面和上表面的第二耐压介质层。
具体地，在本实施例中，在所述第二极部102和所述第一耐压介质层404上沉积第二耐压介质层406，所述第二耐压介质层406覆盖所述第一耐压介质层404的上表面，所述第二极部102(和层间金属层134)的上表面和侧表面。
在如图3所示的实施例中，第一耐压介质层包括上层耐压介质层和下层耐压介质层两层，所述第二耐压介质层覆盖所述下层耐压介质层304的上表面，所述第二极部102(和层间金属层134)的上表面和侧表面以及所述上层耐压介质层305的侧表面。
如图2所示，所述方法还包括在位于所述第二极部102上表面的第二耐压介质层中形成开口115，以暴露部分所述第二极部102的上表面。进一步地，在暴露的所述第二极部的上表面形成焊接结构，以与外部电路实现电连接。
以上所述仅为本申请的优选实施例，并不用于限制本申请，对于本领域技术人员而言，本申请可以有各种改动和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (28)

1.一种高压电容器的形成方法，其特征在于，包括：
形成高压电容器的第一极部；
在所述第一极部上形成至少一层层间介质层；
在处于顶层的层间介质层与所述第一极部沿垂直方向相对的位置处形成一凹槽，所述凹槽从所述顶层的层间介质层的上表面延伸至其内部；以及
在处于顶层的层间介质层上形成所述高压电容器的第二极部，所述第二极部覆盖所述凹槽以及与所述凹槽两侧连接的部分所述顶层层间介质层的上表面。
2.根据权利要求1所述的方法，其特征在于，在与所述垂直方向垂直的横向方向上，所述凹槽的宽度小于所述第二极部的宽度。
3.根据权利要求1所述的方法，其特征在于，所述凹槽的深度范围为0.5～3um。
4.根据权利要求1所述的方法，其特征在于，在形成所述高压电容的第二极部之前，还包括：在包括所述凹槽的顶层层间介质层的上表面上形成第一耐压介质层，所述第二极部位于所述第一耐压介质层上表面。
5.根据权利要求4所述的方法，其特征在于，还包括在所述第二极部和所述顶层的层间介质层上形成至少覆盖所述第二极部侧表面和上表面的第二耐压介质层。
6.根据权利要求5所述的方法，其特征在于，所述第一耐压介质层和所述第二耐压介质层的介电系数大于所述层间介质层的介电系数。
7.根据权利要求5所述的方法，其特征在于，形成所述第一耐压介质层的方法包括：形成覆盖在所述层间介质层的上表面的一层耐压介质结构，其中，所述第一耐压介质层和所述第二耐压介质层的材料相同。
8.根据权利要求5所述的方法，其特征在于，形成所述第一耐压介质层的方法包括：形成覆盖在所述顶层层间介质层的上表面的下层耐压介质层层，
在所述下层耐压介质层上形成上层耐压介质层；
在形成所述第二极部之后，刻蚀所述上层耐压介质层以使其仅仅位于所述第二极部下表面。
9.根据权利要求8所述的方法，其特征在于，所述第二耐压介质层位于所述下层耐压介质层和所述第二极部上以覆盖所述第二极部侧表面和上表面和所述上层耐压介质层的侧表面。
10.根据权利要求7所述的方法，其特征在于，所述第一耐压介质层和所述第二耐压介质层被配置为SiON材料或SiN材料。
11.根据权利要求8所述的方法，其特征在于，所述上层耐压介质层被配置为SiON材料和SiN材料的一种，所述下层耐压介质层被配置为SiON材料和SiN材料另一种。
12.根据权利要求8所述的方法，其特征在于，所述第二耐压介质层和所述下层耐压介质层的材料相同。
13.根据权利要求1所述的方法，其特征在于，还包括：在每相邻的两层层间介质层之间设置有第三耐压介质层。
14.根据权利要求5所述的方法，其特征在于，还包括：对所述第二极部上的第二耐压介质层进行开口处理，以裸露部分所述第二极部的上表面。
15.一种高压电容器，其特征在于，包括：
第一极部；
位于所述第一极部上的呈堆叠设置的至少一层层间介质层；
位于处于顶层所述层间介质层与所述第一极部沿垂直方向相对的位置处的一凹槽，所述凹槽从所述顶层层间介质层的上表面延伸至其内部；以及
位于所述顶层层间介质层上的所述高压电容器的第二极部，所述第二极部覆盖所述凹槽以及与所述凹槽两侧连接的部分所述顶层层间介质层的上表面。
16.根据权利要求15所述的高压电容器，其特征在于，在与所述垂直方向垂直的横向方向上，所述凹槽的宽度小于所述第二极部的宽度。
17.根据权利要求1所述的高压电容器，其特征在于，所述凹槽的深度范围为1～3um。
18.根据权利要求15所述的高压电容器，其特征在于，还包括：位于处于顶层的层间介质层和所述第二极部之间的第一耐压介质层。
19.根据权利要求18所述的高压电容器，其特征在于，还包括：位于所述第一耐压介质层和所述第二极部上，覆盖所述第二极部侧表面和部分上表面的第二耐压介质层。
20.根据权利要求19所述的高压电容器，其特征在于，所述第一耐压介质层和所述第二耐压介质层的介电系数大于所述层间介质层的介电系数。
21.根据权利要求19所述的高压电容器，其特征在于，所述第一耐压介质层和所述第二耐压介质层的材料相同。
22.根据权利要求19所述的高压电容器，其特征在于，所述第一耐压介质层包括下层耐压介质层和上层耐压介质层，所述第二耐压介质层和所述第一耐压介质层远离第二极部的下表面的下层耐压介质层的材料相同。
23.根据权利要求21所述的高压电容器，其特征在于，所述第一耐压介质层和所述第二耐压介质层被配置为SiON材料或SiN材料。
24.根据权利要求22所述的高压电容器，其特征在于，所述第一耐压介质层的下层耐压介质层被配置为SiON材料和SiN材料中的一种，所述上层耐压介质层被配置为SiON材料和SiN材料中的另一种。
25.根据权利要求22所述的高压电容器，其特征在于，所述第一耐压介质层的下层耐压介质层覆盖所述顶层层间介质层的整个上表面，所述第一耐压介质层的上层耐压介质层仅位于所述第二极部的下表面。
26.根据权利要求15所述的高压电容器，其特征在于，所述第一极部的上表面与所述第二极部的下表面之间的层间介质层和第一耐压介质层的总厚度被设置为大于等于10um，小于等于20um。
27.根据权利要求11所述的高压电容器，其特征在于，在每相邻的两层层间介质层之间设置有第三耐压介质层。
28.一种集成器件，其特征在于，包括
衬底，包括第一区域和第二区域，所述第二区域中包括有半导体器件；
根据权利要求15所述的高压电容器，位于所述第一区域上方；以及
位于每层层间介质层中金属层和导电通孔，且位于所述第二区域上方；
其中，所述金属层和所述导电通孔将所述半导体器件的相应的电极引出，所述第一极部与与其位于同层层间介质层的金属层同步形成，所述第二极部与与其位于同层层间介质层的金属层同步形成。
CN202311181428.6A 2023-09-11 2023-09-11 高压电容器及其制造方法，集成器件 Pending CN117133758A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311181428.6A CN117133758A (zh) 2023-09-11 2023-09-11 高压电容器及其制造方法，集成器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311181428.6A CN117133758A (zh) 2023-09-11 2023-09-11 高压电容器及其制造方法，集成器件

Publications (1)

Publication Number Publication Date
CN117133758A true CN117133758A (zh) 2023-11-28

Family

ID=88859954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311181428.6A Pending CN117133758A (zh) 2023-09-11 2023-09-11 高压电容器及其制造方法，集成器件

Country Status (1)

Country Link
CN (1) CN117133758A (zh)

Similar Documents

Publication Publication Date Title
KR100252447B1 (ko) 융기된텅스텐플러그앤티퓨즈및제조공정
US9659861B2 (en) Semiconductor device and fabrication method thereof
US9620581B2 (en) Multilayer electrical device
EP2720236B1 (en) High-voltage integrated metal capacitor and fabrication method
KR20100063802A (ko) 강유전 박막 디바이스의 패시베이션 구조
WO2018003445A1 (ja) キャパシタ
US20190074348A1 (en) Capacitor
CN110959188B (zh) 电容器
CN117133758A (zh) 高压电容器及其制造方法，集成器件
CN113161324A (zh) 半导体装置及其制作方法
CN117153827A (zh) 高压电容器及其制造方法，集成器件
KR20070092099A (ko) 반도체 장치의 제조 방법
JP2007059761A (ja) 半導体装置及びその製造方法
CN108123040B (zh) Mim电容器及其制作方法
JP2004200640A (ja) 半導体装置及びその製造方法
CN110660781A (zh) 金属-绝缘体-金属电容器
WO2024071021A1 (ja) 半導体装置およびその製造方法
TW202002312A (zh) 金屬-絕緣體-金屬電容器
WO2023226667A1 (zh) 高压隔离器件及其制作方法
US20220384585A1 (en) Integrated electronic circuit including a field plate for the local reduction of the electric field and related manufacturing process
JP7112898B2 (ja) 半導体装置及びその製造方法
WO2020080291A1 (ja) トレンチキャパシタおよびトレンチキャパシタの製造方法
KR101680282B1 (ko) Rf 집적 회로
US20030015675A1 (en) Semiconductor device
CN112151494A (zh) 一种半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination