CN117118400A - 一种基于mos管阈值损失的轻量型puf电路 - Google Patents

一种基于mos管阈值损失的轻量型puf电路 Download PDF

Info

Publication number
CN117118400A
CN117118400A CN202310935134.1A CN202310935134A CN117118400A CN 117118400 A CN117118400 A CN 117118400A CN 202310935134 A CN202310935134 A CN 202310935134A CN 117118400 A CN117118400 A CN 117118400A
Authority
CN
China
Prior art keywords
input
inverter
square wave
delay unit
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310935134.1A
Other languages
English (en)
Inventor
李刚
邵禧龙
汪鹏君
李辉
周子宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wenzhou University
Original Assignee
Wenzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wenzhou University filed Critical Wenzhou University
Priority to CN202310935134.1A priority Critical patent/CN117118400A/zh
Publication of CN117118400A publication Critical patent/CN117118400A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开了一种基于MOS管阈值损失的轻量型PUF电路，包括N级延时单元及一个仲裁器，延时单元包括6个反相器和4个MOS管，4个MOS管均为PMOS管或者均为NMOS管，每级延时单元中的每条路径仅使用了一个PMOS管或者一个NMOS管，没有使用由一个PMOS管和一个NMOS管构成的传输门，延时单元不管传输低电平(4个MOS管均为PMOS管)或者高电平(4个MOS管均为NMOS管)的时候，传输路径上MOS管均存在阈值损失，从而使第三反相器和第六反相器内部的PMOS管和NMOS管均处于导通状态，最终其输出端会被充电到高电平或者放电到低电平，极大地扩展了延时单元输出时的延时偏差大小；优点是硬件开销较小，随机性较高。

Description

一种基于MOS管阈值损失的轻量型PUF电路
技术领域
本发明涉及PUF电路，尤其是涉及一种基于MOS管阈值损失的轻量型PUF电路。
背景技术
物理不可克隆函数(Physical Unclonable Function,PUF)作为一种新的芯片级安全技术，通过提取硬件电路自带的工艺偏差来产生响应，这种技术不依赖于存储密钥或标识信息，从而提供了更高的安全性。由于每一块硬件实体的偏差是随机且不可控的，所以PUF电路具有物理不可克隆性，不可预测性以及低硬件成本，能够为资源受限的物联网安全领域提供一种解决方案。
仲裁器物理不可克隆函数(Arbiter PUF,APUF)作为一个典型的强PUF，因其结构简单、成本低廉、激励响应对丰富等优点受到广泛研究。传统APUF电路的结构框图如图1所示，其包括N级延时单元及一个仲裁器，N＝2m，m为大于等于6的整数。APUF电路工作时，作为触发信号的方波信号分为上下两路进入第1级延时单元并从第1级延时单元开始向后级延时单元传输，当方波信号进入某级延时单元时，会在该级延时单元接入的控制信号作用下平行或者交叉通过该级延时单元。其中，传统APUF电路的每一级延时单元的电路图均如图2所示，它由8个反相器INV1-INV8及8个MOS管P1-P4、N1-N4构成，N1和P1构成第1个传输门，N2和P2构成第2个传输门，N3和P3构成第3个传输门，N4和P4构成第4个传输门。当方波信号分为上下两路信号(第一路方波信号称为IN0，第二路方波信号称为IN1)分别进入某级延时单元中时，如果该级延时单元接入的控制信号Si＝0，此时该级延时单元中的P1和P3导通，N2和N4不导通，Si信号经过INV4和INV8后翻转为1，N1和N3导通，而P2和P4不导通，即当Si＝0时，第1个传输门和第3个传输门导通，第2个传输门和第4个传输门关断；第一路方波信号IN0通过INV1反相后经过第1个传输门，再由INV3反相后产生并输出方波信号OUT0；第二路方波信号IN1通过INV6反相后经过第3个传输门，再由INV7反相后产生并输出方波信号OUT1；此时第一路方波信号IN0和第二路方波信号IN1平行通过该级延时单元。如果该级延时单元接入的控制信号Si＝1，此时该级延时单元中的N2和N4导通，P1和P3不导通，Si信号经过INV4和INV8后翻转为0，P2和P4导通，N1和N3不导通，即当Si＝1时第2个传输门和第4个传输门导通，第1个传输门和第3个传输门关断；第一路方波信号IN0通过INV5反相后经过第4个传输门，再由INV7反相后输出OUT1；第二路方波信号IN1通过INV2反相后经过第2个传输门，再由INV3反相后输出OUT0；此时第一路方波信号IN0和第二路方波信号IN1交叉通过该级延时单元。传统APUF电路中，前一级延时单元输出的方波信号OUT0作为下一级延时单元的第一路方波信号IN0进入下一级延时单元，前一级延时单元输出的方波信号OUT1作为下一级延时单元的第二路方波信号IN1进入下一级延时单元，如此经过N级延时单元后，第N级延时单元输出的两路方波信号输入至仲裁器中，由于MOS管工艺偏差的影响，第N级延时单元输出的两路方波信号会有一个延时差，仲裁器通过比较提取这两路信号的延时差来产生响应并输出。
但是，由于传统的APUF电路的延时单元使用了多个传输门，而每个传输门需要使用两个MOS管构成，由此每个延时单元的占用面积较大，最终导致传统的APUF电路的硬件开销较大，另外由于传输门是一种互补的CMOS结构，几乎没有MOS管阈值损失，由此导致方波信号在其中通过时的延时偏差较小，第N级延时单元输出的两路方波信号的延时偏差较小，以致APUF电路最终产生的响应随机性较差。
发明内容
本发明所要解决的技术问题是提供一种硬件开销较小，且产生的响应随机性较高的基于MOS管阈值损失的轻量型PUF电路。
本发明解决上述技术问题所采用的技术方案为：一种基于MOS管阈值损失的轻量型PUF电路，包括N级延时单元及一个仲裁器，N＝2m，m为大于等于6的整数，N级延时单元结构相同，且依次级联，将N级延时单元依次称为第1级延时单元至第N级延时单元，第N级延时单元与所述的仲裁器连接，每级延时单元分别用于在输出至其处的控制信号控制下，使输出至其处的两路方波信号平行或者交叉通过，产生两路方波信号输出，前一级延时单元产生的两路方波信号输出至后一级延时单元处，所述的仲裁器用于比较提取第N级延时单元输出的两路方波信号的延时偏差来产生响应并输出，所述的延时单元包括6个反相器和4个MOS管，4个MOS管均为PMOS管或者均为NMOS管，将6个反相器分别称为第一反相器、第二反相器、第三反相器、第四反相器、第五反相器和第六反相器，将4个MOS管分别称为第一MOS管、第二MOS管、第三MOS管和第四MOS管，所述的第一反相器的输入端作为所述的延时单元的第一输入端，用于接入第一路方波信号，所述的第四反相器的输入端作为所述的延时单元的第二输入端，用于接入第二路方波信号，所述的第一反相器的输出端、所述的第一MOS管的源极和所述的第二MOS管的源极连接，所述的第四反相器的输出端、所述的第三MOS管的源极和所述的第四MOS管的源极连接，所述的第一MOS管的漏极、所述的第四MOS管的漏极和所述的第三反相器的输入端连接，所述的第二MOS管的漏极、所述的第三MOS管的漏极和所述的第六反相器的输入端连接，所述的第一MOS管的栅极、所述的第二反相器的输入端、所述的第三MOS管的栅极和所述的第五反相器的输入端连接，且其连接端作为所述的延时单元的控制端，用于接入控制信号，所述的第二反相器的输出端和所述的第二MOS管的栅极连接，所述的第五反相器的输出端和所述的第四PMOS管的栅极连接，所述的第三反相器的输出端和所述的第六反相器的输出端作为所述的延时单元的两个输出端，用于产生并输出两路方波信号。
当4个MOS管均为PMOS管时，所述的仲裁器包括两个二输入与非门，所述的二输入与非门具有第一输入端、第二输入端和输出端，将两个二输入与非门分别称为第一二输入与非门和第二二输入与非门，所述的第一二输入与非门的第一输入端和所述的第二二输入与非门的第二输入端用于接入第N级延时单元输出的两路方波信号，所述的第一二输入与非门的第二输入端和所述的第二二输入与非门的输出端连接，且其连接端为所述的仲裁器的输出端，用于输出响应；所述的第一二输入与非门的输出端和所述的第二二输入与非门的第一输入端连接。
当4个MOS管均为NMOS管时，所述的仲裁器包括两个二输入或非门，所述的二输入或非门具有第一输入端、第二输入端和输出端，将两个二输入或非门分别称为第一二输入或非门和第二二输入或非门，所述的第一二输入或非门的第一输入端和所述的第二二输入或非门的第二输入端用于接入第N级延时单元输出的两路方波信号，所述的第一二输入或非门的第二输入端和所述的第二二输入或非门的输出端连接，且其连接端为所述的仲裁器的输出端，用于输出响应；所述的第一二输入或非门的输出端和所述的第二二输入或非门的第一输入端连接。
与现有技术相比，本发明的优点在于通过6个反相器和4个MOS管构成轻量型PUF电路的每级延时单元，4个MOS管均为PMOS管或者NMOS管；如果轻量型PUF电路的每级延时单元中4个MOS管均为PMOS管，当方波信号(即触发信号)分为上下两路方波信号(第一路方波信号称为IN0，第二路方波信号称为IN1)进入某级延时单元中时，如果该级延时单元接入的控制信号Si＝0，此时该级延时单元中的第一MOS管和第三MOS管导通，Si经过第二反相器和第五反相器后翻转为1，第二MOS管和第四MOS管不导通；第一路方波信号IN0由第一反相器反相后通过第一MOS管，再由第三反相器反相后产生并输出方波信号OUT0；第二路方波信号IN1由第四反相器反相后通过第三MOS管，再由第六反相器反相后产生并输出方波信号OUT1，第一路方波信号IN0和第二路方波信号IN1平行通过该级延时单元；如果该级延时单元接入的控制信号Si＝1，此时该级延时单元中的第一MOS管和第三MOS管不导通，Si经过第二反相器和第五反相器后翻转为0，第二MOS管和第四MOS管导通；第一路方波信号IN0由第一反相器反相后通过第二MOS管，再由第六反相器反相后产生并输出方波信号OUT1；第二路方波信号IN1由第四反相器反相后通过第四MOS管，再由第三反相器反相后产生并输出方波信号OUT0，第一路方波信号IN0和第二路方波信号IN1交叉通过该级延时单元，该级延时单元产生并输出方波信号OUT0作为下一级延时单元输入的第一路方波信号IN0，该级延时单元产生并输出方波信号OUT1作为下一级延时单元输入的第二路方波信号IN1分别输入下一级延时单元中，由此，当方波信号输入该PP-PUF电路的第1级延时单元后，如此经过N级延时单元后，第N级延时单元产生并输出两路方波信号至由两个交叉耦合与非门构成的仲裁器中，由于N级延时单元中所有的PMOS管有工艺偏差，所以到达仲裁器的两路方波信号会有一个明显的延时偏差，当输入仲裁器的两路方波信号均为高电平时，仲裁器的输出端为保持状态，即其输出的响应Q保持不变；当输入仲裁器的两路方波信号均为低电平时，仲裁器的输出端输出的响应Q为1；当进入仲裁器的两路方波信号一个为高电平另一个为低电平时，仲裁器的输出端输出的响应Q为1或者0；由于外部两路方波信号同时进入第1级延时单元，通过N级延时单元延时后，输出至仲裁器的两路方波信号之间存在延时偏差，故不会同时到达仲裁器，到达仲裁器的两路方波信号存在一个为高电平，一个为低电平的状态，仲裁器通过这种状态产生响应输出；如果轻量型PUF电路的每级延时单元中4个MOS管均为NMOS管，当方波信号(即触发信号)分为上下两路方波信号(第一路方波信号称为IN0，第二路方波信号称为IN1)进入某级延时单元中时，如果该级延时单元接入的控制信号Si＝1，此时该级延时单元中的第一MOS管和第三MOS管导通，Si经过第二反相器和第五反相器后翻转为0，第二MOS管和第四MOS管不导通；第一路方波信号IN0由第一反相器反相后通过第一MOS管，再由第三反相器反相后产生并输出方波信号OUT0；第二路方波信号IN1由第四反相器反相后通过第三MOS管，再由第六反相器反相后产生并输出方波信号OUT1，第一路方波信号IN0和第二路方波信号IN1平行通过该级延时单元；如果该级延时单元接入的控制信号Si＝0，此时该级延时单元中的第一MOS管和第三MOS管不导通，Si经过第二反相器和第五反相器后翻转为1，第二MOS管和第四MOS管导通；第一路方波信号IN0由第一反相器反相后通过第二MOS管，再由第六反相器反相后产生并输出方波信号OUT1；第二路方波信号IN1由第四反相器反相后通过第四MOS管，再由第三反相器反相后产生并输出方波信号OUT0，第一路方波信号IN0和第二路方波信号IN1交叉通过该级延时单元，该级延时单元产生并输出方波信号OUT0作为第一路方波信号IN0，该级延时单元产生并输出方波信号OUT1第二路方波信号IN1分别输入下一级延时单元中，由此，当方波信号输入该NN-PUF电路后，如此经过N级延时单元后，第N级延时单元输出两路方波信号至由两个交叉耦合或非门构成的仲裁器中，由于N级延时单元中所有的NMOS管有工艺偏差，所以到达仲裁器的两路方波信号会有一个明显的延时偏差；当输入仲裁器的两路方波信号均为低电平时，仲裁器的输出端为保持状态，即其输出的响应Q保持不变；当输入仲裁器的两路方波信号均为高电平时，仲裁器的输出端输出的响应Q为0；当进入仲裁器的两路方波信号一个为低电平，另一个为高电平，仲裁器的输出端输出的响应Q为0或者1；由于外部两路方波信号同时进入第1级延时单元，通过N级延时单元延时后，输出至仲裁器的两路方波信号之间存在延时偏差，故不会同时到达仲裁器，到达仲裁器的两路方波信号存在一个为高电平，一个为低电平的状态，仲裁器通过这种状态产生响应输出；由此可知，在本发明轻量型PUF电路中，每级延时单元中的每条路径仅使用了一个PMOS管或者一个NMOS管，没有使用由一个PMOS管和一个NMOS管构成的传输门，从而减少了延时单元中MOS管的使用数量，降低了硬件开销，而且延时单元在传输低电平的时候，如果其四个MOS管均为PMOS管，传输路径上的PMOS管不能下拉到满摆幅的低电平(VSS)，只能下拉到PMOS管的阈值电压Vthp的绝对值|Vthp|，使得到达第三反相器和第六反相器的输入端的电压大小为PMOS管的阈值电压Vthp的绝对值|Vthp|，此时第三反相器和第六反相器内部的PMOS管和NMOS管均处于导通状态，从而使得这两个反相器在充电的同时还会有放电的过程(充电为主要，放电为次要)，最终其输出端会被充电到高电平，极大地扩展了延时单元输出时的延时偏差大小，增加了PUF电路的随机性，如果其四个MOS管均为NMOS管，传输路径上的NMOS管不能上拉到满摆幅的高电平(VDD)，只能上拉到VDD-Vthn(Vthn为NMOS管的阈值电压)，使得到达第三反相器和第六反相器的输入端的电压大小为VDD-Vthn，此时第三反相器和第六反相器内部的PMOS管和NMOS管均处于导通状态，从而使得这两个反相器在放电的同时还会有充电的过程(放电为主要，充电为次要)，最终其输出端会被放电到低电平，极大地扩展了延时单元输出时的延时偏差大小，增加了PUF电路的随机性；由此，本发明通过对延时单元的结构进行改进，采用更少的MOS管来实现延时单元(相对于现有的延时单元，MOS管数量减少了8个)，并且使得反相器的数量也得以减少，硬件开销较小，且每级延时单元中因为存在MOS管的阈值损失，从而极大地扩展了延时单元输出时的延时偏差大小，使得最终输出的响应随机性较高。
附图说明
图1为传统APUF电路的结构框图；
图2为传统APUF电路的延时单元的电路图；
图3为本发明实施例一的基于MOS管阈值损失的轻量型PUF电路的延时单元的电路图；
图4为本发明实施例一的基于MOS管阈值损失的轻量型PUF电路的仲裁器的电路图；
图5为本发明实施例二的基于MOS管阈值损失的轻量型PUF电路的延时单元的电路图；
图6为本发明实施例二的基于MOS管阈值损失的轻量型PUF电路的仲裁器的电路图；
图7为传统APUF电路的延时单元的版图；
图8为本发明实施例一的基于MOS管阈值损失的轻量型PUF电路的延时单元的版图；
图9为本发明实施例二的基于MOS管阈值损失的轻量型PUF电路的延时单元的版图；
图10(a)为本发明实施例一的基于MOS管阈值损失的轻量型PUF电路的片内汉明距离和片间汉明距离图；
图10(b)为本发明实施例二的基于MOS管阈值损失的轻量型PUF电路的片内汉明距离和片间汉明距离图；
图11(a)为本发明实施例一的基于MOS管阈值损失的轻量型PUF电路的延时单元的单条传输路径的结构图；
图11(b)为图11(a)所示单条传输路径的200次蒙特卡洛仿真图；
图12(a)为本发明实施例二的基于MOS管阈值损失的轻量型PUF电路的延时单元的单条传输路径的结构图；
图12(b)为图12(a)所示单条传输路径的200次蒙特卡洛仿真图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：如图1和图3所示，一种基于MOS管阈值损失的轻量型PUF电路，包括N级延时单元及一个仲裁器，N＝2m，m为大于等于6的整数，N级延时单元结构相同，且依次级联，将N级延时单元依次称为第1级延时单元至第N级延时单元，第N级延时单元与仲裁器连接，每级延时单元分别用于在输出至其处的控制信号控制下，使输出至其处的两路方波信号平行或者交叉通过，产生两路方波信号输出，前一级延时单元产生的两路方波信号输出至后一级延时单元处，仲裁器用于比较提取第N级延时单元输出的两路方波信号的延时偏差来产生响应并输出，延时单元包括6个反相器和4个MOS管，4个MOS管均为PMOS管，将6个反相器分别称为第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5和第六反相器INV6，将4个MOS管分别称为第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4，第一反相器INV1的输入端作为延时单元的第一输入端，用于接入第一路方波信号，第四反相器INV4的输入端作为延时单元的第二输入端，用于接入第二路方波信号，第一反相器INV1的输出端、第一MOS管M1的源极和第二MOS管M2的源极连接，第四反相器INV4的输出端、第三MOS管M3的源极和第四MOS管M4的源极连接，第一MOS管M1的漏极、第四MOS管M4的漏极和第三反相器INV3的输入端连接，第二MOS管M2的漏极、第三MOS管M3的漏极和第六反相器INV6的输入端连接，第一MOS管M1的栅极、第二反相器INV2的输入端、第三MOS管M3的栅极和第五反相器INV5的输入端连接，且其连接端作为延时单元的控制端，用于接入控制信号，第二反相器INV2的输出端和第二MOS管M2的栅极连接，第五反相器INV5的输出端和第四PMOS管的栅极连接，第三反相器INV3的输出端和第六反相器INV6的输出端作为延时单元的两个输出端，用于产生并输出两路方波信号。
本实施例中，如图4所示，仲裁器包括两个二输入与非门，二输入与非门具有第一输入端、第二输入端和输出端，将两个二输入与非门分别称为第一二输入与非门NAND1和第二二输入与非门NAND2，第一二输入与非门NAND1的第一输入端和第二二输入与非门NAND2的第二输入端用于接入第N级延时单元输出的两路方波信号，第一二输入与非门NAND1的第二输入端和第二二输入与非门NAND2的输出端连接，且其连接端为仲裁器的输出端，用于输出响应；第一二输入与非门NAND1的输出端和第二二输入与非门NAND2的第一输入端连接。
将本实施例的基于MOS管阈值损失的轻量型PUF电路称为PP-PUF电路。该PP-PUF电路中，当方波信号(即触发信号)分为上下两路方波信号(第一路方波信号称为IN0，第二路方波信号称为IN1)进入某级延时单元中时，如果该级延时单元接入的控制信号Si＝0，此时该级延时单元中的第一MOS管M1和第三MOS管M3导通，Si经过第二反相器INV2和第五反相器INV5后翻转为1，第二MOS管M2和第四MOS管M4不导通；第一路方波信号IN0由第一反相器INV1反相后通过第一MOS管M1，再由第三反相器INV3反相后产生并输出方波信号OUT0；第二路方波信号IN1由第四反相器INV4反相后通过第三MOS管M3，再由第六反相器INV6反相后产生并输出方波信号OUT1，第一路方波信号IN0和第二路方波信号IN1平行通过该级延时单元；如果该级延时单元接入的控制信号Si＝1，此时该级延时单元中的第一MOS管M1和第三MOS管M3不导通，Si经过第二反相器INV2和第五反相器INV5后翻转为0，第二MOS管M2和第四MOS管M4导通；第一路方波信号IN0由第一反相器INV1反相后通过第二MOS管M2，再由第六反相器INV6反相后产生并输出方波信号OUT1；第二路方波信号IN1由第四反相器INV4反相后通过第四MOS管M4，再由第三反相器INV3反相后产生并输出方波信号OUT0，第一路方波信号IN0和第二路方波信号IN1交叉通过该级延时单元，该级延时单元产生并输出方波信号OUT0作为下一级延时单元输入的第一路方波信号IN0，该级延时单元产生并输出方波信号OUT1作为下一级延时单元输入的第二路方波信号IN1分别输入下一级延时单元中。由此，当方波信号输入该PP-PUF电路的第1级延时单元后，如此经过N级延时单元后，第N级延时单元产生并输出两路方波信号至由两个交叉耦合与非门构成的仲裁器中，由于N级延时单元中所有的PMOS管有工艺偏差，所以到达仲裁器的两路方波信号会有一个明显的延时偏差。根据仲裁器的电路结构可知，当输入仲裁器的两路方波信号均为高电平时，仲裁器的输出端为保持状态，即其输出的响应Q保持不变；当输入仲裁器的两路方波信号均为低电平时，仲裁器的输出端输出的响应Q为1；当第一二输入与非门NAND1(即仲裁器的第一输入端)先接收到高电平，第二二输入与非门NAND2(即仲裁器的第二输入端)后接收到高电平，此时进入仲裁器的第一路方波信号为高电平，第二路方波信号为低电平，仲裁器的输出端输出的响应Q为1；当第二二输入与非门NAND2(即仲裁器的第二输入端)先接收到高电平，第一二输入与非门NAND1(即仲裁器的第一输入端)后接收到高电平，此时进入仲裁器的第一路方波信号为低电平，第二路方波信号为高电平，那么仲裁器的输出端输出的响应Q为0，由于外部两路方波信号同时进入第1级延时单元，通过N级延时单元延时后，输出至仲裁器的两路方波信号之间存在延时偏差，故不会同时到达仲裁器，到达仲裁器的两路方波信号存在一个为高电平，一个为低电平的状态，仲裁器通过这种状态产生响应输出。
该PP-PUF电路中，在延时单元中的每条路径仅使用了一个PMOS管，没有使用由一个PMOS管和一个NMOS管构成的传输门，从而减少了MOS管的使用数量，降低了硬件开销，而且在传输低电平的时候PMOS管不能下拉到满摆幅的低电平(VSS)，只能下拉到PMOS管的阈值电压Vthp的绝对值|Vthp|，使得到达第三反相器INV3和第六反相器INV6的输入端的电压大小为PMOS管的阈值电压Vthp的绝对值|Vthp|，此时第三反相器INV3和第六反相器INV6内部的PMOS管和NMOS管均处于导通状态，从而使得这两个反相器在充电的同时还会有放电的过程(充电为主要，放电为次要)，最终其输出端会被充电到高电平，极大地扩展了延时单元输出时的延时偏差大小，增加了PUF电路的随机性。
实施例二：如图1和图5所示，一种基于MOS管阈值损失的轻量型PUF电路，包括N级延时单元及一个仲裁器，N＝2m，m为大于等于6的整数，N级延时单元结构相同，且依次级联，将N级延时单元依次称为第1级延时单元至第N级延时单元，第N级延时单元与仲裁器连接，每级延时单元分别用于在输出至其处的控制信号控制下，使输出至其处的两路方波信号平行或者交叉通过，产生两路方波信号输出，前一级延时单元产生的两路方波信号输出至后一级延时单元处，仲裁器用于比较提取第N级延时单元输出的两路方波信号的延时偏差来产生响应并输出，延时单元包括6个反相器和4个MOS管，4个MOS管均为NMOS管，将6个反相器分别称为第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5和第六反相器INV6，将4个MOS管分别称为第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4，第一反相器INV1的输入端作为延时单元的第一输入端，用于接入第一路方波信号，第四反相器INV4的输入端作为延时单元的第二输入端，用于接入第二路方波信号，第一反相器INV1的输出端、第一MOS管M1的源极和第二MOS管M2的源极连接，第四反相器INV4的输出端、第三MOS管M3的源极和第四MOS管M4的源极连接，第一MOS管M1的漏极、第四MOS管M4的漏极和第三反相器INV3的输入端连接，第二MOS管M2的漏极、第三MOS管M3的漏极和第六反相器INV6的输入端连接，第一MOS管M1的栅极、第二反相器INV2的输入端、第三MOS管M3的栅极和第五反相器INV5的输入端连接，且其连接端作为延时单元的控制端，用于接入控制信号，第二反相器INV2的输出端和第二MOS管M2的栅极连接，第五反相器INV5的输出端和第四PMOS管的栅极连接，第三反相器INV3的输出端和第六反相器INV6的输出端作为延时单元的两个输出端，用于产生并输出两路方波信号。
本实施例中，如图6所示，仲裁器包括两个二输入或非门，二输入或非门具有第一输入端、第二输入端和输出端，将两个二输入或非门分别称为第一二输入或非门NOR1和第二二输入或非门NOR2，第一二输入或非门NOR1的第一输入端和第二二输入或非门NOR2的第二输入端用于接入第N级延时单元输出的两路方波信号，第一二输入或非门NOR1的第二输入端和第二二输入或非门NOR2的输出端连接，且其连接端为仲裁器的输出端，用于输出响应；第一二输入或非门NOR1的输出端和第二二输入或非门NOR2的第一输入端连接。
将本实施例的基于MOS管阈值损失的轻量型PUF电路称为NN-PUF电路。该NN-PUF电路中，当方波信号(即触发信号)分为上下两路方波信号(第一路方波信号称为IN0，第二路方波信号称为IN1)进入某级延时单元中时，如果该级延时单元接入的控制信号Si＝1，此时该级延时单元中的第一MOS管M1和第三MOS管M3导通，Si经过第二反相器INV2和第五反相器INV5后翻转为0，第二MOS管M2和第四MOS管M4不导通；第一路方波信号IN0由第一反相器INV1反相后通过第一MOS管M1，再由第三反相器INV3反相后产生并输出方波信号OUT0；第二路方波信号IN1由第四反相器INV4反相后通过第三MOS管M3，再由第六反相器INV6反相后产生并输出方波信号OUT1，第一路方波信号IN0和第二路方波信号IN1平行通过该级延时单元；如果该级延时单元接入的控制信号Si＝0，此时该级延时单元中的第一MOS管M1和第三MOS管M3不导通，Si经过第二反相器INV2和第五反相器INV5后翻转为1，第二MOS管M2和第四MOS管M4导通；第一路方波信号IN0由第一反相器INV1反相后通过第二MOS管M2，再由第六反相器INV6反相后产生并输出方波信号OUT1；第二路方波信号IN1由第四反相器INV4反相后通过第四MOS管M4，再由第三反相器INV3反相后产生并输出方波信号OUT0，第一路方波信号IN0和第二路方波信号IN1交叉通过该级延时单元，该级延时单元产生并输出方波信号OUT0作为第一路方波信号IN0，该级延时单元产生并输出方波信号OUT1第二路方波信号IN1分别输入下一级延时单元中。由此，当方波信号输入该NN-PUF电路后，如此经过N级延时单元后，第N级延时单元输出两路方波信号至由两个交叉耦合或非门构成的仲裁器中，由于N级延时单元中所有的NMOS管有工艺偏差，所以到达仲裁器的两路方波信号会有一个明显的延时偏差。根据仲裁器的电路结构可知，当输入仲裁器的两路方波信号均为低电平时，仲裁器的输出端为保持状态，即其输出的响应Q保持不变；当输入仲裁器的两路方波信号均为高电平时，仲裁器的输出端输出的响应Q为0；当第一二输入或非门NOR1(即仲裁器的第一输入端)先接收到低电平，第二二输入或非门NOR2(即仲裁器的第二输入端)后接收低高电平，此时进入仲裁器的第一路方波信号为低电平，第二路方波信号为高电平，仲裁器的输出端输出的响应Q为0；当第二二输入或非门NOR2(即仲裁器的第二输入端)先接收到低电平，第一二输入或非门NOR1(即仲裁器的第一输入端)后接收到低电平，此时进入仲裁器的第一路方波信号为高电平，第二路方波信号为低电平，那么仲裁器的输出端输出的响应Q为1。由于外部两路方波信号同时进入第1级延时单元，通过N级延时单元延时后，输出至仲裁器的两路方波信号之间存在延时偏差，故不会同时到达仲裁器，到达仲裁器的两路方波信号存在一个为高电平，一个为低电平的状态，仲裁器通过这种状态产生响应输出。
该NN-PUF电路中，由于在延时单元中的每条路径仅使用了一个NMOS，没有使用由一个PMOS和一个NMOS构成的传输门，从而减少了MOS管的使用数量，降低了硬件开销，而且在传输高电平的时候NMOS管不能上拉到满摆幅的高电平(VDD)，只能上拉到VDD-Vthn(Vthn为NMOS管的阈值电压)，使得到达第三反相器INV3和第六反相器INV6的输入端的电压大小为VDD-Vthn，此时第三反相器INV3和第六反相器INV6内部的PMOS管和NMOS管均处于导通状态，从而使得这两个反相器在放电的同时还会有充电的过程(放电为主要，充电为次要)，最终其输出端会被放电到低电平，极大地扩展了延时单元输出时的延时偏差大小，增加了PUF电路的随机性。
传统APUF电路的延时单元的版图如图7所示；本发明实施例一的基于MOS管阈值损失的轻量型PUF电路的延时单元的版图如图8所示；本发明实施例二的基于MOS管阈值损失的轻量型PUF电路的延时单元的版图如图9所示。分析图7至图9可知，本发明实施例一和实施例二的基于MOS管阈值损失的轻量型PUF电路的延时单元仅用了16个MOS管(每个反相器采用两个MOS管，4个反相器合计采用12个MOS管)，版图面积为4.6852μm2，与传统APUF电路的延时单元(采用24个MOS管)相比，减少了8个MOS管，硬件开销降低，节省了35％的面积开销，更加轻量。
PUF电路的可靠性和唯一性分别用片内汉明距离和片间汉明距离描述，片内汉明距离越接近于0可靠性越好，片间汉明距离越接近0.5唯一性越好。
本发明实施例一的基于MOS管阈值损失的轻量型PUF电路的片内汉明距离和片间汉明距离图如图10(a)所示。PP-PUF电路的片内汉明距离测试方法如下：在27℃、1.2V的同一标准环境下对PUF电路添加3倍于方波信号频率的噪声，并对其进行30次噪声仿真，每次提取1000组响应，最后进行片内汉明距离的计算，从图10(a)中可以看出PP-PUF电路的片内汉明距离为0.0039，具有良好的可靠性。PP-PUF电路的片间汉明距离的测试方法如下：在27℃、1.2V的同一标准环境下，对PUF电路进行50次蒙特卡洛仿真，每次提取1万组响应，最后进行片间汉明距离的计算，从图10(a)中可以看出PP-PUF电路的片间汉明距离为0.5005，具有良好的唯一性。
本发明实施例二的基于MOS管阈值损失的轻量型PUF电路的片内汉明距离和片间汉明距离图如图10(b)所示。PP-PUF电路的片内汉明距离和片间汉明距离与PP-PUF电路一样。从图10(b)中可以看出，NN-PUF电路的片内汉明距离为0.0247，具有良好的可靠性，片间汉明距离为0.5008，具有良好的唯一性。
本发明实施例一的基于MOS管阈值损失的轻量型PUF电路的延时单元的单条传输路径的结构图如图11(a)所示；图11(a)所示单条传输路径的200次蒙特卡洛仿真图如图11(b)所示。从图11(b)可以看出，方波信号经过反相器T1翻转后到达A点，经过PMOS管后在B点输出PMOS管的阈值电压Vthp的绝对值|Vthp|，再经反相器T2输出方波信号OUT。由此该延时单元利用PMOS管传输方波信号由高电平下降为低电平时的阈值损失，极大地扩展了输出的方波信号OUT由低电平上升为高电平时的延时偏差，增强了PUF电路的随机性。
本发明实施例二的基于MOS管阈值损失的轻量型PUF电路的延时单元的单条传输路径的结构图如图12(a)所示；图12(a)所示单条传输路径的200次蒙特卡洛仿真图如图12(b)所示。从图12(b)可知，方波信号经过反相器T1翻转后到达C点，经过NMOS管后在D点输出VDD-Vthn，再经反相器T2输出方波信号OUT。由此该延时单元利用NMOS管传输方波信号由低电平上升为高电平时的阈值损失，极大地扩展了输出的方波信号OUT由高电平下降为低电平时的延时偏差，增强了PUF电路的随机性。
将传统的APUF电路与本发明实施例一的PP-PUF电路和实施例二的NN-PUF电路进行NIST SP 800-22随机性测试，P-value值大于0.01视为通过，三种PUF均提取10万组响应进行测试，具体测试数据如表1所示。从表1数据可以看到，传统的APUF电路只通过2项测试项，本发明实施例一的PP-PUF电路和实施例二的NN-PUF电路均通过了9项测试项，比传统的APUF电路的多7项，具有更好的随机性。
综上所述，基于MOS管阈值损失的轻量型PUF电路较传统的APUF电路更加轻量，且在第N级延时单元输出时具有更大的延时偏差，从而具有更好的随机性，更加适用于资源受限物联网安全领域的密钥生成和身份认证等方面。

Claims (3)

1.一种基于MOS管阈值损失的轻量型PUF电路，包括N级延时单元及一个仲裁器，N＝2m，m为大于等于6的整数，N级延时单元结构相同，且依次级联，将N级延时单元依次称为第1级延时单元至第N级延时单元，第N级延时单元与所述的仲裁器连接，每级延时单元分别用于在输出至其处的控制信号控制下，使输出至其处的两路方波信号平行或者交叉通过，产生两路方波信号输出，前一级延时单元产生的两路方波信号输出至后一级延时单元处，所述的仲裁器用于比较提取第N级延时单元输出的两路方波信号的延时偏差来产生响应并输出，其特征在于所述的延时单元包括6个反相器和4个MOS管，4个MOS管均为PMOS管或者均为NMOS管，将6个反相器分别称为第一反相器、第二反相器、第三反相器、第四反相器、第五反相器和第六反相器，将4个MOS管分别称为第一MOS管、第二MOS管、第三MOS管和第四MOS管，所述的第一反相器的输入端作为所述的延时单元的第一输入端，用于接入第一路方波信号，所述的第四反相器的输入端作为所述的延时单元的第二输入端，用于接入第二路方波信号，所述的第一反相器的输出端、所述的第一MOS管的源极和所述的第二MOS管的源极连接，所述的第四反相器的输出端、所述的第三MOS管的源极和所述的第四MOS管的源极连接，所述的第一MOS管的漏极、所述的第四MOS管的漏极和所述的第三反相器的输入端连接，所述的第二MOS管的漏极、所述的第三MOS管的漏极和所述的第六反相器的输入端连接，所述的第一MOS管的栅极、所述的第二反相器的输入端、所述的第三MOS管的栅极和所述的第五反相器的输入端连接，且其连接端作为所述的延时单元的控制端，用于接入控制信号，所述的第二反相器的输出端和所述的第二MOS管的栅极连接，所述的第五反相器的输出端和所述的第四PMOS管的栅极连接，所述的第三反相器的输出端和所述的第六反相器的输出端作为所述的延时单元的两个输出端，用于产生并输出两路方波信号。
2.根据权利要求1所述的一种基于MOS管阈值损失的轻量型PUF电路，其特征在于当4个MOS管均为PMOS管时，所述的仲裁器包括两个二输入与非门，所述的二输入与非门具有第一输入端、第二输入端和输出端，将两个二输入与非门分别称为第一二输入与非门和第二二输入与非门，所述的第一二输入与非门的第一输入端和所述的第二二输入与非门的第二输入端用于接入第N级延时单元输出的两路方波信号，所述的第一二输入与非门的第二输入端和所述的第二二输入与非门的输出端连接，且其连接端为所述的仲裁器的输出端，用于输出响应；所述的第一二输入与非门的输出端和所述的第二二输入与非门的第一输入端连接。
3.根据权利要求1所述的一种基于MOS管阈值损失的轻量型PUF电路，其特征在于当4个MOS管均为NMOS管时，所述的仲裁器包括两个二输入或非门，所述的二输入或非门具有第一输入端、第二输入端和输出端，将两个二输入或非门分别称为第一二输入或非门和第二二输入或非门，所述的第一二输入或非门的第一输入端和所述的第二二输入或非门的第二输入端用于接入第N级延时单元输出的两路方波信号，所述的第一二输入或非门的第二输入端和所述的第二二输入或非门的输出端连接，且其连接端为所述的仲裁器的输出端，用于输出响应；所述的第一二输入或非门的输出端和所述的第二二输入或非门的第一输入端连接。
CN202310935134.1A 2023-07-28 2023-07-28 一种基于mos管阈值损失的轻量型puf电路 Pending CN117118400A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310935134.1A CN117118400A (zh) 2023-07-28 2023-07-28 一种基于mos管阈值损失的轻量型puf电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310935134.1A CN117118400A (zh) 2023-07-28 2023-07-28 一种基于mos管阈值损失的轻量型puf电路

Publications (1)

Publication Number Publication Date
CN117118400A true CN117118400A (zh) 2023-11-24

Family

ID=88797489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310935134.1A Pending CN117118400A (zh) 2023-07-28 2023-07-28 一种基于mos管阈值损失的轻量型puf电路

Country Status (1)

Country Link
CN (1) CN117118400A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117579440A (zh) * 2024-01-17 2024-02-20 杭州罗莱迪思科技股份有限公司 具有仲裁机制的rs485中继电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117579440A (zh) * 2024-01-17 2024-02-20 杭州罗莱迪思科技股份有限公司 具有仲裁机制的rs485中继电路
CN117579440B (zh) * 2024-01-17 2024-04-09 杭州罗莱迪思科技股份有限公司 具有仲裁机制的rs485中继电路

Similar Documents

Publication Publication Date Title
CN117118400A (zh) 一种基于mos管阈值损失的轻量型puf电路
US10367507B2 (en) Dynamic decode circuit with active glitch control
CN108509180A (zh) 一种基于二输入异或门低功耗随机数产生装置
CN112130809A (zh) 一种真随机数发生器
CN109327206B (zh) 功耗平坦化标准集成电路
CN109905117A (zh) 一种任意三节点翻转完全自恢复的锁存器
CN102082568B (zh) 一种抗单粒子瞬态电路
CN107276579B (zh) 基于sabl逻辑的功耗平衡译码器
WO2005112263A2 (en) Low swing current mode logic family
CN111130537B (zh) 一种可配置单稳态弱物理不可克隆函数电路
CN109217860A (zh) 具有电力门控方案的半导体器件
US12063038B2 (en) Reliable multi-information entropy physical unclonable function (PUF) for internet of things security
CN113095035B (zh) 一种亚阈值动态延迟型puf电路
Vakil et al. Comparitive analysis of null convention logic and synchronous CMOS ripple carry adders
CN112910653B (zh) 一种puf结构
CN110431745A (zh) 包括and-nor或or-nand门和反馈路径的用于锁存数据的装置和方法
CN106341104B (zh) 反相时钟产生电路和寄存器
US9520882B2 (en) Receiver circuit of semiconductor apparatus
Kumar et al. Dynamic power consumption and delay analysis for ultra-low power 2 to 1 multiplexer designs
CN104022758B (zh) 一种带清零置位端口的功耗均衡触发器
Reddy et al. An Energy Efficient Static Address Decoder for High-Speed Memory Applications
US8692581B2 (en) Constant switching current flip-flop
CN111193504A (zh) 面向低功耗电路应用的三节点容错堆栈式d锁存器
Shao et al. Design of Lightweight Strong Arbiter PUF Circuit Based on MOSFET Threshold Loss
CN221688644U (zh) 一种多位锁存器电路及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination