CN117118377B - 一种限幅电路及射频芯片 - Google Patents

Abstract

本申请涉及电路设计领域，提供了一种限幅电路及射频芯片。该限幅电路包括检波电路、限幅单元和钳位电路；检波电路的输出端与限幅单元的控制端连接，检波电路对输入的大功率信号进行检波处理，输出检波电压至限幅单元，由限幅单元对输入的大功率信号进行限幅；钳位电路配置于检波电路与限幅单元之间，其一端连接检波电路的输出端，其另一端接地；钳位电路具有阈值电压，阈值电压小于等于限幅单元的耐受电压，在检波电压大于阈值电压时，钳位电路开启将检波电压钳位在阈值电压。该限幅电路增大了低频检波能力和限幅能力的同时保证高频限幅单元的可靠性，从而拓宽了工作带宽和高频高功率信号下限幅的可靠性。

Description

一种限幅电路及射频芯片

技术领域

本申请涉及电路设计领域，具体而言，涉及一种限幅电路及射频芯片。

背景技术

随着现代通信技术的不断发展，射频收发机发射端线性度（输出功率）逐步提升，而接收端低噪声放大器（LNA）等器件输入一般为-20dBm量级的小功率信号，在发生发射到接收的信号泄露时，很容易就会将接收端低噪声放大器LNA等器件打坏，因此，需要在接收前端中引入限幅器，如图1所示。限幅电路在正常的小信号输入时，可看做直通传输线，当存在意外的大功率信号输入时，对输出起到限制幅度作用，一般将输出信号（即输入低噪声放大器中的信号）限制在15dBm以内以保护后级器件。

传统的限幅电路一般由检波电路A、限幅单元B组成，如图2所示；当存在大功率信号输入时，检波电路A将功率信号转化为检波电压V，控制限幅单元B导通，并过滤掉大信号，从而起到限幅作用；一般信号功率越大，检波电压A也就越大，限幅单元B导通越强，起到的限幅作用也就越大；

然而，检波电压A随着输入信号的输入频率与输入功率的上升往往呈线性增大趋势，容易超过限幅单元B中MOS晶体管的击穿电压，严重限制了限幅电路工作的频率带宽与耐功率大小，引起可靠性问题。

发明内容

本申请实施例的目的在于提供一种限幅电路及射频芯片，用以解决现有技术存在的上述问题，克服了检波电压与大功率信号下限幅可靠性的矛盾问题，增大了低频检波能力和限幅能力，且保证了高频的检波电压可靠性，也提高了检波电压与大功率信号下的限幅可靠性，从而拓宽了限幅电路的工作带宽和大功率信号中高频高功率信号下限幅的可靠性。

第一方面，提供了一种限幅电路，该限幅电路可以包括：检波电路、限幅单元和钳位电路；

所述检波电路的输出端与所述限幅单元的控制端连接，所述检波电路用于对输入的大功率信号进行检波处理，输出检波电压至所述限幅单元，由所述限幅单元对输入的所述大功率信号进行限幅；

所述钳位电路配置于所述检波电路与所述限幅单元之间，其一端连接所述检波电路的输出端，其另一端接地；所述钳位电路具有阈值电压，所述阈值电压小于等于所述限幅单元的耐受电压，在所述检波电压大于所述阈值电压时，所述钳位电路开启将所述检波电压钳位在所述阈值电压。

在一些可能的实现中，所述钳位电路包括：

n个串联的二极管、m个串联的分压电阻Rp、m个晶体管组件；n与m均为大于零的整数；每一所述晶体管组件包括晶体管和与晶体管串联的栅极电阻；

第一级二极管的输入端连接所述检波电路的输出端，最后一级二极管的输出端通过所述m个串联的分压电阻接地；

相邻所述晶体管的源极、漏极依次连接后接地，第一级晶体管的漏极连接所述限幅单元的控制端；

每一所述分压电阻的一端连接相邻两晶体管其中一个的栅极电阻，另一端连接相邻两晶体管中另一个晶体管的栅极电阻。

在一些可能的实现中，所述钳位电路包括：

所述钳位电路包括：K个串联的子钳位组件，K为大于零的整数；每一子钳位组件中包括第一晶体管、第二晶体管和与每一晶体管的栅极连接的电阻；其中，与每一晶体管的栅极连接的电阻还分别与所述第一晶体管的源极和所述第二晶体管的源极连接；

第一个子钳位组件中的第一晶体管的漏极连接所述检波电路的输出端，最后一个子钳位组件中的第二晶体管的漏极接地；相邻子钳位组件中的晶体管的漏极依次连接。

在一些可能的实现中，所述钳位电路包括：

N个串联的二极管；N为大于零的整数；

其中，第一级二极管的输入端连接所述检波电路的输出端，最后一级二极管的输出端接地。

在一些可能的实现中，所述检波电路包括：第一检波二极管、第二检波二极管、1个检波电容和1个检波电阻；

第一检波二极管的输入端与第二检波二极管的输出端连接；所述检波电容分别与所述第一检波二极管的输入端和所述第二检波二极管的输出端连接；

所述第一检波二极管的输出端与所述第二检波二极管的输入端分别与所述检波电阻的一端连接，所述检波电阻的另一端接地。

在一些可能的实现中，所述检波电路包括：

检波电容、检波二极管和检波电阻；

其中，所述检波电容连接所述检波二极管的输入端，所述检波二极管的输出端连接检波电阻的一端，所述检波电阻的另一端接地。

在一些可能的实现中，所述限幅单元包括：

P个限幅组件；每一所述限幅组件包括晶体管和与晶体管的栅极串联的电阻；P为大于零的整数；

所述P个限幅组件中的电阻的一端连接，相邻限幅组件中的晶体管的源极、漏极依次连接，最后一级限幅组件中的晶体管的源极接地。

在一些可能的实现中，还包括：调控电阻；

所述调控电阻的一端连接所述检波电路的输出端，所述调控电阻的另一端连接所述限幅单元的控制端。

第二方面，提供了一种射频芯片，其包括第一方面所述的限幅电路、与收发天线连接的收发开关，以及分别与所述收发开关连接的发射通路和接收通路；

其中，所述接收通路包括依次连接的低噪声放大器、接收选择开关和第一驱动放大器；所述发射通路包括依次连接的功率放大器、发射选择开关和第二驱动放大器；所述发射选择开关和所述接收选择开关通过移相器连接；所述限幅电路的一端分别连接所述低噪声放大器的输入端和所述收发开关的一个输出端，所述限幅电路的另一端接地。

本申请实施例中，钳位电路具有阈值电压，阈值电压小于等于限幅单元的耐受电压，在检波电压大于阈值电压时，钳位电路开启将检波电压钳位在阈值电压。该限幅电路将钳位电路应用其中，起到钳位检波电压、保护限幅单元不被电压击穿提高了检波电压与大功率信号下的限幅可靠性，由此提高了限幅电路中检波电路和限幅单元的可靠性。同时，由于引入钳位电路且钳位电路具有的阈值电压不大于限幅单元的耐受电压，使限幅单元中的限幅晶体管不易被击穿，提高了限幅晶体管的电压可靠性。

本申请还可以通过设置调控电阻来对检波二极管的电流大小进行调节，提升限幅电路的可靠性。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为提供的一种限幅器在射频前端的应用结构示意图；

图2为提供的一种传统限幅器结构示意图；

图3为提供的一种传统的检波电压与输入信号的输入功率、输入频率的关系曲线；

图4为本申请实施例提供的一种限幅电路的结构示意图；

图5为本申请实施例提供的一种检波电路的电路结构示意图；

图6为本申请实施例提供的另一种检波电路的电路结构示意图；

图7为本申请实施例提供的一种钳位电路的电路结构示意图；

图8为本申请实施例提供的另一种钳位电路的电路结构示意图；

图9为本申请实施例提供的再一种钳位电路的电路结构示意图；

图10为本申请实施例提供的一种限幅电路中钳位电路的等效电路结构示意图；

图11为本申请实施例提供的另一种限幅电路的电路结构示意图；

图12为本申请实施例提供的一种引入钳位电路的检波电压曲线对比图；

图13为本申请实施例提供的一种无钳位电路的限幅电路的输入输出曲线对比图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，并不是全部的实施例。基于本申请实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

参考图1所示，限幅电路可以应用在射频芯片上，该射频芯片可以包括限幅电路、与收发天线连接的收发开关，以及分别与收发开关连接的发射通路和接收通路；其中，接收通路可以包括依次连接的低噪声放大器LNA、接收选择开关，如单刀双掷开关和第一驱动放大器DA；发射通路可以包括依次连接的功率放大器PA、发射选择开关，如单刀双掷开关和第二驱动放大器DA；发射选择开关和接收选择开关通过移相器连接；

限幅电路的一端分别连接低噪声放大器的输入端和与收发天线连接的收发开关的一个输出端，限幅电路的另一端接地。

为了提升限幅电路的限幅能力，可以通过增大检波电压，结合图2，如增大检波电阻R1或增大检波二极管D1的尺寸或实现全波检波等手段来实现。然而，检波电压随着输入信号的输入频率与输入功率的上升往往呈线性增大趋势。该趋势可以如图3所示的f2、f1和f0三条输入频率曲线，f2大于f1，f1大于f0，随着输入功率的上升，检波电压随之增大；若检波电压大于限幅单元中MOS栅极击穿电压，则限幅电路的栅极将被击穿，导致限幅电路损坏。结合图3可知，相同输入功率下，f2的输入频率容易造成限幅电路损坏。也就是说，相同输入功率下高频率易造成限幅电路损坏。严重限制了限幅电路工作的频率带宽与耐功率大小，引起可靠性问题。

为了解决上述问题，本申请提供了一种限幅电路，该限幅电路可以包括：检波电路、限幅单元和钳位电路，该钳位电路起到钳位检波电压、保护限幅单元不被电压击穿、提高了电路的可靠性。

以下结合说明书附图对本申请的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本申请，并不用于限定本申请，并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

图4为本申请实施例提供的一种限幅电路的结构示意图。如图4所示，该限幅电路可以包括：检波电路A、限幅单元B和钳位电路C。

其中，检波电路A的输出端与限幅单元B的控制端连接，检波电路A用于对输入的大功率信号进行检波处理，输出检波电压V至限幅单元，由限幅单元B对输入的大功率信号进行限幅，以实现输入LNA中的信号是限幅后的信号。

钳位电路C配置于检波电路A与限幅单元B之间，其一端连接检波电路A的输出端，其另一端接地；钳位电路C具有阈值电压Vmax，阈值电压Vmax小于等于限幅单元的耐受电压，在检波电压V大于阈值电压Vmax时，钳位电路C开启将检波电压V钳位在阈值电压Vmax。

可见，由于阈值电压Vmax不大于限幅单元的耐受电压，故于钳位电路处于钳位状态（即将检波电压钳位在阈值电压）后，保护了限幅单元不被电压击穿，提高了器件可靠性。

进一步的，限幅电路输入的信号可以是高频应用领域的大功率信号，还可以是高频应用领域的小功率信号，或者，是低频应用领域的大功率信号或小功率信号。

其中，大功率信号是指信号功率大于预设功率阈值的信号，其功率能够损坏器件，此时限幅电路起限幅作用；小功率信号是指信号功率不大于预设功率阈值的信号。其功率不会损害器件的信号，可能是正常工作的信号，此时限幅电路不起限幅作用。高频是指在1G到X0G频率范围的频率。低频是指在20赫兹～2万赫兹频率范围的频率。

因检波电路对小功率信号的检波能力较弱，故在低频应用领域和高频应用领域中，可以通过增大R1阻值、进行全波检波、增大D1尺寸等多种方式，提升检波电路对低频或高频的小功率信号检波能力，提高检波电压，此时因小功率信号对应的检波电压不能达到阈值电压Vmax，故限幅电路中的钳位电路不对检波电压进行钳位处理，检波电路输出的检波电压通过传输导线传输至限幅单元，使限幅单元导通，从而优化低频限幅能力。

因检波电路对大功率信号的检波能力较强，故在低频应用领域和高频应用领域中，检波电路针对大功率信号可输出较大的检波电压，若钳位电路检测到检波电压达到或超过阈值电压Vmax，则对该检波电压进行钳位处理，将检波电压限制在阈值电压Vmax，阈值电压Vmax传输至限幅单元，使限幅单元导通，从而优化高频的可靠性。

对于检波电路A：

（1）检波电路的电路结构可以如图5所示，该检波电路可以包括：1个检波电容C1、1个检波二极管D1和1个检波电阻R1；

其中，检波电容C1连接检波二极管D1的输入端，该检波二极管D1的输出端连接检波电阻R1的一端，检波电阻R1的另一端接地。

该检波电路的电路结构能够实现对输入的大功率信号的半波检波，即检波电路输出的是对大功率信号进行半波检波后的检波电压。

（2）检波电路的电路结构可以如图6所示，该检波电路可以包括：第一检波二极管D1和第二检波二极管D2，以及检波电容C1和检波电阻R1；

第一检波二极管D1的输入端与第二检波二极管D2的输出端连接，检波电容C1分别与第一检波二极管D1的输入端和第二检波二极管D2的输出端连接；

第一检波二极管D1的输出端与第二检波二极管D2的输入端分别与检波电阻R1的一端连接，检波电阻R1的另一端接地。

该检波电路的电路结构能够实现对输入的大功率信号的全波检波，即检波电路输出的是对大功率信号进行全波检波后的检波电压。

需要说明的是，上述各电路结构的检波电路中检波电阻R1的阻值可以设置在X0Ω到X0kΩ范围内。

对于限幅单元B：

限幅单元的电路结构可以如图4所示，限幅单元可以包括：P个限幅组件，如限幅组件1……限幅组件P；每一限幅组件可以包括晶体管和与晶体管的栅极串联的电阻；P为大于零的整数；

P个限幅组件中的电阻Rg的一端连接在一起，该连接点为该限幅单元的控制端；相邻限幅组件中的晶体管的源极、漏极依次连接，第一级限幅组件中的晶体管的漏极连接低噪声放大器的输入端，最后一级限幅组件中的晶体管的源极接地。

需要说明的是，晶体管连接的电阻的阻值可以设置在X0kΩ以上。

对于钳位电路C：

如图7所示，钳位电路可以包括：n个串联的二极管、m个串联的分压电阻Rp、m个晶体管组件；n与m均为大于零的整数；每一晶体管组件可以包括晶体管和与晶体管串联的栅极电阻；

其中，第一级二极管的输入端连接检波电路的输出端，最后一级二极管的输出端通过m个串联的分压电阻接地；

相邻晶体管的源极、漏极依次连接后，最后一级晶体管的源极连接接地，第一级晶体管的漏极连接限幅单元的控制端；

每一分压电阻的一端连接相邻两晶体管其中一个的栅极电阻，另一端连接相邻两晶体管中另一个晶体管的栅极电阻。

如图7所示的钳位电路中，n个串联的二极管d1~dn形成单向导通通路，晶体管组件可以包括一个晶体管和与晶体管的栅极连接的栅极电阻Rg；晶体管组件的第一输出端为晶体管的漏极端，晶体管组件的第二输出端为晶体管的源极端。

n个串联的二极管的输出端分别与第一个分压电阻Rp1的第一端和第一个晶体管组件的输入端连接，第一个晶体管组件的第一输出端为钳位电路的输出端；第一个晶体管组件的第二输出端与第二个晶体管组件的第一输出端连接；

第一个分压电阻Rp1的第二端分别与第二个晶体管组件的输入端和第二个分压电阻Rp2的第一端连接，第二个晶体管组件的第二输出端与第三个晶体管组件的第一输出端连接；

第二个分压电阻Rp2的第二端连接分别与第三个晶体管组件的输入端和第三个分压电阻Rp3的第一端连接，第三个晶体管组件的第二输出端与第四个晶体管组件的第一输出端连接；

依次类推……，第m-2个分压电阻Rpm-2的第二端连接分别与第m-1个晶体管组件的输入端和第m-1个分压电阻Rpm-1的第一端连接，第m-1个晶体管组件的第二输出端与第m个晶体管组件的第一输出端连接；

第m-1个分压电阻Rpm-1的第二端连接分别与第m个晶体管组件的输入端和第m个分压电阻Rpm的第一端连接，第m个晶体管组件的第二输出端与第m个分压电阻Rpm的第二端均接地。

针对上述电路结构，n个串联的二极管d1~dn将检波电路输出的检波电压耦合至钳位电路中晶体管M1~Mm的栅极，当检波电压达到Vmax，则在d1~dn的作用下，晶体管M1~Mm达到导通条件，起到钳位作用。

其中，二极管d1~dn的个数与Vmax大小设定相关，当Vmax设定值越大，所需要的二极管串联个数越多；晶体管M1~Mm的个数与Vmax大小相关，当Vmax增大，因晶体管源漏级击穿电压的限制，需要适当增多晶体管个数；也就是说，阈值电压Vmax可以根据串联的二极管的个数n和晶体管组件的个数m来确定。

分压电阻Rp1~Rpm可以通过设置合适的阻值，来调控晶体管M1~Mm之间栅极电压Vgs的分压情况，使多个晶体管之间的Vgs摆幅大致相等，即m个分压电阻Rp用于调节m个晶体管组件中m个晶体管间的栅极分压相同，以达到面积、钳位效果、过电流能力更好的折中。

在一些实施例中，如图8所示，钳位电路可以包括：K个串联的子钳位组件，K为大于零的整数；该钳位电路可以称为MOS钳位电路。

每一子钳位组件中可以包括第一晶体管、第二晶体管和与每一晶体管的栅极连接的电阻；其中，与每一晶体管的栅极连接的电阻还分别与第一晶体管的源极和第二晶体管的源极连接；

第一个子钳位组件中的第一晶体管的漏极连接检波电路的输出端，最后一个子钳位组件中的第二晶体管的漏极接地；相邻子钳位组件中的晶体管的漏极依次连接。

具体的，如图8所示，钳位电路的K个串联的子钳位组件，如第一个子钳位组件Z1至最后一个子钳位组件ZK，Z1至ZK中任一子钳位组件均包括晶体管J1、晶体管J2和与每一晶体管的栅极连接的电阻；在任一子钳位组件中与每一晶体管连接的电阻还与这两个晶体管的源极连接，且该子钳位组件中晶体管J1的漏极与前一个相邻的子钳位组件中的晶体管J2的漏极连接，晶体管J2的漏极与后一个相邻的子钳位组件中的第一晶体管J1的漏极连接。例如，Z2中的晶体管J1的漏极与Z1中的晶体管J2的漏极连接，Z2中的晶体管J2的漏极与Z3中的晶体管J1的漏极连接。ZK的晶体管J2的漏极接地。

在一些实施例中，钳位电路的电路结构可以如图9所示，钳位电路可以包括：N个串联的二极管，如二极管D_1、D_2……D_N；N为大于零的整数；该钳位电路可以称为二极管钳位电路。

其中，第一级二极管的输入端连接所述检波电路的输出端，最后一级二极管的输出端接地。

可以理解的是，二极管的个数与Vmax大小设定相关，当Vmax设定值越大，所需要的二极管串联个数越多，即N个串联的二极管的整体分压要达到Vmax。

综上，本申请实施例提供的限幅电路可以根据上述介绍的检波电路的不同电路结构、限幅单元的电路结构和钳位电路的不同电路结构进行组合，得到具有不同电路结构的限幅电路；在实际使用中，可以根据实际业务需求，如当前射频芯片的应用需求，对不同电路结构的限幅电路进行选择，具体选择方式本申请在此不做限定。

进一步的，如图10所示，本申请提供的一种限幅电路中钳位电路的等效电路结构中，钳位电路可以等效为电阻R4，其阻值可以设置在10Ω-80Ω范围内。

当钳位电路处于钳位状态，即钳位电路检测到检波电压到达或超过阈值电压Vmax时，钳位电路可等效为电阻R4，R4与R1并联，并与检波二极管D1的导通电阻Ron形成分压关系；因为R1、R4的并联导致分压电阻减小，从而使得限幅单元所得到的检波电压减小，从而起到钳位作用。

进一步的，在设计中需要考虑在钳位状态下的电流大小与过电流能力，可以通过在检波电路和限幅电路之间设置调控电阻R5，如图11所示，调控电阻R5的一端连接检波电路的输出端，调控电阻R5的另一端连接电阻R4的一端，电阻R4的另一端接地，其中，调控电阻R5的阻值可以根据业务需求进行设置。与图10中限幅单元的各限幅栅极电阻的总阻值相比，图11中限幅单元中各限幅栅极电阻的总阻值小于图10中限幅单元的各限幅栅极电阻的总阻值。上述实施例在既保证限幅响应速度的同时，又可以减小钳位电路实际电流大小，提升检波电路、钳位电路的可靠性，相当于在可靠性方面增加一个自由度，进一步提升限幅电路的性能。通过调整调控电阻R5的阻值，还可以调整检波电路中检波二极管的电流大小，优化检波电路的可靠性。

本申请提供的限幅电路的技术效果可以如图12-13所示。图12为本申请实施例提供的一种引入钳位电路的检波电压曲线对比图，在以输入功率为横坐标，以检波电压为纵坐标的坐标系中，若在信号的输入功率为30dBm时引入钳位电路，引入钳位电路后，随着信号的输入功率增大，钳位电压在高功率下由3.43V被钳位在2.75V，小于限幅MOS管的击穿电压（一般为3~4V）若不引入钳位电路，则检波电压将逐渐增大，将大于限幅MOS管的击穿电压，导致限幅单元损坏；图13为本申请实施例提供的一种无钳位电路的限幅电路的输入输出曲线对比图。在以输入功率为横坐标，以输出功率为纵坐标的坐标系中，若无钳位电路，随着输入信号的输入功率增大，则输出功率逐渐增大，限幅电路在输入约30dBm下发生损坏（限幅输出功率陡增，失去限幅作用），而在有钳位电路时，随着输入信号的输入功率增大，输出功率被控制在15.72，限幅电路功能正常。

可见，本申请将钳位电路引入限幅电路中，起到钳位检波电压、保护限幅单元不被电压击穿、提高器件可靠性。且在限幅电路低频性能不断优化的同时，解决了高频可靠性问题，使限幅电路的应用频段、应用场景更加广泛，市场竞争力更强。

本领域内的技术人员应明白，本申请实施例中的实施例可提供为方法、系统、或计算机程序产品。因此，本申请实施例中可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请实施例中可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本申请实施例中是参照根据本申请实施例中实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本申请实施例中的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。包括优选实施例以及落入本申请实施例中范围的所有变更和修改。

显然，本领域的技术人员可以对本申请实施例中实施例进行各种改动和变型而不脱离本申请实施例中实施例的精神和范围。这样，倘若本申请实施例中实施例的这些修改和变型属于本申请实施例及其等同技术的范围之内，则本申请实施例中也意图包含这些改动和变型在内。

Claims (6)

1.一种限幅电路，其特征在于，包括：检波电路、限幅单元和钳位电路；

所述检波电路的输出端与所述限幅单元的控制端连接，所述检波电路用于对输入的大功率信号进行检波处理，输出检波电压至所述限幅单元，由所述限幅单元对输入的所述大功率信号进行限幅；

所述钳位电路配置于所述检波电路与所述限幅单元之间，其一端连接所述检波电路的输出端，其另一端接地；所述钳位电路具有阈值电压，所述阈值电压小于等于所述限幅单元的耐受电压，在所述检波电压大于所述阈值电压时，所述钳位电路开启将所述检波电压钳位在所述阈值电压；

其中，所述钳位电路包括：

n个串联的二极管、m个串联的分压电阻Rp、m个晶体管组件；n与m均为大于零的整数；每一所述晶体管组件包括晶体管和与晶体管串联的栅极电阻；

第一级二极管的输入端连接所述检波电路的输出端，最后一级二极管的输出端通过所述m个串联的分压电阻接地；

相邻所述晶体管的源极、漏极依次连接后接地，第一级晶体管的漏极连接所述限幅单元的控制端；

每一所述分压电阻的一端连接相邻两晶体管其中一个的栅极电阻，另一端连接相邻两晶体管中另一个晶体管的栅极电阻；或者，

所述钳位电路包括：

K个串联的子钳位组件，K为大于零的整数；每一子钳位组件中包括第一晶体管、第二晶体管和与每一晶体管的栅极连接的电阻；其中，与每一晶体管的栅极连接的电阻还分别与所述第一晶体管的源极和所述第二晶体管的源极连接；

第一个子钳位组件中的第一晶体管的漏极连接所述检波电路的输出端，最后一个子钳位组件中的第二晶体管的漏极接地；相邻子钳位组件中的晶体管的漏极依次连接。

2.如权利要求1所述的限幅电路，其特征在于，所述检波电路包括：第一检波二极管、第二检波二极管、检波电容和检波电阻；

第一检波二极管的输入端与第二检波二极管的输出端连接；所述检波电容分别与所述第一检波二极管的输入端和所述第二检波二极管的输出端连接；

所述第一检波二极管的输出端与所述第二检波二极管的输入端分别与所述检波电阻的一端连接，所述检波电阻的另一端接地。

3.如权利要求1所述的限幅电路，其特征在于，所述检波电路包括：

检波电容、检波二极管和检波电阻；

其中，所述检波电容连接所述检波二极管的输入端，所述检波二极管的输出端连接检波电阻的一端，所述检波电阻的另一端接地。

4.如权利要求1所述的限幅电路，其特征在于，所述限幅单元包括：

P个限幅组件；每一所述限幅组件包括晶体管和与晶体管的栅极串联的电阻；P为大于零的整数；

所述P个限幅组件中的电阻的一端连接，相邻限幅组件中的晶体管的源极、漏极依次连接，最后一级限幅组件中的晶体管的源极接地。

5.如权利要求1所述的限幅电路，其特征在于，还包括：调控电阻；

所述调控电阻的一端连接所述检波电路的输出端，所述调控电阻的另一端连接所述限幅单元的控制端。

6.一种射频芯片，其特征在于，包括权利要求1-5任一所述的限幅电路、与收发天线连接的收发开关，以及分别与所述收发开关连接的发射通路和接收通路；

其中，所述接收通路包括依次连接的低噪声放大器、接收选择开关和第一驱动放大器；

所述发射通路包括依次连接的功率放大器、发射选择开关和第二驱动放大器；

所述发射选择开关和所述接收选择开关通过移相器连接；所述限幅电路的一端分别连接所述低噪声放大器的输入端和所述收发开关的一个输出端，所述限幅电路的另一端接地。