CN117116967A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN117116967A CN117116967A CN202310567999.7A CN202310567999A CN117116967A CN 117116967 A CN117116967 A CN 117116967A CN 202310567999 A CN202310567999 A CN 202310567999A CN 117116967 A CN117116967 A CN 117116967A
- Authority
- CN
- China
- Prior art keywords
- region
- semiconductor substrate
- semiconductor device
- hydrogen
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 67
- 239000001257 hydrogen Substances 0.000 claims abstract description 67
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 62
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 32
- 239000001301 oxygen Substances 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 238000002347 injection Methods 0.000 claims abstract description 18
- 239000007924 injection Substances 0.000 claims abstract description 18
- 230000004913 activation Effects 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 4
- 238000000103 photoluminescence spectrum Methods 0.000 claims description 3
- 238000009826 distribution Methods 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 73
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 210000004027 cell Anatomy 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2225—Diffusion sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
提供一种半导体装置，即使向半导体基板形成1层质子缓冲层，也不会出现载流子浓度分布的形成异常，能够使漏电流降低。还涉及半导体装置的制造方法。半导体装置具有：第1导电型的漂移区域，其形成于具有表面及背面的半导体基板；第1导电型的氢缓冲区域，其配置于漂移区域的背面侧，包含氢作为杂质，杂质浓度比漂移区域高；第1导电型的平坦区域，其配置于氢缓冲区域的背面侧，杂质浓度比漂移区域高；以及第1导电型或第2导电型的载流子注入层，其配置于平坦区域的背面侧，杂质浓度比氢缓冲区域及平坦区域高，氢缓冲区域及平坦区域的氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3，并且是恒定的。
Description
技术领域
本发明涉及一种具有IGBT、二极管等功率半导体元件的半导体装置及其制造方法。
背景技术
以下记载的专利文献1公开的半导体装置具有半导体基板、在半导体基板的表面侧形成的阳极层、在基板的背面侧形成的阴极层、以及在阳极层与阴极层之间形成的n型的缓冲区域。在该半导体装置中规定了从阳极层至缓冲区域的氧浓度。
专利文献1：日本特开2014-99643号公报
在上述专利文献1中，没有规定从缓冲区域至阴极层的氧浓度，从缓冲区域至阴极层的氧浓度单调减少。已知：在此情况下，如果为了提高生产率而向氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3的半导体基板形成1层质子缓冲区域，则会出现载流子浓度分布的形成异常、漏电流增加、在切断时无法抑制振荡等，缓冲的效果受损。
发明内容
本发明是为解决上述课题而提出的，其目的在于，提供一种半导体装置及其制造方法，即使向氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3的半导体基板形成1层氢缓冲区域，也不会出现载流子浓度分布的形成异常，能够使漏电流降低。
本发明涉及的半导体装置具有：第1导电型的漂移区域，其配置于具有表面及背面的半导体基板；第1导电型的氢缓冲区域，其配置于漂移区域的背面侧，包含氢作为杂质，杂质浓度比漂移区域高；第1导电型的平坦区域，其配置于氢缓冲区域的背面侧，杂质浓度比漂移区域高；以及第1导电型或第2导电型的载流子注入层，其配置于平坦区域的背面侧，杂质浓度比氢缓冲区域及平坦区域高，氢缓冲区域及平坦区域的氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3，并且是恒定的。
另外，对上述半导体装置进行制造的本发明涉及的半导体装置的制造方法包含：准备氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3的半导体基板的工序；注入工序，将质子以从半导体基板的背面算起的深度小于或等于10μm的方式以小于或等于4E13atoms/cm3的剂量注入；以及激活工序，将在注入工序中注入的质子通过400℃的热处理而激活，将深度设为Zμm，将激活工序的热处理时间设为Tmin，在30＜T＜240的范围满足Z<0.03T+5的关系式。
另外，对上述半导体装置进行制造的本发明涉及的半导体装置的制造方法包含：准备氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3的半导体基板的工序；注入工序，将质子以从半导体基板的背面算起的深度小于或等于15μm的方式以小于或等于4E13atoms/cm3的剂量注入；以及激活工序，将在注入工序中注入的质子通过430℃、120min的热处理而激活。
发明的效果
根据本发明，即使在具有大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3的氧浓度的半导体基板形成了1层氢缓冲区域，也会防止在平坦区域产生高电阻层，不会出现载流子浓度分布的形成异常。没有高电阻层的平坦区域和氢缓冲区域缓和动态耗尽层的急剧变化，由此，能够使浪涌电压降低，能够抑制振荡。
附图说明
图1是说明实施方式1涉及的半导体装置的制造方法的剖视图。
图2是说明实施方式1涉及的半导体装置的制造方法的剖视图。
图3是说明实施方式1涉及的半导体装置的制造方法的剖视图。
图4是说明实施方式1涉及的半导体装置的制造方法的剖视图。
图5是说明实施方式1涉及的半导体装置的制造方法的剖视图。
图6是说明实施方式1涉及的半导体装置的制造方法的剖视图。
图7是表示没有高电阻层的实施方式1所涉及的半导体装置的半导体基板之中的氧浓度分布的图。
图8是表示图7所示的氧浓度分布以及有高电阻层的半导体基板之中的氧浓度分布的示意图。
图9是表示氢的激活时间与氢缓冲区域相对于背面电极的距离之间的关系的示意图。
图10是将有无产生高电阻层的分界线以半导体基板之中的氧浓度与氢缓冲层相对于背面电极的距离之间的关系来表示的示意图。
图11是表示半导体基板之中的碳浓度与平坦区域和漂移区域的载流子浓度之差之间的关系的示意图。
图12是分别表示使激活温度变化时的半导体基板之中的氧浓度与氢缓冲区域相对于背面电极的距离之间的关系的线图。
图13是表示在平坦区域没有形成高电阻层的情况下的载流子分布的PL光谱图。
具体实施方式
以下，参照附图对实施方式进行说明。对于在各图中共通或对应的要素标注相同的标号，简化或省略说明。
实施方式1.
参照图1至图6，以制造IGBT的情况为例，说明实施方式1涉及的半导体装置的制造方法。在各图中，左侧的部分表示单元部，右侧的部分表示包含栅极配线的终端部。在本实施方式中，以第1导电型为n型、第2导电型为p型的情况为例进行说明，但也可以是第1导电型为p型、第2导电型为n型。此外，对于下文中的具体工艺条件，只要没有特别地详细描述，则对于本领域技术人员而言能够使用已知的条件。
首先，参照图1(a)，准备作为半导体基板1的n型硅基板。半导体基板1是通过对由MCZ法制造出的大直径的单晶硅进行切片而制造的。以下，将图1所示的半导体基板1的上表面作为表面、将下表面作为背面而进行说明。半导体基板1在表面和背面之间具有后述的漂移区域Rd。半导体基板1的氧浓度及碳浓度在制造时就已测定，是已知的。半导体基板1的氧浓度例如优选为大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3。半导体基板1的p型杂质浓度是与半导体装置的耐压相对应而决定的。
接下来，在半导体基板1的终端部的表层，通过例如等离子CVD法而形成用于形成后述的p型阱层4的硅氧化膜2。硅氧化膜2的膜厚设定为可以作为硬掩模而起作用的厚度。接下来，使用照相制版技术形成省略了图示的抗蚀剂图案，将抗蚀剂图案作为掩模而选择性地对终端部的硅氧化膜2进行蚀刻。然后，如果将抗蚀剂图案去除，则得到由图1所示的硅氧化膜2构成的硬掩模。硬掩模将单元部的半导体基板1的表面整体覆盖，并且将终端部的半导体基板1的表面选择性地覆盖。如果在没有由硬掩模覆盖的半导体基板1的表面，通过热氧化法形成衬垫氧化膜3，则得到图1(a)所示的结构。以可以降低对半导体基板1的表面的损伤的方式设定衬垫氧化膜3的膜厚，设定为比硅氧化膜2的膜厚薄。
接下来，如图1(b)所示，将硅氧化膜2作为硬掩模，使用离子注入法，将作为p型杂质的硼(B)选择性地注入至终端部的半导体基板1之内。此外，也可以替代硬掩模，将抗蚀剂图案作为掩模而选择性地注入硼。
接下来，通过在大于或等于1000℃的高温的氮气氛之中实施大于或等于240分钟的热处理，从而使注入的硼激活。由此，如图2(a)所示，在终端部的半导体基板1的表面侧形成p型阱层4。
接下来，在将已形成于单元部的硅氧化膜2薄化之后，与p型阱层4同样地，使用离子注入法，在单元部的半导体基板1的表面注入作为p型杂质的硼。然后，实施热处理使硼激活。由此，如图2(b)所示，在单元部的半导体基板1的表面形成p型基极层5。
接下来，对在单元部形成的硅氧化膜2使用照相制版技术及蚀刻而进行图案化。将图案化后的硅氧化膜2作为掩膜，注入磷或砷等n型杂质。然后，通过实施热处理使n型杂质激活，从而如图3(a)所示，在单元部形成n+型发射极层6。
接下来，通过将硅氧化膜3作为掩模而对半导体基板1进行蚀刻，从而如图3(b)所示，形成贯通n+型发射极层6而到达漂移区域Rd的沟槽7。接下来，使用热氧化法，在沟槽7的内表面形成作为栅极绝缘膜8的硅氧化膜。然后，在形成了栅极绝缘膜8的沟槽7内埋入成为电极材料的多晶硅9。多晶硅9能够通过CVD法、溅射法形成。由此，形成延伸至漂移区域Rd、由多晶硅9构成的沟槽栅极。多晶硅9不仅被用作单元部的沟槽栅极，也被用作终端部的栅极配线。此外，在本实施方式中，在形成沟槽栅极之前形成了n+型发射极层6，但也可以在形成沟槽栅极之后形成n+型发射极层6。
接下来，将已形成于单元部的硅氧化膜3去除。然后，如图4(a)所示，在单元部表面选择性地注入硼等p型杂质，实施热处理将注入的p型杂质激活。由此，形成p+层10。此外，也可以通过1次热处理将n+型发射极层6用的n型杂质和p+层10用的p型杂质同时激活。
接下来，如图4(b)所示，形成氧化膜图案11，形成与后述的表面电极12接触的接触区域。然后，如图5(a)所示，形成表面电极12。虽然省略了图示，但也可以根据需要而形成氮化硅、聚酰亚胺等表面保护膜。
继以上的半导体基板1的表面侧的处理之后，实施半导体基板1的背面侧的处理。首先，如图5(b)所示，从背面侧将半导体基板1研磨至与器件的耐压对应的厚度。
接下来，从半导体基板1的背面侧将用于形成后述的氢缓冲层13的氢(H+)注入。然后，在与氢相比更靠背面侧，将用于形成后述的磷缓冲层14的n型杂质即磷等n型杂质注入。也可以替代磷而注入砷。进一步地，在与磷相比更靠背面侧，将用于形成后述的集电极层15的硼等p型杂质注入。然后，通过实施退火将磷和硼激活，从而形成磷缓冲层14和集电极层15。虽然将磷缓冲层14和集电极层15通过1次退火而一起形成，但也可以通过分别退火而形成。上述磷缓冲层14和集电极层15相当于载流子注入层。进一步地，通过实施退火将氢激活，从而形成氢缓冲层13。然后，如果形成背面电极16，则得到具有图6所示的构造的半导体装置。
在实施方式1的半导体装置中，如图7所示，半导体基板1之中的氧浓度Co例如为大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3，并且平坦区域Rf、氢缓冲区域Rb和漂移区域Rd的氧浓度Co是恒定的。
接下来，对氢缓冲层13的形成工序进行说明。通常具有以下倾向，即，随着半导体基板1之中的氧浓度增高，注入至半导体基板1内的氢变得难以在半导体基板1之中扩散。因此，如图8所示，氢缓冲层13相对于背面电极16的距离Z需要考虑半导体基板1之中的氧浓度Co和氢的注入条件及激活条件。例如，在半导体基板1之中的氧浓度为6E17atoms/cm3的情况下，在使氢缓冲层13的峰值浓度为小于或等于1E15atoms/cm3这样的剂量的氢注入、和400℃的氮或氢气氛之中进行160min的氢激活时，优选氢缓冲层13相对于背面电极16的距离Z小于或等于10μm。剂量能够设定为例如小于或等于4E13atoms/cm3。如果以不改变氢的激活条件地使氢缓冲层13相对于背面电极16的距离Z成为大于或等于10μm的方式对注入条件进行变更，则如图8所示，产生载流子浓度比漂移区域Rd低的高电阻层Lh。高电阻层Lh包含具有深的能级的缺陷，抑制深的漏电流的增加，使来自背面的载流子注入效率降低。因此，不期望产生高电阻层Lh。图9是表示半导体基板1之中的氧浓度为6E17atoms/cm3且将氢的激活温度固定为400℃时的激活时间T与开始产生高电阻层Lh的氢缓冲层13相对于背面电极16的距离Z之间的关系的示意图。如图9所示，如果将激活时间设为T[min]，将氢缓冲层13相对于背面电极16的距离设为Z，则不产生高电阻层Lh的范围在30<T<240min的范围能够以Z＜0.03T+5进行表示。另外，如上所述，氢的扩散随着半导体基板1之中的氧浓度而变化，在半导体基板1之中的氧浓度为1E16atoms/cm3时，在30<T<240min的范围，不产生高电阻层Lh的范围能够以Z＜0.16T+21进行表示。
进一步地，在如图10所示，固定为使氢缓冲层13的峰值浓度为小于或等于1E15atoms/cm3这样的剂量的氢注入，并且将氢的激活条件固定为400℃、120min时，如果将氧浓度设为α[atoms/cm3]，则半导体基板1之中的氧浓度和没有产生高电阻层Lh的氢缓冲层13相对于背面电极16的距离Z在1E16atoms/cm3<α<6E17atoms/cm3的范围能够以Z<-7.8ln(α)+328进行表示。
另外，平坦区域Rf的载流子浓度具有与半导体基板1之中的碳浓度的增加成正比地增加的倾向。例如，在本实施方式中，如图11所示，如果将平坦区域Rf的载流子浓度与漂移区域Rd的载流子浓度之差设为Y[atoms/cm3]，将平坦区域Rf的碳浓度设为X[atoms/cm3]，则能够以Y>8E6×X0.46进行表示。
在以上的说明中，将氢的激活温度固定为400℃，但能够在对表面没有影响的范围提高激活温度。激活温度的增加能够辅助氢扩散，进一步增大没有高电阻层Lh的氢缓冲层13相对于背面电极16的距离Z。例如，在图12中示出了在将激活温度提高至410℃、420℃时的半导体基板1的氧浓度与氢缓冲层13相对于背面电极16的距离Z之间的关系。410℃和420℃时的直线的斜率变得比400℃时大的1个原因被认为是，因注入而产生的某个能级的缺陷开始急剧地恢复的温度带。因此，在提高氢的激活温度时，需要考虑缺陷的消失。
如上所述，因氢的注入而产生的缺陷在考虑到氢扩散、电特性的基础上是重要的。通常，在注入的氢通过的氢通过区域，由于氢离子与硅原子的碰撞而形成具有各种原子配置的晶体性低的区域。例如，半导体基板1之中的碳原子在稳定的状态下与硅晶体的硅原子置换而被收入晶体的晶格点(Cs)，但由于氢的注入能量而将碳原子放出至晶格之间。有报告称该晶格间碳原子(Ci)通过与晶格间氧原子相结合而生成载流子陷阱(CiOi)。被氢缓冲层13与磷缓冲层14夹着的区域的作为电子陷阱的载流子陷阱引起漏电流的增加、表面扩散分布的未形成。因此，不期望电子陷阱残留于扩散分布之中。
在本实施方式中得到的半导体装置在图13所示的平坦区域Rf的光致发光光谱中，如实线所示，在能量0.79eV处没有确认到载流子陷阱(CiOi)的峰值。因此，本实施方式的半导体装置没有产生高电阻层Lh，在平坦区域Rf没有载流子陷阱(CiOi)。作为参考，如果产生高电阻层Lh，则如虚线所示，在能量0.79eV处确认到载流子陷阱(CiOi)的峰值。
如以上所说明的那样，根据本实施方式，氢缓冲层13具有缓和以通断时为代表的动态耗尽层的急剧变化、使浪涌电压降低、抑制振荡的效果。浪涌电压的降低对于动态耐压的提高有用，抑制振荡对于噪声的降低有用。特别地，在本实施方式中，对于半导体基板1的氧浓度Co，通过设定恰当的氢缓冲层相对于背面电极的距离Z而得到没有高电阻层Lh的载流子分布。即，不会出现载流子浓度分布的形成异常。另外，平坦区域Rf的载流子浓度与半导体基板1之中的碳浓度成正比地增加，能够控制平坦区域Rf的载流子浓度，平坦区域Rf的载流子浓度增加能够抑制来自背面的空穴注入，实现漏电流的降低。如果氢的激活条件小于或等于400℃，则能够将对半导体装置的表面构造的热影响最小化。例如能够将因表面的电极的半导体基板的扩散、表面保护材料的热而导致的特性变化最小化。另一方面，为了降低浪涌电压和抑制振荡，也可以提高激活温度以进行将氢缓冲层13相对于背面电极16的距离Z进一步增大的调整。另外，因氢注入而产生的载流子陷阱(CiOi)不存在于半导体装置的平坦区域Rf，因此能够降低漏电流，可以抑制背面扩散分布的未形成。
标号的说明
1…半导体基板，14…磷缓冲层(载流子注入层)，15…集电极层(载流子注入层)，Rb…氢缓冲区域，Rd…漂移区域，Rf…平坦区域。
Claims (5)
1.一种半导体装置，其具有：
第1导电型的漂移区域，其配置于具有表面及背面的半导体基板；
第1导电型的氢缓冲区域，其配置于所述漂移区域的背面侧，包含氢作为杂质，杂质浓度比所述漂移区域高；
第1导电型的平坦区域，其配置于所述氢缓冲区域的背面侧，杂质浓度比所述漂移区域高；以及
第1导电型或第2导电型的载流子注入层，其配置于所述平坦区域的背面侧，杂质浓度比所述氢缓冲区域及所述平坦区域高，
所述氢缓冲区域及所述平坦区域的氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3，并且是恒定的。
2.根据权利要求1所述的半导体装置，其中，
将所述平坦区域与所述漂移区域的载流子浓度之差设为Y，将所述平坦区域的碳浓度设为X，满足Y>8E6×X0.46的关系。
3.根据权利要求1所述的半导体装置，其中，
在所述平坦区域的光致发光光谱中，在0.79eV处不具有峰值。
4.一种半导体装置的制造方法，其制造权利要求1所述的半导体装置，
在该半导体装置的制造方法中，包含：
准备氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3的所述半导体基板的工序；
注入工序，将质子以从所述半导体基板的背面算起的深度小于或等于10μm的方式以小于或等于4E13atoms/cm3的剂量注入；以及
激活工序，将在所述注入工序中注入的质子通过400℃的热处理而激活，
将所述深度设为Zμm，将所述激活工序的热处理时间设为Tmin，在30＜T＜240的范围满足Z<0.03T+5的关系式。
5.一种半导体装置的制造方法，其制造权利要求1所述的半导体装置，
在该半导体装置的制造方法中，包含：
准备氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3的所述半导体基板的工序；
注入工序，将质子以从所述半导体基板的背面算起的深度小于或等于15μm的方式以小于或等于4E13atoms/cm3的剂量注入；以及
激活工序，将在所述注入工序中注入的质子通过430℃、120min的热处理而激活。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022084633A JP2023172669A (ja) | 2022-05-24 | 2022-05-24 | 半導体装置及びその製造方法 |
| JP2022-084633 | 2022-05-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117116967A true CN117116967A (zh) | 2023-11-24 |
Family
ID=88696852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310567999.7A Pending CN117116967A (zh) | 2022-05-24 | 2023-05-19 | 半导体装置及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230387218A1 (zh) |
| JP (1) | JP2023172669A (zh) |
| CN (1) | CN117116967A (zh) |
| DE (1) | DE102023107273A1 (zh) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102687277B (zh) | 2009-11-02 | 2016-01-20 | 富士电机株式会社 | 半导体器件以及用于制造半导体器件的方法 |
-
2022
- 2022-05-24 JP JP2022084633A patent/JP2023172669A/ja active Pending
-
2023
- 2023-02-01 US US18/163,233 patent/US20230387218A1/en active Pending
- 2023-03-23 DE DE102023107273.0A patent/DE102023107273A1/de active Pending
- 2023-05-19 CN CN202310567999.7A patent/CN117116967A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230387218A1 (en) | 2023-11-30 |
| JP2023172669A (ja) | 2023-12-06 |
| DE102023107273A1 (de) | 2023-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10204979B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5358189B2 (ja) | 酸素含有半導体ウェハの処理方法 | |
| JP5104314B2 (ja) | 半導体装置およびその製造方法 | |
| JP4919700B2 (ja) | 半導体装置及びその製造方法 | |
| EP0694960B1 (en) | Process for the localized reduction of the lifetime of charge carriers | |
| KR101287017B1 (ko) | ＳｉＣ 결정의 질을 향상시키는 방법 및 ＳｉＣ 반도체소자 | |
| US20160307993A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP4746927B2 (ja) | 半導体装置の製造方法 | |
| JP2014056946A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6762080B2 (en) | Method of manufacturing a semiconductor device having a cathode and an anode from a wafer | |
| JP5022642B2 (ja) | フィールドストップを有する半導体部品 | |
| JP4000927B2 (ja) | 半導体装置およびその製造方法 | |
| CN117116967A (zh) | 半导体装置及其制造方法 | |
| JPH10200132A (ja) | 高速ダイオード | |
| JP4951872B2 (ja) | 半導体装置の製造方法 | |
| JP2000260778A (ja) | 半導体装置およびその製造方法 | |
| CN110892514A (zh) | 半导体装置的制造方法以及半导体装置 | |
| US11777021B2 (en) | Semiconductor device | |
| WO2023233802A1 (ja) | 半導体装置の製造方法 | |
| JP2000216168A (ja) | バイポ―ラトランジスタとその製造方法 | |
| US20230395394A1 (en) | Methods for Forming a Semiconductor Device Having a Second Semiconductor Layer on a First Semiconductor Layer | |
| JP2007128926A (ja) | 整流用半導体装置とその製造方法 | |
| JPS646537B2 (zh) | ||
| JP2024520079A (ja) | 炭素空孔の濃度が低減された半導体デバイスおよび半導体デバイスを製造するための方法 | |
| CN114695513A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |