CN117096142A - 显示面板和包括该显示面板的电子设备 - Google Patents

显示面板和包括该显示面板的电子设备 Download PDF

Info

Publication number
CN117096142A
CN117096142A CN202310521612.4A CN202310521612A CN117096142A CN 117096142 A CN117096142 A CN 117096142A CN 202310521612 A CN202310521612 A CN 202310521612A CN 117096142 A CN117096142 A CN 117096142A
Authority
CN
China
Prior art keywords
light emitting
sub
display area
electrically connected
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310521612.4A
Other languages
English (en)
Inventor
朴亨埈
卢泰亨
安俊勇
严累利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117096142A publication Critical patent/CN117096142A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种显示面板和包括该显示面板的电子设备。该显示面板包括：第一发光二极管，在第一显示区域处；第二发光二极管，在位于第一显示区域内的第二显示区域处；第三发光二极管，在第一显示区域与第二显示区域之间的第三显示区域处；第一子像素电路，在第一显示区域处并分别电连接到第一发光二极管；第二子像素电路和第三子像素电路，在第三显示区域处，第二子像素电路电连接到第二发光二极管，并且第三子像素电路电连接到第三发光二极管；第一导电总线，在第一方向上延伸并将一个第二发光二极管电连接到一个第二子像素电路；以及第二导电总线，在第二方向上延伸并将另一第二发光二极管电连接到另一第二子像素电路。

Description

显示面板和包括该显示面板的电子设备
本申请要求于2022年5月18日在韩国知识产权局提交的第10-2022-0061102号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含于此。
技术领域
本公开的一个或更多个实施例的方面涉及一种显示面板和用于包括该显示面板的电子设备的结构。
背景技术
显示面板是被构造为可视地显示数据的设备。最近，显示面板的用途已经多样化。随着显示面板已经变得更薄和更轻，它们的使用范围已经逐渐地扩大。
作为用于添加各种功能的替代方案，在增加被显示区域占据的面积的同时，已经对用于在显示区域内部添加除了用于显示图像的功能之外的各种功能的显示面板进行了研究。
在该背景技术中所公开的以上信息是为了增强对本公开的背景的理解，因此，它可以包含不构成现有技术的信息。
发明内容
本公开的一个或更多个实施例涉及一种在显示区域内部包括透射区域的显示面板和用于包括该显示面板的电子设备的结构。
附加的方面和特征将在下面的描述中部分地阐述，并且部分地将通过描述而明显，或者可以通过实践本公开的所呈现的实施例中的一个或更多个而获知。
根据本公开的一个或更多个实施例，显示面板包括：第一显示区域、第二显示区域和第三显示区域，第二显示区域位于第一显示区域内，第三显示区域在第一显示区域与第二显示区域之间；多个发光二极管，包括位于第一显示区域处的第一发光二极管、位于第二显示区域处的第二发光二极管、以及位于第三显示区域处的第三发光二极管；多个第一子像素电路，位于第一显示区域处，并且分别电连接到第一发光二极管；多个第二子像素电路和多个第三子像素电路，位于第三显示区域处，多个第二子像素电路电连接到第二发光二极管，并且多个第三子像素电路电连接到第三发光二极管；第一导电总线，在第一方向上延伸，并且将第二发光二极管中的一个第二发光二极管电连接到多个第二子像素电路中的一个第二子像素电路；以及第二导电总线，在与第一方向交叉的第二方向上延伸，并且将第二发光二极管中的另一第二发光二极管电连接到多个第二子像素电路中的另一第二子像素电路。
在实施例中，第二显示区域可以包括在第二发光二极管之间的透射区域。
在实施例中，第一导电总线和第二导电总线可以均从第三显示区域朝向第二显示区域延伸，并且可以包括透光导电材料。
在实施例中，显示面板还可以包括在第一导电总线与第二导电总线之间的绝缘层，并且第一导电总线的一部分和第二导电总线的一部分可以彼此交叉并且绝缘层位于第一导电总线的一部分与第二导电总线的一部分之间。
在实施例中，第二发光二极管中的一个第二发光二极管和第二发光二极管中的另一第二发光二极管可以在第二方向上位于彼此相同的列中。
在实施例中，多个第二子像素电路中的一个第二子像素电路可以在第一方向上与第二显示区域分开，多个第二子像素电路中的另一第二子像素电路可以在第二方向上与第二显示区域分开，并且多个第二子像素电路中的一个第二子像素电路和多个第二子像素电路中的另一第二子像素电路可以电连接到彼此相同的数据线。
在实施例中，相同的数据线可以弯折以部分地围绕第二显示区域。
在实施例中，多个第二子像素电路中的一个第二子像素电路可以电连接到与第k行中的第一子像素电路电连接的扫描线，其中k是正整数，并且多个第二子像素电路中的另一第二子像素电路可以电连接到与第k+2n行中的第一子像素电路电连接的扫描线，其中n是正整数。
在实施例中，多个第二子像素电路中的一个第二子像素电路可以电连接到第二发光二极管中的被构造为发射彼此相同颜色的光的两个第二发光二极管。
在实施例中，第二发光二极管中的被构造为发射彼此相同颜色的光的两个第二发光二极管可以通过包括透光导电材料的连接线彼此电连接。
根据本公开的一个或更多个实施例，电子设备包括：显示面板，包括第一显示区域、位于第一显示区域内的第二显示区域以及在第一显示区域与第二显示区域之间的第三显示区域；以及组件，与第二显示区域的透射区域叠置。显示面板包括：第一发光二极管，位于第一显示区域处；多个第一子像素电路，位于第一显示区域处，并且分别电连接到第一发光二极管；第二发光二极管，位于第二显示区域处；第三发光二极管，位于第三显示区域处；多个第二子像素电路和多个第三子像素电路，位于第三显示区域处，多个第二子像素电路电连接到第二发光二极管，并且多个第三子像素电路电连接到第三发光二极管；第一导电总线，在第一方向上延伸，并且将第二发光二极管中的一个第二发光二极管电连接到多个第二子像素电路中的一个第二子像素电路；以及第二导电总线，在与第一方向交叉的第二方向上延伸，并且将第二发光二极管中的另一第二发光二极管电连接到多个第二子像素电路中的另一第二子像素电路。
在实施例中，组件可以包括传感器或相机。
在实施例中，第一导电总线和第二导电总线可以均包括透光导电材料。
在实施例中，显示面板还可以包括在第一导电总线与第二导电总线之间的绝缘层，并且第一导电总线的一部分可以与第二导电总线的一部分交叉，并且绝缘层位于第一导电总线的一部分与第二导电总线的一部分之间。
在实施例中，第二发光二极管中的一个第二发光二极管和第二发光二极管中的另一第二发光二极管可以在第二方向上位于彼此相同的列中。
在实施例中，多个第二子像素电路中的一个第二子像素电路可以在第一方向上与第二显示区域分开，多个第二子像素电路中的另一第二子像素电路可以在第二方向上与第二显示区域分开，并且多个第二子像素电路中的一个第二子像素电路和多个第二子像素电路中的另一第二子像素电路可以电连接到彼此相同的数据线。
在实施例中，相同的数据线可以弯折以部分地围绕第二显示区域。
在实施例中，多个第二子像素电路中的一个第二子像素电路可以电连接到与第k行中的第一子像素电路电连接的扫描线，其中k是正整数，并且多个第二子像素电路中的另一第二子像素电路可以电连接到与第k+2n行中的第一子像素电路电连接的扫描线，其中n是正整数。
在实施例中，多个第二子像素电路中的一个第二子像素电路可以电连接到第二发光二极管中的被构造为发射彼此相同颜色的光的两个第二发光二极管。
在实施例中，第二发光二极管中的被构造为发射彼此相同颜色的光的两个第二发光二极管可以通过包括透光导电材料的连接线彼此电连接。
附图说明
通过以下参照附图的示例性、非限制性实施例的详细描述，将更清楚地理解本公开的以上和其它方面及特征，在附图中：
图1是根据实施例的电子设备的示意性透视图；
图2是根据实施例的电子设备的示意性剖视图；
图3是根据实施例的显示面板的示意性平面图；
图4是根据实施例的电连接到显示面板的发光二极管的子像素电路的示意性等效电路图；
图5是根据实施例的布置在显示面板的显示区域中的子像素的平面图；
图6是根据实施例的显示面板的一部分的平面图；
图7是根据实施例的显示面板的一部分的放大图，并且示出了图6的区域VI的子像素电路和信号线；
图8是根据实施例的显示面板的一部分的放大图，并且示出了图6的区域VI的子像素电路和发光二极管；
图9是根据实施例的显示面板的一部分的平面图；
图10是示出了根据实施例的显示面板的第一发光二极管和第一子像素电路的电连接的剖视图；
图11是示出了根据实施例的显示面板的第二发光二极管和第二子像素电路的电连接的剖视图；以及
图12是示出了根据另一实施例的显示面板的第二发光二极管和第二子像素电路的电连接的剖视图。
具体实施方式
在下文中，将参照附图更详细地描述实施例，在附图中，同样的附图标记始终指同样的元件。然而，本公开可以以各种不同的形式实施，并且不应被解释为仅限于在此示出的实施例。相反，这些实施例是作为示例提供的，使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本公开的方面和特征。因此，可以不描述对于本领域普通技术人员来说用于完全理解本公开的方面和特征不是必需的工艺、元件和技术。除非另有说明，否则在整个附图和书面描述中，同样的附图标记表示同样的元件，因此，可以不重复其冗余描述。
当可以不同地实施某个实施例时，特定工艺顺序可以与所描述的顺序不同。例如，可以同时或基本上同时执行或者可以以与所描述的顺序相反的顺序执行两个连续描述的工艺。
在附图中，为了清楚起见，可以夸大和/或简化元件、层和区域的相对尺寸、厚度和比例。为了易于解释，诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”、“上”等空间相对术语在此可以用于描述如图中所示的一个元件或特征与另外的元件或特征的关系。将理解的是，空间相对术语旨在涵盖装置在使用中或在操作中的除图中描绘的方位以外的不同方位。例如，如果图中的装置翻转，则被描述为“在”其它元件或特征“下方”或“之下”或“下面”的元件随后将被定向为“在”所述其它元件或特征“上方”。因此，示例术语“在……下方”和“在……下面”可以涵盖上方和下方两个方位。装置可以被另外定向(例如，旋转90度或处于其它方位)，并且应相应地解释在此所使用的空间相对描述语。
在图中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更广泛的意义解释。例如，x轴、y轴和z轴可以彼此垂直或基本上垂直，或者可以表示彼此不垂直的彼此不同的方向。
将理解的是，尽管在此可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、第一组件、第一区域、第一层或第一部分可以被命名为第二元件、第二组件、第二区域、第二层或第二部分。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在一个或更多个居间元件或层。类似地，当层、区域或元件被称为“电连接”到另一层、区域或元件时，所述层、区域或元件可以直接电连接到所述另一层、区域或元件，或者可以间接电连接到所述另一层、区域或元件且一个或更多个居间层、区域或元件位于其间。另外，也将理解的是，当元件或层被称为“在”两个元件或层“之间”时，所述元件或层可以是所述两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个居间元件或层。
在此所使用的术语是为了描述特定实施例的目的，并且不旨在限制本公开。如在此所使用的，除非上下文另外明确指出，否则单数形式“一”和“一个(种/者)”也旨在包括复数形式。还将理解的是，术语“包括”、“包含”、“具有”及其变型用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。例如，表述“A和/或B”表示A、B或者A和B。诸如“……中的至少一个(种/者)”的表述在一列元件之后时修饰的是整列元件，而不修饰所述列中的个别元件。例如，表述“a、b和c中的至少一个(种/者)”以及“选自于由a、b和c组成的组中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c全部或它们的变型。
如在此所使用的，术语“基本上”、“约(大约)”和类似术语用作近似术语而不用作程度术语，并且旨在解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。此外，当描述本公开的实施例时，“可以(可)”的使用指“本公开的一个或更多个实施例”。如在此所使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。
除非另外定义，否则在此所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的上下文和/或本说明书中的含义相一致的含义，并且不应以理想化或过于正式的意思来进行解释，除非在此被明确地这样定义。
图1是根据实施例的电子设备1的示意性透视图。
参照图1，电子设备1可以包括显示区域DA和在显示区域DA外部的外围区域PA。显示区域DA可以被构造为使用子像素来显示图像。外围区域PA布置在显示区域DA外部，并且是其中未显示图像的非显示区域。外围区域PA可以整个地围绕显示区域DA(例如，显示区域DA的外围周围)。被构造为将电信号或电力提供到显示区域DA的驱动器等可以布置在外围区域PA处(例如，中或上)。垫(pad，或称为“焊盘”)可以布置在外围区域PA处(例如，中或上)。垫是电子元件或印刷电路板可以电连接到的区域。
在下文中，为了方便起见，虽然在智能电话的背景下较详细地描述了电子设备1，但是本公开不限于此。电子设备1可适用于各种合适的产品，诸如电视、笔记本计算机、监视器、广告板和物联网(IoT)装置以及便携式电子设备(诸如移动电话、智能电话、平板个人计算机(PC)、移动通信终端、电子记事簿、电子书、便携式多媒体播放器(PMP)、导航和超移动个人计算机(UMPC))。另外，电子设备1可适用于诸如智能手表、手表、眼镜型显示器和头戴式显示器(HMD)的可穿戴装置。另外，在实施例中，电子设备1可应用于用于汽车的仪表板、用于汽车的中央仪表板、布置在仪表板中的中央信息显示器(CID)、代替汽车的后视镜的室内镜显示器以及布置在前排座椅的背面上作为用于汽车的后排座椅的娱乐的显示器。
显示区域DA可以包括第一显示区域DA1、第二显示区域DA2和第三显示区域DA3。显示区域DA可以被构造为通过使用二维布置的子像素来显示图像。子像素可以包括布置在第一显示区域DA1处(例如，中或上)的第一子像素P1、布置在第二显示区域DA2处(例如，中或上)的第二子像素P2以及布置在第三显示区域DA3处(例如，中或上)的第三子像素P3。
第一显示区域DA1可以占据显示区域DA的面积中的大部分。当第一显示区域DA1占据显示区域DA的面积中的大部分时，第一显示区域DA1的面积是显示区域DA的面积的50％或更多。第二显示区域DA2可以布置在显示区域DA内部(例如，内)。作为示例，第二显示区域DA2可以被第一显示区域DA1整个地围绕(例如，可以在其外围的周围被第一显示区域DA1整个地围绕)。第三显示区域DA3可以布置在第一显示区域DA1与第二显示区域DA2之间。第三显示区域DA3可以整个地围绕第二显示区域DA2(例如，围绕在第二显示区域DA2的外围周围)，并且被第一显示区域DA1整个地围绕(例如，可以在其外围的周围被第一显示区域DA1整个地围绕)。
第二显示区域DA2和第三显示区域DA3可以均具有比第一显示区域DA1的面积小的面积。在实施例中，图1示出了第二显示区域DA2和第三显示区域DA3均具有圆形形状，但是本公开不限于此，并且在另一实施例中，第二显示区域DA2和第三显示区域DA3均可以具有四边形形状或近似四边形形状。
虽然图1示出了当在与电子设备1的上表面垂直或近似垂直的方向上(例如，在平面图中)观看时，第二显示区域DA2和第三显示区域DA3布置在具有四边形形状或近似四边形形状的显示区域DA的(例如，在y方向上的)上侧处(例如，中或上)的中心处，但是本公开不限于此。第二显示区域DA2和第三显示区域DA3可以布置在例如显示区域DA的右上侧或左上侧处(例如，中或上)。
第二显示区域DA2可以被构造为通过使用第二子像素P2来显示图像，并且可以通过第二子像素P2之间的区域透射光和/或声音。在下文中，可以透射光和/或声音的区域被称为透射区域TA。换句话说，第二显示区域DA2可以包括在第二子像素P2之间的透射区域TA。
图2是根据实施例的电子设备1的示意性剖视图。
参照图2，电子设备1可以包括显示面板10和与显示面板10叠置的组件20。组件20可以布置在第二显示区域DA2中。
组件20可以是使用光或声音的电子元件。作为示例，电子元件可以是测量距离的传感器(诸如接近传感器)、识别用户的身体的一部分(例如，指纹、虹膜、面部等)的传感器、输出光的小灯或者拍摄图像的图像传感器(例如，相机)。使用光的电子元件可以使用各种合适的波长带中的光(诸如可见光、红外光、紫外光等)。使用声音的电子元件可以使用不同频带中的超声波或声音。
第二显示区域DA2可以包括透射区域TA，从组件20输出到外部或者从外部朝向组件20行进的光和/或声音可以穿过透射区域TA。在实施例中，透射区域TA是光可以穿过的区域，并且可以与第二子像素P2之间的区域对应。在根据实施例的电子设备1中，在光透射通过包括透射区域TA的第二显示区域DA2的情况下，其透光率可以是约10％或更多，例如，诸如约25％或更多、约40％或更多、约50％或更多、约85％或更多或者约90％或更多。
第一子像素P1、第二子像素P2和第三子像素P3均可以被构造为通过使用发光二极管来发射光，并且发光二极管中的每个可以布置在显示面板10的显示区域DA处(例如，中或上)。在下文中，与第一显示区域DA1处(例如，中或上)的第一子像素P1对应的发光二极管可以被称为第一发光二极管ED1，与第二显示区域DA2处(例如，中或上)的第二子像素P2对应的发光二极管可以被称为第二发光二极管ED2，并且与第三显示区域DA3处(例如，中或上)的第三子像素P3对应的发光二极管可以被称为第三发光二极管ED3。第一发光二极管至第三发光二极管ED1、ED2和ED3可以布置在基底100上(例如，之上)。
基底100可以包括诸如玻璃或聚合物树脂的绝缘材料。保护膜PB可以设置在基底100的背侧(例如，后表面或下表面)上。基底100可以是刚性基底或者可弯曲、可折叠和/或可卷曲的柔性基底。保护膜PB可以包括位于第二显示区域DA2处(例如，中或上)的开口PB-OP，以便改善透射区域TA的透射率。
第一发光二极管ED1布置在第一显示区域DA1处(例如，中或上)，并且电连接到布置在第一显示区域DA1处(例如，中或上)的第一子像素电路PC1。第一子像素电路PC1可以包括晶体管和电连接到晶体管的存储电容器。
第二发光二极管ED2布置在第二显示区域DA2处(例如，中或上)。第二发光二极管ED2电连接到第二子像素电路PC2。第二子像素电路PC2未布置在第二显示区域DA2处(例如，中或上)，使得可以改善第二显示区域DA2处(例如，中或上)的透射区域TA的透射率和透射面积。第二子像素电路PC2可以布置在第三显示区域DA3处(例如，中或上)。第二发光二极管ED2可以通过导电总线CBL电连接到第二子像素电路PC2。
导电总线CBL可以将第三显示区域DA3处(例如，中或上)的第二子像素电路PC2电连接到第二显示区域DA2处(例如，中或上)的第二发光二极管ED2。导电总线CBL可以包括光透射导电材料，诸如以透明导电氧化物(TCO)为例。
第三发光二极管ED3布置在第三显示区域DA3处(例如，中或上)，并且电连接到布置在第三显示区域DA3处(例如，中或上)的第三子像素电路PC3。第三子像素电路PC3可以包括晶体管和电连接到晶体管的存储电容器。
第一发光二极管至第三发光二极管ED1、ED2和ED3可以是发射期望颜色(例如，预定颜色或预设颜色)的光的发光元件，并且可以包括有机发光二极管。在另一实施例中，第一发光二极管至第三发光二极管ED1、ED2和ED3可以包括无机发光二极管或包含量子点的发光二极管。
第一发光二极管至第三发光二极管ED1、ED2和ED3可以被封装层300覆盖。封装层300可以是包括无机封装层和有机封装层的薄膜封装层。无机封装层包括无机绝缘材料，并且有机封装层包括有机绝缘材料。在实施例中，封装层300可以包括第一无机封装层、第二无机封装层以及在第一无机封装层与第二无机封装层之间的有机封装层。
在另一实施例中，封装层300可以是诸如玻璃的封装基底。诸如玻璃料等的密封剂可以设置在基底100与封装基底之间。密封剂可以位于外围区域PA处(例如，中或上)，并且可以延伸以围绕显示区域DA的外边缘(例如，围绕在显示区域DA的外边缘的外围周围)，以防止或基本上防止湿气通过侧表面朝向第一发光二极管至第三发光二极管ED1、ED2和ED3渗透。
输入感测层400可以设置在封装层300上。输入感测层400可以获得与外部输入(例如，诸如手指或对象(诸如手写笔)的触摸事件)对应的坐标信息。输入感测层400可以包括触摸电极和连接到触摸电极的迹线。输入感测层400可以通过使用互电容法或自电容法来感测外部输入。
光学功能层500可以包括抗反射层。抗反射层可以减少穿过覆盖窗600从外部朝向显示面板10入射的光(例如，外部光)的反射率。抗反射层可以包括延迟器和偏振器。在光学功能层500包括偏振器的情况下，光学功能层500可以包括位于第二显示区域DA2处(例如，中或上)的开口510，因此可以改善透射区域TA的透射率。
在另一实施例中，抗反射层可以包括黑矩阵和滤色器。滤色器可以根据分别由第一发光二极管至第三发光二极管ED1、ED2和ED3发射的光的颜色来布置。在光学功能层500包括黑矩阵和滤色器的情况下，光透射材料可以布置在与透射区域TA对应的位置中。
在另一实施例中，抗反射层可以包括相消干涉结构。相消干涉结构可以包括设置在彼此不同的层处(例如，中或上)的第一反射层和第二反射层。分别被第一反射层和第二反射层反射的第一反射光和第二反射光可以彼此相消干涉，因此可以降低外部光的反射率。
覆盖窗600可以设置在光学功能层500上。覆盖窗600可以通过粘合层(诸如透明光学透明粘合剂)结合到(例如，连接到或附着到)光学功能层500，粘合层设置在覆盖窗600与光学功能层500之间。覆盖窗600可以包括玻璃或塑料。塑料可以包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。
覆盖窗600可以包括柔性覆盖窗。作为示例，覆盖窗600可以包括聚酰亚胺覆盖窗或超薄玻璃覆盖窗。
图3是根据实施例的显示面板10的示意性平面图。
参照图3，显示面板10可以包括显示区域DA和外围区域PA。显示区域DA可以包括第一显示区域至第三显示区域DA1、DA2和DA3。
发光二极管布置在第一显示区域至第三显示区域DA1、DA2和DA3处(例如，中或上)。分别电连接到发光二极管的子像素电路布置在第一显示区域DA1和第三显示区域DA3处(例如，中或上)，但是不布置在第二显示区域DA2处(例如，中或上)。作为示例，电连接到布置在第一显示区域DA1处(例如，中或上)的第一发光二极管ED1的第一子像素电路PC1可以布置在第一显示区域DA1处(例如，中或上)。分别电连接到布置在第二显示区域DA2和第三显示区域DA3处(例如，中或上)的第二发光二极管ED2和第三发光二极管ED3的第二子像素电路PC2和第三子像素电路PC3可以布置在第三显示区域DA3处(例如，中或上)。换句话说，布置在第三显示区域DA3处(例如，中或上)的子像素电路中的一些子像素电路(例如，第二子像素电路PC2)可以电连接到布置在第二显示区域DA2处(例如，中或上)的第二发光二极管ED2，并且布置在第三显示区域DA3处(例如，中或上)的子像素电路中的其它子像素电路(例如，第三子像素电路PC3)可以电连接到布置在第三显示区域DA3处(例如，中或上)的第三发光二极管ED3。
第一发光二极管ED1布置在第一显示区域DA1处(例如，中或上)。由第一发光二极管ED1发射的光可以与来自以上参照图1所描述的第一子像素P1的光对应，并且第一发光二极管ED1的位置可以是第一子像素P1的位置。第一发光二极管ED1可以发射例如红光、绿光或蓝光。驱动第一发光二极管ED1的第一子像素电路PC1布置在第一显示区域DA1处(例如，中或上)，并且可以电连接到第一发光二极管ED1。
第一子像素电路PC1电连接到扫描线SL和数据线DL。扫描线SL在第一方向(例如，x方向)上延伸，并且数据线DL在第二方向(例如，y方向)上延伸。被构造为将信号供应到每个第一子像素电路PC1的第一驱动电路SDRV1和第二驱动电路SDRV2可以布置在外围区域PA处(例如，中或上)。
第一驱动电路SDRV1可以被构造为通过扫描线SL将扫描信号施加到第一子像素电路PC1。第二驱动电路SDRV2可以定位为与第一驱动电路SDRV1相对，并且第一显示区域DA1位于第二驱动电路SDRV2与第一驱动电路SDRV1之间。在第一显示区域DA1处(例如，中或上)的第一子像素电路PC1中的一些第一子像素电路PC1可以电连接到第一驱动电路SDRV1，并且第一子像素电路PC1中的其它第一子像素电路PC1(例如，其余第一子像素电路PC1)可以电连接到第二驱动电路SDRV2。
垫PAD可以布置在基底100的一侧处。垫PAD可以通过不被绝缘层覆盖而被暴露，并且可以连接到电路板30。控制驱动器32可以设置在电路板30上。
控制驱动器32可以被构造为产生要传输到第一驱动电路SDRV1和第二驱动电路SDRV2的控制信号。控制驱动器32可以包括数据驱动电路。数据驱动电路可以被构造为产生数据信号。所产生的数据信号可以通过扇出布线FW和数据线DL传输到第一子像素电路PC1。扇出布线FW布置在显示面板10的外围区域PA处(例如，中或上)，并且数据线DL连接到扇出布线FW。在另一实施例中，数据驱动电路可以布置在基底100的外围区域PA处(例如，中或上)。
第二发光二极管ED2布置在第二显示区域DA2处(例如，中或上)。由第二发光二极管ED2发射的光可以与来自以上参照图1所描述的第二子像素P2的光对应，并且第二发光二极管ED2的位置可以是第二子像素P2的位置。第二发光二极管ED2可以发射例如红光、绿光或蓝光。
透射区域TA可以位于第二发光二极管ED2之间。在实施例中，第二显示区域DA2的未布置第二发光二极管ED2的区域可以与透射区域TA对应。为了增加透射区域TA的面积，并且为了改善透射区域TA的透射率，被构造为驱动第二发光二极管ED2的第二子像素电路PC2可以布置在第二显示区域DA2外部的第三显示区域DA3处(例如，中或上)。在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2可以通过导电总线CBL电连接到在第二显示区域DA2处(例如，中或上)的第二发光二极管ED2。第二发光二极管ED2中的至少一个第二发光二极管ED2可以通过在第一方向(例如，x方向)上延伸的对应的导电总线CBL电连接到对应的第二子像素电路PC2，并且第二发光二极管ED2中的至少另一第二发光二极管ED2可以通过在第二方向(例如，y方向)上延伸的对应的导电总线CBL电连接到对应的第二子像素电路PC2。
第三发光二极管ED3布置在第三显示区域DA3处(例如，中或上)。由第三发光二极管ED3发射的光可以与来自以上参照图1所描述的第三子像素P3的光对应，并且第三发光二极管ED3的位置可以是第三子像素P3的位置。第三发光二极管ED3可以发射例如红光、绿光或蓝光。
被构造为驱动第三发光二极管ED3的第三子像素电路PC3布置在第三显示区域DA3处(例如，中或上)。第三子像素电路PC3电连接到第三发光二极管ED3，并且可以被构造为操作第三发光二极管ED3。
第二子像素电路PC2和第三子像素电路PC3可以电连接到第一驱动电路SDRV1和/或第二驱动电路SDRV2。第二子像素电路PC2中的至少一个和/或第三子像素电路PC3中的至少一个可以与第一子像素电路PC1中的至少一个共享同一扫描线。第二子像素电路PC2中的至少一个和/或第三子像素电路PC3中的至少一个可以与第一子像素电路PC1中的至少一个共享同一数据线。
驱动电压供应线11和共电压供应线13可以布置在外围区域PA处(例如，中或上)。驱动电压供应线11可以被构造为将驱动电压供应到子像素电路，诸如以第一子像素电路至第三子像素电路PC1、PC2和PC3中的每个为例。共电压供应线13可以被构造为将共电压施加到发光二极管的第二电极(例如，阴极)，诸如以第一发光二极管至第三发光二极管ED1、ED2和ED3的第二电极(例如，阴极)为例。
驱动电压供应线11可以布置在垫PAD与显示区域DA的一侧之间。共电压供应线13在平面图中可以呈具有一个开口侧并且部分地围绕显示区域DA(例如，围绕在显示区域DA的外围周围)的环形状。驱动电压供应线11可以电连接到穿过显示区域DA的驱动电压线PL。
第一发光二极管至第三发光二极管ED1、ED2和ED3、第一子像素电路至第三子像素电路PC1、PC2和PC3、垫PAD、第一驱动电路SDRV1和第二驱动电路SDRV2、驱动电压供应线11、共电压供应线13等布置在基底100上。图3中所示的显示面板10的形状可以与基底100的形状相同或基本上相同。因此，当显示面板10包括显示区域DA和外围区域PA时，应理解的是，基底100包括显示区域DA和外围区域PA。
图4是根据实施例的电连接到显示面板10的发光二极管ED的子像素电路PC的示意性等效电路图。图4中所示的发光二极管ED可以与以上参照图3所描述的第一发光二极管至第三发光二极管ED1、ED2和ED3中的任何一个对应。图4中所示的子像素电路PC可以与以上参照图3所描述的第一子像素电路至第三子像素电路PC1、PC2和PC3中的任何一个对应。换句话说，第一子像素电路PC1和第一发光二极管ED1(例如，见图3)的等效电路图、第二子像素电路PC2和第二发光二极管ED2(例如，见图3)的等效电路图以及第三子像素电路PC3和第三发光二极管ED3(例如，见图3)的等效电路图可以均与图4中所示的等效电路图相同或基本上相同。如上所述，发光二极管ED可以包括有机发光二极管、无机发光二极管或量子点发光二极管。
发光二极管ED可以电连接到子像素电路PC。参照图4，子像素电路PC可以包括第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst以及升压电容器Cbt。然而，本公开不限于此，在实施例中，子像素电路PC可以不包括升压电容器Cbt。在下文中，为了方便起见，更详细地描述了子像素电路PC包括升压电容器Cbt的情况。
晶体管T1、T2、T3、T4、T5、T6和T7中的一些晶体管可以是n沟道金属氧化物半导体场效应晶体管(例如，n沟道MOSFET或NMOS晶体管)，并且其它晶体管(例如，其余晶体管)可以是p沟道金属氧化物半导体场效应晶体管(例如，p沟道MOSFET或PMOS晶体管)。作为示例，如图4中所示，第三晶体管T3和第四晶体管T4可以是NMOS晶体管，并且第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以是PMOS晶体管。在另一实施例中，第三晶体管T3、第四晶体管T4和第七晶体管T7可以是NMOS晶体管，并且其它晶体管(例如，其余晶体管)可以是PMOS晶体管。作为另一示例，第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7之中的仅一个晶体管可以是NMOS晶体管，并且其它晶体管(例如，其余晶体管)可以是PMOS晶体管。
第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst以及升压电容器Cbt可以连接到信号线。信号线可以包括扫描线SL、发射控制线EL和数据线DL。扫描线SL可以包括被构造为传输第一扫描信号Sn的第一扫描线SL1、被构造为传输第二扫描信号Sn'的第二扫描线SL2、被构造为传输前一扫描信号Sn-1的前一扫描线SLp以及被构造为传输下一扫描信号Sn+1的下一扫描线SLn。
驱动电压线PL被构造为将驱动电压ELVDD传输到第一晶体管T1。第一初始化电压线145和第二初始化电压线165可以被构造为分别传输第一初始化电压Vint1和第二初始化电压Vint2。
第一晶体管T1可以是驱动晶体管。第一晶体管T1的第一栅电极(例如，第一控制电极)可以连接到存储电容器Cst。第一晶体管T1的第一电极可以通过第五晶体管T5电连接到驱动电压线PL，并且第一晶体管T1的第二电极可以通过第六晶体管T6电连接到发光二极管ED的第一电极(例如，阳极)。第一晶体管T1的第一电极和第二电极中的一个可以是源电极，另一个可以是漏电极。第一晶体管T1可以被构造为根据第二晶体管T2的开关操作将驱动电流Id供应到发光二极管ED。
第二晶体管T2可以是开关晶体管。第二晶体管T2的第二栅电极(例如，第二控制电极)连接到第一扫描线SL1。第二晶体管T2的第一电极连接到数据线DL，第二晶体管T2的第二电极连接到第一晶体管T1的第一电极并且通过第五晶体管T5电连接到驱动电压线PL。第二晶体管T2的第一电极和第二电极中的一个可以是源电极，另一个可以是漏电极。第二晶体管T2可以根据通过第一扫描线SL1传输的第一扫描信号Sn导通，并且可以进行将通过数据线DL传输的数据信号Dm传输到第一晶体管T1的第一电极的开关操作。
第三晶体管T3可以是被构造为补偿第一晶体管T1的阈值电压的补偿晶体管。第三晶体管T3的第三栅电极(例如，补偿控制电极)连接到第二扫描线SL2。第三晶体管T3的第一电极通过节点连接线166连接到存储电容器Cst的下电极CE1，并且连接到第一晶体管T1的第一栅电极。第三晶体管T3的第一电极也可以连接到第四晶体管T4。第三晶体管T3的第二电极连接到第一晶体管T1的第二电极，并且通过第六晶体管T6电连接到发光二极管ED的第一电极(例如，阳极)。第三晶体管T3的第一电极和第二电极中的一个可以是源电极，另一个可以是漏电极。
第三晶体管T3可以根据通过第二扫描线SL2传输的第二扫描信号Sn'而导通，并且可以通过将第一晶体管T1的第一栅电极电连接到第二电极来使第一晶体管T1二极管连接。
第四晶体管T4可以是被构造为使第一晶体管T1的第一栅电极初始化的第一初始化晶体管。第四晶体管T4的第四栅电极(例如，第四控制电极)连接到前一扫描线SLp。第四晶体管T4的第一电极连接到第一初始化电压线145。第四晶体管T4的第二电极可以连接到存储电容器Cst的下电极CE1、第三晶体管T3的第一电极和第一晶体管T1的第一栅电极。第四晶体管T4的第一电极和第二电极中的一个可以是源电极，另一个可以是漏电极。第四晶体管T4可以根据通过前一扫描线SLp接收的前一扫描信号Sn-1而导通，并且可以通过将第一初始化电压Vint1传输到驱动晶体管T1的第一栅电极来进行使第一晶体管T1的第一栅电极的电压初始化的初始化操作。
第五晶体管T5可以是操作控制晶体管。第五晶体管T5的第五栅电极(例如，第五控制电极)连接到发射控制线EL。第五晶体管T5的第一电极连接到驱动电压线PL，第五晶体管T5的第二电极连接到第一晶体管T1的第一电极和第二晶体管T2的第二电极。第五晶体管T5的第一电极和第二电极中的一个可以是源电极，另一个可以是漏电极。
第六晶体管T6可以是发射控制晶体管。第六晶体管T6的第六栅电极(例如，第六控制电极)连接到发射控制线EL。第六晶体管T6的第一电极连接到第一晶体管T1的第二电极和第三晶体管T3的第二电极，第六晶体管T6的第二电极电连接到第七晶体管T7的第二电极和发光二极管ED的第一电极(例如，阳极)。第六晶体管T6的第一电极和第二电极中的一个可以是源电极，另一个可以是漏电极。
第五晶体管T5和第六晶体管T6可以根据通过发射控制线EL传输的发射控制信号En同时(例如，并发或基本上并发)导通。当第五晶体管T5和第六晶体管T6导通时，驱动电压ELVDD被传输到发光二极管ED，并且驱动电流Id可以流过发光二极管ED。
第七晶体管T7可以是被构造为使发光二极管ED的第一电极初始化的第二初始化晶体管。第七晶体管T7的第七栅电极(例如，第七控制电极)连接到下一扫描线SLn。第七晶体管T7的第一电极连接到第二初始化电压线165。第七晶体管T7的第二电极连接到第六晶体管T6的第二电极和发光二极管ED的第一电极(例如，阳极)。第七晶体管T7可以根据通过下一扫描线SLn传输的下一扫描信号Sn+1而导通，并且可以通过将第二初始化电压Vint2传输至发光二极管ED的第一电极(例如，阳极)来使发光二极管ED的第一电极初始化。虽然图4示出了第七晶体管T7连接到下一扫描线SLn，但是本公开不限于此，并且第七晶体管T7可以连接到前一扫描线SLp。
存储电容器Cst包括下电极CE1和上电极CE2。存储电容器Cst的下电极CE1连接到第一晶体管T1的第一栅电极，并且存储电容器Cst的上电极CE2连接到驱动电压线PL。存储电容器Cst可以被构造为存储同第一晶体管T1的第一栅电极的电压与驱动电压ELVDD之间的差对应的电荷。
升压电容器Cbt包括第三电极CE3和第四电极CE4。第三电极CE3可以连接到第二晶体管T2的第二栅电极和第一扫描线SL1，并且第四电极CE4可以连接到第三晶体管T3的第一电极和节点连接线166。当供应到第一扫描线SL1的第一扫描信号Sn截止时，升压电容器Cbt可以使第一节点N1的电压升高。当第一节点N1的电压升高时，可以清楚地表现黑色灰度(例如，黑色灰度级或值)。
第一节点N1可以是第一晶体管T1的第一栅电极、第三晶体管T3的第一电极、第四晶体管T4的第二电极和升压电容器Cbt的第四电极CE4彼此连接的区域。
在实施例中，如图4中所示，第三晶体管T3和第四晶体管T4是NMOS晶体管，并且第一晶体管T1、第二晶体管T2以及第五晶体管至第七晶体管T5、T6和T7是PMOS晶体管。第一晶体管T1可以直接影响显示设备的亮度，并且因此可以包括包含具有高可靠性的多晶硅的半导体层。因此，可以通过这种构造来实现高分辨率的显示设备。
虽然图4示出了第三晶体管T3和第四晶体管和T4是NMOS晶体管，但是在另一实施例中，第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7可以是PMOS晶体管。在这种情况下，第二晶体管T2和第三晶体管T3可以电连接到彼此相同的扫描线。在实施例中，第四晶体管T4和第七晶体管T7可以电连接到彼此相同的扫描线。在实施例中，第四晶体管T4和第七晶体管T7可以电连接到彼此相同的初始化电压线。
图5是根据实施例的布置在显示面板10的显示区域DA中的子像素的平面图。参照图5，在平面图中，布置在第一显示区域至第三显示区域DA1、DA2和DA3处(例如，中或上)的红色子像素Pr、绿色子像素Pg和蓝色子像素Pb可以具有彼此相同或基本上相同的构造。
在实施例中，第一显示区域至第三显示区域DA1、DA2和DA3可以具有彼此相同或基本上相同的分辨率。换句话说，布置在第一显示区域DA1处(例如，中或上)的每单位面积的子像素的数量和/或面积、布置在第二显示区域DA2处(例如，在中或上)的每单位面积的子像素的数量和/或面积以及布置在第三显示区域DA3处(例如，中或上)的每单位面积的子像素的数量和/或面积可以彼此相同或基本上相同。
在实施例中，参照图5，红色子像素Pr、绿色子像素Pg和蓝色子像素Pb可以以菱形形状或布置(例如，形状或布置，/>是三星显示有限公司的正式注册商标)排布。在图5中，为了方便起见，示出了子像素的多个行(例如，1N、2N、3N、4N…)和子像素的多个列(例如，1M、2M、3M、4M…)，但是本公开不限于图5中所示的行数和列数。
作为示例，多个红色子像素Pr和多个蓝色子像素Pb在第一行1N中交替地布置，多个绿色子像素Pg在相邻的第二行2N中以合适间隔(例如，预定间隔或预设间隔)布置，多个蓝色子像素Pb和多个红色子像素Pr在相邻的第三行3N中交替地布置，多个绿色子像素Pg在相邻的第四行4N中以合适间隔(例如，预定间隔或预设间隔)布置。重复子像素布置。在实施例中，蓝色子像素Pb和红色子像素Pr中的每个的尺寸(或宽度)可以比绿色子像素Pg的尺寸(或宽度)大。蓝色子像素Pb的尺寸(或宽度)可以与红色子像素Pr的尺寸(或宽度)相同或基本上相同，或者可以与红色子像素Pr的尺寸(或宽度)不同。
第一行1N中的多个红色子像素Pr和多个蓝色子像素Pb与第二行2N中的多个绿色子像素Pg以交错的方式布置。因此，红色子像素Pr和蓝色子像素Pb在第一列1M中交替地布置，多个绿色子像素Pg在相邻的第二列2M中以合适间隔(例如，预定间隔或预设间隔)彼此分隔开，蓝色子像素Pb和红色子像素Pr在相邻的第三列3M中交替地布置，并且多个绿色子像素Pg在相邻的第四列4M中以合适间隔(例如，预定间隔或预设间隔)彼此分隔开。重复子像素布置。
在子像素布置中，在以绿色子像素Pg处的中心作为四边形的中心的第一虚拟四边形VS1的顶点之中，红色子像素Pr分别布置在位于第一虚拟四边形VS1的对角线方向上的第一顶点和第三顶点上，蓝色子像素分别布置在作为第一虚拟四边形VS1的顶点中的其余顶点的第二顶点和第四顶点上。
换句话说，在子像素布置中，在以红色子像素Pr或蓝色子像素Pb处的中心作为四边形的中心的第二虚拟四边形VS2的顶点之中，绿色子像素Pg分别布置在第二虚拟四边形VS2的顶点上。第一虚拟四边形VS1和第二虚拟四边形VS2可以具有各种合适的形状(诸如以矩形、菱形、正方形等为例)，并且可以进行各种合适的修改。
这种子像素布置结构被称为菱形型或菱形状(例如，型或/>状)。用于通过共享相邻的子像素来表现颜色的渲染操作可以以菱形型应用，因此，可以通过使用较少数量的子像素来实现高分辨率。
图6是根据实施例的显示面板10的一部分的平面图。为了便于示出，图6示出了穿过显示区域DA的一些信号线，诸如以数据线DL和栅极线GL为例。
参照图6，栅极线GL可以均在第一方向(例如，x方向)上延伸。栅极线GL中的一些可以在第三显示区域DA3处(例如，中或上)沿着第二显示区域DA2的外侧(例如，外围)弯曲或弯折。作为示例，栅极线GL中的一条可以在第三显示区域DA3处(例如，中上)沿着第二显示区域DA2的上侧弯曲或弯折，并且栅极线GL中的另一条可以在第三显示区域DA3处(例如，中或上)沿着第二显示区域DA2的下侧弯曲或弯折。作为示例，沿着第二显示区域DA2的上侧弯折的栅极线GL中的一条和沿着第二显示区域DA2的下侧弯折的栅极线GL中的另一条可以相对于穿过第二显示区域DA2的中心C的第一虚拟线IML1彼此对称或基本上对称。
栅极线GL中的其它栅极线GL可以在第二显示区域DA2周围断开。作为示例，布置在其间具有第三显示区域DA3的两个相对侧上的栅极线GL可以彼此分隔开(例如，分离)。在图6中，栅极线GL可以是连接到以上参照图4所描述的子像素电路PC的扫描线SL和/或发射控制线EL。换句话说，第一栅极线SL1中的一些、第二栅极线SL2中的一些、前一扫描线SLp中的一些和/或发射控制线EL(例如，见图4)中的一些可以在第三显示区域DA3处(例如，中或上)沿着第二显示区域DA2的外侧弯曲或弯折。另外，第一栅极线SL1中的其它第一栅极线SL1、第二栅极线SL2中的其它第二栅极线SL2、前一扫描线SLp中的其它前一扫描线SLp和/或发射控制线EL(例如，见图4)中的其它发射控制线EL可以彼此分隔开，并且第三显示区域DA3位于其间。
数据线DL可以在第二方向(例如，y方向)上延伸。数据线DL中的一些可以在第三显示区域DA3处(例如，中或上)沿着第二显示区域DA2的外侧弯曲或弯折。作为示例，数据线DL中的一条可以在第三显示区域DA3处(例如，中或上)沿着第二显示区域DA2的左侧弯曲或弯折，并且数据线DL中的另一条可以在第三显示区域DA3处(例如，中或上)沿着第二显示区域DA2的右侧弯曲或弯折。数据线DL中的沿着第二显示区域DA2的左侧弯折的一条数据线DL和沿着第二显示区域DA2的右侧弯折的数据线DL中的另一条数据线DL可以相对于第二虚拟线IML2彼此对称或基本上对称。
如上所述，数据线DL和栅极线GL可以不穿过第二显示区域DA2，因此，可以充分地确保透射区域TA。
图7和图8是根据一个或更多个实施例的显示面板10的一部分的平面图，并且示出了图6的区域VI的放大图。为了便于示出，图7示出了子像素电路和信号线，并且图8示出了电连接到图7中所示的子像素电路的发光二极管。为了便于示出，图7中所示的信号线未在图8中示出。
参照图7，子像素电路布置在第一显示区域DA1和第三显示区域DA3处(例如，中或上)，但是不布置在第二显示区域DA2处(例如，中或上)。
子像素电路(诸如以布置在第一显示区域DA1处(例如，中或上)的第一子像素电路PC1为例)可以布置为在第一显示区域DA1处(例如，中或上)形成行和列。多个第一子像素电路PC1可以在第一方向(例如，x方向)和第二方向(例如，y方向)上以合适间隔(例如，预定间隔或预设间隔)布置。在实施例中，与第三显示区域DA3相邻的第一子像素电路PC1可以布置为在平面图中具有阶梯式构造。在图7中，第一子像素电路PC1的行用附图标记(k-4)、(k-3)、(k-2)、(k-1)、(k)、(k+1)、(k+2)和(k+3)表示。
布置在第三显示区域DA3处(例如，中或上)的子像素电路也可以布置为形成行和列。子像素电路(诸如以布置在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2和第三子像素电路PC3为例)可以布置为在第三显示区域DA3处(例如，中或上)形成行和列。第二子像素电路PC2和第三子像素电路PC3可以形成与布置在第一显示区域DA1处(例如，中或上)的第一子像素电路PC1的行和列不同的行和列。作为示例，三个第二子像素电路PC2可以形成一个子像素电路组，并且三个第三子像素电路PC3可以形成一个子像素电路组。子像素电路组可以布置为在第三显示区域DA3处(例如，中或上)在第一方向(例如，x方向)和/或第二方向(例如，y方向)上彼此分隔开。在图7中，附图标记1A、2A、3A、4A和5A表示子像素电路组的列，附图标记1B表示子像素电路组的行。
在第三显示区域DA3处(例如，中或上)的子像素电路组中的一些可以在第二方向(例如，y方向)上与第二显示区域DA2分隔开，并且其它子像素电路组(例如，其余子像素电路组)可以在第一方向(例如，x方向)上与第二显示区域DA2分隔开。图7示出了沿着第二方向(例如，y方向)布置在第一列1A中的子像素电路组PGA1、PGA2和PGA3、布置在第二列2A中的子像素电路组PGB1、PGB2和PGB3、布置在第三列3A中的子像素电路组PGC1、PGC2和PGC3、布置在第四列4A中的子像素电路组PGD3和PGD4、布置在第五列5A中的子像素电路组PGE4以及沿着第一方向(例如，x方向)布置在第一行1B中的子像素电路组PGA4、PGB4和PGC4。
布置在第一列1A中的子像素电路组PGA1、PGA2和PGA3可以在第二方向(例如，y方向)上彼此相邻，并且在第一方向(例如，x方向)上与布置在第二列2A中的子像素电路组PGB1、PGB2和PGB3分隔开。布置在第二列2A中的子像素电路组PGB1、PGB2和PGB3可以在第二方向(例如，y方向)上彼此相邻，并且在第一方向(例如，x方向)上与布置在第三列3A中的子像素电路组PGC1、PGC2和PGC3分隔开。布置在第三列3A中的子像素电路组PGC1、PGC2和PGC3可以在第二方向(例如，y方向)上彼此相邻，并且在第一方向(例如，x方向)上与布置在第四列4A中的子像素电路组PGD3和PGD4分隔开。布置在第四列4A中的子像素电路组PGD3和PGD4可以在第二方向(例如，y方向)上彼此相邻，并且在第一方向(例如，x方向)上与布置在第五列5A中的子像素电路组PGE4分隔开。布置在第一行1B中的子像素电路组PGA4、PGB4和PGC4可以在第一方向(例如，x方向)上彼此相邻。
在布置在第三显示区域DA3处(例如，中或上)的子像素电路之中，较靠近第一显示区域DA1的子像素电路可以布置为在平面图中具有阶梯式构造。作为示例，如图7中所示，在平面图中，相对布置在第三显示区域DA3的外区域处(例如，中或上)的第三子像素电路PC3可以具有阶梯式构造。
信号线(诸如以数据线DL和栅极线GL为例)可以在第一显示区域DA1处(例如，中或上)的第一子像素电路PC1以及在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2和第三子像素电路PC3中彼此连接。
电连接到第一子像素电路PC1的数据线中的一条(在下文中，称为第一数据线DL1)可以在第三显示区域DA3处(例如，中或上)电连接到同一列中的第三子像素电路PC3和第二子像素电路PC2。在平面图中，第一数据线DL1的一部分可以位于第三显示区域DA3处(例如，中或上)，并且可以弯曲或弯折以部分地围绕第二显示区域DA2(例如，围绕在第二显示区域DA2的外围周围)。第一数据线DL1可以电连接到布置在第一行1B中的子像素电路中的一个(诸如以第二子像素电路PC2为例)。换句话说，在第一方向(例如，x方向)上与第二显示区域DA2分隔开的第二子像素电路PC2(例如，子像素电路组PGA4的第二子像素电路中的一个)和在第二方向(例如，y方向)上与第二显示区域DA2分隔开的第二子像素电路PC2(例如，子像素电路组PGA3的第二子像素电路中的一个)可以电连接到第一数据线DL1。
类似地，电连接到第一子像素电路PC1的另一数据线(在下文中，称为第二数据线DL2)可以在第三显示区域DA3处(例如，中或上)电连接到同一列中的第三子像素电路PC3和第二子像素电路PC2。第二数据线DL2的一部分可以位于第三显示区域DA3处(例如，中或上)，并且可以弯曲或弯折以在平面图中部分地围绕第二显示区域DA2(例如，围绕在第二显示区域DA2的外围周围)。第二数据线DL2可以电连接到布置在第一行1B中的子像素电路中的一个(诸如以第二子像素电路PC2为例)。
另一数据线(在下文中，称为第三数据线DL3)可以电连接到在第一显示区域DA1处(例如，中或上)的第一子像素电路PC1、在第三显示区域DA3处(例如，中或上)布置在同一列中的第三子像素电路PC3和第二子像素电路PC2以及布置在第一行1B中的子像素电路中的一个(诸如以第二子像素电路PC2为例)。
与第一数据线DL1相邻的另一数据线(在下文中，称为第四数据线DL4)可以电连接到第一显示区域DA1处(例如，中或上)的第一子像素电路PC1，但是可以不电连接到布置在第三显示区域DA3处(例如，中或上)的子像素电路。第四数据线DL4的一部分可以位于第三显示区域DA3处(例如，中或上)，并且可以弯曲或弯折以在平面图中部分地围绕第二显示区域DA2(例如，围绕在第二显示区域DA2的外围周围)。
第一数据线至第四数据线DL1、DL2、DL3和DL4的结构可适用于在第三显示区域DA3处(例如，中或上)布置在另一列中的其它子像素电路组。作为示例，电连接到第二列2A中的子像素电路组PGB1、PGB2和PGB3中的子像素电路的三条数据线DL可以电连接到与第二列2A相邻的第一子像素电路PC1，并且电连接到布置在第一行1B中的子像素电路组PGB4的子像素电路。另外，数据线DL中的一条可以在第一列1A中的子像素电路组PGA1、PGA2和PGA3与第二列2A中的子像素电路组PGB1、PGB2和PGB3之间通过。
类似地，电连接到第三列3A中的子像素电路组PGC1、PGC2和PGC3中的子像素电路的三条数据线DL可以电连接到与第三列3A相邻的第一子像素电路PC1，并且电连接到布置在第一行1B中的子像素电路组PGC4的子像素电路。另外，数据线DL中的一条可以在第二列2A中的子像素电路组PGB1、PGB2和PGB3与第三列3A中的子像素电路组PGC1、PGC2和PGC3之间通过。
在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2和/或第三子像素电路PC3可以电连接到通过第一子像素电路PC1的行之中的偶数编号的行或奇数编号的行的栅极线GL。在实施例中，图7示出了在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2和/或第三子像素电路PC3电连接到通过第(k+2n)行GL并且电连接到第(k+2n)行的栅极线(其中n是正整数)。
作为示例，与在第三显示区域DA3处(例如，中或上)彼此相邻的子像素电路组PGA1、PGB1和PGC1对应的第三子像素电路PC3可以电连接到在第一显示区域DA1处(例如，中或上)通过第(k-4)行中的第一子像素电路PC1的栅极线GL。换句话说，与在第三显示区域DA3处(例如，中或上)的子像素电路组PGA1、PGB1和PGC1对应的第三子像素电路PC3和第(k-4)行中的第一子像素电路PC1可以电连接到同一栅极线GL。图7中所示的栅极线GL表示以上参照图4所描述的第一栅极线SL1、第二栅极线SL2、前一扫描线SLp、下一扫描线SLn和发射控制线EL中的至少一条。
类似地，与在第三显示区域DA3处(例如，中或上)彼此相邻的子像素电路组PGA2、PGB2和PGC2对应的第三子像素电路PC3可以电连接到第一显示区域DA1处(例如，中或上)通过第(k-2)行中的第一子像素电路PC1的栅极线GL。换句话说，与子像素电路组PGA2、PGB2和PGC2对应的第三子像素电路PC3以及第(k-2)行中的第一子像素电路PC1可以电连接到相同的栅极线GL。
与在第三显示区域DA3处(例如，中或上)彼此相邻的子像素电路组PGA3、PGB3、PGC3和PGD3对应的第二子像素电路PC2和第三子像素电路PC3可以连接到与在第一显示区域DA1处(例如，中或上)的第(k)行中的第一子像素电路PC1的栅极线GL相同的栅极线GL。
在第三显示区域DA3处(例如，中或上)的第一行1B中的子像素电路组PGA4、PGB4和PGC4的第二子像素电路PC2以及与第一行1B相邻的子像素电路组PGD4和PGE4的第三子像素电路PC3可以与在第一显示区域DA1处(例如，中或上)的第(k+2)行中的第一子像素电路PC1连接到同一栅极线GL。
在穿过第一显示区域DA1的栅极线GL之中，未电连接到布置在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2和第三子像素电路PC3的栅极线GL可以在第三显示区域DA3附近(例如，邻近第三显示区域DA3)断开。作为示例，在第一显示区域DA1处(例如，中或上)分别电连接到第(k-3)行、第(k-1)行、第(k+1)行和第(k+3)行中的第一子像素电路PC1的栅极线GL可以在第三显示区域DA3的外部处(例如，中或上)断开，并且可以不穿过第三显示区域DA3。换句话说，通过第(k-3)行、第(k-1)行、第(k+1)行和第(k+3)行的栅极线GL中的每条的一端可以位于第三显示区域DA3外部。
以上参照图7所描述的第一子像素电路至第三子像素电路PC1、PC2和PC3可以分别电连接到图8中所示的第一发光二极管至第三发光二极管ED1、ED2和ED3。
参照图8，第一发光二极管至第三发光二极管ED1、ED2和ED3可以分别布置在第一显示区域至第三显示区域DA1、DA2和DA3处(例如，中或上)。第一发光二极管ED1可以包括第一红色发光二极管ED1r、第一绿色发光二极管ED1g和第一蓝色发光二极管ED1b。第二发光二极管ED2可以包括第二红色发光二极管ED2r、第二绿色发光二极管ED2g和第二蓝色发光二极管ED2b。第三发光二极管ED3可以包括第三红色发光二极管ED3r、第三绿色发光二极管ED3g和第三蓝色发光二极管ED3b。
在显示区域DA处(例如，中或上)的红色发光二极管、绿色发光二极管和蓝色发光二极管的构造可以与以上参照图5所描述的红色子像素Pr、绿色子像素Pg和蓝色子像素Pb的构造相同或基本上相同。如图8中所示，第一显示区域DA1处(例如，中或上)的第一发光二极管ED1的构造、第二显示区域DA2处(例如，中或上)的第二发光二极管ED2的构造以及第三显示区域DA3处(例如，中或上)的第三发光二极管ED3的构造可以彼此相同或基本上相同。因此，第一显示区域至第三显示区域DA1、DA2和DA3的分辨率可以彼此相同或基本上相同。
在显示区域DA处(例如，中或上)，红色发光二极管和蓝色发光二极管可以交替地布置在第一行1N中，多个绿色发光二极管可以在相邻的第二行2N中以合适间隔(例如，预间隔定或预设间隔)彼此分隔开，蓝色发光二极管和红色发光二极管可以交替地布置在相邻的第三行3N中，并且绿色发光二极管可以在相邻的第四行4N中以合适间隔(例如，预定间隔或预设间隔)彼此分隔开。
布置在第一行1N中的红色发光二极管和蓝色发光二极管以及布置在第二行2N中的多个绿色发光二极管可以交替地布置。因此，在显示区域DA处(例如，中或上)，红色发光二极管和蓝色发光二极管交替地布置在第一列1M中，多个绿色发光二极管在相邻的第二列2M中以合适间隔(例如，预定间隔或预设间隔)彼此分隔开，蓝色发光二极管和红色发光二极管可以交替地布置在相邻的第三列3M中，并且多个绿色发光二极管在相邻的第四列4M中以合适间隔(例如，预定间隔或预设间隔)彼此分隔开。重复子像素布置。
换句话说，作为示例，第一红色发光二极管ED1r可以分别布置在第一虚拟四边形VS1'的顶点之中的位于对角线方向上的第一顶点和第三顶点上，并且第一蓝色发光二极管可以分别布置在作为第一虚拟四边形VS1'的顶点中的其余顶点的第二顶点和第四顶点上，第一虚拟四边形VS1'具有中心定位在第一虚拟四边形VS1'的中心处的绿色发光二极管ED1g。在这种情况下，第一绿色发光二极管ED1g布置在第一显示区域DA1处(例如，中或上)。作为另一示例，第一发光二极管ED1的构造结构可以包括分别布置在第二虚拟四边形VS2'的四个顶点上的第一绿色发光二极管ED1g，第二虚拟四边形VS2'具有中心定位在第二虚拟四边形VS2'的中心处的第一红色发光二极管ED1r或第一蓝色发光二极管ED1b。
在第二显示区域DA2处(例如，中或上)的第二红色发光二极管ED2r、第二绿色发光二极管ED2g和第二蓝色发光二极管ED2b的构造可以与第一红色发光二极管ED1r、第一绿色发光二极管ED1g和第一蓝色发光二极管ED1b的构造相同或基本上相同。作为示例，第二红色发光二极管ED2r可以分别布置在第一虚拟四边形的顶点之中的位于第一对角线方向上的顶点上，第二蓝色发光二极管可以分别布置在第一虚拟四边形的第二对角线方向上的顶点上，第一虚拟四边形具有中心定位在第一虚拟四边形的中心处的第二绿色发光二极管ED2g。第二绿色发光二极管ED2g可以分别布置在第二虚拟四边形的四个顶点上，第二虚拟四边形具有中心定位在第二虚拟四边形的中心处的第二红色发光二极管ED2r或第二蓝色发光二极管ED2b。
在第三显示区域DA3处(例如，中或上)的第三红色发光二极管ED3r、第三绿色发光二极管ED3g和第三蓝色发光二极管ED3b的构造可以与第一红色发光二极管ED1r、第一绿色发光二极管ED1g和第一蓝色发光二极管ED1b的构造相同或基本上相同。作为示例，第三红色发光二极管ED3r可以分别布置在第一虚拟四边形的顶点之中的位于第一对角线方向上的顶点上，并且第三蓝色发光二极管可以分别布置在第一虚拟四边形的第二对角线方向上的顶点上，第一虚拟四边形具有中心定位在第一虚拟四边形的中心处的第三绿色发光二极管ED3g。另外，第三绿色发光二极管ED3g可以分别布置在第二虚拟四边形的四个顶点上，第二虚拟四边形具有中心定位在第二虚拟四边形的中心处的第三红色发光二极管ED3r或第三蓝色发光二极管ED3b。
在第一显示区域DA1处(例如，中或上)的第一发光二极管ED1可以电连接到第一显示区域DA1处(例如，中或上)的第一子像素电路PC1。作为示例，一个第一发光二极管ED1可以与一个第一子像素电路PC1对应(例如，一对一对应)。作为示例，第一红色发光二极管ED1r可以电连接到对应的第一子像素电路PC1，第一绿色发光二极管ED1g可以电连接到对应的第一子像素电路PC1，并且第一蓝色发光二极管ED1b可以电连接到对应的第一子像素电路PC1。
分别布置在第二显示区域DA2和第三显示区域DA3处(例如，中或上)的第二发光二极管ED2和第三发光二极管ED3可以电连接到布置在第三显示区域DA3处(例如，中或上)的子像素电路。在图8中，为了便于示出和易于描述，将在第三显示区域DA3处(例如，中或上)电连接到子像素电路组的发光二极管(例如，布置在第二显示区域DA2和第三显示区域DA3处(例如，中或上)的发光二极管)表示为(例如，称为)发光二极管组PXG。每个发光二极管组PXG可以包括两个红色发光二极管、两个蓝色发光二极管和四个绿色发光二极管。作为示例，布置在第二显示区域DA2处(例如，中或上)的每个发光二极管组PXG可以包括两个第二红色发光二极管ED2r、四个第二绿色发光二极管ED2g和两个第二蓝色发光二极管ED2b。作为示例，布置在第三显示区域DA3处(例如，中或上)的每个发光二极管组PXG可以包括两个第三红色发光二极管ED3r、四个第三绿色发光二极管ED3g和两个第三蓝色发光二极管ED3b。在图8中，附图标记1C、2C、3C、4C和5C表示发光二极管组PXG的列。
布置在第一列1C中的发光二极管组PXG可以电连接到以上参照图7所描述的子像素电路组PGA1、PGA2、PGA3和PGA4。在图8中所示的第一列1C中的发光二极管组PXG之中，布置在第三显示区域DA3处(例如，中或上)的一些发光二极管组PXG可以分别电连接到图7中所示的在第一列1A处(例如，中或上)的子像素电路组PGA1和PGA2。在图8中所示的第一列1C中的发光二极管组PXG之中，布置在第二显示区域DA2处(例如，中或上)的第一发光二极管组PXG1和第二发光二极管组PXG2可以分别电连接到图7中所示的第一列1A中的子像素电路组PGA3和第一行1B中的子像素电路组PGA4。
布置在第二列2C中的发光二极管组PXG可以分别电连接到以上参照图7所描述的子像素电路组PGB1、PGB2、PGB3和PGB4。在图8中所示的第二列2C中的发光二极管组PXG之中，布置在第三显示区域DA3处(例如，中或上)的发光二极管组PXG可以分别电连接到图7中所示的第二列2A中的子像素电路组PGB1、PGB2和PGB3。在图8中所示的第二列2C中的发光二极管组PXG之中，布置在第二显示区域DA2处(例如，中或上)的第三发光二极管组PXG3可以电连接到图7中所示的第一行1B中的子像素电路组PGA4。
布置在第三列3C中的发光二极管组PXG可以分别电连接到以上参照图7所描述的子像素电路组PGC1、PGC2、PGC3和PGC4。
在图8中所示的第三列3C中的发光二极管组PXG之中，布置在第三显示区域DA3处(例如，中或上)的发光二极管组PXG可以分别电连接到图7中所示的第三列3A中的子像素电路组PGC1、PGC2和PGC3以及第一行1B中的子像素电路组PGC4。
布置在第四列4C中的发光二极管组PXG可以分别电连接到以上参照图7所描述的子像素电路组PGD3和PGD4。
在图8中所示的第四列4C中的发光二极管组PXG之中，布置在第三显示区域DA3处(例如，中或上)的发光二极管组PXG可以分别电连接到图7中所示的第四列4A中的子像素电路组PGD3和PGD4。
布置在第五列5C中的发光二极管组PXG可以分别电连接到以上参照图7所描述的子像素电路组PGE4。图8中所示的布置在第三显示区域DA3处(例如，中或上)的第五列5C中的发光二极管组PXG可以电连接到图7中所示的第五列5A中的子像素电路组PGE4。
参照图7和图8，布置在第三显示区域DA3处(例如，中或上)的每个子像素电路组包括三个子像素电路。三个子像素电路可以均(例如，以一对多对应地)电连接到多个第二发光二极管或多个第三发光二极管。作为示例，在图7中所示的每个子像素电路组的三个子像素电路之中，一个子像素电路可以(例如，以一对二对应地)电连接到通过第一连接线PWL1连接的两个红色发光二极管，另一子像素电路可以(例如，以一对四对应地)电连接到通过第二连接线PWL2连接的四个绿色发光二极管，并且另一子像素电路可以(例如，以一对二对应地)电连接到通过第三连接线PWL3连接的两个蓝色发光二极管。
参照图7和图8，在第三显示区域DA3处(例如，中或上)布置在第一列1A中的一个子像素电路组(例如，PGA1和PGA2)包括三个第三子像素电路PC3。三个第三子像素电路PC3中的一个可以电连接到两个第三红色发光二极管ED3r中的一个，并且第三红色发光二极管ED3r中的一个可以通过包括光透射导电材料的第一连接线PWL1电连接到另一第三红色发光二极管ED3r。如上所述，通过第一连接线PWL1彼此电连接的两个第三红色发光二极管ED3r可以电连接到一个第三子像素电路PC3。类似地，三个第三子像素电路PC3中的另一个可以电连接到通过第二连接线PWL2彼此连接的四个第三绿色发光二极管ED3g，并且三个第三子像素电路PC3中的另一个可以电连接到通过第三连接线PWL3彼此连接的两个第三蓝色发光二极管ED3b。以上结构同样适用于布置在第三显示区域DA3处(例如，中或上)的另一子像素电路组与布置在第三显示区域DA3处(例如，中或上)的又一发光二极管组之间的电连接。
如图7中所示，在第三显示区域DA3处(例如，中或上)布置在第一列1A中并且与第二显示区域DA2相邻的子像素电路组PGA3可以包括三个第二子像素电路PC2。在第三显示区域DA3处(例如，中或上)布置在第一行1B中并且与第二显示区域DA2相邻的子像素电路组PGA4可以包括三个第二子像素电路PC2。与第二显示区域DA2相邻的每个子像素电路组PGA3或PGA4的第二子像素电路PC2可以电连接到位于第二显示区域DA2处(例如中或上)的第二发光二极管ED2。
包括在布置于第一列1A中并且与第二显示区域DA2相邻的子像素电路组PGA3中的三个第二子像素电路PC2可以电连接到布置在第一列1C中并且位于第二显示区域DA2的上侧处(例如，中或上)的第一发光二极管组PXG1的第二发光二极管ED2。作为示例，子像素电路组PGA3的三个第二子像素电路PC2中的一个可以电连接到第一发光二极管组PXG1的两个第二红色发光二极管ED2r，另一第二子像素电路PC2可以通过第二导电总线CBL2(见图9)电连接到四个第二绿色发光二极管ED2g，并且另一第二子像素电路PC2可以电连接到两个第二蓝色发光二极管ED2b。
布置在第一发光二极管组PXG1下方的第二发光二极管组PXG2的第二发光二极管ED2可以电连接到包括在布置于第一行1B中的子像素电路组PGA4中的三个第二子像素电路PC2。作为示例，子像素电路组PGA4的三个第二子像素电路PC2中的一个可以电连接到两个第二红色发光二极管ED2r，另一第二子像素电路PC2可以电连接到四个第二绿色发光二极管ED2g，并且另一第二子像素电路PC2可以电连接到两个第二蓝色发光二极管ED2b。
与第二发光二极管组PXG2相邻布置的第三发光二极管组PXG3的第二发光二极管ED2可以电连接到包括在布置于第一行1B中的子像素电路组PGB4中的三个第二子像素电路PC2。
布置在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2可以通过从第三显示区域DA3朝向第二显示区域DA2延伸的导电总线电连接到布置在第二显示区域DA2处(例如，中或上)的第二发光二极管ED2。下面参照图9更详细地描述导电总线。
图9是根据实施例的显示面板10的一部分的平面图，并且示出了图8中所示的显示面板10的一部分。在图9中，为了便于示出，未示出布置在显示区域DA的第一显示区域DA1和第三显示区域DA3处(例如，中或上)的发光二极管。
参照图9，布置在第二显示区域DA2处(例如，中或上)的第二发光二极管ED2中的一个可以电连接到在第一方向(例如，x方向)上与第二显示区域DA2分隔开的第二子像素电路PC2。布置在第二显示区域DA2处(例如，中上)的另一第二发光二极管ED2可以电连接到在第二方向(例如，y方向)上与第二显示区域DA2分隔开的第二子像素电路PC2。
作为示例，布置在与第一发光二极管组PXG1的第二发光二极管ED2的列相同的列中的第二发光二极管组PXG2的第二发光二极管ED2可以通过在第一方向(例如，x方向)上延伸的第一导电总线CBL1电连接到对应的第二子像素电路PC2。另外，第一发光二极管组PXG1的第二发光二极管ED2均可以通过在第二方向(例如，y方向)上延伸的第二导电总线CBL2电连接到对应的第二子像素电路PC2。
第二红色发光二极管ED2r中的与第一发光二极管组PXG1对应并且布置在第一列1M中的一个第二红色发光二极管ED2r可以通过在第二方向(例如，y方向)上延伸的第二导电总线CBL2电连接到布置在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2。
第二绿色发光二极管ED2g中的与第一发光二极管组PXG1对应并且布置在第二列2M中的一个第二绿色发光二极管ED2g可以通过在第二方向(例如，y方向)上延伸的第二导电总线CBL2电连接到布置在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2。
第二蓝色发光二极管ED2b中的与第一发光二极管组PXG1对应并且布置在第一列1M中的一个第二蓝色发光二极管ED2b可以通过在第二方向(例如，y方向)上延伸的第二导电总线CBL2电连接到布置在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2。
第二红色发光二极管ED2r中的与第二发光二极管组PXG2对应并且布置在第一列1M中的一个第二红色发光二极管ED2r可以通过在第一方向(例如，x方向)上延伸的第一导电总线CBL1电连接到布置在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2。
连接到布置在同一列中的第二发光二极管ED2的第二子像素电路PC2可以连接到同一数据线。作为示例，如以上参照图7所描述的，连接到与第一发光二极管组PXG1对应的第二红色发光二极管ED2r的第二子像素电路(例如，与PGA3对应的子像素电路组中的一个子像素电路组的第二子像素电路PC2)可以连接到同连接到与第二发光二极管组PXG2对应的第二红色发光二极管ED2r的第二子像素电路(例如，与PGA4对应的子像素电路组中的一个子像素电路组的第二子像素电路PC2)连接到的数据线相同的数据线。
第二绿色发光二极管ED2g中的与第二发光二极管组PXG2对应并且布置在第二列2M中的一个第二绿色发光二极管ED2g可以通过在第一方向(例如，x方向)上延伸的第一导电总线CBL1电连接到布置在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2。
第二蓝色发光二极管ED2b中的与第二发光二极管组PXG2对应并且布置在第一列1M中的一个第二蓝色发光二极管ED2b可以通过在第一方向(例如，x方向)上延伸的第一导电总线CBL1电连接到布置在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2。
布置在与第二发光二极管组PXG2的第二发光二极管ED2的行相同的行中的第三发光二极管组PXG3的第二发光二极管ED2可以通过在第一方向(例如，x方向)上延伸的第三导电总线CBL3电连接到第二子像素电路PC2。
作为示例，第二红色发光二极管ED2r中的与第三发光二极管组PXG3对应并且布置在第五列5M中的一个第二红色发光二极管ED2r可以通过在第一方向(例如，x方向)上延伸的第三导电总线CBL3电连接到布置在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2。
第二绿色发光二极管ED2g中的与第三发光二极管组PXG3对应并且布置在第六列6M中的一个第二绿色发光二极管ED2g可以通过在第一方向(例如，x方向)上延伸的第三导电总线CBL3电连接到布置在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2。
第二蓝色发光二极管ED2b中的与第三发光二极管组PXG3对应并且布置在第五列5M中的一个第二蓝色发光二极管ED2b可以通过在第一方向(例如，x方向)上延伸的第三导电总线CBL3电连接到布置在第三显示区域DA3处(例如，中或上)的第二子像素电路PC2。
第一导电总线CBL1和第二导电总线CBL2可以彼此交叉，并且可以在第二显示区域DA2处(例如，中或上)彼此部分地叠置。第一导电总线CBL1的一部分可以与第二导电总线CBL2的一部分叠置，并且至少一个绝缘层设置在第一导电总线CBL1与第二导电总线CBL2之间。
第二导电总线CBL2和第三导电总线CBL3可以彼此交叉，并且可以在第二显示区域DA2处(例如，中或上)彼此部分地叠置。第二导电总线CBL2的一部分可以与第三导电总线CBL3的一部分叠置，并且至少一个绝缘层设置在第二导电总线CBL2与第三导电总线CBL3之间。
第一导电总线CBL1、第二导电总线CBL2和第三导电总线CBL3可以均从第三显示区域DA3延伸到第二显示区域DA2，并且第一导电总线CBL1、第二导电总线CBL2和第三导电总线CBL3中的每条的一部分可以位于包括透射区域TA的第二显示区域DA2处(例如，中或上)。为了确保透射区域TA的透射率，第一导电总线CBL1、第二导电总线CBL2和/或第三导电总线CBL3可以包括光透射导电材料。光透射导电材料可以包括透明导电氧化物(TCO)。作为示例，第一导电总线CBL1、第二导电总线CBL2和/或第三导电总线CBL3可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)、氧化铟锌镓(IZGO)或氧化铝锌(AZO))。因此，可以使透射区域TA的透光率的降低最小化或减少透射区域TA的透光率的降低。
连接到第二子像素电路PC2的第二发光二极管ED2可以均通过连接线电连接到发射相同颜色的光的另一第二发光二极管ED2。
作为示例，第二红色发光二极管ED2r中的与第一发光二极管组PXG1对应并且布置在第一列1M中的一个第二红色发光二极管ED2r可以通过第一连接线PWL1电连接到与第一发光二极管组PXG1对应并且布置在第三列3M中的另一第二红色发光二极管ED2r。因此，与第一发光二极管组PXG1对应的、第一列1M和第三列3M中的第二红色发光二极管ED2r可以接收彼此相同或基本上相同的信号。
第二绿色发光二极管ED2g中的与第一发光二极管组PXG1对应并且布置在第二列2M中的一个第二绿色发光二极管ED2g可以通过包括光透射导电材料的第二连接线PWL2电连接到布置在同一列和/或不同列中的第二绿色发光二极管ED2g。例如，如图9中所示，布置在第二列2M中的一个第二绿色发光二极管ED2g电连接到布置在第二列2M和第四列4M中的另外三个第二绿色发光二极管ED2g。
第二蓝色发光二极管ED2b中的与第一发光二极管组PXG1对应并且布置在第一列1M中的一个第二蓝色发光二极管ED2b可以通过包括光透射导电材料的第三连接线PWL3电连接到布置在不同列中的第二蓝色发光二极管ED2b。例如，如图9中所示，在第一发光二极管组PXG1中布置在第一列1M中的第二蓝色发光二极管ED2b电连接到布置在第三列3M中的另一第二蓝色发光二极管ED2b。
与第二发光二极管组PXG2对应并且布置在第一列1M和第三列3M中的第二红色发光二极管ED2r可以通过第一连接线PWL1彼此电连接。与第二发光二极管组PXG2对应并且布置在第二列2M和第四列4M中的第二绿色发光二极管ED2g可以通过第二连接线PWL2彼此电连接。与第二发光二极管组PXG2对应并布置在第一列1M和第三列3M中的第二蓝色发光二极管ED2b可以通过第三连接线PWL3彼此电连接。
与第三发光二极管组PXG3对应并且布置在第五列5M和第七列7M中的第二红色发光二极管ED2r可以通过第一连接线PWL1彼此电连接。与第三发光二极管组PXG3对应并且布置在第六列6M和第八列8M中的第二绿色发光二极管ED2g可以通过第二连接线PWL2彼此电连接。与第三发光二极管组PXG3对应并且布置在第五列5M和第七列7M中的第二蓝色发光二极管ED2b可以通过第三连接线PWL3彼此电连接。
虽然图9示出了第二发光二极管ED2通过第一连接线至第三连接线PWL1、PWL2和PWL3彼此电连接，但是布置在第三显示区域DA3处(例如，中或上)的第三发光二极管可以如以上参照图8所描述的通过连接线彼此电连接。
图9示出了第二导电总线CBL2分别电连接到第二红色发光二极管ED2r、第二绿色发光二极管ED2g和第二蓝色发光二极管ED2b，并且进一步延伸超过连接到第二导电总线CBL2的对应的第二发光二极管。在另一实施例中，第二导电总线CBL2可以均从对应的第二子像素电路PC2仅延伸到与对应的第二导电总线CBL2连接的对应的第二发光二极管ED2，并且可以不进一步延伸超过对应的第二发光二极管ED2。在这种情况下，每条第二导电总线CBL2的端部可以位于与对应的第二导电总线CBL2连接的对应的第二发光二极管ED2周围(例如，与该对应的第二发光二极管ED2相邻地定位)。
类似地，图9示出了第一导电总线CBL1和第三导电总线CBL3电连接到第二红色发光二极管ED2r、第二绿色发光二极管ED2g和第二蓝色发光二极管ED2b，并且均进一步延伸超过与对应的第一导电总线CBL1或第三导电总线CBL3连接的对应的第二发光二极管。然而，本公开不限于此。在另一实施例中，第一导电总线CBL1和第三导电总线CBL3可以均从对应的第二子像素电路PC2仅延伸到与对应的第一导电总线CBL1或第三导电总线CBL3连接的对应的第二发光二极管ED2，并且可以不进一步延伸超过对应的第二发光二极管ED2。在这种情况下，第一导电总线CBL1和第三导电总线CBL3中的每条的端部可以位于与其连接的对应的第二发光二极管ED2周围(例如，与该对应的第二发光二极管ED2相邻地定位)。
图10是示出了根据实施例的显示面板10的第一发光二极管ED1和第一子像素电路PC1的电连接的剖视图。
参照图10，设置在基底100之上的第一子像素电路PC1和设置在第一子像素电路PC1之上的第一发光二极管ED1可以位于第一显示区域DA1处(例如，中或上)。如以上参照图2所描述的，基底100可以包括玻璃或聚合物树脂。
缓冲层201可以设置在基底100的上表面上。缓冲层201可以防止或基本上防止杂质渗透到晶体管的半导体层中。缓冲层201可以包括无机绝缘材料(诸如氮化硅、氮氧化硅和/或氧化硅)，并且可以具有包括以上无机绝缘材料中的一种或更多种的单个层结构或多层结构。
第一子像素电路PC1可以设置在缓冲层201上。如以上参照图4所描述的，第一子像素电路PC1可以包括多个晶体管和存储电容器。为了便于示出，图10示出了第一晶体管T1、第三晶体管T3、第六晶体管T6和存储电容器Cst。
第一晶体管T1可以包括第一半导体层A1和第一栅电极GE1。第一半导体层A1在缓冲层201上，第一栅电极GE1与第一半导体层A1的沟道区C1叠置。第一半导体层A1可以包括硅类半导体材料(诸如以多晶硅为例)。第一半导体层A1可以包括沟道区C1以及分别布置在沟道区C1的两个相对侧上的第一区B1和第二区D1。第一区B1和第二区D1是包括比沟道区C1的浓度高的浓度的杂质的区域。第一区B1和第二区D1中的一个可以与源区对应，并且另一个可以与漏区对应。
第六晶体管T6可以包括第六半导体层A6和第六栅电极GE6。第六半导体层A6在缓冲层201上，并且第六栅电极GE6与第六半导体层A6的沟道区C6叠置。第六半导体层A6可以包括硅类半导体材料(诸如以多晶硅为例)。第六半导体层A6可以包括沟道区C6以及分别布置在沟道区C6的两个相对侧上的第一区B6和第二区D6。第一区B6和第二区D6是包括比沟道区C6的浓度高的浓度的杂质的区域。第一区B6和第二区D6中的一个可以与源区对应，并且另一个可以与漏区对应。
第一栅电极GE1和第六栅电极GE6可以包括包含钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料，并且可以具有包括以上材料中的一种或更多种的单层结构或多层结构。第一栅极绝缘层203可以设置在第一栅电极GE1和第六栅电极GE6下方。第一栅极绝缘层203用于第一半导体层A1与第一栅电极GE1之间和第六半导体层A6与第六栅电极GE6之间的电绝缘。第一栅极绝缘层203可以包括诸如氮化硅、氮氧化硅和/或氧化硅的无机绝缘材料，并且可以具有包括以上无机绝缘材料中的一种或更多种的单个层结构或多层结构。
存储电容器Cst可以包括彼此叠置的下电极CE1和上电极CE2。在实施例中，存储电容器Cst的下电极CE1可以包括第一栅电极GE1。换句话说，第一栅电极GE1可以包括存储电容器Cst的下电极CE1。作为示例，第一栅电极GE1和存储电容器Cst的下电极CE1可以形成为一体(例如，可以一体地形成)。
第一层间绝缘层205可以设置在存储电容器Cst的下电极CE1和上电极CE2之间。第一层间绝缘层205可以包括诸如氮化硅、氮氧化硅和/或氧化硅的无机绝缘材料，并且可以具有包括以上无机绝缘材料中的一种或更多种的单层结构或多层结构。
存储电容器Cst的上电极CE2可以包括低电阻材料的导电材料(诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti))，并且可以具有包括以上材料中的一种或更多种的单层结构或多层结构。
第二层间绝缘层207可以设置在存储电容器Cst上。第二层间绝缘层207可以包括诸如氮化硅、氮氧化硅和/或氧化硅的无机绝缘材料，并且可以具有包括以上无机绝缘材料中的一种或更多种的单层结构或多层结构。
第三晶体管T3的第三半导体层A3可以设置在第二层间绝缘层207上。第三半导体层A3可以包括氧化物类半导体材料。作为示例，第三半导体层A3可以包括氧化Zn类材料，诸如以氧化Zn、氧化In-Zn和/或氧化Ga-In-Zn为例。在实施例中，第三半导体层A3可以包括在ZnO中包含诸如铟(In)、镓(Ga)和/或锡(Sn)的金属的In-Ga-Zn-O(IGZO)、In-Sn-Zn-O(ITZO)或In-Ga-Sn-Zn-O(IGTZO)半导体。
第三半导体层A3可以包括沟道区C3以及分别布置在沟道区C3的两个相对侧上的第一区B3和第二区D3。第一区B3和第二区D3中的一个可以与源区对应，并且另一个可以与漏区对应。
第三晶体管T3可以包括与第三半导体层A3的沟道区C3叠置的第三栅电极GE3。第三栅电极GE3可以具有包括下栅电极G3A和上栅电极G3B的双栅结构。下栅电极G3A设置在第三半导体层A3下方(例如，之下)，并且上栅电极G3B设置在沟道区C3之上。
下栅电极G3A可以与存储电容器Cst的上电极CE2在同一层处(例如，中或上)。例如，下栅电极G3A和存储电容器Cst的上电极CE2可以布置在第一层间绝缘层205上。下栅电极G3A可以包括与存储电容器Cst的上电极CE2的材料相同的材料。
上栅电极G3B可以设置在第三半导体层A3之上，并且第二栅极绝缘层209位于上栅电极G3B与第三半导体层A3之间。第二栅极绝缘层209可以包括诸如氮化硅、氮氧化硅和/或氧化硅的无机绝缘材料，并且可以具有包括以上无机绝缘材料中的一种或更多种的单层结构或多层结构。
第三层间绝缘层210可以设置在上栅电极G3B上。第三层间绝缘层210可以包括诸如氮氧化硅的无机绝缘材料，并且可以具有包括一种或更多种无机绝缘材料的单个层结构或多层结构。
虽然图10示出了存储电容器Cst的上电极CE2与第三栅电极GE3的下栅电极G3A布置在同一层处(中或上)，但是本公开不限于此。在另一实施例中，存储电容器Cst的上电极CE2可以与第三半导体层A3布置在不同层处(例如，中或上)，并且可以包括与第三半导体层A3的第一区B3和第二区D3的材料相同的材料。
第一晶体管T1可以通过节点连接线166电连接到第三晶体管T3。节点连接线166可以设置在第三层间绝缘层210上。节点连接线166的一侧(例如，一端)可以连接到第一晶体管T1的第一栅电极GE1，并且节点连接线166的另一侧(例如，另一端)可以连接到第三晶体管T3的第三半导体层A3的第一区B3。
节点连接线166可以包括铝(Al)、铜(Cu)和/或钛(Ti)，并且可以具有包括以上材料中的一种或更多种的单个层结构或多层结构。作为示例，节点连接线166可以具有钛层/铝层/钛层的三层结构。
第一有机绝缘层211可以设置在节点连接线166上。第一有机绝缘层211可以包括有机绝缘材料。有机绝缘材料可以包括亚克力、苯并环丁烯(BCB)、聚酰亚胺或六甲基二硅氧烷(HMDSO)。
数据线DL和驱动电压线PL可以设置在第一有机绝缘层211上。数据线DL和驱动电压线PL可以包括铝(Al)、铜(Cu)和/或钛(Ti)，并且可以具有包括以上材料中的一种或更多种的单个层结构或多层结构。作为示例，数据线DL和驱动电压线PL可以均具有钛层/铝层/钛层的三层结构。
虽然图10示出了数据线DL和驱动电压线PL彼此设置在同一层处(例如，中或上)(例如，设置在第一有机绝缘层211上)，但是在另一实施例中，数据线DL和驱动电压线PL可以彼此设置在不同层处(例如，中或上)。
第二有机绝缘层212、第三有机绝缘层213和第四有机绝缘层214可以设置在第一有机绝缘层211上。第二有机绝缘层212、第三有机绝缘层213和第四有机绝缘层214可以均包括诸如亚克力、苯并环丁烯、聚酰亚胺或六甲基二硅氧烷(HMDSO)的有机绝缘材料。
第一发光二极管ED1的第一电极221可以设置在第四有机绝缘层214上。第一电极221可以通过第一连接金属至第四连接金属CM1、CM2、CM3和CM4电连接到第六晶体管T6。第一连接金属CM1可以与节点连接线166形成在同一层处(例如，中或上)，并且可以包括与节点连接线166的材料相同的材料。第二连接金属CM2可以与数据线DL和/或驱动电压线PL形成在同一层处(例如，中或上)，并且可以包括与数据线DL和/或驱动电压线PL的材料相同的材料。第三连接金属CM3和第四连接金属CM4可以分别包括与以上参照图8和图9所描述的第二导电总线CBL2的材料和第一导电总线CBL1的材料相同的材料。第三连接金属CM3和第四连接金属CM4可以均包括光透射导电材料。
第一电极221可以包括反射层，该反射层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的合适的化合物或混合物。在另一实施例中，第一电极221还可以包括在反射层上和/或下面的导电氧化物材料层。导电氧化物材料层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)、氧化铟锌镓和/或氧化铝锌(AZO)。在实施例中，第一电极221可以包括多个层。作为示例，第一电极221可以包括第一子层至第三子层221a、221b和221c。第一子层至第三子层221a、221b和221c可以分别是ITO层、Ag层和ITO层。
堤层215可以设置在第一电极221上。堤层215可以覆盖第一电极221的边缘，并且可以包括与第一电极221叠置的开口。堤层215可以包括诸如聚酰亚胺的有机绝缘材料。
间隔件217可以形成在堤层215上。间隔件217可以在与形成堤层215的工艺相同的工艺期间一起形成，或者可以在单独的工艺中单独地形成。在实施例中，间隔件217可以包括诸如聚酰亚胺的有机绝缘材料。在另一实施例中，堤层215可以包括包含阻光染料的有机绝缘材料，并且间隔件217可以包括诸如聚酰亚胺的有机绝缘材料。
中间层222包括发射层222b。中间层222可以包括第一功能层222a和/或第二功能层222c。第一功能层222a在发射层222b下面(例如，之下)，并且第二功能层222c在发射层222b之上。发射层222b可以包括发射具有合适颜色(例如，预定义颜色或预设颜色)(诸如以红色、绿色或蓝色为例)的光的聚合物有机材料或低分子量有机材料。在另一实施例中，发射层222b可以包括无机材料或量子点。
第二功能层222c可以包括电子传输层(ETL)和/或电子注入层(EIL)。第一功能层222a和第二功能层222c可以均包括有机材料。
发射层222b可以形成在第一显示区域DA1处(例如，中或上)，以通过堤层215的开口与第一电极221叠置。相比之下，有机材料层(诸如以包括在中间层222中的第一功能层222a和/或第二功能层222c为例)可以整个地覆盖显示区域DA(例如，见图3)。
中间层222可以具有包括单个发射层的单个堆叠结构或者作为包括多个发射层的多层堆叠结构的串联结构。在中间层222具有串联结构的情况下，电荷产生层可以设置在多个堆叠层之间。
第二电极223可以设置在中间层222上，并且可以包括具有低逸出功的导电材料。作为示例，第二电极223可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的合适的合金的(半)透明层。作为另一示例，第二电极223还可以包括在(半)透明层上的层，该层包括ITO、IZO、ZnO或In2O3。第二电极223可以整个地覆盖显示区域DA(例如，见图3)。
覆盖层225可以设置在第二电极223上。覆盖层225可以包括无机材料或有机材料。覆盖层225可以包括氟化锂(LiF)、无机绝缘材料和/或有机绝缘材料。覆盖层225可以整个地覆盖显示区域DA。
第一发光二极管ED1可以被封装层300覆盖。封装层300可以包括至少一个有机封装层和至少一个无机封装层。在实施例中，图10示出了封装层300包括第一无机封装层310和第二无机封装层330以及它们之间的有机封装层320。封装层300可以设置在覆盖层225上。
第一无机封装层310和第二无机封装层330可以包括氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅之中的至少一种无机材料。第一无机封装层310和第二无机封装层330可以包括包含以上材料中的一种或更多种的单层结构或多层结构。有机封装层320可以包括聚合物类材料。聚合物类材料可以包括丙烯酰类树脂、环氧类树脂、聚酰亚胺和/或聚乙烯。在实施例中，有机封装层320可以包括丙烯酸酯。
图11是示出了根据实施例的显示面板10的第二发光二极管ED2和第二子像素电路PC2的电连接的剖视图。图11中所示的第二子像素电路PC2可以与如以上参照图7所描述的布置在第一行1B中的第二子像素电路PC2中的一个对应。
参照图11，第二子像素电路PC2可以在第三显示区域DA3处(例如，中或上)布置在基底100上，并且电连接到第二子像素电路PC2的第二发光二极管ED2可以布置在第二显示区域DA2处(例如，中或上)。如以上参照图4所描述的，第二子像素电路PC2可以包括多个晶体管和存储电容器。例如，图11示出了第二子像素电路PC2的第六晶体管T6。缓冲层201、第一栅极绝缘层203、第一层间绝缘层205、第二层间绝缘层207、第二栅极绝缘层209、第三层间绝缘层210以及第一有机绝缘层至第四有机绝缘层211、212、213和214可以设置在基底100上。
第二子像素电路PC2可以通过从第三显示区域DA3延伸到第二显示区域DA2的第一导电总线CBL1电连接到第二发光二极管ED2。作为示例，第一导电总线CBL1可以在第一方向(例如，x方向)上延伸，并且第一导电总线CBL1的一部分可以与第二导电总线CBL2的在第二方向(例如，y方向)上延伸的一部分叠置。如上所述，第一导电总线CBL1和第二导电总线CBL2可以均包括光透射导电材料。因为第一导电总线CBL1和第二导电总线CBL2包括光透射导电材料，所以即使第一导电总线CBL1和第二导电总线CBL2的一部分可以位于透射区域TA处(例如，中或上)，也可以充分地确保透射区域TA的透射率。
第一导电总线CBL1可以通过第五连接金属至第七连接金属CM5、CM6和CM7电连接到第二子像素电路PC2的第六晶体管T6。第五连接金属CM5可以与第一连接金属CM1(例如，见图10)形成在同一层处(例如，中或上)，并且可以包括与第一连接金属CM1的材料相同的材料。第六连接金属CM6可以与第二连接金属CM2(例如，见图10)形成在同一层处(例如，中或上)，并且可以包括与第二连接金属CM2的材料相同的材料。第七连接金属CM7可以与第三连接金属CM3(例如，见图10)形成在同一层处(例如，中或上)，并且可以包括与第三连接金属CM3的材料相同的材料。
第一导电总线CBL1可以电连接到第二发光二极管ED2中的位于第二显示区域DA2处(例如，中或上)的一个第二发光二极管ED2的第一电极221。作为示例，第二发光二极管ED2中的一个第二发光二极管ED2的第一电极221可以通过(例如，穿透)第四有机绝缘层214的接触孔电连接到第一导电总线CBL1。在实施例中，如以上参照图10所描述的，第一电极221可以包括包含ITO的第一子层221a、包含Ag的第二子层221b和包含ITO的第三子层221c。
堤层215和间隔件217可以设置在第二发光二极管ED2的第一电极221上。堤层215包括与第一电极221叠置的开口。另外，如以上参照图10所描述的，第一功能层222a、发射层222b、第二功能层222c、第二电极223、覆盖层225和封装层300可以设置在第一电极221上。
第二发光二极管ED2中的通过第一导电总线CBL1电连接到第二子像素电路PC2的一个第二发光二极管ED2可以通过连接线PWL电连接到发射相同颜色的光的另一第二发光二极管ED2。图11的连接线PWL与以上参照图8和图9所描述的第一连接线至第三连接线PWL1、PWL2和PWL3中的一条对应。
连接线PWL可以与通过连接线PWL彼此连接的两个发光二极管ED2的第一电极221设置在同一层处(例如，中或上)(例如，设置在第四有机绝缘层214上)。连接线PWL可以作为一体连接到通过连接线PWL彼此连接的两个第一电极221中的每个中包括的子层中的一个。作为示例，连接线PWL可以与设置在第一电极221的子层的最下部中的第一子层221a形成为一体(例如，可以与所述第一子层221a一体地形成)。连接线PWL可以在形成第一电极221的工艺期间形成。在实施例中，第一子层221a和连接线PWL可以包括彼此相同的材料，诸如以结晶ITO为例。
如以上参照图10所描述的，覆盖层225和封装层300设置在第二发光二极管ED2的第二电极223上。
虽然图11示出了第一导电总线CBL1设置在第三有机绝缘层213上并且第二导电总线CBL2设置在第二有机绝缘层212上，但是本公开不限于此。在另一实施例中，第一导电总线CBL1可以设置在第二有机绝缘层212上，并且第二导电总线CBL2设置在第三有机绝缘层213上。
虽然图11示出了连接线PWL与第一电极221设置在同一层处(例如，中或上)(例如，设置在第四有机绝缘层214上)，但是本公开不限于此。在另一实施例中，连接线PWL可以设置在基底100与第一电极221之间，这将参照图12更详细地描述。
图12是示出了根据另一实施例的显示面板10的第二发光二极管ED2和第二子像素电路PC2的电连接的剖视图。除了连接线PWL'的位置之外，图12中所示的实施例可以与图11中所示的实施例相同或基本上相同，因此，可以在下文中主要描述它们之间的差异。在图12中，相同的附图标记用于表示与以上参照图11所描述的元件相同或基本上相同的元件，因此，可以不重复其冗余描述。
参照图12，连接线PWL'可以设置在基底100与第二发光二极管ED2的第一电极221之间。作为示例，连接线PWL'可以与以上参照图10所描述的第三薄膜晶体管的第三半导体层A3设置在同一层处(例如，中或上)(例如，设置在第二层间绝缘层207上)。连接线PWL'可以包括与第三半导体层A3的材料相同的材料。更详细地，可以使连接线PWL'导电来作为以上参照图10所描述的第三半导体层A3的第一区B3和第二区D3。因为包括氧化物类半导体材料的连接线PWL'具有光透射特性，所以即使连接线PWL'位于透射区域TA处(例如，中或上)，也可以充分地确保透射区域TA的透射率。
连接线PWL'的一端可以通过第八连接金属至第十连接金属CM8、CM9和CM10电连接到第二发光二极管ED2中的一个第二发光二极管ED2的第一电极221。连接线PWL'的另一端可以通过第十一连接金属至第十三连接金属CM11、CM12和CM13电连接到第二发光二极管ED2中的另一第二发光二极管ED2的第一电极221。
布置在以上参照图8所描述的第三显示区域DA3处(例如，中或上)的第三发光二极管的连接线的结构可以与以上参照图11和图12所描述的连接线PWL和PWL'的结构相同或基本上相同，因此，可以不重复其冗余描述。作为示例，连接包括在以上参照图8所描述的每个发光二极管组PXG中的两个第三红色发光二极管ED3r的第一连接线PWL1、连接四个第三绿色发光二极管ED3g的第二连接线PWL2以及连接三个第三蓝色发光二极管ED3b的第三连接线PWL3可以与以上参照图11和图12所描述的连接线PWL和PWL'的结构中的任何一个具有相同或基本上相同的结构。
根据本公开的一个或更多个实施例，可以充分地确保包括透射区域的第二显示区域的透射率。此外，可以提供具有优异的质量(诸如防止或基本上防止第一显示区域至第三显示区域之间的图像质量的偏差)的显示面板和包括该显示面板的电子设备。然而，以上方面和特征是作为示例提供的，并且本公开不限于以上方面和特征。
虽然已经描述了一些实施例，但是本领域技术人员将容易领会的是，在不脱离本公开的精神和范围的情况下，在实施例中可以进行各种修改。将理解的是，除非另有描述，否则每个实施例内的特征或方面的描述通常应被认为可用于其它实施例中的其它类似特征或方面。因此，如对于本领域普通技术人员将明显的是，除非另有特定说明，否则结合具体实施例所描述的特征、特性和/或元件可以单独使用或者与结合其它实施例所描述的特征、特性和/或元件组合使用。因此，将理解的是，前述内容是各种示例实施例的说明，并且不将被解释为限于在此所公开的特定实施例，并且对所公开的实施例的各种修改以及其它示例实施例旨在包括在如所附权利要求及其等同物中限定的本公开的精神和范围内。

Claims (20)

1.一种显示面板，所述显示面板包括：
第一显示区域、第二显示区域和第三显示区域，所述第二显示区域位于所述第一显示区域内，所述第三显示区域在所述第一显示区域与所述第二显示区域之间；
多个发光二极管，所述多个发光二极管包括：第一发光二极管，位于所述第一显示区域处；第二发光二极管，位于所述第二显示区域处；以及第三发光二极管，位于所述第三显示区域处；
多个第一子像素电路，位于所述第一显示区域处，并且分别电连接到所述第一发光二极管；
多个第二子像素电路和多个第三子像素电路，位于所述第三显示区域处，所述多个第二子像素电路电连接到所述第二发光二极管，并且所述多个第三子像素电路电连接到所述第三发光二极管；
第一导电总线，在第一方向上延伸，并且将所述第二发光二极管中的一个第二发光二极管电连接到所述多个第二子像素电路中的一个第二子像素电路；以及
第二导电总线，在与所述第一方向交叉的第二方向上延伸，并且将所述第二发光二极管中的另一第二发光二极管电连接到所述多个第二子像素电路中的另一第二子像素电路。
2.根据权利要求1所述的显示面板，其中，所述第二显示区域包括在所述第二发光二极管之间的透射区域。
3.根据权利要求1所述的显示面板，其中，所述第一导电总线和所述第二导电总线均从所述第三显示区域朝向所述第二显示区域延伸，并且包括光透射导电材料。
4.根据权利要求3所述的显示面板，所述显示面板还包括在所述第一导电总线与所述第二导电总线之间的绝缘层，并且
其中，所述第一导电总线的一部分和所述第二导电总线的一部分彼此交叉并且所述绝缘层位于所述第一导电总线的所述一部分与所述第二导电总线的所述一部分之间。
5.根据权利要求1所述的显示面板，其中，所述第二发光二极管中的所述一个第二发光二极管和所述第二发光二极管中的所述另一第二发光二极管在所述第二方向上位于彼此相同的列中。
6.根据权利要求1所述的显示面板，其中，所述多个第二子像素电路中的所述一个第二子像素电路在所述第一方向上与所述第二显示区域分开，
所述多个第二子像素电路中的所述另一第二子像素电路在所述第二方向上与所述第二显示区域分开，并且
所述多个第二子像素电路中的所述一个第二子像素电路和所述多个第二子像素电路中的所述另一第二子像素电路电连接到彼此相同的数据线。
7.根据权利要求6所述的显示面板，其中，所述相同的数据线弯折以部分地围绕所述第二显示区域。
8.根据权利要求6所述的显示面板，其中，所述多个第二子像素电路中的所述一个第二子像素电路电连接到与第k行中的所述第一子像素电路电连接的扫描线，其中k是正整数，并且
所述多个第二子像素电路中的所述另一第二子像素电路电连接到与第k+2n行中的所述第一子像素电路电连接的扫描线，其中n是正整数。
9.根据权利要求1所述的显示面板，其中，所述多个第二子像素电路中的所述一个第二子像素电路电连接到所述第二发光二极管中的被构造为发射彼此相同颜色的光的两个第二发光二极管。
10.根据权利要求9所述的显示面板，其中，所述第二发光二极管中的被构造为发射彼此相同颜色的光的所述两个第二发光二极管通过包括透光导电材料的连接线彼此电连接。
11.一种电子设备，所述电子设备包括：
显示面板，包括第一显示区域、位于所述第一显示区域内的第二显示区域以及在所述第一显示区域与所述第二显示区域之间的第三显示区域；以及
组件，与所述第二显示区域的透射区域叠置，
其中，所述显示面板包括：
第一发光二极管，位于所述第一显示区域处；
多个第一子像素电路，位于所述第一显示区域处，并且分别电连接到所述第一发光二极管；
第二发光二极管，位于所述第二显示区域处；
第三发光二极管，位于所述第三显示区域处；
多个第二子像素电路和多个第三子像素电路，位于所述第三显示区域处，所述多个第二子像素电路电连接到所述第二发光二极管，并且所述多个第三子像素电路电连接到所述第三发光二极管；
第一导电总线，在第一方向上延伸，并且将所述第二发光二极管中的一个第二发光二极管电连接到所述多个第二子像素电路中的一个第二子像素电路；以及
第二导电总线，在与所述第一方向交叉的第二方向上延伸，并且将所述第二发光二极管中的另一第二发光二极管电连接到所述多个第二子像素电路中的另一第二子像素电路。
12.根据权利要求11所述的电子设备，其中，所述组件包括传感器或相机。
13.根据权利要求11所述的电子设备，其中，所述第一导电总线和所述第二导电总线均包括透光导电材料。
14.根据权利要求11所述的电子设备，其中，所述显示面板还包括在所述第一导电总线与所述第二导电总线之间的绝缘层，并且
其中，所述第一导电总线的一部分与所述第二导电总线的一部分交叉，并且所述绝缘层位于所述第一导电总线的所述一部分与所述第二导电总线的所述一部分之间。
15.根据权利要求11所述的电子设备，其中，所述第二发光二极管中的所述一个第二发光二极管和所述第二发光二极管中的所述另一第二发光二极管在所述第二方向上位于彼此相同的列中。
16.根据权利要求11所述的电子设备，其中，所述多个第二子像素电路中的所述一个第二子像素电路在所述第一方向上与所述第二显示区域分开，
所述多个第二子像素电路中的所述另一第二子像素电路在所述第二方向上与所述第二显示区域分开，并且
所述多个第二子像素电路中的所述一个第二子像素电路和所述多个第二子像素电路中的所述另一第二子像素电路电连接到彼此相同的数据线。
17.根据权利要求16所述的电子设备，其中，所述相同的数据线弯折以部分地围绕所述第二显示区域。
18.根据权利要求16所述的电子设备，其中，所述多个第二子像素电路中的所述一个第二子像素电路电连接到与第k行中的所述第一子像素电路电连接的扫描线，其中k是正整数，并且
所述多个第二子像素电路中的所述另一第二子像素电路电连接到与第k+2n行中的所述第一子像素电路电连接的扫描线，其中n是正整数。
19.根据权利要求11所述的电子设备，其中，所述多个第二子像素电路中的所述一个第二子像素电路电连接到所述第二发光二极管中的被构造为发射彼此相同颜色的光的两个第二发光二极管。
20.根据权利要求19所述的电子设备，其中，所述第二发光二极管中的被构造为发射彼此相同颜色的光的所述两个第二发光二极管通过包括透光导电材料的连接线彼此电连接。
CN202310521612.4A 2022-05-18 2023-05-10 显示面板和包括该显示面板的电子设备 Pending CN117096142A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0061102 2022-05-18
KR1020220061102A KR20230161593A (ko) 2022-05-18 2022-05-18 표시 패널 및 이를 구비한 전자 기기

Publications (1)

Publication Number Publication Date
CN117096142A true CN117096142A (zh) 2023-11-21

Family

ID=88768763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310521612.4A Pending CN117096142A (zh) 2022-05-18 2023-05-10 显示面板和包括该显示面板的电子设备

Country Status (3)

Country Link
US (1) US20230413622A1 (zh)
KR (1) KR20230161593A (zh)
CN (1) CN117096142A (zh)

Also Published As

Publication number Publication date
KR20230161593A (ko) 2023-11-28
US20230413622A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
CN111668260A (zh) 显示面板
CN114677943A (zh) 显示装置
US11678537B2 (en) Display apparatus
KR20220016372A (ko) 디스플레이 장치 및 전자기기
KR20200139301A (ko) 표시장치
CN220798943U (zh) 显示面板和电子装置
CN114388578A (zh) 显示面板和包括该显示面板的显示装置
CN117096142A (zh) 显示面板和包括该显示面板的电子设备
CN221043676U (zh) 显示面板和电子设备
US20240130184A1 (en) Display panel and electronic apparatus
US20240079389A1 (en) Display panel and electronic apparatus including the same
CN117202701A (zh) 显示面板和电子装置
US11651734B2 (en) Display panel and display apparatus including the same
US20220208924A1 (en) Display device
CN219108128U (zh) 显示面板和电子设备
US11985868B2 (en) Display apparatus
CN220382102U (zh) 显示面板和电子设备
CN218888962U (zh) 显示面板和电子装置
US20240049572A1 (en) Display panel and electronic device including the same
US20230232676A1 (en) Display apparatus
US20230422555A1 (en) Display panel and electronic device including the same
US20230386405A1 (en) Display apparatus
CN117858578A (zh) 显示面板
CN117156893A (zh) 显示装置和包括显示装置的电子装置
CN117637793A (zh) 显示面板、制造显示面板的方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication