CN117080246A - 一种具有纵向超结子层的耐压区 - Google Patents
一种具有纵向超结子层的耐压区 Download PDFInfo
- Publication number
- CN117080246A CN117080246A CN202311290444.9A CN202311290444A CN117080246A CN 117080246 A CN117080246 A CN 117080246A CN 202311290444 A CN202311290444 A CN 202311290444A CN 117080246 A CN117080246 A CN 117080246A
- Authority
- CN
- China
- Prior art keywords
- super
- junction
- region
- voltage
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 59
- 230000015556 catabolic process Effects 0.000 claims abstract description 56
- 238000002955 isolation Methods 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 description 12
- 230000005684 electric field Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000008094 contradictory effect Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种具有纵向超结子层的耐压区，包括源区和漏区，以及位于源区和漏区之间的M个超结子层；M个超结子层沿着源区至漏区方向依次分布，相邻的超结子层之间通过阻挡层分离；M为大于1的整数。本申请中各个超结子层的击穿电压可以独立设计，且整个耐压区的最终击穿电压由各个超结子层叠加而成，为耐压层的击穿电压的设计提供了设计灵活性，且使得最终的比导通电阻与击穿电压呈现线性关系，有效地改善了现有技术中随着击穿电压增大，比导通电阻对应升高的矛盾关系。
Description
技术领域
本发明涉及电荷平衡耐压区领域，尤其涉及一种具有纵向超结子层的耐压区。
背景技术
半导体技术行业中功率电子器件为了降低静态损耗，需在维持高击穿电压的条件下尽可能地降低比导通电阻。然而比导通电阻与击穿电压之间存在着显著的矛盾关系。
传统技术方案中，如图1所示，耐压器结构包括源区1和漏区2，且源区1和漏区2之间设置有电荷平衡区域，电荷平衡区结构由N型掺杂区3和P型掺杂区4形成，且N型掺杂区3和P型掺杂区4保持电荷平衡。源区1和漏区2沿着竖向分布，位于源区1和漏区2之间的N型掺杂区3和P型掺杂区4横向分布。
为了提高电荷平衡耐压区结构的击穿电压，通常需要增加掺杂区厚度。在电荷平衡耐压区结构中，由于两侧PN结处的耐压区电荷更靠近PN结，该处的电场通常是电荷平衡耐压区结构中的最大电场，在该位置处的比导通电阻与击穿电压之间仍然存在一定的矛盾关系，即随着击穿电压提高，比导通电阻也显著地增加，无法满足高击穿电压、低比导通电阻的设计要求。
发明内容
本发明旨在至少在一定程度上解决相关技术中的问题之一。为此，本发明的目的在于提供一种具有纵向超结子层的耐压区，将单一的电荷平衡区域拆分为若干个独立的超结子层，增加了击穿电压设计的灵活性。
为了实现上述目的，本申请采用如下技术方案：一种具有纵向超结子层的耐压区，包括源区和漏区，以及位于源区和漏区之间的M个超结子层；
M个超结子层沿着源区至漏区方向依次分布，相邻的超结子层之间通过阻挡层分离；M为大于1的整数。
进一步的，所述超结子层包括超结N型掺杂区和超结P型掺杂区，所述超结N型掺杂区和超结P型掺杂区的中心连线平行于源区设置。
进一步的，所述阻挡层包括P型阻挡层和N型阻挡层，相邻的超结P型掺杂区之间设置有P型阻挡层，相邻的超结N型掺杂区之间设置有N型阻挡层。
进一步的，所述超结N型掺杂区的掺杂浓度为1015-16cm-3，超结P型掺杂区的掺杂浓度为1015-16cm-3。
进一步的，M个超结子层的击穿电压不完全相等。
进一步的，耐压区的总击穿电压等于M个超结子层的击穿电压之和。
进一步的，耐压区的比导通电阻等于M个超结子层的比导通电阻之和。
进一步的，M个超结子层中超结N型掺杂区和超结P型掺杂区之间设置有氧化隔离层。
进一步的，所述氧化隔离层自所述源区延伸至所述漏区。
本申请实施例提供的上述技术方案与现有技术相比具有如下优点：本申请中具有纵向超结子层的耐压区包括源区和漏区，以及位于源区和漏区之间的M个超结子层；M个超结子层沿着源区至漏区方向依次分布，相邻的超结子层之间通过阻挡层分离；本申请中各个超结子层的击穿电压可以独立设计，且整个耐压区的最终击穿电压由各个超结子层叠加而成，为耐压层的击穿电压的设计提供了灵活性，且使得最终的比导通电阻与击穿电压呈现线性关系，有效地改善现有技术中随着击穿电压增大，比导通电阻对应升高的矛盾关系。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
附图中：
图1为现有技术中耐压区的结构示意图；
图2为实施例1中耐压区的结构示意图；
图3为实施例2中耐压区的结构示意图；
附图标号：1、源区；2、漏区；3、N型掺杂区；4、P型掺杂区；301、第一超结N型掺杂区；302、第二超结N型掺杂区；303、第三超结N型掺杂区；401、第一超结P型掺杂区；402、第二超结P型掺杂区；403、第三超结P型掺杂区；501、第一N型阻挡层；502、第二N型阻挡层；503、第三N型阻挡层；601、第一P型阻挡层；602、第二P型阻挡层；603、第三P型阻挡层。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。以下描述中，需要理解的是，“前”、“后”、“上”、“下”、“左”、“右”、“纵”、“横”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“头”、“尾”等指示的方位或位置关系为基于附图所示的方位或位置关系、以特定的方位构造和操作，仅是为了便于描述本技术方案，而不是指示所指的机构或元件必须具有特定的方位，因此不能理解为对本发明的限制。
还需要说明的是，除非另有明确的规定和限定，“安装”、“相连”、“连接”、“固定”、“设置”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。当一个元件被称为在另一元件“上”或“下”时，该元件能够“直接地”或“间接地”位于另一元件之上，或者也可能存在一个或更多个居间元件。术语“第一”、“第二”、“第三”等仅是为了便于描述本技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，由此，限定有“第一”、“第二”、“第三”等的特征可以明示或者隐含地包括一个或者更多个该特征。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、机构、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
请参阅附图1，现有技术中为了提高耐压区的击穿电压，需要将电荷平衡区域的厚度设计得较厚，当电荷平衡区的厚度较厚时，在N型掺杂区和P型掺杂区之间的PN结处，会形成较大的电场，且该位置处的击穿电压提高时，比导通电阻也显著地增加，无法满足高击穿电压、低比导通电阻的设计要求。
实施例1
为了解决上述问题，如图2和图3所示，本申请提供了一种具有纵向超结子层的耐压区，包括源区和漏区，以及位于源区和漏区之间的M个超结子层；M个超结子层沿着源区1至漏区2方向依次分布，相邻的超结子层之间通过阻挡层分离；M为大于1的整数。
本申请中各个超结子层的击穿电压可以独立设计，且整个耐压区的最终击穿电压由各个超结子层叠加而成，为耐压层的击穿电压的设计提供了灵活性，且使得最终的比导通电阻与击穿电压呈现线性关系，有效地改善了现有技术中随着击穿电压增大，比导通电阻对应升高的矛盾关系。
区别于已有传统电荷平衡耐压层结构，本申请中电荷平衡区由原来的单一电荷平衡区域，变为多层具有独立设计的电荷平衡区域，也即形成了多层的电荷平衡耐压层。如图2和图3所示，本申请可以设计为纵向集成结构，即源区1和漏区2在纵向方向上分布，分别位于最顶端和最底端，多个超结子层沿着纵向堆叠分布于源区1和漏区2之间。
每一层的超结子层包括超结N型掺杂区3和超结P型掺杂区4，所述超结N型掺杂区3和超结P型掺杂区4的中心连线平行于源区1设置，也就是说当源区1和漏区2为纵向分布的时候，超结N型掺杂区3和超结P型掺杂区4沿着横向分布。阻挡层位于相邻的超结子层之间，且超结子层与源区1或者漏区2之间则无需设置阻挡层。
本申请中阻挡层用于终止其两侧的超结N型掺杂区3和超结P型掺杂区4所发射出来的电场线，使得每一个超结子层形成一个独立的电场空间，确保相邻的超结子层中的击穿电压能够独立设计。
实施例2
如图2所示，本申请提供的一种具有纵向超结子层的耐压区，包括源区和漏区，以及位于源区和漏区之间的M个超结子层；M个超结子层沿着源区1至漏区2方向依次分布，相邻的超结子层之间通过阻挡层分离；M为大于1的整数。超结子层包括超结N型掺杂区3和超结P型掺杂区4，所述超结N型掺杂区3和超结P型掺杂区4的中心连线平行于源区1设置。
进一步的，阻挡层包括P型阻挡层和N型阻挡层，相邻的超结P型掺杂区4之间设置有P型阻挡层，相邻的超结N型掺杂区3之间设置有N型阻挡层。本申请中超结N型掺杂区的掺杂浓度为1015-16cm-3，超结P型掺杂区的掺杂浓度为1015-16cm-3。P型阻挡层的掺杂浓度大约为1018-19cm-3，N型阻挡层的掺杂浓度约为1019-20cm-3。
也就是说，P型阻挡层的掺杂浓度远大于超结P型掺杂区的浓度，N型阻挡层的掺杂浓度远大于超结P型掺杂区的浓度。这是因为阻挡层中掺杂浓度越大，其对应的电场变化率也越大，在耐压层结构中，阻挡层相当于电极或者导线作用，不承受压降，使得相邻的P型掺杂区和N型掺杂区发射的电场线终止在P型阻挡层和N型阻挡层处，不会影响到相邻的超结子层的电场。
如图2所示为一种纵向超结子层的耐压区结构，最顶端设置有第一导电类型重掺杂的源区1，最底端设置有第二导电类型重掺杂的漏区2，其中，第一导电类型和第二导电类型不同，例如源区1和漏区2分别为P型掺杂和N型掺杂，或者源区1和漏区2分别为N型掺杂和P型掺杂。
在源区1和漏区2之间的左侧纵向堆叠设置有第一超结N型掺杂区301、第二超结N型掺杂区302、第三超结N型掺杂区303直至第M超结N型掺杂区3；在源区1和漏区2之间的右侧纵向堆叠设置有第一超结P型掺杂区401、第二超结P型掺杂区402、第三超结P型掺杂区403直至第n超结P型掺杂区4；其中，第一超结N型掺杂区301和第一超结P型掺杂区401形成一个超结子层，二者之间的设计满足电荷平衡。
在第一超结N型掺杂区301和第二超结N型掺杂区302之间设置有第一N型阻挡层501，在第二超结N型掺杂区302和第三超结N型掺杂区303之间设置有第二N型阻挡层502，依次类推，直至在第M-1超结N型掺杂区3和第M超结N型掺杂区3之间设置有第M层的N型阻挡层。位于超结N型掺杂区之间的N型阻挡层的浓度远大于超结N型掺杂区的掺杂浓度，用于终止其上下两端的超结N型掺杂区所发射的电场线。
在第一超结P型掺杂区401和第二超结P型掺杂区402之间设置有第一P型阻挡层601，在第二超结P型掺杂区402和第三超结P型掺杂区403之间设置有第二P型阻挡层602，依次类推，直至在第M-1超结P型掺杂区4和第M超结P型掺杂区4之间设置有第M层的P型阻挡层。位于超结P型掺杂区之间的P型阻挡层的浓度远大于超结P型掺杂区的掺杂浓度，用于终止其上下两端的超结P型掺杂区的所发射的电场线。
位于同一层的P型阻挡层和N型阻挡层共同形成一个整体的阻挡层结构，用于隔断相邻的超结子层，使得每一个超结子层均可以形成一个独立的电荷平衡区域。本申请中每一个超结子层的厚度可以独立设计，其对应的击穿电压也可以独立设计。
具体的，本申请中所述超结N型掺杂区的掺杂浓度为1015-16cm-3，超结P型掺杂区的掺杂浓度为1015-16cm-3。位于相邻超结N型掺杂区3之间的N型阻挡层的掺杂浓度远大于超结N型掺杂区3的掺杂浓度。位于相邻超结P型掺杂区4之间的P型阻挡层的掺杂浓度远大于超结P型掺杂区4的掺杂浓度。
同时，不同超结子层中超结N型掺杂区3的掺杂浓度可以不同，每一个超结子层所对应的击穿电压与超结N型掺杂区3的掺杂浓度、超结P型掺杂区4的掺杂浓度以及超结子层的厚度相关。可以根据该超结子层所对应的击穿电压，合理设计该超结子层中超结N型掺杂区3的掺杂浓度、超结P型掺杂区4的掺杂浓度以及超结子层的厚度。
本申请中具有纵向超结子层的耐压区的总击穿电压等于M个超结子层的击穿电压之和，具有纵向超结子层的耐压区的的比导通电阻等于M个超结子层的比导通电阻之和。
在现有技术中，只有当电荷平衡区域的厚度大于阈值范围的时候，位于电荷平衡区之间PN结处的比导通电阻才会显著增大，无法维持击穿电压与比导通电阻之间的线性关系，导致器件性能下降。本申请可以在超结N型掺杂区3和超结P型掺杂区4的掺杂浓度确定的情况下，设计不同的电荷平衡区域厚度，经过多次试验得出该掺杂浓度下的阈值范围。但是最终形成的器件结构中，该阈值范围的厚度无法满足器件要求，因此现有技术中设计出满足击穿电压要求的器件往往比导通电阻较大。
本申请将电荷平衡区域拆分为多个独立的超结子层，每一层超结子层的掺杂浓度、厚度均可以独立进行设计。在实际操作中，可以先确定出耐压区总的击穿电压，再将击穿电压分为M组，确保M组的击穿电压之和等于总的击穿电压即可。针对每一组击穿电压，独立设计其对应的掺杂浓度和厚度，且确保厚度小于阈值范围即可。
本实施例中具有纵向超结子层的耐压区可以通过如下方法制备而成：
对衬底进行第二导电类型掺杂，第二导电类型掺杂例如为n型掺杂。形成位于衬底上的漏区2；在衬底上方外延生长出设计厚度的外延层，对外延层的右侧进行掩膜，对左侧进行N型掺杂，形成第M超结N型掺杂区3；对外延层的左侧进行掩膜，对右侧进行P型掺杂，形成第M超结P型掺杂区4；
在第M个超结子层的上方外延生长出设计厚度的外延层，对外延层的右侧进行掩膜，对左侧进行N型掺杂，形成第M层的N型阻挡层；对外延层的左侧进行掩膜，对右侧进行P型掺杂，形成第M层的P型阻挡层；
依次类推，通过外延生长以及注入掺杂的方式自下而上形成间隔分布的阻挡层和超结子层；最后对最顶端的外延层进行第一导电类型掺杂，形成位于衬底上的源区1；
需要说明的是，本申请在每一个外延层的注入掺杂过程中，可以通过控制注入剂量来控制外延层的掺杂浓度，且在注入的过程中，少量的注入离子会扩散至下一层的外延层中，由于扩散的离子较少，并不会影响到阻挡层和超结子层的性能。
本申请中具有纵向超结子层的耐压区结构中各超结子层可独立设计，对各超结子层的击穿电压设计增加灵活性。
本申请最终形成的耐压区的总击穿电压由各超结子层结构叠加而成，有助于提高击穿电压。
本申请最终形成的耐压区结构由各超结子层串联构成，不仅击穿电压可线性叠加，比导通电阻也接近线性叠加，使得比导通电阻与击穿电压呈现线性关系，有效地解决二者之间的矛盾。
实施例3
本实施例包含实施例2中的一种具有纵向超结子层的耐压区的结构，在此基础上，如图3所示，本实施例中M个超结子层中超结N型掺杂区3和超结P型掺杂区4之间设置有氧化隔离层。氧化隔离层能够有效阻止左右两侧超结N型掺杂区3和超结P型掺杂区4的相互扩散，从而更有效地提高器件击穿电压和降低比导通电阻。
若是没有氧化隔离层，在电荷平衡耐压区结构中，由于两侧PN结处的耐压区电荷更靠近PN结，该处的电场通常是电荷平衡耐压区结构中的最大电场，在该位置处的比导通电阻与击穿电压之间仍然存在一定的矛盾关系。本申请在超结子层中超结N型掺杂区3和超结P型掺杂区4之间设置氧化隔离层，可以避免PN结处比导通电阻与击穿电压之间的非线性增长问题。
具体地，为了便于氧化隔离层的形成，本申请设置氧化隔离层自所述源区1延伸至所述漏区2；也就是说氧化隔离层贯穿M个超结子层以及超结子层之间的中间层，如图3所示，氧化隔离层自源区1延伸至漏区2，依次位于第一超结N型掺杂区301、第一超结P型掺杂区401之间，位于第一N型阻挡层501、第一P型阻挡层601之间，第二超结N型掺杂区302、第二超结P型掺杂区402之间，位于第二N型阻挡层502、第二P型阻挡层602之间，第三超结N型掺杂区303、第三超结P型掺杂区403之间，位于第三N型阻挡层503、第三P型阻挡层603之间，直至第M超结N型掺杂区、第M超结P型掺杂区之间，并与漏区邻接。
本实施例中一种纵向超结子层的耐压区结构的制备方法，可以采用横向外延工艺进行制备；也即在氧化隔离层的上方外延层中掺杂注入N型杂质，以形成第一超结N型掺杂区301、第一N型阻挡层501、第二超结N型掺杂区302、第二N型阻挡层502、第三超结N型掺杂区303直至第M超结N型掺杂区3和第M-1层的N型阻挡层。在氧化隔离层的下方外延层中掺杂注入P型杂质，以形成第一超结P型掺杂区401、第一P型阻挡层601、第二超结P型掺杂区402、第二P型阻挡层602、第三超结P型掺杂区403直至第M超结P型掺杂区和第M-1层的P型阻挡层。其余的制备方法与实施例2类似，在此不再详细描述。
本申请提供的一种具有纵向超结子层的耐压区，区别于已有传统电荷平衡耐压层结构，其电荷平衡区域由原来的单一电荷平衡耐压层，变为多层具有独立设计的超结子层。首先，多层耐压层结构中各超结子层的击穿电压设计较为灵活；其次，完整的耐压区结构的击穿电压由各超结子层叠加而成，有助于提高击穿电压；再次，比导通电阻与击穿电压由于超结子层的线性叠加而呈现线性关系，使得传统结构中的矛盾关系得到改善。
可以理解的，以上实施例仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，可以对上述技术特点进行自由组合，还可以做出若干变形和改进，这些都属于本发明的保护范围；因此，凡跟本发明权利要求范围所做的等同变换与修饰，均应属于本发明权利要求的涵盖范围。
Claims (9)
1.一种具有纵向超结子层的耐压区，其特征在于，包括源区和漏区，以及位于源区和漏区之间的M个超结子层；
M个超结子层沿着源区至漏区方向依次分布，相邻的超结子层之间通过阻挡层分离；M为大于1的整数。
2.根据权利要求1所述的一种具有纵向超结子层的耐压区，其特征在于，所述超结子层包括超结N型掺杂区和超结P型掺杂区，所述超结N型掺杂区和超结P型掺杂区的中心连线平行于源区设置。
3.根据权利要求2所述的一种具有纵向超结子层的耐压区，其特征在于，所述阻挡层包括P型阻挡层和N型阻挡层，相邻的超结P型掺杂区之间设置有P型阻挡层，相邻的超结N型掺杂区之间设置有N型阻挡层。
4.根据权利要求2所述的一种具有纵向超结子层的耐压区，其特征在于，所述超结N型掺杂区的掺杂浓度为1015-16cm-3，超结P型掺杂区的掺杂浓度为1015-16cm-3。
5.根据权利要求1所述的一种具有纵向超结子层的耐压区，其特征在于，M个超结子层的击穿电压不完全相等。
6.根据权利要求5所述的一种具有纵向超结子层的耐压区，其特征在于，耐压区的总击穿电压等于M个超结子层的击穿电压之和。
7.根据权利要求5所述的一种具有纵向超结子层的耐压区，其特征在于，耐压区的比导通电阻等于M个超结子层的比导通电阻之和。
8.根据权利要求2所述的一种具有纵向超结子层的耐压区，其特征在于，M个超结子层中超结N型掺杂区和超结P型掺杂区之间设置有氧化隔离层。
9.根据权利要求8所述的一种具有纵向超结子层的耐压区，其特征在于，所述氧化隔离层自所述源区延伸至所述漏区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311290444.9A CN117080246A (zh) | 2023-10-08 | 2023-10-08 | 一种具有纵向超结子层的耐压区 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311290444.9A CN117080246A (zh) | 2023-10-08 | 2023-10-08 | 一种具有纵向超结子层的耐压区 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117080246A true CN117080246A (zh) | 2023-11-17 |
Family
ID=88710123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311290444.9A Pending CN117080246A (zh) | 2023-10-08 | 2023-10-08 | 一种具有纵向超结子层的耐压区 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117080246A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004039774A (ja) * | 2002-07-02 | 2004-02-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US20150333170A1 (en) * | 2012-12-20 | 2015-11-19 | University Of Electronic Science And Technology Of China | Lateral power device having low specific on-resistance and using high-dielectric constant socket structure and manufacturing method therefor |
| CN110310983A (zh) * | 2019-07-31 | 2019-10-08 | 电子科技大学 | 一种超结vdmos器件 |
| CN114695516A (zh) * | 2022-03-02 | 2022-07-01 | 电子科技大学 | 一种半导体耐压层结构 |
-
2023
- 2023-10-08 CN CN202311290444.9A patent/CN117080246A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004039774A (ja) * | 2002-07-02 | 2004-02-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US20150333170A1 (en) * | 2012-12-20 | 2015-11-19 | University Of Electronic Science And Technology Of China | Lateral power device having low specific on-resistance and using high-dielectric constant socket structure and manufacturing method therefor |
| CN110310983A (zh) * | 2019-07-31 | 2019-10-08 | 电子科技大学 | 一种超结vdmos器件 |
| CN114695516A (zh) * | 2022-03-02 | 2022-07-01 | 电子科技大学 | 一种半导体耐压层结构 |
| US20230108349A1 (en) * | 2022-03-02 | 2023-04-06 | University Of Electronic Science And Technology Of China | Voltage-sustaining layer for semiconductors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4843843B2 (ja) | 超接合半導体素子 | |
| CN103094321B (zh) | 二维屏蔽栅晶体管器件及其制备方法 | |
| US6724042B2 (en) | Super-junction semiconductor device | |
| CN108074924B (zh) | 半导体装置 | |
| KR101764618B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN102683408B (zh) | 超结高压功率器件结构 | |
| US8704300B1 (en) | Semiconductor device and fabricating method thereof | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| CN103531611B (zh) | 包括存储区和边缘区的超结半导体器件 | |
| TWI565059B (zh) | Semiconductor device | |
| EP1911075A1 (en) | Semiconductor power device with multiple drain structure and corresponding manufacturing process | |
| US20210351296A1 (en) | Semiconductor device and manufacturing method thereof | |
| DE102013207698A1 (de) | Halbleitervorrichtung | |
| CN114823872B (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| CN105706241A (zh) | Mos双极器件 | |
| DE212019000022U1 (de) | Halbleiterbauteil und Leistungsmodul | |
| US8030706B2 (en) | Power semiconductor device | |
| US20080116520A1 (en) | Termination Structures For Semiconductor Devices and the Manufacture Thereof | |
| CN106684128B (zh) | 平面栅沟槽型超级结器件及其制造方法 | |
| CN117080246A (zh) | 一种具有纵向超结子层的耐压区 | |
| CN105161538A (zh) | 横向高压器件及其制造方法 | |
| CN210429829U (zh) | 具有浮岛结构的高压屏蔽栅mosfet | |
| CN108695372B (zh) | 一种超结半导体器件 | |
| US20080296636A1 (en) | Devices and integrated circuits including lateral floating capacitively coupled structures | |
| CN111370494A (zh) | 超结器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |