CN114695516A - 一种半导体耐压层结构 - Google Patents

一种半导体耐压层结构 Download PDF

Info

Publication number
CN114695516A
CN114695516A CN202210197937.7A CN202210197937A CN114695516A CN 114695516 A CN114695516 A CN 114695516A CN 202210197937 A CN202210197937 A CN 202210197937A CN 114695516 A CN114695516 A CN 114695516A
Authority
CN
China
Prior art keywords
conductive type
doped region
region
type doped
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210197937.7A
Other languages
English (en)
Other versions
CN114695516B (zh
Inventor
黄海猛
童星豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xili Microelectronics Shenzhen Co ltd
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210197937.7A priority Critical patent/CN114695516B/zh
Publication of CN114695516A publication Critical patent/CN114695516A/zh
Priority to US18/063,572 priority patent/US20230108349A1/en
Application granted granted Critical
Publication of CN114695516B publication Critical patent/CN114695516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体耐压层结构，属于半导体器件技术领域。包括第二导电类型重掺杂漏区，位于第二导电类型重掺杂漏区之上的第二导电类型掺杂区，位于第二导电类型重掺杂漏区之上、第二导电类型掺杂区右侧的第一导电类型掺杂区，位于第二导电类型掺杂区和第一导电类型掺杂区之上的第一导电类型重掺杂源区，位于第二导电类型掺杂区之内、靠近第一导电类型重掺杂源区一侧的N个第一氧化层，位于第一导电类型掺杂区之内、靠近第二导电类型重掺杂漏区一侧的K个第二氧化层。本发明通过在第二导电类型掺杂区和第一导电类型掺杂区中分别设置氧化层，阻隔电场线，进而降低器件的电离积分，实现提升击穿电压、降低器件比导通电阻的目的。

Description

一种半导体耐压层结构
技术领域
本发明属于半导体器件技术领域，具体涉及一种半导体耐压层结构。
背景技术
半导体技术行业中，其功率电子器件，特别是高压器件，为了提高表面击穿电压，同时降低开启时的比导通电阻，需要通过结构的创新，降低器件内部的电场，从而降低器件的电离积分。
在文献(X.Chen,“Semiconductor power devices with alternatingconductivity type high-voltage breakdown regions,”U.S.Patent 5 216 275,Jun.1,1993.)中提出了Superjunction概念，即为常规的超结结构(conventionalsuperjunction,C-SJ)，其结构如图1所示。通过超结结构中交替的n柱和p柱的横向电荷补偿，不仅因器件内部电场分布更加平缓而提高器件的击穿电压，而且因器件可拥有更高漂移区掺杂浓度而降低器件的导通电阻。为了更进一步提高超结器件的性能，文献(W.Saito,“Comparison of Theoretical Limits between Superjunction and Field PlateStructures,”Proc.Int.Symp.Power Semicond.Devices ICs,pp.241–244,May2013)通过在n柱和p柱之间插入一个隔离层，得到带隔离层的超结结构(insulator superjunction,I-SJ)，如图2所示。该带隔离层的超结结构降低n柱导通区电场强度，同时阻隔通过p柱与n柱边界的电离积分路径，从而降低了器件的最大电离积分，提高器件的击穿电压。然而，由于插入的隔离层只能够大幅度降低过p柱与n柱边界的电离积分值，对于附图中AA’的电离积分影响较小，而器件的最大电离积分通常是在AA’处取得的，因此该隔离层对击穿电压的影响较小。为了更有效地降低AA’的电离积分，大幅提高器件的击穿电压，可以改变n柱与p柱的掺杂浓度，通过电荷非平衡的补偿从而降低A处的电场。但是这样的方式同时也增大了B’处的电场，使得器件的击穿点从A点转移到B’点。然而由于在电荷平衡时，AA’与B’B电离积分的差异仅由电子和空穴的差异所引起的，故二者电离积分差值较小，对击穿电压的改善是有限的，并且在大部分的情况下，反而会使得击穿电压降低。
发明内容
本发明的目的在于，针对背景技术存在的缺陷，提出一种半导体耐压层结构。本发明通过改变电场线的路径，进而改变电离积分的路径，有效地降低电离积分，从而实现更小的比导通电阻与更大的击穿电压。
为实现上述目的，本发明采用的技术方案如下：
一种半导体耐压层结构，如图13所示，包括第二导电类型重掺杂漏区2，位于第二导电类型重掺杂漏区2之上的第二导电类型掺杂区3，位于第二导电类型重掺杂漏区2之上、第二导电类型掺杂区3右侧的第一导电类型掺杂区4，位于第二导电类型掺杂区3和第一导电类型掺杂区4之上的第一导电类型重掺杂源区1，位于第二导电类型掺杂区3之内、靠近第一导电类型重掺杂源区1一侧的N个第一氧化层(601，602，...，60N)，位于第一导电类型掺杂区4之内、靠近第二导电类型重掺杂漏区2一侧的K个第二氧化层(701，702，...，70K)，其中，N和K为大于1的正整数。
进一步的，所述第二导电类型掺杂区3和第一导电类型掺杂区4的交界处有倾斜角，即倾斜角超结(Tapered Superjunction，T-SJ)，如图14所示。
进一步的，所述第二导电类型掺杂区3和第一导电类型掺杂区4之间还可以设置氧化隔离层5，如图6所示。
进一步的，所述第二导电类型掺杂区3和第一导电类型掺杂区4之间还可以设置带倾斜角的氧化隔离层，如图15所示。
进一步的，所述第二导电类型掺杂区3和第一导电类型掺杂区4为纵向变掺杂结构，如图16所示。
进一步的，所述第二导电类型重掺杂漏区2与第二导电类型掺杂区3和第一导电类型掺杂区4之间还可以设置第二导电类型缓冲层，如图18所示。
进一步的，所述第二导电类型缓冲层的一侧设置多个第三氧化层(901,902，…)、另一侧设置多个第四氧化层(1001，1002，…)，如图19所示。
进一步的，所述第一氧化层的宽度逐渐增大的同时第二氧化层的宽度逐渐减小，如图7所示。
进一步的，所述第一氧化层的宽度逐渐减小的同时第二氧化层的宽度逐渐增大，如图8所示。
进一步的，所述第一氧化层与第二导电类型掺杂区3的边界不相接，所述第二氧化层与第一导电类型掺杂区4的边界不相接，如图9所示。
进一步的，所述第一导电类型重掺杂源区1、第二导电类型重掺杂漏区2、第二导电类型掺杂区3和第一导电类型掺杂区4的掺杂剂量可以根据耐压、深宽比等进行调整；所述氧化隔离层5的宽度可以根据耐压、深宽比等进行调整；所述第一氧化层和第二氧化层的宽度和厚度可以根据耐压、深宽比等进行调整。
进一步的，所述第一氧化层和第二氧化层的厚度为0.1～1μm。
一种超结结构，其特征在于，所述超结结构是上述耐压层结构经叉指条方式扩展(如图10所示)、六角方式扩展(如图11所示)或正方形扩展(如图12所示)得到的。
本发明提供的一种半导体耐压层结构，其工作原理为：
如图4所示，为本发明提供的半导体耐压层结构的电场线示意图；设置的第一氧化层601可有效隔绝过AM线上各点及其附近的电离积分，第二氧化层701可有效隔绝过B’M’线上各点及其附近的电离积分，这样大幅缩短了积分路径，降低了器件最大电离积分。当最大电离积分降低时，由击穿时最大电离积分等于1这一条件，在维持掺杂浓度不变的情况下，能够继续提高反向击穿电压，使得有效电离积分中电场增大，电离积分达到等于1的条件，进而器件的反向击穿电压增大。
在器件的反向击穿电压增大后，通过提高第一导电类型掺杂区4和第二导电类型掺杂区3的掺杂浓度，能够使得反向击穿电压降低回原本的需求值，并且同时使得有效电离积分中电场增大，电离积分达到等于1的条件，进而大幅降低器件的比导通电阻。这样，在具有相同的反向击穿电压的情况下，本发明能够使得器件的比导通电阻大幅降低，大幅提高器件性能。
与现有技术相比，本发明的有益效果为：
本发明提供的一种半导体耐压层结构，通过在第二导电类型掺杂区3和第一导电类型掺杂区4中分别设置氧化层，阻隔电场线，进而降低器件的电离积分，实现提升击穿电压、降低器件比导通电阻的目的。
附图说明
图1为背景技术提到的常规的超结结构的示意图；
图2为背景技术提到的带隔离层的超结结构的示意图；
图3为本发明实施例1提供的一种半导体耐压层结构的结构示意图；
图4为本发明实施例1提供的一种半导体耐压层结构的电场线示意图；
图5为本发明实施例1提供的半导体耐压层结构与图2所示超结结构的电离积分对比图；其中，I-SJ代表实施例1提供的半导体耐压层结构，C-SJ代表图2所示超结结构；
图6为本发明实施例2提供的一种半导体耐压层结构的结构示意图；
图7为本发明实施例3提供的一种半导体耐压层结构的结构示意图；
图8为本发明实施例4提供的一种半导体耐压层结构的结构示意图；
图9为本发明实施例5提供的一种半导体耐压层结构的结构示意图；
图10为本发明提供的叉指条方式扩展的超结结构的示意图；
图11为本发明提供的六角方式扩展的超结结构的示意图；
图12为本发明提供的正方形方式扩展的超结结构的示意图；
图13为本发明实施例6提供的一种半导体耐压层结构的结构示意图；
图14为本发明实施例7提供的一种半导体耐压层结构的结构示意图；
图15为本发明实施例8提供的一种半导体耐压层结构的结构示意图；
图16为本发明实施例9提供的一种半导体耐压层结构的结构示意图；
图17为本发明实施例10提供的一种半导体耐压层结构的结构示意图；
图18为本发明实施例11提供的一种半导体耐压层结构的结构示意图；
图19为本发明实施例12提供的一种半导体耐压层结构的结构示意图。
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
实施例1
如图3所示，为本发明实施例1提供的一种半导体耐压层结构，包括N型重掺杂漏区2，位于N型重掺杂漏区2之上的N型掺杂区3，位于N型重掺杂漏区2之上、N型掺杂区3右侧的P掺杂区4，位于N型掺杂区3和P型掺杂区4之上的P型重掺杂源区1，位于N型掺杂区3和P型掺杂区4之间的氧化隔离层5，位于N型掺杂区3之内、靠近P型重掺杂源区1一侧的第一氧化层601，位于P型掺杂区4之内、靠近N型重掺杂漏区2一侧的第二氧化层701。其中，该耐压层结构的深度为64μm、深宽比AR＝8；N型掺杂区3和P型掺杂区4的掺杂浓度均为3.26×1015cm-3；第一氧化层601与A点之间的距离为10μm，第一氧化层的宽度为2μm、厚度为0.4μm；第二氧化层701与B’点之间的距离为10μm，第二氧化层的宽度为2μm、厚度为0.4μm。
图4为本发明实施例1提供的一种半导体耐压层结构的电场线示意图；当耐压层结构反向关断时，外加反向偏压，电场线分布如图4所示。设置的第一氧化层601和第二氧化层701有效的隔绝了电离积分的路径，使得器件的最大电离积分减小，从而有效提高了器件整体的击穿电压，具有更强的反向耐压能力。当耐压层结构处于正向开启时，通过提高P型掺杂区4和N型掺杂区3的掺杂浓度，使得增加的反向耐压降低为原本的需求值，同时也使得器件的比导通电阻降低，导通电流提高，具有更强的正向导通能力。
图5为本发明实施例1提供的半导体耐压层结构与图2所示超结结构的电离积分对比图；由图5可知，与背景技术提到的带隔离层的超结结构相比，本发明半导体耐压层结构有较大的改进，AM线上及其附近各点的电离积分值有明显的下降，进而使得最大电离积分值降低，从而大幅提高击穿电压。进一步，再通过提高P型掺杂区4和N型掺杂区3的掺杂浓度，使得增加的反向耐压降低为原本的需求值，同时也使得器件的比导通电阻降低，器件性能大幅改善。
实施例2
本实施例与实施例1相比，区别在于：在N型掺杂区3之内、靠近P型重掺杂源区1一侧等间距设置多个宽度与厚度均相同的第一氧化层，在P型掺杂区4之内、靠近N型重掺杂漏区2一侧等间距设置多个宽度与厚度均相同的第二氧化层，如图6所示。通过设置多个第一氧化层和第二氧化层，可以使得电离积分的路径进一步被分割，降低最大电离积分值，从而提高器件击穿电压，降低比导通电阻。
实施例3
本实施例与实施例2相比，区别在于：第一氧化层的宽度在P型重掺杂源区1指向N型重掺杂漏区2的方向上逐渐增大，第二氧化层的宽度在P型重掺杂源区1指向N型重掺杂漏区2的方向上逐渐减小，如图7所示。
实施例4
本实施例与实施例2相比，区别在于：第一氧化层的宽度在P型重掺杂源区1指向N型重掺杂漏区2的方向上逐渐减小，第二氧化层的宽度在P型重掺杂源区1指向N型重掺杂漏区2的方向上逐渐增大，如图8所示。
实施例5
本实施例与实施例2相比，区别在于：所述第一氧化层(602,604,606，…)与N型掺杂区3左侧的边界不相接，所述第二氧化层与P掺杂区4右侧的边界不相接，如图9所示。
实施例6
本实施例与实施例2相比，区别在于：去掉位于N型掺杂区3和P型掺杂区4之间的氧化隔离层5，如图13所示。
实施例7
本实施例与实施例6相比，区别在于：所述N型掺杂区3和P型掺杂区4的交界处有倾斜角，即倾斜角超结，如图14所示
实施例8
本实施例与实施例6相比，区别在于：所述N型掺杂区3和P型掺杂区4之间设置带倾斜角的氧化隔离层，如图15所示。
实施例9
本实施例与实施例6相比，区别在于：所述N型掺杂区3和P型掺杂区4设置为纵向变掺杂分布，如图16所示。
实施例10
本实施例与实施例9相比，区别在于：在所述N型掺杂区3和P型掺杂区4之间设置氧化隔离层5，如图17所示。
实施例11
本实施例与实施例2相比，区别在于：所述N型重掺杂漏区2与N型掺杂区3和P型掺杂区4之间设置N型缓冲层8，如图18所示。
实施例12
本实施例与实施例11相比，区别在于：所述N型缓冲层8的一侧设置多个第三氧化层(901,902，…)、另一侧设置多个第四氧化层(1001，1002，…)，如图19所示。
上述实施例只是本发明的较佳实施例，并不是对本发明技术方案的限制，只要是不经过创造性劳动即可在上述实施例的基础上实现的技术方案，均应视为落入本发明专利的权利保护范围内。

Claims (10)

1.一种半导体耐压层结构，其特征在于，包括第二导电类型重掺杂漏区(2)，位于第二导电类型重掺杂漏区(2)之上的第二导电类型掺杂区(3)，位于第二导电类型重掺杂漏区(2)之上、第二导电类型掺杂区(3)右侧的第一导电类型掺杂区(4)，位于第二导电类型掺杂区(3)和第一导电类型掺杂区(4)之上的第一导电类型重掺杂源区(1)，位于第二导电类型掺杂区(3)之内、靠近第一导电类型重掺杂源区(1)一侧的N个第一氧化层，位于第一导电类型掺杂区(4)之内、靠近第二导电类型重掺杂漏区(2)一侧的K个第二氧化层，其中，N和K为大于1的正整数。
2.根据权利要求1所述的半导体耐压层结构，其特征在于，所述第二导电类型掺杂区和第一导电类型掺杂区的交界处有倾斜角。
3.根据权利要求1所述的半导体耐压层结构，其特征在于，所述第二导电类型掺杂区和第一导电类型掺杂区之间设置氧化隔离层(5)。
4.根据权利要求1所述的半导体耐压层结构，其特征在于，所述第二导电类型掺杂区和第一导电类型掺杂区之间设置带倾斜角的氧化隔离层。
5.根据权利要求1或3所述的半导体耐压层结构，其特征在于，所述第二导电类型掺杂区和第一导电类型掺杂区为纵向变掺杂结构。
6.根据权利要求1或3所述的半导体耐压层结构，其特征在于，所述第二导电类型重掺杂漏区与第二导电类型掺杂区和第一导电类型掺杂区之间设置第二导电类型缓冲层。
7.根据权利要求1或3所述的半导体耐压层结构，其特征在于，所述第二导电类型缓冲层的一侧设置多个第三氧化层、另一侧设置多个第四氧化层。
8.根据权利要求1或3所述的半导体耐压层结构，其特征在于，所述第一氧化层与第二导电类型掺杂区的边界不相接，所述第二氧化层与第一导电类型掺杂区的边界不相接。
9.根据权利要求1所述的半导体耐压层结构，其特征在于，所述第一氧化层和第二氧化层的厚度为0.1～1μm。
10.一种超结结构，其特征在于，所述超结结构是权利要求1-9任一项所述耐压层结构经叉指条方式扩展、六角方式扩展或正方形扩展得到的。
CN202210197937.7A 2022-03-02 2022-03-02 一种半导体耐压层结构 Active CN114695516B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210197937.7A CN114695516B (zh) 2022-03-02 2022-03-02 一种半导体耐压层结构
US18/063,572 US20230108349A1 (en) 2022-03-02 2022-12-08 Voltage-sustaining layer for semiconductors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210197937.7A CN114695516B (zh) 2022-03-02 2022-03-02 一种半导体耐压层结构

Publications (2)

Publication Number Publication Date
CN114695516A true CN114695516A (zh) 2022-07-01
CN114695516B CN114695516B (zh) 2023-04-25

Family

ID=82137400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210197937.7A Active CN114695516B (zh) 2022-03-02 2022-03-02 一种半导体耐压层结构

Country Status (2)

Country Link
US (1) US20230108349A1 (zh)
CN (1) CN114695516B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339784A (zh) * 2011-09-28 2012-02-01 上海宏力半导体制造有限公司 具有阶梯型氧化埋层的soi结构的制作方法
CN102420251A (zh) * 2011-12-05 2012-04-18 电子科技大学 一种具有非均匀浮岛结构的vdmos器件
CN102969358A (zh) * 2012-12-06 2013-03-13 电子科技大学 一种横向高压功率半导体器件
CN103280457A (zh) * 2013-05-14 2013-09-04 电子科技大学 一种超低比导通电阻的横向高压功率器件及制造方法
CN103474466A (zh) * 2013-09-13 2013-12-25 电子科技大学 一种高压器件及其制造方法
CN103700697A (zh) * 2013-12-20 2014-04-02 西安芯派电子科技有限公司 纵向超结金属氧化物场效应晶体管
CN106328688A (zh) * 2015-07-02 2017-01-11 北大方正集团有限公司 一种超结器件终端分压区的结构和制作方法
CN107359194A (zh) * 2017-07-31 2017-11-17 电子科技大学 一种消除高电场的器件
US20200044020A1 (en) * 2016-08-25 2020-02-06 Infineon Technologies Austria Ag Power Converter Circuit Having a Controller for Generating a Drive Signal for Driving an Electronic Switch with High Avalanche Robustness
CN113889523A (zh) * 2020-07-01 2022-01-04 苏州华太电子技术有限公司 基于立体栅场板结构的半导体器件及其制作方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339784A (zh) * 2011-09-28 2012-02-01 上海宏力半导体制造有限公司 具有阶梯型氧化埋层的soi结构的制作方法
CN102420251A (zh) * 2011-12-05 2012-04-18 电子科技大学 一种具有非均匀浮岛结构的vdmos器件
CN102969358A (zh) * 2012-12-06 2013-03-13 电子科技大学 一种横向高压功率半导体器件
CN103280457A (zh) * 2013-05-14 2013-09-04 电子科技大学 一种超低比导通电阻的横向高压功率器件及制造方法
CN103474466A (zh) * 2013-09-13 2013-12-25 电子科技大学 一种高压器件及其制造方法
CN103700697A (zh) * 2013-12-20 2014-04-02 西安芯派电子科技有限公司 纵向超结金属氧化物场效应晶体管
CN106328688A (zh) * 2015-07-02 2017-01-11 北大方正集团有限公司 一种超结器件终端分压区的结构和制作方法
US20200044020A1 (en) * 2016-08-25 2020-02-06 Infineon Technologies Austria Ag Power Converter Circuit Having a Controller for Generating a Drive Signal for Driving an Electronic Switch with High Avalanche Robustness
CN107359194A (zh) * 2017-07-31 2017-11-17 电子科技大学 一种消除高电场的器件
CN113889523A (zh) * 2020-07-01 2022-01-04 苏州华太电子技术有限公司 基于立体栅场板结构的半导体器件及其制作方法

Also Published As

Publication number Publication date
CN114695516B (zh) 2023-04-25
US20230108349A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
JP3634830B2 (ja) 電力用半導体素子
JP4328616B2 (ja) 半導体装置用のトレンチ構造
CN102420251A (zh) 一种具有非均匀浮岛结构的vdmos器件
CN110767753A (zh) 一种SiC功率器件
CN111048585B (zh) 一种含有背面槽型介质及浮空区的逆导型igbt
CN108122975A (zh) 超结器件
US20220328618A1 (en) Semiconductor power device
CN102656694A (zh) 功率半导体器件
CN114695516A (zh) 一种半导体耐压层结构
CN110931556A (zh) 一种含有背面槽栅及浮空环的逆导型igbt
CN114678415B (zh) 一种具有阵列浮空岛结构的氮化镓肖特基二极管器件
CN101442069A (zh) 一种具有倾斜表面漂移区的绝缘体上硅横向功率晶体管
US11316021B2 (en) High density power device with selectively shielded recessed field plate
CN106876441B (zh) 具有固定界面电荷场限环的功率器件
CN112909082A (zh) 一种高压低阻功率ldmos
CN117766588B (zh) 具有延伸漏结构的超结双soi-ldmos器件及制造方法
CN111969040B (zh) 一种超结mosfet
CN110911480B (zh) 一种含有浮空区包围背面槽栅的逆导型igbt
CN213459746U (zh) Mosfet晶体管
CN113035863B (zh) 一种引入纵向沟道结构的功率集成芯片
CN214411210U (zh) 低功耗沟槽式功率mos器件
CN113410300B (zh) 一种高耐压的p沟道LDMOS器件及其制备方法
JP5114865B2 (ja) 半導体装置
CN117712176A (zh) 一种六边低体二极管压降的屏蔽型井槽SiC VDMOSFET结构
CN117832278A (zh) 一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230817

Address after: 518000 206, Building A, Baohuasen International Center, Hangcheng Industrial Zone, Taoyuan Community, Xixiang Street, Bao'an District, Shenzhen, Guangdong

Patentee after: Xili Microelectronics (Shenzhen) Co.,Ltd.

Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan)

Patentee before: University of Electronic Science and Technology of China