CN117832278A - 一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构 - Google Patents

一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构 Download PDF

Info

Publication number
CN117832278A
CN117832278A CN202410013199.5A CN202410013199A CN117832278A CN 117832278 A CN117832278 A CN 117832278A CN 202410013199 A CN202410013199 A CN 202410013199A CN 117832278 A CN117832278 A CN 117832278A
Authority
CN
China
Prior art keywords
hexagonal
jfet region
sic mosfet
gate
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410013199.5A
Other languages
English (en)
Inventor
许一力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Qingxin Micro Energy Storage Technology Co ltd
Original Assignee
Beijing Qingxin Micro Energy Storage Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Qingxin Micro Energy Storage Technology Co ltd filed Critical Beijing Qingxin Micro Energy Storage Technology Co ltd
Priority to CN202410013199.5A priority Critical patent/CN117832278A/zh
Publication of CN117832278A publication Critical patent/CN117832278A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构，包括多个并联的六边形MOS元胞，元胞从长条形改设计成六边形减小器件中源区面积占比，增大器件的电流密度，JFET区底部和顶部分别增加屏蔽结构和源极接触，JFET区底部实现大幅缩短JFET区的宽度，利于在JFET区底部通过耗尽效应减小器件短路时的电流路径宽度，大幅降低器件的短路饱和电流，进而提升SiC MOSFET的短路能力；通过反偏肖特基结与屏蔽结构共同作用，减弱甚至消除在发生漏源电压过冲时在JFET区下形成的极强电场，进一步提升器件的雪崩能力。

Description

一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构
技术领域
本发明涉及SiC MOSFET的抗雪崩击穿能力和短路能力的片上结构改进技术领域，具体涉及一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构。
背景技术
SiC MOSFET器件具有高频低损耗的显著优势，在电动汽车、光伏逆变器和充电桩等领域有十分广泛的应用。尽管如此，SiC MOSFET的持续发展仍需要更快的开关速度以以便容许更高的开关频率，更低的栅漏电容以降低开关损耗，更小的元胞尺寸以降低同尺寸器件的导通电阻。然而，一方面SiC MOSFET极快的开关速度使得器件在关断过程中极易产生漏源电压过冲的问题；另一方面SiC MOSFET在电驱系统发生负载短路时会出现短路故障，瞬时的高压大电流极易导致器件短路失效。目前针对同时优化SiC MOSFET器件雪崩能力和短路能力的方法极少，大部分仍是基于单种鲁棒性进行优化提升。比如，通常采用优化P阱掺杂形貌和优化终端电场分布等调整元胞结构参数的方法，或者在器件关断过程中优化驱动防止器件出现漏源电压过冲等方法来提升SiC MOSFET雪崩能力或者抑制器件出现漏源电压过冲，采用缩短JFET区或者在驱动电路中集成短路保护功能等方法来改善SiCMOSFET在实际电源系统中的短路故障穿越能力。这些方法通常只能改善器件的一种鲁棒性，而且会给器件的其他性能引入负面影响。例如，缩短JFET宽度可能造成SiC MOSFET器件比导通电阻增大，导致器件导通损耗增大。如图1所示为提升器件雪崩能力而采用的倒掺杂P阱SiC MOSFET元胞结构，如图2所示为提升器件短路能力而采用的窄JFET区SiC MOSFET元胞结构。不仅如此，以上结构对器件的栅漏电容以及导通电阻没有本质上的针对性设计，窄JFET区设计，虽然由于单个元胞JFET区的缩减使得单个元胞栅漏电容有所降低，但是牺牲了器件的导通电阻，而且当大量元胞组成相同导通电阻的器件时，总体栅漏电容是否降低还有待考量。
此外，此外，随着制造工艺的发展，SiC MOSFET器件的元胞尺寸基本已经达到极限，如何进一步缩减器件的元胞尺寸或者提高器件的电流密度，成为制约器件导通电阻的重要因素，还有在考虑到器件的性能方面，传统的VDMOSFET器件，其体二极管主要由PN结组成，其开启电压相对较大。传统VDMOSFET的Crss也较大，这是由于栅极(G极)与漏极(D极)的正对面积较大。Crss较大，直接导致器件的Ciss、Coss等参数较大，从而增加器件的开关损耗，如何利用新的性能改进并进一步提升在发生漏源电压过冲时的雪崩能力，而不是单纯的结构叠加，针对以上问题，本申请提供一种针对SiC MOSFET器件全方位的性能解决方案。
发明内容
有鉴于此，本发明的目的在于提供一种增加JFET区源极接触的六边形屏蔽型SiCMOSFET结构，通过将元胞从长条形改设计成六边形，减小器件中源区面积占比，增大器件的电流密度；在JFET区顶部增加源极接触，消除了栅极和漏极的正对部分，极大限度的降低了栅漏电容，并且直接降低SiC MOSFET器件的体二极管压降，使原有结构的体二极管变为现有肖特基二极管的浪涌注入结构，增加体二极管的抗浪涌能力；在JFET区底部增加屏蔽结构，有利于在JFET区底部通过耗尽效应减小器件短路时的电流路径宽度，大幅降低器件的短路饱和电流，进而提升SiC MOSFET的短路能力。此外，通过反偏肖特基结与屏蔽结构共同作用，可以减弱甚至消除在发生漏源电压过冲时在JFET区下形成的极强电场，提升器件的雪崩能力，并且可以对JFET区形成良好的保护，因此可以大幅提高JFET区的掺杂浓度，降低JFET电阻，突破常规SiC MOSFET结构优化中器件导通电阻和短路能力难以协同提升的难题，源极接触设置还将VDMOSFET的JFET区顶端多晶硅栅分裂，降低G极与D极的正对面积，大幅降低碳化硅VDMOSFET的Crss，降低SiC MOSFET器件的体二极管压降，并使原有结构的体二极管变为现有肖特基二极管的浪涌注入结构，增加体二极管的抗浪涌能力；同时，新结构降低了栅漏两极的正对面积，可以降低器件的开关损耗。
为解决以上技术问题，本发明提供一种增加JFET区源极接触的六边形屏蔽型SiCMOSFET结构，包括多个并联的六边形MOS元胞，所述六边形MOS元胞俯视结构呈正六边形，所述六边形MOS元胞六个边相邻位置均分布有所述六边形MOS元胞，相邻所述六边形MOS元胞至少有一边平行，所述六边形MOS元胞中具有JFET区，所述JFET区的横截面呈柱型轮廓，所述柱型轮廓至少具有一粗径段和一细径段以形成屏蔽结构，所述粗径段与所述六边形MOS元胞的栅氧层接触，所述JFET区上方具有GATE，所述GATE包括栅氧层、淀积在栅氧层上的多晶硅栅极及覆盖多晶硅栅极的介质层，所述多晶硅栅极位于所述JFET区上的位置被打断以形成两段的所述多晶硅栅极，所述源极通过两段的所述多晶硅栅极与所述JFET区直接接触以形成肖特基结。
在一些实施例中优选地方案，所述粗径段和所述细径段自上而下布置并依次连通。
在一些实施例中优选地方案，所述粗径段与所述细径段的直径呈等差数值，和/或，所述粗径段与所述细径段的直径呈非等差数值。
在一些实施例中优选地方案，所述JFET区的粗径段和细径段对应的离子浓度相同并且为高浓度。
在一些实施例中优选地方案，所述栅氧层也被所述肖特基结打断形成分别位于两段的所述多晶硅栅极下方，所述介质层也被打断并分别形成分别包裹两段的所述多晶硅栅极的介质层1和介质层2。
在一些实施例中优选地方案，所述屏蔽型SiC MOSFET结构还包括碳化硅外延层，所述碳化硅外延层上通过离子注入等距分布呈井状并为P型半导体的P阱，相邻所述P阱之间形成有所述JFET区，所述P阱中部通过极高浓度的相同离子注入形成为P型半导体的P+，所述P+的两侧通过极高浓度的离子注入形成为N型半导体的N阱，所述N阱与所述P+接触，所述N阱不靠近所述P阱侧面，所述JFET区上方形成有所述栅氧层，所述栅氧层上淀积有所述多晶硅栅极，所述多晶硅栅极上淀积有介质层，所述栅氧层和所述多晶硅栅极至少延伸位于所述N阱上方，所述碳化硅外延层上淀积有覆盖所述介质层的源极，所述碳化硅外延层下侧具有N衬底，所述N衬底下方具有漏极，为了便于理解，将由多晶硅栅极纵向对应的单位范围内相同的结构定义为所述六边形MOS元胞。
其中，所述P阱与所述JFET区外侧对应的结构呈榫卯适配的连接。
在一些实施例中优选地方案，所述介质层为SiO2。
在一些实施例中优选地方案，所述P阱上的注入的离子为倒注入，即所述P阱的底部离子浓度高于顶部浓度。
在一些实施例中优选地方案，所述P阱注入的离子为Al离子或B离子，所述P+注入为极高浓度的Al离子或B离子，所述N阱注入的离子为极高浓度的P离子或N离子。
与现有技术相比，本发明的优点如下：
1、本发明引入的屏蔽结构为直接在SiC MOSFET元胞中的JFET区中直接改进形成，结构简单，工艺易于实现。
2、本发明通过将元胞从长条形改设计成六边形，减小器件中源区面积占比，增大器件的电流密度；在JFET区顶部增加源极接触，消除了栅极和漏极的正对部分，极大限度的降低了栅漏电容，并且直接降低SiC MOSFET器件的体二极管压降，使原有结构的体二极管变为现有肖特基二极管的浪涌注入结构，增加体二极管的抗浪涌能力；在JFET区底部增加屏蔽结构，有利于在JFET区底部通过耗尽效应减小器件短路时的电流路径宽度，大幅降低器件的短路饱和电流，进而提升SiC MOSFET的短路能力。此外，通过反偏肖特基结与屏蔽结构共同作用，可以减弱甚至消除在发生漏源电压过冲时在JFET区下形成的极强电场，提升器件的雪崩能力，并且可以对JFET区形成良好的保护，因此可以大幅提高JFET区的掺杂浓度，降低JFET电阻，突破常规SiC MOSFET结构优化中器件导通电阻和短路能力难以协同提升的难题，源极接触设置还将VDMOSFET的JFET区顶端多晶硅栅分裂，降低G极与D极的正对面积，大幅降低碳化硅VDMOSFET的Crss，降低SiC MOSFET器件的体二极管压降，并使原有结构的体二极管变为现有肖特基二极管的浪涌注入结构，增加体二极管的抗浪涌能力；同时，新结构降低了栅漏两极的正对面积，可以降低器件的开关损耗。
3、本发明的屏蔽结构的JFET区可以进一步提高栅氧下方粗径段的JFET区的掺杂浓度，进而降低SiC MOSFET积累层电阻和JFET电阻，实现更低比导通电阻的SiC MOSFET。
4、本发明的结构突破了常规SiC MOSFET短路能力和导通电阻难以协同优化的难题，可以大幅提升器件的综合性能，通过采用六边形元胞的SiC MOSFET上的P阱侧面底部JFET区引入屏蔽结构，减少了源区的面积占比，增加了器件的电流密度，进一步降低导通电阻。
附图说明
图1为现有的含倒掺杂P阱注入形貌的SiC MOSFET结构示意图。
图2为现有的窄JFET区的SiC MOSFET结构示意图。
图3为本发明的六边屏蔽型SiC MOSFET俯视和横截面结构示意图。
图4为本发明的六边屏蔽型SiC MOSFET横截面结构示意图。
图5为本发明的六边屏蔽型SiC MOSFET局部俯视结构示意图。
图6为本发明的屏蔽结构的另一种结构示意图。
图7为本发明的屏蔽结构的另一种结构示意图。
图8为本发明的屏蔽结构的另一种结构示意图。
图9为本发明的屏蔽结构的另一种结构示意图。
图10为本发明的屏蔽结构的另一种结构示意图。
具体实施方式
为了便于理解本发明技术方案，以下结合附图与具体实施例进行详细说明。
参见图3-5，在本实施例中举例说明本发明的一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构，首先一般的SiC MOSFET结构，包括碳化硅外延层，碳化硅外延层上通过离子注入等距分布呈井状并为P型半导体的P阱，相邻P阱之间形成有JFET区，P阱中部通过极高浓度的相同离子注入形成为P型半导体的P+，P+的两侧通过极高浓度的离子注入形成为N型半导体的N阱，N阱与P+接触，N阱不靠近P阱侧面，在本发明中，P阱注入的离子为Al离子或B离子，P+注入为极高浓度的Al离子或B离子，N阱注入的离子为极高浓度的P离子或N离子，在本实施例中，P阱注入的离子为Al离子，N阱注入的离子为极高浓度的P离子，并且在本发明中，P阱上的注入的离子为倒注入，即P阱的底部离子浓度高于顶部浓度，JFET区上方形成有栅氧层，栅氧层上淀积有多晶硅栅极，多晶硅栅极上淀积有介质层，栅氧层和多晶硅栅极至少延伸位于N阱上方，碳化硅外延层上淀积有覆盖介质层的源极，在本实施例中，介质层为SiO2，碳化硅外延层下侧具有N衬底，N衬底下方具有漏极，为了便于理解，将由多晶硅栅极纵向对应的单位范围内相同的结构定义为六边形MOS元胞，这些六边形MOS元胞并联连接，在本发明中，六边形MOS元胞俯视结构呈正六边形，六边形MOS元胞六个边相邻位置均分布有六边形MOS元胞，相邻六边形MOS元胞至少有一边平行。
对于现有没有抵抗雪崩击穿能力、较低短路能力以及短路能力和导通电阻难以协同优化的SiC MOSFET结构的JFET区是宽度比较大的竖直井状。而本发明的实施例中提供了一种引入屏蔽结构的JFET区，在本发明中，该JFET区的横截面呈柱型轮廓，柱型轮廓至少具有一粗径段和一细径段以形成屏蔽结构，粗径段与六边形MOS元胞的栅氧层接触，粗径段和所述细径段自上而下布置并依次连通，即无论粗径段和细井段直径之间的连接差值多大，二者之间总是连续连通的，在本发明中，粗径段与细径段的直径呈等差数值，即可以是如梯形状的自上而下均匀变小的形状，也可以是具有台阶状自上而下缩小的多个竖直柱状，如图6和7，当然，本发明还考虑到，粗径段与细径段的直径呈非等差数值，即粗径段是很大的直径突然变化到直径很小的细径段，也可以是，一段是直径连续变小的后又突变差值比较大的，如上面是阶梯状下面是倒锥台或上面是到锥台下面是阶梯状，如图8-10。此外，在本发明中，GATE上的多晶硅栅极位于JFET区上的部分被打断以形成两段的多晶硅栅极，两端多晶硅栅极分别位于对应的沟道上，以保证gate功能，源极通过两段的所述多晶硅栅极与JFET区直接接触以形成肖特基结，栅氧层也被肖特基结打断形成分别位于两段的所述多晶硅栅极下方，介质层也被打断并分别形成分别包裹两段的所述多晶硅栅极的介质层1和介质层2，通过将VDMOSFET的JFET区顶端多晶硅栅分裂，一方面，降低G极与D极的正对面积，减少了栅极覆盖面积，直接降低了器件的Crss，进一步降低了器件的Ciss、Coss、Qg、Eon、Eoff等一系列电学参数值，使器件性能更加优异进一步大幅度将器件的开关损耗，另一方面，在JFET区顶端采用肖特基接触，可以大幅度降低碳化硅MOSFET器件的体二极管的开启电压，从而降低体二极管正向压降，工作时，在JFET区引入肖特基接触端，在体二极管接正向电压时，肖特基接触形成的肖特基结会率先开启，体二极管导通，在电压持续增加时，PN结二极管开启，电阻进一步降低。原有PN结部分可以作为现有体二极管的浪涌注入部分。此种结构相当于将原有结构的体二极管从PN结二极管变成了具有抗浪涌电流功能的肖特基二极管，大幅度提升了器件的体二极管特性，从而通过反偏肖特基结与屏蔽结构共同作用，减弱甚至消除在发生漏源电压过冲时在JFET区下形成的极强电场，提升器件的雪崩能力。
具体的，所述JFET区的粗径段和细径段对应的离子浓度相同并且为高浓度。
具体的，所述P阱与所述JFET区外侧对应的结构呈榫卯适配的连接。
工作原理：
SiC MOSFET在发生雪崩击穿时，JFET区域存在极高的电场分布，在强电场的作用下，器件内部将产生强烈的碰撞电离，大量的电子-空穴对在电场作用下可能发生隧穿效应进入栅氧中，进而导致器件出现性能退化甚至因为极强的电热耦合效应损坏器件。本发明的结构在JFET区底部引入屏蔽结构，可以利用底部的细径段的JFET形成良好的夹断效应，有效屏蔽强电场在栅氧下方的分布，从而提高器件的雪崩能力。
SiC MOSFET在发生短路时，较高的漏源偏压导致极大的饱和电流流过器件内部，导致器件内部瞬时形成极高的热积累，进而引发器件性能退化或直接失效。本发明结构在JFET区底部引入的屏蔽结构可以在高漏源偏压下将细径段的JFET电流通道极大程度的耗尽，大幅降低器件发生短路时的饱和电流，从而有效降低器件短路时内部的热产生和热积累，提高器件的短路能力，此外，通过反偏肖特基结与屏蔽结构共同作用，减弱甚至消除在发生漏源电压过冲时在JFET区下形成的极强电场，进一步提升器件的雪崩能力。
此外，由于引入的屏蔽结构可以对栅氧下方的JFET区形成良好的屏蔽保护，因此可以进一步提高栅氧下方JFET区的掺杂浓度，进而降低SiC MOSFET积累层电阻和JFET电阻，实现更低比导通电阻的SiC MOSFET，采用六边形元胞结构，减少了源区的面积占比，增加了器件的电流密度，进一步降低导通电阻。
同时，工作时，在JFET区引入肖特基接触端，在体二极管接正向电压时，肖特基接触形成的肖特基结会率先开启，体二极管导通，在电压持续增加时，PN结二极管开启，电阻进一步降低，原有PN结部分可以作为现有体二极管的浪涌注入部分。
以上仅是本发明的优选实施方式，本发明的保护范围以权利要求所限定的范围为准，本领域技术人员在不脱离本发明的精神和范围内做出的若干改进和润饰，也应视为本发明的保护范围。

Claims (9)

1.一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构，其特征在于，包括多个并联的六边形MOS元胞，所述六边形MOS元胞俯视结构呈正六边形，所述六边形MOS元胞六个边相邻位置均分布有所述六边形MOS元胞，相邻所述六边形MOS元胞至少有一边平行，所述六边形MOS元胞中具有JFET区，所述JFET区的横截面呈柱型轮廓，所述柱型轮廓至少具有一粗径段和一细径段以形成屏蔽结构，所述粗径段与所述六边形MOS元胞的栅氧层接触，所述JFET区上方具有GATE，所述GATE包括栅氧层、淀积在栅氧层上的多晶硅栅极及覆盖多晶硅栅极的介质层，所述多晶硅栅极位于所述JFET区上的位置被打断以形成两段的所述多晶硅栅极，所述源极通过两段的所述多晶硅栅极与所述JFET区直接接触以形成肖特基结。
2.根据权利要求1所述的一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构，其特征在于，所述粗径段和所述细径段自上而下布置并依次连通。
3.根据权利要求1所述的一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构，其特征在于，所述粗径段与所述细径段的直径呈等差数值，和/或，所述粗径段与所述细径段的直径呈非等差数值。
4.根据权利要求1所述的一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构，其特征在于，所述JFET区的粗径段和细径段对应的离子浓度相同并且为高浓度。
5.根据权利要求1所述的一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构，其特征在于，所述栅氧层也被所述肖特基结打断形成分别位于两段的所述多晶硅栅极下方，所述介质层也被打断并分别形成分别包裹两段的所述多晶硅栅极的介质层1和介质层2。
6.根据权利要求1-5任一项所述的一种增加JFET区源极接触的六边形屏蔽型SiCMOSFET结构，其特征在于，所述屏蔽型SiC MOSFET结构还包括碳化硅外延层，所述碳化硅外延层上通过离子注入等距分布呈井状并为P型半导体的P阱，相邻所述P阱之间形成有所述JFET区，所述P阱中部通过极高浓度的相同离子注入形成为P型半导体的P+，所述P+的两侧通过极高浓度的离子注入形成为N型半导体的N阱，所述N阱与所述P+接触，所述N阱不靠近所述P阱侧面，所述JFET区上方形成有所述栅氧层，所述栅氧层上淀积有所述多晶硅栅极，所述多晶硅栅极上淀积有所述介质层，所述栅氧层和所述多晶硅栅极至少延伸位于所述N阱上方，所述碳化硅外延层上淀积有覆盖所述介质层的源极，所述碳化硅外延层下侧具有N衬底，所述N衬底下方具有漏极，为了便于理解，将由多晶硅栅极纵向对应的单位范围内相同的结构定义为所述六边形MOS元胞
其中，所述P阱与所述JFET区外侧对应的结构呈榫卯适配的连接。
7.根据权利要求6所述的一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构，其特征在于，所述介质层为SiO2。
8.根据权利要求6所述的一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构，其特征在于，所述P阱上的注入的离子为倒注入，即所述P阱的底部离子浓度高于顶部浓度。
9.根据权利要求6所述的一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构，其特征在于，所述P阱注入的离子为Al离子或B离子，所述P+注入为极高浓度的Al离子或B离子，所述N阱注入的离子为极高浓度的P离子或N离子。
CN202410013199.5A 2024-01-04 2024-01-04 一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构 Pending CN117832278A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410013199.5A CN117832278A (zh) 2024-01-04 2024-01-04 一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410013199.5A CN117832278A (zh) 2024-01-04 2024-01-04 一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构

Publications (1)

Publication Number Publication Date
CN117832278A true CN117832278A (zh) 2024-04-05

Family

ID=90517095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410013199.5A Pending CN117832278A (zh) 2024-01-04 2024-01-04 一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构

Country Status (1)

Country Link
CN (1) CN117832278A (zh)

Similar Documents

Publication Publication Date Title
CN116845092A (zh) 集成肖特基二极管的SiC功率半导体器件
CN111211174A (zh) 一种sgt-mosfet半导体器件
CN117832278A (zh) 一种增加JFET区源极接触的六边形屏蔽型SiC MOSFET结构
CN117712176A (zh) 一种六边低体二极管压降的屏蔽型井槽SiC VDMOSFET结构
CN117727789A (zh) 一种六边低体二极管压降的屏蔽型埋沟井槽SiC VDMOSFET结构
CN117832280A (zh) 一种增加JFET区源极接触的屏蔽型SiC MOSFET结构
CN117317022A (zh) 一种六边屏蔽型井槽sic mosfet结构
CN117832279A (zh) 一种增加jfet区源极接触的屏蔽型埋沟u槽sic mosfet结构
CN117457716A (zh) 一种六边屏蔽型埋沟井槽sic mosfet结构
CN117423722A (zh) 一种具有抑制电压过冲功能的六边井槽SiC VDMOSFET结构
CN117334725A (zh) 提升雪崩能力、导通电阻及短路能力的屏蔽型SiC MOSFET结构
CN117393608A (zh) 一种高容错率抑制电压过冲的六边埋沟井槽屏蔽型SiC VDMOSFET结构
CN117457744A (zh) 一种高容错率抑制电压过冲的六边井槽屏蔽型SiC VDMOSFET结构
CN117423747A (zh) JFET区源极接触的抑制电压过冲的六边埋沟井槽屏蔽SiC VDMOSFET
CN117334744A (zh) 一种高容错率抑制电压过冲的六边埋沟井槽SiC VDMOSFET结构
CN117497595A (zh) JFET区源极接触的抑制电压过冲的六边埋沟井槽屏蔽SiC VDMOSFET
CN117577685A (zh) 一种抑制电压过冲的六边埋沟井槽SiC VDMOSFET结构
CN117542891A (zh) 一种高容错率抑制漏源电压过冲的六边埋沟井槽SiC VDMOSFET结构
CN117410343A (zh) 一种高容错率抑制电压过冲的六边屏蔽型SiC VDMOSFET结构
CN117542892A (zh) 一种高容错率抑制漏源电压过冲的六边形元胞SiC VDMOSFET结构
CN117293188A (zh) 一种高容错率抑制电压过冲的埋沟U槽屏蔽型SiC VDMOSFET结构
CN210607253U (zh) 一种低栅极电荷的超级结功率器件
CN117457743A (zh) JFET区源极接触的抑制电压过冲的埋沟U槽屏蔽型SiC VDMOSFET结构
CN117317019A (zh) 一种高容错率抑制漏源电压过冲的SiC VDMOSFET结构
CN117317020A (zh) 一种抑制电压过冲的埋沟U槽SiC VDMOSFET结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication