CN117080166A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN117080166A
CN117080166A CN202210505383.2A CN202210505383A CN117080166A CN 117080166 A CN117080166 A CN 117080166A CN 202210505383 A CN202210505383 A CN 202210505383A CN 117080166 A CN117080166 A CN 117080166A
Authority
CN
China
Prior art keywords
gate
region
interlayer dielectric
layer
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210505383.2A
Other languages
English (en)
Inventor
章毅
潘越
肖婷婷
荆学珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202210505383.2A priority Critical patent/CN117080166A/zh
Publication of CN117080166A publication Critical patent/CN117080166A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，方法包括：以栅极结构的顶部作为停止位置，对高于栅极结构顶部的层间介质材料层进行第一平坦化处理，剩余的层间介质材料层作为层间介质层；对栅极结构和层间介质层进行高度修正处理，使第二区域的栅极结构和层间介质层的高度大于第一区域的栅极结构和层间介质层的高度；去除栅极结构，在层间介质层中形成栅极开口；在栅极开口中形成器件栅极材料层；对器件栅极材料层和层间介质层进行第二平坦化处理，使第一区和第二区域的剩余器件栅极材料层均达到同一目标高度，第二平坦化处理后的剩余器件栅极材料层作为器件栅极结构。使第一区域和第二区域中器件栅极结构的高度一致性得到提高。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高晶圆中不同区域器件的高度一致性成了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，提高半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述基底的顶部形成有栅极结构，所述栅极结构露出的所述基底上形成有层间介质材料层，所述层间介质材料层覆盖所述栅极结构的顶部和侧壁，所述第一区域的栅极结构的宽度小于所述第二区域的栅极结构的宽度；以所述栅极结构的顶部作为停止位置，对高于所述栅极结构顶部的层间介质材料层进行第一平坦化处理，剩余的所述层间介质材料层作为层间介质层，所述层间介质层的顶部与所述栅极结构的顶部相齐平；进行所述第一平坦化处理之后，对所述栅极结构和层间介质层进行高度修正处理，使所述第二区域的栅极结构和层间介质层的高度大于所述第一区域的栅极结构和层间介质层的高度；进行所述高度修正处理之后，去除所述栅极结构，在所述层间介质层中形成栅极开口；在所述栅极开口中形成器件栅极材料层，所述器件栅极材料层还覆盖所述层间介质层的顶部；对所述器件栅极材料层和层间介质层进行第二平坦化处理，使所述第一区和第二区域的剩余器件栅极材料层均达到同一目标高度，所述第二平坦化处理后的剩余器件栅极材料层作为器件栅极结构。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供一种半导体结构的形成方法，对所述栅极结构和层间介质层进行高度修正处理，使所述第二区域的栅极结构和层间介质层的高度大于所述第一区域的栅极结构和层间介质层的高度，即在形成器件栅极结构之前，先对第一区域的栅极结构和层间介质层，以及第二区域的栅极结构和层间介质层进行高度修正处理，使第一区域的栅极结构和第二区域的栅极结构之间产生高度差，由于第一区域的栅极结构的宽度小于所述第二区域的栅极结构的宽度，在后续对所述器件栅极材料层和层间介质层进行第二平坦化处理的过程中，第一区域中的器件栅极材料层与平坦化设备的接触面积小于第二区域中的器件栅极材料层与平坦化设备的接触面积，使第一区域中的器件栅极材料层的被去除速率小于第二区域器件栅极材料层的被去除速率，因此，高度修正处理获得的高度差能够弥补两个区域之间的被去除速率的差异，有利于在第二平坦化处理的过程中，能够在相同时间内使第二区域的器件栅极材料层的高度与第一区域的器件栅极材料层高度相等，使所述第一区域和第二区域中器件栅极结构的高度均一性和顶面平坦度得到提高，从而提高了所述半导体结构的性能。
附图说明
图1至图7是一种半导体结构的形成方法中各步骤对应的结构示意图；
图8至图17是本发明半导体结构的制作方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前，半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法，分析半导体结构性能有待提高的原因。图1至图7是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底10，所述基底10包括第一区域100a和第二区域100b，所述基底10的顶部形成有栅极结构11，与所述栅极结构11延伸方向相垂直的方向上，所述第一区域100a的栅极结构11的宽度小于所述第二区域100b的栅极结构11的宽度，所述栅极结构11的顶部和侧壁、以及所述栅极结构11露出的所述基底10上形成有刻蚀停止层12。
参考图2，在相邻所述栅极结构11之间形成牺牲层13，所述牺牲层13覆盖所述刻蚀停止层12的部分侧壁。
参考图3，去除所述牺牲层13露出的所述刻蚀停止层12。
参考图4，去除所述牺牲层13露出的所述刻蚀停止层12之后，去除所述牺牲层13，在相邻所述栅极结构11之间形成层间介质层15，所述层间介质层15的顶部与所述第一区域100a中的刻蚀停止层12的顶部相齐平。
参考图5，去除所述栅极结构11，在所述层间介质层15中形成栅极开口16。
参考图6，在所述栅极开口16中形成器件栅极结构17。
参考图7，形成所述器件栅极结构17之后，对所述器件栅极结构17和层间介质层15进行平坦化处理。
经研究发现，在对所述器件栅极结构17和层间介质层15进行平坦化处理之前，由于第一区域100a中的器件栅极结构17和层间介质层15的高度，与所述第二区域100b中的器件栅极结构17和层间介质层15的高度一致，相应的，在对所述器件栅极结构17和层间介质层15进行平坦化处理对所述器件栅极结构17和层间介质层15进行平坦化处理的过程中，第一区域100a中的器件栅极结构17与平坦化设备的接触面积小于第二区域100b中的器件栅极结构17与平坦化设备的接触面积，使第一区域100a中的器件栅极结构17的被去除速率小于第二区域100b器件栅极结构17的被去除速率，使第一区域100a中的器件栅极结构11与第二区域100b中的器件栅极结构17之间产生高度差，降低了所述第一区域100a中的器件栅极结构17与第二区域100b中的器件栅极结构17的高度一致性，从而影响了所述半导体结构的性能。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述基底的顶部形成有栅极结构，所述栅极结构露出的所述基底上形成有层间介质材料层，所述层间介质材料层覆盖所述栅极结构的顶部和侧壁，所述第一区域的栅极结构的宽度小于所述第二区域的栅极结构的宽度；以所述栅极结构的顶部作为停止位置，对高于所述栅极结构顶部的层间介质材料层进行第一平坦化处理，剩余的所述层间介质材料层作为层间介质层，所述层间介质层的顶部与所述栅极结构的顶部相齐平；进行所述第一平坦化处理之后，对所述栅极结构和层间介质层进行高度修正处理，使所述第二区域的栅极结构和层间介质层的高度大于所述第一区域的栅极结构和层间介质层的高度；进行所述高度修正处理之后，去除所述栅极结构，在所述层间介质层中形成栅极开口；在所述栅极开口中形成器件栅极材料层，所述器件栅极材料层还覆盖所述层间介质层的顶部；对所述器件栅极材料层和层间介质层进行第二平坦化处理，使所述第一区和第二区域的剩余器件栅极材料层均达到同一目标高度，所述第二平坦化处理后的剩余器件栅极材料层作为器件栅极结构。
本发明实施例所公开的方案中，对所述栅极结构和层间介质层进行高度修正处理，使所述第二区域的栅极结构和层间介质层的高度大于所述第一区域的栅极结构和层间介质层的高度，即在形成器件栅极结构之前，先对第一区域的栅极结构和层间介质层，以及第二区域的栅极结构和层间介质层进行高度修正处理，使第一区域的栅极结构和第二区域的栅极结构之间产生高度差，由于第一区域的栅极结构的宽度小于所述第二区域的栅极结构的宽度，在后续对所述器件栅极材料层和层间介质层进行第二平坦化处理的过程中，第一区域中的器件栅极材料层与平坦化设备的接触面积小于第二区域中的器件栅极材料层与平坦化设备的接触面积，使第一区域中的器件栅极材料层的被去除速率小于第二区域器件栅极材料层的被去除速率，因此，高度修正处理获得的高度差能够弥补两个区域之间的被去除速率的差异，有利于在第二平坦化处理的过程中，能够在相同时间内使第二区域的器件栅极材料层的高度与第一区域的器件栅极材料层高度相等，使所述第一区域和第二区域中器件栅极结构的高度均一性和顶面平坦度得到提高，从而提高了所述半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图17是本发明半导体结构的制作方法一实施例中各步骤对应的结构示意图。
参考图8，提供基底，所述基底包括第一区域100a和第二区域100b，所述基底的顶部形成有栅极结构105，所述栅极结构105露出的所述基底上形成有层间介质材料层107，所述层间介质材料层107覆盖所述栅极结构105的顶部和侧壁，所述第一区域100a的栅极结构105的宽度小于所述第二区域100b的栅极结构105的宽度。
所述基底用于为后续工艺制程提供工艺平台。
本实施例中，所述基底用于形成鳍式场效应晶体管(FinFET)。所述基底包括衬底100以及凸出于所述衬底100的鳍部101。
本实施例中，所述衬底100为硅衬底100。在其他实施例中，所述衬底100的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底100还可以为绝缘体上的硅衬底100或者绝缘体上的锗衬底100等其他类型的衬底100。
本实施例中，所述鳍部101的材料与所述衬底100的材料相同，所述鳍部101的材料为硅。其他实施例中，所述鳍部101的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，所述栅极结构105的侧壁还形成有侧墙。
所述侧墙用于保护后续形成的器件栅极结构的侧壁。所述侧墙可以为单层结构或叠层结构，所述侧墙的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述侧墙为单层结构，所述侧墙的材料为氮化硅。
本实施例中，所述基底包括第一区域100a和第二区域100b，所述第一区域100a的栅极结构105的宽度小于所述第二区域100b的栅极结构105的宽度。
需要说明的是，在后续去除所述栅极结构105形成栅极开口之后，所述栅极开口所述露出的基底的区域为沟道区，因此，栅极开口的宽度等于待形成器件栅极结构的宽度(也即栅极宽度)，相应的，栅极开口的宽度等于待形成器件的沟道长度。
还需要说明的是，所述宽度指的是与所述栅极结构105延伸方向相垂直的方向上的尺寸。
本实施例中，所述第一区域100a为第一核心器件区，所述第二区域100b包括第二核心器件区c和输入/输出器件区d，所述输入/输出器件区d的栅极结构105的宽度与所述第二核心器件区c的栅极结构105的宽度相同，且所述输入/输出器件区d的栅极结构105的工作电压大于所述第二核心器件区c的栅极结构105的工作电压。
需要说明的是，所述第一区域100a用于形成短沟道器件(short channeldevice)，所述第二区域100b用于形成长沟道器件(long channel device)。其中，短沟道器件的栅极宽度小于长沟道器件的栅极宽度，也即短沟道器件的沟道长度小于长沟道器件的沟道长度。
还需要说明的是，所述第二区域100b包括第二核心器件区c和输入/输出器件区d，所述第二核心器件区c为器件工作区，所述输入/输出器件区d用于为第二区域100b中的器件提供工作电压，为此，所述输入/输出器件区d的栅极结构105的工作电压大于所述第二核心器件区c的栅极结构105的工作电压。
本实施例中，采用后形成高k栅介质层后形成栅电极层(high k last metal gatelast)的工艺形成金属栅极结构105，因此，所述栅极结构105为伪栅结构。
所述栅极结构105为后续形成器件栅极结构占据空间位置。
本实施例中，所述栅极结构105的材料为无定形硅。在另一些实施例中，所述栅极结构105的材料为多晶硅。在其他实施例中，所述栅极结构105的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。
本实施例中，所述栅极结构105与所述基底之间还形成有栅氧化层106。
所述栅氧化层106为的隧穿氧化(tunnel oxide)层，用于实现所述栅极结构105与所述衬底100之间的电隔离，从而利用隧穿效应使电子经由所述栅氧化层106进入栅极结构105中。
为此，所述栅氧化层106的材料为氧化硅。
所述层间介质材料层107用于电隔离所述第一区域100a和第二区域100b中的相邻器件。所述层间介质材料层107的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述层间介质材料层107的材料为氧化硅。
本实施例中，在所述提供基底的步骤中，所述栅极结构105的顶部和侧壁形成有刻蚀停止层103，所述刻蚀停止层103位于所述栅极结构105和所述层间介质材料层107之间。
在后续对高于所述刻蚀停止层103顶部的器件栅极材料层进行第二子平坦化处理的过程中，所述刻蚀停止层103用于作为平坦化处理的刻蚀停止位置，降低了对所述器件栅极材料层发生过刻蚀的概率，从而提高了所述半导体结构的性能。
本实施例中，所述刻蚀停止层103的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅和氮氧化硅中的一种或多种。
具体地，氮化硅、碳化硅、碳氮化硅、碳氮氧化硅和氮氧化硅的材料硬度较大，在后续进行平坦化处理的过程中，与器件栅极材料层以及层间介质材料层107之间具有较大的研磨选择比，提高了去除所述器件栅极材料层以及层间介质材料层107的概率，为此，作为一种示例，所述刻蚀停止层103的材料为氮化硅。
需要说明的是，本实施例中，在形成所述栅极结构105之后，在形成所述层间介质材料层107之前，还包括：在所述栅极结构105两侧的鳍部101中形成源漏掺杂层102。
当所形成的半导体器件为PMOS晶体管时，所述源漏掺杂层102的材料为掺杂有P型离子的锗化硅，所述P型离子包括B、Ga或In。当所形成的半导体器件为NMOS晶体管时，所述源漏掺杂层102的材料为掺杂有N型离子的碳化硅或硅，所述N型离子包括P、As或Sb。
参考图9，以位于所述栅极结构105顶部的刻蚀停止层103作为停止位置，对高于所述刻蚀停止层103顶面的层间介质材料层107进行第四平坦化处理。
具体地，对高于所述刻蚀停止层103顶面的层间介质材料层107进行第四平坦化处理，使剩余的所述层间介质材料层107顶面的平整度较高，在后续对高于所述栅极结构105顶部的层间介质材料层107进行平坦化处理的过程中，有利于使所述栅极结构105的顶部与剩余的所述层间介质材料层107的顶部相齐平，提高了所述栅极结构105与所述层间介质材料层107顶面的平整度，从而提高了所述半导体结构的性能。
本实施例中，对高于所述刻蚀停止层103顶面的层间介质材料层107进行第四平坦化处理的工艺为化学机械研磨工艺。
参考图10，以所述栅极结构105的顶部作为停止位置，对高于所述栅极结构105顶部的层间介质材料层107进行第一平坦化处理，剩余的所述层间介质材料层107作为层间介质层108，所述层间介质层108的顶部与所述栅极结构105的顶部相齐平。
需要说明的是，对高于所述栅极结构105顶部的层间介质材料层107进行第一平坦化处理，使所述层间介质层108的顶部与所述栅极结构105的顶部相齐平，提高了所述层间介质层108和栅极结构105顶面的平整度，同时，也有利于后续对所述栅极结构105和层间介质层108进行高度修正处理，使所述第二区域100b的栅极结构105和层间介质层108的高度大于所述第一区域100a的栅极结构105和层间介质层108的高度。
本实施例中，对高于所述栅极结构105顶部的层间介质材料层107进行第一平坦化处理的步骤中，还对高于所述栅极结构105顶部的刻蚀停止层103进行第一平坦化处理，剩余的所述刻蚀停止层103的顶部与所述栅极结构105的顶部相齐平，即所述第一区域100a中的刻蚀停止层103与第二区域100b中的刻蚀停止层103的高度相等，相应的，在后续形成器件栅极结构之后，所述刻蚀停止层103能对所述器件栅极结构的侧壁起到保护作用，降低了所述层间介质层108中的氧离子进入到器件栅极结构中的概率，从而提高了所述半导体结构的性能。
本实施例中，所述第一平坦化处理的工艺包括化学机械研磨工艺。
所述化学机械研磨工艺综合了化学研磨和机械研磨的优势。可以在保证材料去除效率的同时，获得较平坦的表面，具有表面精度高、完整性好和研磨效率高等特征，有利于在对高于所述栅极结构105顶部的层间介质材料层107进行第一平坦化处理的过程中，使得剩余的所述层间介质材料层107与所述栅极结构105的顶部相齐平，提高了所述第一区域100a和第二区域100b的顶面平整度。
参考图11，进行所述第一平坦化处理之后，对所述栅极结构105和层间介质层108进行高度修正处理，使所述第二区域100b的栅极结构105和层间介质层108的高度大于所述第一区域100a的栅极结构105和层间介质层108的高度。
具体地，对所述栅极结构105和层间介质层108进行高度修正处理，使所述第二区域100b的栅极结构105和层间介质层108的高度大于所述第一区域100a的栅极结构105和层间介质层108的高度，即在后续形成器件栅极结构之前，先对第一区域100a的栅极结构105和层间介质层108，以及第二区域100b的栅极结构105和层间介质层108进行高度修正处理，使第一区域100a的栅极结构105和第二区域100b的栅极结构105之间产生高度差，由于第一区域100a的栅极结构105的宽度小于所述第二区域100b的栅极结构105的宽度，在后续对所述器件栅极材料层和层间介质层108进行第二平坦化处理的过程中，第一区域100a中的器件栅极材料层与平坦化设备的接触面积小于第二区域100b中的器件栅极材料层与平坦化设备的接触面积，使第一区域100a中的器件栅极材料层的被去除速率小于第二区域100b器件栅极材料层的被去除速率，因此，高度修正处理获得的高度差能够弥补两个区域之间的被去除速率的差异，有利于在第二平坦化处理的过程中，能够在相同时间内使第二区域100b的器件栅极材料层的高度与第一区域100a的器件栅极材料层高度相等，使所述第一区域100a和第二区域100b中器件栅极结构的高度均一性和顶面平坦度得到提高，从而提高了所述半导体结构的性能。
本实施例中，对所述栅极结构105和层间介质层108进行高度修正处理的修步骤包括：对所述栅极结构105和层间介质层108进行第三平坦化处理，所述第一区域100a栅极结构105和层间介质层108的被去除速率大于所述第二区域100b栅极结构105和层间介质层108的被去除速率。
具体地，通过使所述第一区域100a栅极结构105和层间介质层108的被去除速率大于所述第二区域100b栅极结构105和层间介质层108的被去除速率，使所述第一区域100a中的栅极结构105和层间介质层108的被去除高度大于所述第二区域100b中的栅极结构105和层间介质层108的被去除高度，相应的，从而使所述第二区域100b的栅极结构105和层间介质层108与所述第一区域100a的栅极结构105和层间介质层108之间产生高度差。
本实施例中，所述第三平坦化处理为化学机械研磨工艺。
所述化学机械研磨工艺综合了化学研磨和机械研磨的优势。可以在保证材料去除效率的同时，获得较平坦的表面，具有表面精度高、完整性好和研磨效率高等特征，通过控制所述第一区域100a栅极结构105和层间介质层108的被去除速率，以及所述第二区域100b栅极结构105和层间介质层108的被去除速率，从而使所述第二区域100b的栅极结构105和层间介质层108与所述第一区域100a的栅极结构105和层间介质层108之间产生满足工艺要求的高度差。
需要说明的是，所述第一区域100a栅极结构105和层间介质层108的被去除速率、与所述第二区域100b栅极结构105和层间介质层108的被去除速率的比值不宜过大，也不宜过小。如果所述比值过大，则容易导致第一区域100a中的栅极结构105和层间介质层108的被去除的厚度过大，所述第二区域100b中的栅极结构105和层间介质层108的被去除的厚度过小，相应的，使第二区域100b的栅极结构105和层间介质层108与所述第一区域100a的栅极结构105和层间介质层108之间的高度差不能满足工艺要求，相应的，在后续对器件栅极材料层和层间介质层108进行第二平坦化处理的过程中，所述高度差对弥补两个区域之间的被去除速率的差异的效果下降，使所述第一区域100a的栅极结构105和层间介质层108的顶部与第二区域100b的栅极结构105和层间介质层108的顶部不齐平，从而影响了所述半导体结构的性能；如果所述比值过小，则容易导致第一区域100a中的栅极结构105和层间介质层108的被去除的厚度，与第一区域100a中的栅极结构105和层间介质层108的被去除的厚度相接近，使第二区域100b的栅极结构105和层间介质层108与所述第一区域100a的栅极结构105和层间介质层108之间的高度差不能满足工艺要求，相应的，在后续对器件栅极材料层和层间介质层108进行第二平坦化处理的过程中，所述高度差对弥补两个区域之间的被去除速率的差异的效果下降，使所述第一区域100a的栅极结构105和层间介质层108的顶部与第二区域100b的栅极结构105和层间介质层108的顶部不齐平，从而影响了所述半导体结构的性能。为此，本实施例中，所述第一区域100a栅极结构105和层间介质层108的被去除速率、与所述第二区域100b栅极结构105和层间介质层108的被去除速率的比值为5：1至2：1。
本实施例中，对所述栅极结构105和层间介质层108进行高度修正处理的步骤中，还对所述刻蚀停止层103进行所述高度修正处理，使所述第二区域100b的刻蚀停止层103的高度大于所述第一区域100a的刻蚀停止层103的高度。
具体地，对所述刻蚀停止层103进行所述高度修正处理，使所述第一区域100a中的刻蚀停止层103与第二区域100b中的刻蚀停止层103之间产生高度差，在后续以所述刻蚀停止层103作为停止位置，对高于所述刻蚀停止层103顶部的器件栅极材料层进行第二子平坦化处理的过程中，使第一区域100a中的器件栅极材料层与第二区域100b中的器件栅极材料层也产生高度差，相应的，在后续对剩余的器件栅极材料层和层间介质层108进行第三子平坦化处理的过程中，获得的高度差能够弥补两个区域之间的被去除速率的差异，使所述第一区域100a和第二区域100b中器件栅极结构的高度均一性和顶面平坦度得到提高，从而提高了所述半导体结构的性能。
需要说明的是，所述第二区域100b的栅极结构105的高度大于所述第一区域100a的栅极结构105的高度的范围H不宜过大，也不宜过小。如果所述述第二区域100b的栅极结构105的高度大于所述第一区域100a的栅极结构105的高度的范围H过大，则容易使第二区域100b的栅极结构105和层间介质层108与所述第一区域100a的栅极结构105和层间介质层108之间的高度差不能满足工艺要求，相应的，在后续对器件栅极材料层和层间介质层108进行第二平坦化处理的过程中，所述高度差对弥补两个区域之间的被去除速率的差异的效果下降，使所述第一区域100a的栅极结构105和层间介质层108的顶部与第二区域100b的栅极结构105和层间介质层108的顶部不齐平，从而影响了所述半导体结构的性能；如果所述述第二区域100b的栅极结构105的高度大于所述第一区域100a的栅极结构105的高度的范围H过小，则容易使第二区域100b的栅极结构105和层间介质层108与所述第一区域100a的栅极结构105和层间介质层108之间的高度相接近，相应的，在后续对器件栅极材料层和层间介质层108进行第二平坦化处理的过程中，两个区域之间的高度差对弥补两个区域之间的被去除速率的差异的效果下降，使所述第一区域100a的栅极结构105和层间介质层108的顶部与第二区域100b的栅极结构105和层间介质层108的顶部不齐平，从而影响了所述半导体结构的性能。为此，本实施例中，所述第二区域100b的栅极结构105的高度大于所述第一区域100a的栅极结构105的高度的范围H为80埃米至120埃米。作为一种示例，所述第二区域100b的栅极结构105的高度大于所述第一区域100a的栅极结构105的高度的范围H为90埃米、100埃米或110埃米。
参考图12，进行所述高度修正处理之后，去除所述栅极结构105，在所述层间介质层108中形成栅极开口110。
所述栅极开口110为后续形成器件栅极材料层提供空间位置。
本实施例中，去除所述栅极结构105，在所述层间介质层108中形成栅极开口110的工艺包括干法刻蚀工艺。
具体地，所述干法刻蚀工艺为等离子体干法刻蚀工艺。即在去除所述栅极结构105的过程中，直接利用等离子体与所述栅极结构105发生物理反应，从而达到去除栅极结构105的目的。
参考图13，在去除所述栅极结构105之后，还包括：通过所述栅极开口110去除位于所述第一核心器件区和第二核心器件区c中的栅氧化层106。
需要说明的是，第一区域100a和第二区域100b的工作电压与所述栅氧化层106的厚度成比例关系，由于所述输入/输出器件区d的工作电压大于所述第二核心器件区c的工作电压、以及所述第一核心器件区的工作电压，因此，所述输入/输出器件区d的栅氧化层106的总厚度大于所述第二核心器件区c和第一核心器件区栅氧化层106的总厚度，相应的，在去除所述栅极结构105之后，保留位于所述输入/输出器件区d的栅氧化层106，去除所述第一核心器件区和第二核心器件区c中的栅氧化层106。
还需要说明的是，通过所述栅极开口110去除位于所述第一核心器件区和第二核心器件区c中的栅氧化层106的过程中，还会消耗部分厚度的所述层间介质层108(如图13所示)。
参考图14，在所述栅极开口110中形成器件栅极材料层112，所述器件栅极材料层112还覆盖所述层间介质层108的顶部。
具体地，所述器件栅极材料层112为后续形成器件栅极结构提供工艺基础。
本实施例中，在所述栅极开口110中形成器件栅极材料层112的步骤包括：在所述栅极开口110的底部和侧壁、以及所述层间介质层108的顶部形成栅极介质层；形成所述栅极介质层之后，在所述栅极开口110中和栅极介质层的顶部形成栅电极层，所述栅电极层和栅极介质层构成器件栅极材料层112。
本实施例中，所述栅介质层160的材料为高k介质材料。其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。作为一种示例，所述栅介质层的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种。
所述栅电极层用于后续与外部互连结构电连接。所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、AL、TiSiN和TiAlC中的一种或多种。
作为一种示例，栅电极层可以包括功函数层、以及位于所述功函数层上的电极层，其中，功函数层用于调节晶体管的阈值电压。在其他实施例中，栅电极层也可以仅包括功函数层。
参考图15至图17，对所述器件栅极材料层112和层间介质层108进行第二平坦化处理，使所述第一区和第二区域100b的剩余器件栅极材料层112均达到同一目标高度，所述第二平坦化处理后的剩余器件栅极材料层112作为器件栅极结构116。
需要说明的是，对所述器件栅极材料层112和层间介质层108进行第二平坦化处理，第一区域100a中的器件栅极材料层112与平坦化设备的接触面积小于第二区域100b中的器件栅极材料层112与平坦化设备的接触面积，使第一区域100a中的器件栅极材料层112的被去除速率小于第二区域100b器件栅极材料层112的被去除速率，因此，高度修正处理获得的高度差能够弥补两个区域之间的被去除速率的差异，相应的，能够在相同时间内使所述第一区域100a和第二区域100b中器件栅极结构116的高度均一性和顶面平坦度得到提高，从而提高了所述半导体结构的性能。
结合参考图15至图17，对所述器件栅极材料层112和层间介质层108进行第二平坦化处理的步骤进行详细说明。
参考图15，对部分厚度的所述器件栅极材料层112进行第一子平坦化处理。
具体地，所述第一子平坦化处理为预研磨处理，使所述器件栅极材料层112顶面的平整度较高，为后续进行第二子平坦化处理提供了良好的平整面。
需要说明的是，所述器件栅极材料层112被去除的厚度不宜过大，也不宜过小。如果所述器件栅极材料层112被去除的厚度过大，则容易对所述刻蚀停止层103的顶面造成损伤，相应的，在后续以所述刻蚀停止层103的顶部作为停止层位置，对高于所述刻蚀停止层103顶部的器件栅极材料层112进行第二子平坦化处理的过程中，使刻蚀停止层103不能起到刻蚀停止的作用，从而降低了所述半导体结构的性能；如果所述器件栅极材料层112被去除的厚度过小，则容易导致后续进行的第二子平坦化处理的过程中，去除所述器件栅极材料层112的工艺效率下降，工艺成本增加。为此，本实施例中，所述器件栅极材料层112被去除的厚度为100埃米至200埃米。作为一种示例，所述器件栅极材料层112被去除的厚度伪120埃米、150埃米或180埃米。
参考图16，进行所述第一子平坦化处理之后，以所述刻蚀停止层103的顶部作为停止层位置，对高于所述刻蚀停止层103顶部的器件栅极材料层112进行第二子平坦化处理。
具体地，以所述刻蚀停止层103的顶部作为停止层位置，降低了对所述器件栅极材料层112发生过刻蚀的概率，使第一区域100a中的器件栅极材料层112与第二区域100b中的器件栅极材料层112之间产生高度差，相应的，在后续对剩余的所述器件栅极材料层112和层间介质层108进行第三子平坦化处理的过程中，利用所述高度差弥补两个区域之间的被去除速率的差异，使所述第一区域100a和第二区域100b中器件栅极结构116的高度均一性和顶面平坦度得到提高，从而提高了所述半导体结构的性能。
参考图17，进行所述第二子平坦化处理之后，对剩余的所述器件栅极材料层112和层间介质层108进行第三子平坦化处理，使所述第一区域100a和第二区域100b的剩余器件栅极材料层112均达到同一目标高度。
在对剩余的所述器件栅极材料层112和层间介质层108进行第三子平坦化处理的过程中，由于第一区域100a中的器件栅极材料层112与平坦化设备的接触面积小于第二区域100b中的器件栅极材料层112与平坦化设备的接触面积，使第一区域100a中的器件栅极材料层112的被去除速率小于第二区域100b器件栅极材料层112的被去除速率，利用前述第二子平坦化处理中两个区域之间产生的高度差，弥补第一区域100a和第二区域100b之间的被去除速率的差异，使所述第一区域100a和第二区域100b的剩余器件栅极材料层112均达到同一目标高度。
本实施例中，所述第二平坦化处理的工艺包括化学机械研磨工艺，所述化学机械研磨工艺综合了化学研磨和机械研磨的优势，可以在保证材料去除效率的同时，获得较平坦的表面，具有表面精度高、完整性好和研磨效率高等特征，有利于在对所述器件栅极材料层112和层间介质层108进行第二平坦化处理，使所述第一区和第二区域100b的剩余器件栅极材料层112均达到同一目标高度。
本实施例中，所述器件栅极结构116为金属栅极结构。
所述金属栅极结构用于控制导电沟道的开启或关断。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区域和第二区域，所述基底的顶部形成有栅极结构，所述栅极结构露出的所述基底上形成有层间介质材料层，所述层间介质材料层覆盖所述栅极结构的顶部和侧壁，所述第一区域的栅极结构的宽度小于所述第二区域的栅极结构的宽度；
以所述栅极结构的顶部作为停止位置，对高于所述栅极结构顶部的层间介质材料层进行第一平坦化处理，剩余的所述层间介质材料层作为层间介质层；
对所述栅极结构和层间介质层进行高度修正处理，使所述第二区域的栅极结构和层间介质层的高度大于所述第一区域的栅极结构和层间介质层的高度；
去除所述栅极结构，在所述层间介质层中形成栅极开口；
在所述栅极开口中形成器件栅极材料层，所述器件栅极材料层还覆盖所述层间介质层的顶部；
对所述器件栅极材料层和层间介质层进行第二平坦化处理，使所述第一区和第二区域的剩余器件栅极材料层均达到同一目标高度，所述第二平坦化处理后的剩余器件栅极材料层作为器件栅极结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述栅极结构和层间介质层进行高度修正处理的修步骤包括：对所述栅极结构和层间介质层进行第三平坦化处理，所述第一区域栅极结构和层间介质层的被去除速率大于所述第二区域栅极结构和层间介质层的被去除速率。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第三平坦化处理为化学机械研磨工艺。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，对所述栅极结构和层间介质层进行第三平坦化处理的步骤中，所述第一区域栅极结构和层间介质层的被去除速率、与所述第二区域栅极结构和层间介质层的被去除速率的比值为5：1至2：1。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述栅极结构的顶部和侧壁形成有刻蚀停止层，所述刻蚀停止层位于所述栅极结构和所述层间介质层之间；
对高于所述栅极结构顶部的层间介质材料层进行第一平坦化处理的步骤中，还对高于所述栅极结构顶部的刻蚀停止层进行第一平坦化处理，剩余的所述刻蚀停止层的顶部与所述栅极结构的顶部相齐平；
对所述栅极结构和层间介质层进行高度修正处理的步骤中，还对所述刻蚀停止层进行所述高度修正处理，使所述第二区域的刻蚀停止层的高度大于所述第一区域的刻蚀停止层的高度。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，对高于所述栅极结构顶部的层间介质材料层进行所述第一平坦化处理之前，还包括：以位于所述栅极结构顶部的刻蚀停止层作为停止位置，对高于所述刻蚀停止层顶面的层间介质材料层进行第四平坦化处理。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述刻蚀停止层的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅和氮氧化硅中的一种或多种。
8.如权利要求5所述的半导体结构的形成方法，其特征在于，对所述器件栅极材料层和层间介质层进行第二平坦化处理的步骤包括：对部分厚度的所述器件栅极材料层进行第一子平坦化处理；
进行所述第一子平坦化处理之后，以所述刻蚀停止层的顶部作为停止层位置，对高于所述刻蚀停止层顶部的器件栅极材料层进行第二子平坦化处理；
进行所述第二子平坦化处理之后，对剩余的所述器件栅极材料层和层间介质层进行第三子平坦化处理，使所述第一区和第二区域的剩余器件栅极材料层均达到同一目标高度。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，进行第一子平坦化处理的步骤中，所述器件栅极材料层被去除的厚度为100埃米至200埃米。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述第一区域为第一核心器件区，所述第二区域包括第二核心器件区和输入/输出器件区，所述输入/输出器件区的栅极结构的宽度与所述第二核心器件区的栅极结构的宽度相同，且所述输入/输出器件区的栅极结构的工作电压大于所述第二核心器件区的栅极结构的工作电压。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述栅极结构与所述基底之间还形成有栅氧化层；
在去除所述栅极结构之后，还包括：通过所述栅极开口去除位于所述第一核心器件区和第二核心器件区中的栅氧化层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅极开口中形成器件栅极材料层的步骤包括：在所述栅极开口的底部和侧壁、以及所述层间介质层的顶部形成栅极介质层；形成所述栅极介质层之后，在所述栅极开口中和栅极介质层的顶部形成栅电极层，所述栅电极层和栅极介质层构成器件栅极材料层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述栅介质层的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种；
所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、AL、TiSiN和TiAlC中的一种或多种。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述栅极结构和层间介质层进行高度修正处理的步骤中，所述第二区域的栅极结构的高度大于所述第一区域的栅极结构的高度的范围为80埃米至120埃米。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述栅极结构，在所述层间介质层中形成栅极开口的工艺包括干法刻蚀工艺。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一平坦化处理和第二平坦化处理的工艺均包括化学机械研磨工艺。
CN202210505383.2A 2022-05-10 2022-05-10 半导体结构的形成方法 Pending CN117080166A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210505383.2A CN117080166A (zh) 2022-05-10 2022-05-10 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210505383.2A CN117080166A (zh) 2022-05-10 2022-05-10 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN117080166A true CN117080166A (zh) 2023-11-17

Family

ID=88712127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210505383.2A Pending CN117080166A (zh) 2022-05-10 2022-05-10 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN117080166A (zh)

Similar Documents

Publication Publication Date Title
CN108281478B (zh) 半导体结构及其形成方法
US9859113B2 (en) Structure and method of semiconductor device structure with gate
CN106952908B (zh) 半导体结构及其制造方法
CN111863711B (zh) 半导体结构及其形成方法
CN103779224A (zh) Mosfet的制造方法
KR20170128170A (ko) 삽입 층을 구비한 반도체 구조체 및 이를 제조하는 방법
CN106876335B (zh) 半导体结构的制造方法
CN111816562B (zh) 半导体结构及其形成方法
CN105244318A (zh) 一种半导体器件及其制造方法和电子装置
CN109671673B (zh) 半导体结构及其形成方法
CN114068704B (zh) 半导体结构及其形成方法
CN112309845B (zh) 半导体结构及其形成方法
CN111554578B (zh) 半导体结构及其形成方法
CN117080166A (zh) 半导体结构的形成方法
CN113053739A (zh) 半导体结构及其形成方法
CN112151381A (zh) 半导体结构及其形成方法
CN114068394B (zh) 半导体结构的形成方法
CN111554636B (zh) 半导体结构及其形成方法
CN112151606B (zh) 半导体结构及其形成方法
CN113871300B (zh) 半导体结构及其形成方法
CN115132657A (zh) 半导体结构的形成方法
CN111863710B (zh) 半导体结构及其形成方法
CN112447516B (zh) 半导体结构及其形成方法
CN114068395B (zh) 半导体结构及其形成方法
CN111627854B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination