CN117059648A - 一种逆导igbt晶体管及其制备方法 - Google Patents

一种逆导igbt晶体管及其制备方法 Download PDF

Info

Publication number
CN117059648A
CN117059648A CN202210500034.1A CN202210500034A CN117059648A CN 117059648 A CN117059648 A CN 117059648A CN 202210500034 A CN202210500034 A CN 202210500034A CN 117059648 A CN117059648 A CN 117059648A
Authority
CN
China
Prior art keywords
region
type collector
conductive type
collector region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210500034.1A
Other languages
English (en)
Inventor
韩天宇
李巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Huajing Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Huajing Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Huajing Microelectronics Co Ltd filed Critical Wuxi China Resources Huajing Microelectronics Co Ltd
Priority to CN202210500034.1A priority Critical patent/CN117059648A/zh
Priority to PCT/CN2023/075480 priority patent/WO2023213108A1/zh
Publication of CN117059648A publication Critical patent/CN117059648A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种逆导IGBT晶体管及其制备方法，该逆导IGBT晶体管包括衬底、缓冲层、漂移区、体区、源区、栅极结构、第二导电类型集电区、第一导电类型集电区、发射电极、栅极及集电极，其中，缓冲层和漂移区依次堆叠于衬底上表面，体区间隔设置于漂移区上表层，源区位于体区上表层并与体区侧壁间隔设置，栅极结构位于漂移区上表面，第一导电类型集电区与第二导电类型集电区设于衬底下表层，第一导电类型集电区与第二导电类型集电区在衬底上的垂直投影部分重叠，栅极、发射电极及集电极分别设于器件对应的区域。本发明通过使逆导IGBT晶体管背面的第一导电类型集电区延伸至第二导电类型集电区中，增加二极管面积，提升二极管续流能力。

Description

一种逆导IGBT晶体管及其制备方法
技术领域
本发明属于半导体技术领域，涉及一种逆导IGBT晶体管及其制备方法。
背景技术
逆导绝缘栅双极型晶体管(Reverse Conducting Insulated Gate BipolarTransistor，简称RC-IGBT)为绝缘栅双极型晶体管(Insulated Gate BipolarTransistor，简称IGBT)的一个重要分支。一般常规IGBT需要与快恢复二极管(FastRecovery Diode，简称FRD)合封在一起进行使用，FRD主要在开关过程中起续流作用。而RC-IGBT通过在芯片内部集成了续流二极管，二极管无需再单独进行工艺加工，可以极大的降低制造成本，具有很大的竞争优势。
如图1所示，为RC-IGBT的剖面结构示意图，包括缓冲层01、第二导电类型集电区011、第一导电类型集电区012、漂移区02、体区021、源区022、栅极结构023、栅介质层0231、栅导电层0232、发射电极03、栅极04、集电极05，其中IGBT晶体管的集电极与二极管PN结的阳极电极共用集电极05，IGBT晶体管的发射电极与二极管PN结的阴极电极共用发射电极。与常规IGBT结构相比，逆导IGBT晶体管的背面由单独的第二导电类型集电区划分成了由第二导电类型集电区和第一导电类型集电区组合而成的组合区域，第一导电类型集电区为二极管阴极区域。如图2所示，为逆导IGBT晶体管导通过程中的电流及电压的变化曲线图，导通初期电流很小，电压很大，此时器件工作在VDMOS(Vertical Double-diffused MOSFET)模式；当电压达到一定程度时，电流突然变得很大，同时电压变得很小，波形上产生回跳现象(Snap-back)，此时进入逆导IGBT正常导通模式。目前，为了使逆导IGBT能正常工作，一般要求第二导电类型集电区面积大于第一导电类型集电区面积，以消除正向导通时出现的集电极电压回跳现象，造成二极管的N+区域面积较小，而器件电流能力往往和芯片面积正相关，导致二极管续流能力不足的问题。此外，缓冲层的浓度一般较浓高于漂移区至少1-2数量级，导致缓冲层电阻率较小，继而造成逆导IGBT触发电压较高。
因此，急需寻找一种降低逆导IGBT晶体的进入IGBT模式时的触发电流、提升逆导IGBT晶体管中二极管续流能力的逆导IGBT晶体管。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种逆导IGBT晶体管及其制备方法，用于解决现有技术中逆导IGBT进入IGBT模式时的触发电流大及器件中二极管的续流能力差的问题。
为实现上述目的及其他相关目的，本发明提供了一种逆导IGBT晶体管，包括：
第一导电类型衬底；
第一导电类型缓冲层，位于所述衬底的上表面；
第一导电类型漂移区，位于所述缓冲层的上表面；
第二导电类型体区及第一导电类型源区，所述体区间隔设置于所述漂移区的上表层，所述源区位于所述体区的上表层且与所述体区的侧壁间隔预设距离；
栅极结构，位于相邻所述体区之间的所述漂移区的上表面，且所述栅极结构的两端延伸至所述源区的上表面；
至少一第一导电类型集电区及至少一第二导电类型集电区，所述第一导电类型集电区与所述第二导电类型集电区设于所述衬底中，且所述第一导电类型集电区的下表面及所述第二导电类型集电区的下表面均与所述衬底的下表面齐平，所述第一导电类型集电区的上表面低于所述第二导电类型集电区的上表面，所述第一导电类型集电区与所述第二导电类型集电区在所述衬底上的垂直投影部分重叠；
发射电极、栅极及集电极，所述发射电极覆盖所述源区及所述体区的上表面，所述栅极覆盖所述栅极结构的上表面，所述集电极覆盖所述第一导电类型集电区及所述第二导电类型集电区的显露表面。
可选地，所述第一导电类型集电区的掺杂浓度大于所述第二导电类型集电区的掺杂浓度。
可选地，所述衬底的下表层中设有多个间隔预设距离的所述第二导电类型集电区。
可选地，所述第一导电类型集电区位于相邻两所述第二导电类型集电区之间的所述衬底的下表层，所述第一导电类型集电区的一端延伸至所述第二导电类型集电区中。
可选地，所述第一导电类型集电区位于相邻两所述第二导电类型集电区之间的所述衬底的下表层，所述第一导电类型集电区的两端均延伸至所述第二导电类型集电区中。
可选地，所述衬底的掺杂浓度低于所述缓冲层的掺杂浓度。
可选地，所述漂移区的掺杂浓度低于所述缓冲层的掺杂浓度。
可选地，所述栅极结构包括位于所述漂移区上表面的栅介质层及位于所述栅极介质层上表面的栅导电层。
可选地，所述栅极结构的侧壁还设有隔离层。
本发明还提供了一种逆导IGBT晶体管的制备方法，包括以下步骤：
提供一第一导电类型衬底，并于所述衬底的上表面形成一第一导电类型缓冲层；
于所述缓冲层的上表面形成一第一导电类型漂移区，并于所述漂移区的上表层分别形成间隔预设距离的第二导电类型体区、位于所述体区的上表层且与所述体区的侧壁间隔预设距离的第一导电类型源区、位于所述体区之间的所述漂移区上表面的栅极结构、电连接所述源区和所述体区的发射电极及电连接所述栅极结构的栅极，且所述栅极结构的两端延伸至所述源区的上表面；
于所述衬底的下表层中形成至少一第二导电类型集电区及至少一第一导电类型集电区，且所述第一导电类型集电区的下表面与所述第二导电类型集电区的下表面均与所述衬底的下表面齐平，所述第一导电类型集电区的上表面低于所述第二导电类型集电区的上表面，所述第一导电类型集电区与所述第二导电类型集电区在所述衬底上的垂直投影部分重叠；
于所述衬底的下表面形成覆盖所述第一导电类型集电区及所述第二导电类型集电区显露表面的集电极。
如上所述，本发明的逆导IGBT晶体管及其制备方法通过重新设计所述逆导IGBT晶体管的结构，于所述衬底的上表面设置一第一导电类型的所述缓冲层，且所述缓冲层的掺杂浓度高于所述衬底的掺杂浓度，以提高所述第二导电类型集电区上方的电阻的大小，使所述发射电极与所述第二导电类型集电区之间产生更大的压降，继而降低器件的触发电流，使器件尽快进入IGBT工作模式；于器件下表层中形成所述第一导电类型集电区及所述第二导电类型集电区，所述第一导电类型集电区的掺杂浓度高于所述第二导电类型掺杂区的掺杂浓度以使所述第二导电类型集电区中形成所述第一导电类型集电区，且所述第一导电类型集电区的下表面及所述第二导电类型集电区的下表面均与所述衬底的下表面齐平，所述第一导电类型集电区的上表面低于所述第二导电类型集电区的上表面，所述第一导电类型集电区与所述第二导电类型集电区在所述衬底上的垂直投影部分重叠，以增大所述第一导电类型集电区与所述第二导电类型集电区之间的接触面积，并在所述第一导电类型集电区和所述第二导电类型集电区之间形成了一个与所述体区和所述漂移区之间的PN结串联的PN结，提升了所述器件中续流二极管的续流能力，具有高度产业利用价值。
附图说明
图1显示为逆导IGBT晶体管的剖面结构示意图。
图2显示为逆导IGBT晶体管导通过程中的电流及电压的变化曲线图。
图3显示为本发明的逆导IGBT晶体管的一种结构的剖面结构示意图。
图4显示为本发明的逆导IGBT晶体管的另一种结构剖面结构示意图。
图5显示为本发明的逆导IGBT晶体管的制备方法的工艺流程图。
图6显示为本发明的逆导IGBT晶体管的制备方法的衬底的剖面结构示意图。
图7显示为本发明的逆导IGBT晶体管的制备方法的形成缓冲层后的剖面结构示意图。
图8显示为本发明的逆导IGBT晶体管的制备方法的形成漂移区后的剖面结构示意图。
图9显示为本发明的逆导IGBT晶体管的制备方法的形成栅极及发射电极后的剖面结构示意图。
图10显示为本发明的逆导IGBT晶体管的制备方法的形成第二导电类型集电区后的剖面结构示意图。
图11显示为本发明的逆导IGBT晶体管的制备方法的形成第一导电类型集电区后的剖面结构示意图。
元件标号说明
01 缓冲层
011 第二导电类型集电区
012 第一导电类型集电区
02 漂移区
021 体区
022 源区
023 栅极结构
0231 栅介质层
0232 栅导电层
03 发射电极
04 栅极
05 集电极
1 衬底
11 第二导电类型集电区
12 第一导电类型集电区
2 缓冲层
3 漂移区
31 体区
32 源区
33 栅极结构
331 栅介质层
332 栅导电层
4 发射电极
5 栅极
6 集电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种逆导IGBT晶体管，如图3所示，为所述逆导IGBT晶体管的一种结构的剖面结构示意图，包括第一导电类型衬底1、第一导电类型缓冲层2、第一导电类型漂移区3、第一导电类型体区31、第一导电类型源区32、栅极结构33、至少一第二导电类型集电区11、至少一第一导电类型集电区12、发射电极4、栅极5及集电极6，其中，所述缓冲层2位于所述衬底1的上表面；所述漂移区3位于所述缓冲层2的上表面；所述体区31间隔设置于所述漂移区3的上表层，所述源区32位于所述体区31的上表层且与所述体区31的侧壁间隔预设距离；所述栅极结构33位于相邻所述体区31之间的所述漂移区3的上表面，且所述栅极结构33的两端延伸至所述源区32的上表面；所述第一导电类型集电区12与所述第二导电类型集电区11设于所述衬底1下表层中，且所述第一导电类型集电区12的下表面及所述第二导电类型集电区11的下表面均与所述衬底1下表面齐平，所述第一导电类型集电区12的上表面低于所述第二导电类型集电区11的上表面，所述第一导电类型集电区12与所述第二导电类型集电区11在所述衬底1上的垂直投影部分重叠；所述发射电极4覆盖所述源区32及所述体区31的上表面，所述栅极5覆盖所述栅极结构33的上表面，所述集电极6覆盖所述第一导电类型集电区12及所述第二导电类型集电区11的显露表面。
具体的，所述第一导电类型包括N型或者P型中的一种，所述第二导电类型包括N型或者P型中的一种，且所述第一导电类型与所述第二导电类型的导电类型相反。
具体的，所述衬底1的材质包括硅、锗、碳化硅或者其他适合的半导体材料。本实施例中，所述衬底1为N型硅。
具体的，所述缓冲层2的厚度可以根据实际情况进行设置，这里不再限制。
作为示例，所述衬底1的掺杂浓度低于所述缓冲层2的掺杂浓度。
具体的，在保证所述衬底1的掺杂浓度低于所述缓冲层2且为轻掺杂的情况下，所述衬底1的掺杂浓度可以根据实际情况进行设置，这里不再限制。
具体的，所述缓冲层2的掺杂浓度可以根据实际情况进行设置，这里不再限制。
具体的，所述衬底1为轻掺杂以增大所述第二导电类型集电区11到所述发射电极4之间的阻值，使所述发射电极4与所述第二导电类型集电区11之间产生更大的压降，继而降低器件的触发电流，使器件尽快进入IGBT模式。
具体的，所述漂移区3的厚度可以根据实际情况进行设置，这里不再限制。
作为示例，所述漂移区3的掺杂浓度低于所述缓冲层2的掺杂浓度。
具体的，在保证所述漂移区3的掺杂浓度低于所述缓冲层2的掺杂浓度的情况下，所述漂移区3的掺杂浓度可以根据实际情况进行设置，这里不再限制。
具体的，所述体区31距离所述漂移区3的上表面的距离可以根据实际情况进行设置，这里不再限制。
具体的，所述体区31的掺杂浓度可以根据实际情况进行设置，这里不再限制。
具体的，所述源区32的侧壁与所述体区31的侧壁间隔预设距离，以使所述源区32与所述漂移区3之间的所述体区31中产生导电沟道。
具体的，在保证所述源区32与所述发射电极4之间形成良好的电接触的情况下，所述源区32的掺杂浓度可以根据实际情况进行设置，这里不再限制。
作为示例，所述栅极结构33包括位于所述漂移区3上表面的栅介质层331及位于所述栅极介质层331上表面的栅导电层332。
具体的，所述栅介质层331的材质包括氧化硅或者其他适合的介电材料；所述栅介质层331的厚度可以根据实际情况进行设置，这里不再限制。
具体的，所述栅导电层332的材质包括多晶硅或者其他适合的导电材料；所述栅导电层332的厚度可以根据实际情况进行设置，这里不再限制。
具体的，所述栅极结构33位于相邻两个所述体区31之间的所述漂移区3的上表面，且所述栅极结构33的两侧面延伸至所述源区32的上表面，以使所述栅极结构33控制所述源区32与所述漂移区3之间的所述体区31中的导电沟道的开启。
作为示例，所述栅极结构33的侧壁还设有隔离层(未图示)，以隔离开所述发射电极4与所述栅极5。
作为示例，所述第一导电类型集电区12的掺杂浓度大于所述第二导电类型集电区11的掺杂浓度，以便于在形成所述第二导电类型集电区11之后，于所述第二导电类型集电区11的下表层中形成与所述第二导电类型集电区11重叠的所述第一导电类型集电区12。
具体的，所述第二导电类集电区11为重掺杂区域，且在所述器件进入IGBT模式时，所述第二导电类型集电区11向所述漂移区3中注入载流子，与所述漂移区3中的载流子产生电导调制效应，继而降低所述器件的导通电阻。本实施例中，所述第二导电类型集电区11为P+集电区，所述漂移区3为N-漂移区，所述第二导电类型集电区11向所述漂移区3中注入空穴并与所述漂移区3中的电子产生电导调制效应，降低器件的导通内阻。
具体的，所述第一导电类型集电区12的一端延伸至所述第二导电类型集电区11中以使所述第一导电类型集电区12与所述第二导电类型集电区11在所述衬底1上的垂直投影部分重叠，且所述第一导电类型集电区12的一端延伸至所述第二导电类型集电区11中的延伸长深度可以根据实际情况进行设置，这里不再限制。
具体的，所述第一导电类型集电区12延伸至所述第二导电类型集电区11中以便于增大第一导电类型集电区11的显露面积，继而增大所述集电极6与所述第一导电类型集电区12的接触面积，且所述第一导电类型集电区12与所述第二导电类型集电区11重叠区域产生PN结，所述第二导电类型集电区11和所述第一导电类型集电区之间的PN结与所述漂移区3和所述体区31之间的PN结串联，增大了器件内部二极管的面积，提高了二极管的续流能力。
作为示例，所述衬底1的下表层中设有多个间隔预设距离的所述第二导电类型集电区11。
具体的，所述第二导电类型电区11上表面的总面积大于所述第二导电类型集电区11之间间隙的总面积，以抑制器件导通时所述集电极6电压的回跳现象。
作为示例，所述第一导电类型集电区12位于相邻两所述第二导电类型集电区11之间的所述衬底1的下表层，且所述第一导电类型集电区12的一端延伸至所述第二导电类型集电区11中。
作为示例，如图4所示，为所述第一导电类型集电区12的两端分别延伸至所述第二导电类型集电区2中的剖面结构示意图，所述第一导电类型集电区12位于相邻两所述第二导电类型集电区11之间的所述衬底1的下表层，所述第一导电类型集电区12的两端均延伸至所述第二导电类型集电区12中。
具体的，所述第一导电类型集电区12的两端均延伸至相邻两所述第二导电类型集电区11中以进一步增大了所述器件中二极管的面积，继而在所述发射电极4与所述集电极6反偏时，所述器件中续流二极管的续流能力得到了进一步的增强。
本实施例的逆导IGBT晶体管通过重新设计所述逆导IGBT晶体管的结构，于所述衬底1的上表面堆叠设置所述缓冲层2及所述漂移区3，且所述衬底1与所述漂移区3的掺杂浓度均低于所述缓冲层2，增大了所述第二导电类型集电区11到所述发射电极4之间的阻值，使所述发射电极4与所述第二导电类型集电区11之间产生更大的压降，继而降低器件的触发电流，使器件尽快进入IGBT模式；所述第一导电类型集电区12与所述第二导电类型集电区11在所述衬底1上的垂直投影部分重叠，且所述第一导电类型集电区11的上表面低于所述第二导电类型集电区12的上表面，所述第一导电类型集电区12的下表面及所述第二导电类型集电区11的下表面均与所述衬底1的下表面齐平，增大了所述第一导电类型集电区12与所述集电极6之间的接触面积，同时于所述第一导电类型集电区12和所述第二导电类型集电区11之间产生了与所述体区31和所述漂移区3之间PN结串联的PN结，增大了所述器件中续流二极管的面积，提升了所述器件中续流二极管的续流能力。
实施例二
本实施例提供一种逆导IGBT晶体管的制备方法，如图5所示，为所述逆导IGBT晶体管的制备方法的工艺流程图，包括以下步骤：
S1：提供一第一导电类型衬底，并于所述衬底的上表面形成一第一导电类型缓冲层；
S2：于所述缓冲层的上表面形成一第一导电类型漂移区，并于所述漂移区的上表层分别形成间隔预设距离的第二导电类型体区、位于所述体区上表层且与所述体区的侧壁间隔预设距离的第一导电类型源区、位于所述体区之间的所述漂移区上表面的栅极结构、电连接所述源区和所述体区的发射电极及电连接所述栅极结构的栅电极，且所述栅极结构的两端延伸至所述源区的上表面；
S3：于所述衬底的下表层中形成至少一第二导电类型集电区及至少一第一导电类型集电区，且所述第一导电类型集电区的下表面与所述第二导电类型集电区的下表面均与所述衬底的下表面齐平，所述第一导电类型集电区的上表面低于所述第二导电类型集电区的上表面，所述第一导电类型集电区与所述第二导电类型集电区在所述衬底上的垂直投影部分重叠；
S4：于所述衬底远离所述漂移区一面形成覆盖所述第一导电类型集电区及所述第二导电类型集电区显露表面的集电极。
请参阅图6至图9，执行所述步骤S1及所述步骤S2：提供一第一导电类型衬底1，并于所述衬底1的上表面形成一第一导电类型缓冲层2；于所述缓冲层2的上表面形成一第一导电类型漂移区3，并于所述漂移区3的上表层分别形成间隔预设距离的第二导电类型体区31、位于所述体区31的上表层且与所述体区31的侧壁间隔预设距离的第一导电类型源区32、位于所述体区31之间的所述漂移区3上表面的栅极结构33、电连接所述源区32和所述体区31的发射电极4及电连接所述栅极结构33的栅极5，且所述栅极结构33的两端延伸至所述源区32的上表面。
具体的，如图6所示，为所述衬底1的剖面结构示意图，所述衬底1的厚度可以根据实际情况进行设置，这里不再限制。
具体的，如图7所示，为于所述衬底1的上表面形成所述缓冲层2后的剖面结构示意图，形成所述缓冲层2的方法包括物理气相沉积、化学气相沉积或者其他适合的方法。
具体的，如图8所示，为于所述缓冲层2的上表面形成所述漂移区3后的剖面结构示意图，形成所述漂移区3的方法包括物理气相沉积、化学气相沉积或者其他适合的方法。
具体的，形成所述体区31包括以下步骤：于所述漂移区3的上表面依次形成第一掩膜层及第一光刻胶层，并图案化所述第一光刻胶层及所述第一掩膜层；基于图案化的所述第一掩膜层形成所述体区31，并去除所述第一掩膜层。
具体的，形成所述体区31的方法包括离子注入或者其他适合的方法。本实施例中，采用离子注入的方法形成所述体区31。
具体的，形成所述源区32包括以下步骤：于所述漂移区3的上表面依次形成第二掩膜层及第二光刻胶层，并图案化所述第二光刻胶层及所述第二掩膜层；基于图案化的所述第二掩膜层形成所述源区32，并去除所述第二掩膜层。
具体的，形成所述源区32的方法包括离子注入或者其他适合的方法。本实施例中，采用离子注入的方法形成所述源区32。
具体的，形成所述栅介质层331的方法包括热氧化法、物理气相沉积、化学气相沉积或者其他适合的方法。
具体的，形成所述栅导电层332的方法包括物理气相沉积、化学气相沉积或者其他适合的方法。
具体的，形成所述栅导电层332后，还包括于所述栅极结构33的侧壁形成隔离层的步骤。
具体的，如图9所示，为形成所述发射电极4与所述栅极5后的剖面结构示意图，所述发射电极4的材质包括钛、氮化钛、银、金、铜、铝及钨中的一种，也可以是其他适合的导电材料。
具体的，形成所述发射电极4的方法包括溅射法、物理气相沉积、化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法、原子层沉积法或者其他适合的方法。
具体的，所述栅极5的材质包括钛、氮化钛、银、金、铜、铝及钨中的一种，也可以是其他适合的导电材料。
具体的，形成所述栅极5的方法包括溅射法、物理气相沉积、化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法、原子层沉积法或者其他适合的方法。
再请参阅图10至图11，执行所述步骤S3及所述步骤S4：于所述衬底1的下表层中形成至少一第二导电类型集电区11及至少一第一导电类型集电区12，且所述第一导电类型集电区12的下表面与所述第二导电类型集电区11的下表面均与所述衬底1的下表面齐平，所述第一导电类型集电区12的上表面低于所述第二导电类型集电区11的上表面，所述第一导电类型集电区12与所述第二导电类型集电区11在所述衬底1上的垂直投影部分重叠；于所述衬底1的下表面形成覆盖所述第一导电类型集电区12及所述第二导电类型集电区11显露表面的集电极6。
具体的，如图10所示，为形成所述第二导电类型集电区11后的剖面结构示意图，形成所述第二导电类型集电区11包括以下步骤：于所述衬底1的背面形成依次堆叠的一第三掩膜层及第三光刻胶层，并图案化所述第三光刻胶层及所述第三掩膜层；基于图案化的所述第三掩膜层形成所述第二导电类型集电区11，并去除所述第三掩膜层。
具体的，形成所述第二导电类型集电区11的方法包括离子注入或者其他适合的方法。本实施例中，对所述衬底1的背面进行离子注入继而形成所述第二导电类型集电区11。
具体的，如图11所示，为形成所述第一导电类型集电区12后的剖面结构示意图，形成所述第一导电类型集电区12包括以下步骤：于所述衬底1的背面形成依次堆叠的一第四掩膜层及第四光刻胶层，并图案化所述第四光刻胶层及所述第四掩膜层；基于图案化的所述第四掩膜层形成所述第一导电类型集电区12，并去除所述第四掩膜层。
具体的，形成所述第一导电类型集电区12的方法包括离子注入或者其他适合的方法。
具体的，形成的所述第一导电类型集电区12的掺杂浓度高于形成所述第二导电类型集电区11的掺杂浓度，以便于在所述第二导电类型集电区11中形成至少一端延伸至所述第二导电类型集电区11下表层中的所述第一导电类型集电区12。
具体的，所述第一导电类型集电区12与所述第二导电类型集电区11在所述衬底1上的垂直投影部分重叠，即所述第一导电类型集电区12的至少一端延伸至所述第二导电类型集电区11中，以便于在所述第一导电类型集电区12和所述第二导电类型集电区11的重叠区的交界处形成与所述体区31和所述漂移区3之间的PN结串联的PN结，继而增大所述器件中续流二极管的面积。
具体的，形成所述集电极6的方法包括溅射法、物理气相沉积、化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法、原子层沉积法或者其他适合的方法。
具体的，所述集电极6的材质包括钛、氮化钛、银、金、铜、铝及钨中的一种，也可以是其他适合的导电材料。
本实施例的逆导IGBT的制备方法，通过于所述衬底1的下表层形成与所述第二导电类型集电区11部分重叠、上表面低于所述第二导电类型集电区11的上表面及掺杂浓度高于所述第二导电类型集电区11掺杂浓度的所述第一导电类型集电区12，便于在所述第二的导电类型集电区11中形成所述第一导电类型集电区12，增大了器件中续流二极管的续流能力。
综上所述，本发明的逆导IGBT晶体管及其制备方法通过改进逆导IGBT晶体管的结构，于第一导电类型衬底上表面依次形成堆叠的第一导电类型缓冲层及第一导电类型漂移区，缓冲层的掺杂浓度高于衬底及漂移区的掺杂浓度，增加了第二导电类型集电区与发射电极之间的电阻值，继而增大发射电极与第二导电类型集电区之间的压降，降低了器件的触发电流，使器件快速进入IGBT工作模式；于器件的下表层中形成上表面低于第二导电类型集电区的上表面及下表面与第二导电类型集电区下表面齐平的第一导电类型集电区，且第一导电类型集电区与第二导电类型集电区在衬底上的垂直投影部分重叠，以使第二导电类型集电区与第一导电类型集电区之间形成与体区和漂移区之间PN结串联的PN结，增大了器件中续流二极管的面积，继而增大了续流二极管的续流能力，且第一导电类型集电区的掺杂浓度高于第二导电类型集电区的掺杂浓度，以便于在第二导电类型集电区中形成第一导电类型集电区。所以，本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种逆导IGBT晶体管，其特征在于，包括：
第一导电类型衬底；
第一导电类型缓冲层，位于所述衬底的上表面；
第一导电类型漂移区，位于所述缓冲层的上表面；
第二导电类型体区及第一导电类型源区，所述体区间隔设置于所述漂移区的上表层，所述源区位于所述体区的上表层且与所述体区的侧壁间隔预设距离；
栅极结构，位于相邻所述体区之间的所述漂移区的上表面，且所述栅极结构的两端延伸至所述源区的上表面；
至少一第一导电类型集电区及至少一第二导电类型集电区，所述第一导电类型集电区与所述第二导电类型集电区设于所述衬底中，且所述第一导电类型集电区的下表面及所述第二导电类型集电区的下表面均与所述衬底的下表面齐平，所述第一导电类型集电区的上表面低于所述第二导电类型集电区的上表面，所述第一导电类型集电区与所述第二导电类型集电区在所述衬底上的垂直投影部分重叠；
发射电极、栅极及集电极，所述发射电极覆盖所述源区及所述体区的上表面，所述栅极覆盖所述栅极结构的上表面，所述集电极覆盖所述第一导电类型集电区及所述第二导电类型集电区的显露表面。
2.根据权利要求1所述的逆导IGBT晶体管，其特征在于：所述第一导电类型集电区的掺杂浓度大于所述第二导电类型集电区的掺杂浓度。
3.根据权利要求1所述的逆导IGBT晶体管，其特征在于：所述衬底的下表层中设有多个间隔预设距离的所述第二导电类型集电区。
4.根据权利要求3所述的逆导IGBT晶体管，其特征在于：所述第一导电类型集电区位于相邻两所述第二导电类型集电区之间的所述衬底的下表层，所述第一导电类型集电区的一端延伸至所述第二导电类型集电区中。
5.根据权利要求3所述的逆导IGBT晶体管，其特征在于：所述第一导电类型集电区位于相邻两所述第二导电类型集电区之间的所述衬底的下表层，所述第一导电类型集电区的两端均延伸至所述第二导电类型集电区中。
6.根据权利要求1所述的逆导IGBT晶体管，其特征在于：所述衬底的掺杂浓度低于所述缓冲层的掺杂浓度。
7.根据权利要求1所述的逆导IGBT晶体管，其特征在于：所述漂移区的掺杂浓度低于所述缓冲层的掺杂浓度。
8.根据权利要求1所述的逆导IGBT晶体管，其特征在于：所述栅极结构包括位于所述漂移区上表面的栅介质层及位于所述栅极介质层上表面的栅导电层。
9.根据权利要求1所述的逆导IGBT晶体管，其特征在于：所述栅极结构的侧壁还设有隔离层。
10.一种逆导IGBT晶体管的制备方法，其特征在于，包括以下步骤：
提供一第一导电类型衬底，并于所述衬底的上表面形成一第一导电类型缓冲层；
于所述缓冲层的上表面形成一第一导电类型漂移区，并于所述漂移区的上表层分别形成间隔预设距离的第二导电类型体区、位于所述体区的上表层且与所述体区的侧壁间隔预设距离的第一导电类型源区、位于所述体区之间的所述漂移区上表面的栅极结构、电连接所述源区和所述体区的发射电极及电连接所述栅极结构的栅极，且所述栅极结构的两端延伸至所述源区的上表面；
于所述衬底的下表层中形成至少一第二导电类型集电区及至少一第一导电类型集电区，且所述第一导电类型集电区的下表面与所述第二导电类型集电区的下表面均与所述衬底的下表面齐平，所述第一导电类型集电区的上表面低于所述第二导电类型集电区的上表面，所述第一导电类型集电区与所述第二导电类型集电区在所述衬底上的垂直投影部分重叠；
于所述衬底的下表面形成覆盖所述第一导电类型集电区及所述第二导电类型集电区显露表面的集电极。
CN202210500034.1A 2022-05-06 2022-05-06 一种逆导igbt晶体管及其制备方法 Pending CN117059648A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210500034.1A CN117059648A (zh) 2022-05-06 2022-05-06 一种逆导igbt晶体管及其制备方法
PCT/CN2023/075480 WO2023213108A1 (zh) 2022-05-06 2023-02-10 一种逆导igbt晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210500034.1A CN117059648A (zh) 2022-05-06 2022-05-06 一种逆导igbt晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN117059648A true CN117059648A (zh) 2023-11-14

Family

ID=88646210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210500034.1A Pending CN117059648A (zh) 2022-05-06 2022-05-06 一种逆导igbt晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN117059648A (zh)
WO (1) WO2023213108A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5672766B2 (ja) * 2010-05-17 2015-02-18 株式会社デンソー 半導体装置
CN105206656A (zh) * 2015-08-25 2015-12-30 电子科技大学 一种逆导型igbt器件
CN111211167B (zh) * 2020-01-09 2022-04-01 杭州电子科技大学 一种消除负阻效应的rc-igbt器件结构

Also Published As

Publication number Publication date
WO2023213108A1 (zh) 2023-11-09

Similar Documents

Publication Publication Date Title
EP2342753B1 (en) Insulated gate bipolar transistor
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
US11393901B2 (en) Cell layouts for MOS-gated devices for improved forward voltage
JP2002353452A (ja) 電力用半導体素子
CN109166917B (zh) 一种平面型绝缘栅双极晶体管及其制备方法
US11322604B2 (en) Semiconductor device and manufacturing method thereof
JP2018152426A (ja) 半導体装置
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JP7327672B2 (ja) 半導体装置
CN113675270A (zh) 一种具有逆向导通能力的GaN RC-HEMT
CN116404039B (zh) 一种功率半导体器件及其制造方法
WO2013049850A2 (en) Mct device with base-width-determined latching and non-latching states
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN117059648A (zh) 一种逆导igbt晶体管及其制备方法
JP7390868B2 (ja) 半導体装置
CN115483281A (zh) 逆导型横向绝缘栅双极型晶体管
CN114667609A (zh) 垂直场效应晶体管和用于构造其的方法
WO2015107614A1 (ja) 電力用半導体装置
US11610987B2 (en) NPNP layered MOS-gated trench device having lowered operating voltage
CN113838915B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
KR20150076768A (ko) 전력 반도체 소자
EP4187615A1 (en) Npnp layered mos-gated trench device having lowered operating voltage
CN116759452A (zh) 逆导型igbt器件及其制备方法
CN113451296B (zh) 具有横向绝缘栅极双极性晶体管的功率元件及其制造方法
US20230299178A1 (en) Semiconductor device and method for manufacturing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination