CN117040495A - 边沿检测电路 - Google Patents

边沿检测电路 Download PDF

Info

Publication number
CN117040495A
CN117040495A CN202310500849.4A CN202310500849A CN117040495A CN 117040495 A CN117040495 A CN 117040495A CN 202310500849 A CN202310500849 A CN 202310500849A CN 117040495 A CN117040495 A CN 117040495A
Authority
CN
China
Prior art keywords
circuit
output
voltage reference
edge detection
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310500849.4A
Other languages
English (en)
Inventor
冯常伟
弗洛林·乌德雷亚
洛伊佐斯·埃夫蒂米乌
马丁·阿诺德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Gallium Nitride Device Co ltd
Original Assignee
Cambridge Gallium Nitride Device Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Gallium Nitride Device Co ltd filed Critical Cambridge Gallium Nitride Device Co ltd
Publication of CN117040495A publication Critical patent/CN117040495A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1536—Zero-crossing detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种边沿检测电路，该电路被配置为接收包括一个或多个下降或下降沿的输入信号，并提供包括对应于一个或多个上升或下降沿的脉冲或尖峰的输出信号。边沿检测电路包括被配置为接收输入并提供与输入变化率成比例的微分器输出信号的无源微分器电路，以及可操作地连接到电压源的比较器电路。比较器电路被配置为接收微分器输出信号，将微分器输出信号与阈值电压进行比较；并根据与阈值电压的比较，输出脉冲或尖峰信号。

Description

边沿检测电路
技术领域
本公开内容涉及边沿检测电路，特别是涉及适合用于模拟电路的边沿检测电路。
背景技术
本公开内容整体而言提供一种适合在模拟和数字电路中使用的边沿检测电路。边沿检测电路可被配置为检测输入信号的上升沿和/或下降沿。信号的上升沿对应于信号从初始值(如0)增加到更高的值(如1)，而信号的下降沿对应于信号从初始值(如1)减少到更低的值(如0)。信号的上升沿通常被称为正沿，而信号的下降沿通常被称为负沿。一般来说，边沿检测器电路可被配置为在检测到边沿时产生一个输出信号，如输出脉冲或输出尖峰信号。例如，正向边沿检测电路(即被配置为检测上升沿的边沿检测电路)可被配置为接收输入信号(如方波)并在检测到选定边沿(即上升沿)时输出脉冲信号，而对非选定边沿(即下降沿)不产生输出信号。
在已知的模拟边沿检测电路中，边沿检测一般通过使用微分器电路来实现。一个理想的微分器电路可以提供一个与输入信号的变化率(即时间导数)成正比的输出。这种边沿检测电路通常包括一个或多个与输入信号串联的电容器和一个或多个运算放大器。
上述的运算放大器需要使用p沟道器件，如PMOS。然而，在许多发展中的技术领域，例如由III族氮化物化合物(例如AlGaN和/或GaN器件)作为基础半导体材料的集成电路，合适的p沟道器件在技术上还不够成熟，无法达到必要的批量生产水平。
已知的边沿检测电路的一些实施方案可能包括额外的元件，以提供一些抵抗输入信号噪声的能力，例如提供负反馈的电阻器。这些微分器电路(通常称为“真正的”或“实用的”微分器电路)通常可被配置为提供与频率有关的增益，增益从第一频率f1的单数增加到第二、更高频率f2的最大增益值，然后在高于第二频率f2的频率上下降。因此，高频输入信号(例如频率f3>>f2)，例如许多噪声信号，产生一个减少的增益或者不会产生增益。这使得边沿检测电路能够检测到输入信号的上升和/或下降沿，同时抑制高频噪声信号。
然而，虽然这些微分器电路能从减少错误的触发事件(例如来自检测输入信号噪声的上升和/或下降沿)中得益，但它们本质上提供了减少的带宽，因为较高和较低频率的输入信号可能根本无法触发边沿检测电路的输出。
因此，申请人认识到需要改进边沿检测电路，以解决与已知边沿检测电路相关的这些和其他缺点。
发明内容
整体而言，本公开内容的各个方面可以提供一种适合用于模拟和数字电路的边沿检测电路。特别是，本公开内容提供了不利用运算放大器的边沿检测电路，从而使边沿检测电路不需要使用p通道器件，和/或边沿检测电路可减少来自低振幅信号如噪声的错误触发事件。因此，根据本公开的边沿检测电路可被纳入例如由III族氮化物化合物作为基础半导体材料的集成电路中。
因此，根据本发明的第一方面，提供了一种下降沿检测电路，该电路被配置为接收包括一个或多个下降沿的输入信号，并提供包括对应于该一个或多个下降沿的脉冲或尖峰的输出信号。其中，该边沿检测电路包括：
无源微分器电路，配置为接收输入并提供与该输入的变化率成比例的微分器输出信号；以及
可操作地连接到电压源的比较器电路，其中该比较器电路被配置为
接收微分器的输出信号；
将微分器输出信号与阈值电压进行比较；以及
当微分器输出信号小于阈值电压时，输出脉冲或尖峰信号。
根据本发明的第二个方面，提供了一种上升沿检测电路，该电路被配置为接收包括一个或多个上升沿的输入信号，并提供包括对应于该一个或多个上升沿的脉冲或尖峰的输出信号。其中，该边沿检测电路包括：
无源微分器电路，配置为接收输入并提供与该输入的变化率成比例的微分器输出信号；以及
可操作地连接到电压源的比较器电路，其中该比较器电路被配置为：
接收微分器的输出信号；
将微分器输出信号与阈值电压进行比较；以及
当微分器输出信号大于阈值电压时，输出脉冲或尖峰信号。
可以理解的是，本公开中的上升沿和下降沿检测电路的阈值电压可以是正的或负的。对于正的阈值电压而言，用语“大于”和“小于”可分别指信号比阈值电压更正或更小，即+5V的输入信号被认为比+2V的阈值电压更正或“更大”。同样，对于负的阈值电压，用语“大于”和“小于”可以分别指信号比阈值电压更少或更负，即-5V的输入信号将被认为是“小于”2V的阈值电压。在具体实施例中，上升沿检测电路可以包括正的阈值电压。在其他实施例中，下降沿检测电路可以包括负的阈值电压。
对于本公开的上升沿和下降沿检测电路而言，无源微分器电路可被配置为接收输入信号并提供输出(即微分器输出信号)，其幅度与输入信号的变化率成正比，从而使输入信号的上升沿或下降沿导致微分器输出信号的脉冲或尖峰。在实施过程中，微分器输出信号和输入信号的变化率可以有相同的符号。换句话说，无源微分器电路可以被配置成以下方式：输入信号的下降沿(也称为负沿)导致微分器输出信号的负脉冲或尖峰，而输入信号的上升沿(也称为正沿)导致微分器输出信号的正脉冲或尖峰。
无源微分器电路的电阻或电阻元件可以是2DEG电阻或金属电阻。在实施过程中，无源微分器电路的电阻元件可以由其他合适的元件代替，如电流源。该电流源可以基于耗尽模式高电子迁移率晶体管(HEMT)和电阻元件。
电容器或无源微分器的电阻元件可以与晶体管例如HEMT并联连接。这个晶体管可以由集成电路的其他元件和/或配置为激活和停用边沿检测器的系统来控制。
本公开的边沿检测电路可以根据比较器电路的设计而被配置为上升或下降沿检测电路。例如，在实施例中，比较器电路可被配置为确定微分器输出信号的幅度是否大于阈值电压，并且仅在微分器输出信号的幅度被确定为大于阈值电压时提供输出尖峰或脉冲。这样的配置可以促进对输入信号上升沿的检测，因为适当选择的阈值电压(如正的阈值电压)将导致只有微分器输出信号中的(足够大的)正脉冲或尖峰触发比较器电路的输出脉冲或尖峰。因此，除了便于选择上升沿或下降沿之外，阈值电压还可以设置为这样一个值，即输入信号中的小幅度上升(例如由输入信号噪声引起)不会触发比较器电路的输出尖峰或脉冲。
在实施例中，用于上升沿检测电路的比较器电路可以包括反相器级，该反相器级包括至少一个增强模式晶体管(如增强模式HEMT)和一个上拉元件。上拉元件可以是任何适合为信号提供已知状态的元件，如电阻或电流源。使用上拉电流源可以改善反相器级的速度/功率耗散权衡。
或者，比较器电路可以被配置为确定微分器输出信号的幅度是否小于阈值电压，并且仅在微分器输出信号的幅度被确定为小于阈值电压时提供输出尖峰或脉冲。这样的配置可以方便检测输入信号的下降沿，因为适当选择的阈值电压(如负阈值电压)将导致只有微分器输出信号中(足够大的)负脉冲或尖峰触发比较器电路的输出脉冲或尖峰。因此，除了便于选择上升沿或下降沿之外，阈值电压还可以设置为这样一个值，即输入信号中的小幅度下降(例如由输入信号噪声造成的)不会触发比较器电路的输出尖峰或脉冲。在这样的实施例中，用于下降沿检测电路的比较器电路可以包括反相器级，该反相器级包括至少一个耗尽模式晶体管(如耗尽模式HEMT)和一个上拉元件。上拉元件可以是任何适合为信号提供已知状态的元件，如电阻或电流源。使用上拉电流源可以改善反相器级的速度/功率耗散权衡。
可以理解的是，一般来说，本公开的上升沿和下降沿检测电路之间的决定因素，是比较器电路是否从微分器输出信号中选择高于或低于阈值电压的尖峰信号。因此，本文讨论的与比较器电路对尖峰信号的这种选择没有直接关系的所有实施方案，同样适用于本公开的上升沿和下降沿电路。尖峰信号的选择可以定义为当来自微分器输出信号的尖峰信号越过比较器电路的阈值电压(通常也称为基准电压)电平时，比较器电路的输出被观察到的变化。
在比较器电路中使用反相器阶段，可以使输出尖峰或脉冲相对于输入信号反转。换句话说，微分器输出信号中的正脉冲或尖峰(由于输入信号的上升沿或正沿)可能触发比较器电路输出信号中的负输出脉冲或尖峰，反之亦然。
为了从比较器电路提供与微分器输出信号相同符号的输出信号，比较器电路可以包括两级反相器。该两级反相器可以包括增强模式或耗尽模式的晶体管、和上述的上拉元件。例如，两级反相器电路可以包括第一级反相器，其输出连接到晶体管或HEMT的栅极，其中晶体管或HEMT与第二级反相器的电流源并联。因此，第一级反相器的输出可被配置为驱动与第二级反相器的上拉元件并联的晶体管的栅极。由两级反相器组成的比较器电路可以提高边沿检测电路的检测速度，但代价是更高的功率消耗。还可以包括额外的反相器阶段以进一步提高运行速度。
因此，比较器电路的输出信号与输入信号相比，可以是反相或不反相的。
可以理解的是，比较器电路的阈值电压也可以被称为基准电压或比较器基准电压，这个术语在文献中通常使用。在实施例中，比较器电路的阈值电压可由外部施加的固定基准电压设定，或者在集成电路的情况下，在芯片上生成。另外，在包括晶体管的比较器电路的实施例中，例如包括反相器级的比较器电路中，比较器电路的阈值电压可以是增强/耗尽模式晶体管的阈值电压。
在实施例中，比较器电路的输出信号可以被放大。比较器电路的放大输出信号与输入信号相比，可以是反相或不反相的。
在一个实施例中，比较器电路的输出可以是边沿检测电路的输出。该比较器电路可被配置为将该输出作为电压信号或电流信号提供。例如，边沿检测电路的输出信号可以被定义为从连接边沿检测电路输出终端的节点上是否存在低电阻路径到地，从而在检测到选定的边沿时产生特征电流输出。如果提供对地低电阻路径的节点可能消耗大量的电流的话，这些例子可能导致更高的功耗。
在一个实施例中，边沿检测电路可包括一个或多个放大器级，其被配置为接收微分输入信号。放大器级可以位于无源微分电路级和比较器电路级之间，也可以以其他方式并入到无源微分电路级或比较器级中。
放大器级可以包括微分放大器级。该微分放大级的输入信号可以是无源微分电路的输出(例如作为一个输入电压(例如Vin+))减去一个固定基准电压(例如作为第二个输入电压(例如Vref2))。基准电压可以从外部施加，或者例如在一些集成电路的情况下如上所述的在集成电路芯片上产生。微分放大器阶段可以输出放大的微分输出信号，该信号可以作为微分输入信号提供给边沿检测电路的下一个阶段。
该一个或多个放大器级可以额外地或替代地包括跨导放大器级。在包括跨导放大器级和微分放大器级的实施例中，跨导放大器级可被配置为从微分放大器级接收输入信号(例如，微分输入电压或其他微分放大器输出信号)并提供微分电流输出。
边沿检测电路可以包括电流减法器级，其被配置为接收来自跨导放大器级的微分输出电流作为输入，并根据其输入的电流相减得到的符号来设置比较器输出。在实施例中，减法器级可以并入比较器级。因此，在实施例中，微分器输出信号和阈值电压的比较可能包括电流减法器级的电流减法，例如包括微分输出电流的两个电流信号。
在上述的一些实施例中，微分放大器和跨导放大器级可以使用至少一个微分放大器对(也被称为长尾对)来实现。额外地或替代性地，电流减法器级可以使用至少一个电流镜来实现。微分放大器、跨导放大器和电流减法器级的其他配置也属于本公开的范围。
在实施例中，微分放大器、跨导放大器和电流减法器可被纳入比较器电路级。该实施方案中的比较器电路级可以包括被施加的(例如固定的)基准电压，来作为上述的阈值电压使用。有利的是，将放大器级和/或电流减法器级并入边沿检测电路和/或比较器级，可以因此促进对阈值电压的调整，因为在这些实施中，阈值电压可以通过调整应用的基准电压而被设置在所需的水平。
可以理解的是，选择合适的比较器电路配置的其他考虑因素，可能包括例如功率耗散、晶圆上的面积、共模抑制率和响应时间。
如上面简要描述的，任何现实世界中输入到边沿检测电路的信号，都可能包括小幅度的下降或上升，例如由信号噪声造成。如上所述，比较器电路的阈值电压可以设置在一个足以减少或消除由这种噪声引起的一些或所有错误触发事件的水平。然而，在实施过程中，最好能提供额外的保护，以防止因检测这些小振幅下降或上升的上升或下降沿而可能导致的潜在错误触发事件。
因此，在实施过程中，边沿检测电路可以包括电压基准电路。边沿检测电路可被配置为提供电压基准输出信号作为无源微分电路的输入。
在一些实施例中，电压基准电路被配置为确定输入信号是否小于设定电压基准，并在确定上升或下降沿时的输入信号小于设定电压基准时提供电压基准输出信号的上升或下降沿。这种确定可以基于例如输入信号的振幅或幅度。这种类型的电压电路可以被称为低通电压基准电路。可以理解的是，在电压基准电路的上下文中，“低通”一词指的是输入信号的振幅或幅度，而不是例如输入信号的频率。
在其他实施方案中，电压基准电路可被配置为确定输入信号是否大于设定电压基准，并在确定上升或下降沿时的输入信号大于设定电压基准时提供电压基准输出信号的上升或下降沿。这种确定可以基于例如输入信号的振幅或幅度。这种类型的电压基准电路可以被称为高通电压基准电路。可以理解的是，在电压基准电路的上下文中，“高通”一词指的是输入信号的振幅或幅度，而不是例如输入信号的频率。
因此，包括电压基准电路的边沿检测电路包括电压基准水平，其中低于或高于该水平(取决于实施方式)时，该电路不会检测输入信号中的边沿信号(无论是上升还是下降)，以提高抗噪能力、减少错误的触发事件。例如，在低通电压基准电路中，如果输入电压高于设定电压基准，电压基准电路将提供等于设定电压基准的输出，因此输入信号中任何高于设定电压基准值的上升或下降沿都将从信号中被去除。同样，在高通电压基准电路中，如果输入电压低于设定电压基准值，电压基准电路将提供一个设定的输出(例如0)，因此输入信号中任何低于设定电压基准值的上升或下降沿都将从信号中被删除。
因此，可以提供一种边沿检测电路，包括连接到输入信号终端的电压基准电路，该电路被配置为仅当输入信号在边沿发生时处于高于或低于设定电压基准的水平时输出边沿信号(上升或下降)。来自电压基准电路的输出边沿信号的梯度可以与输入边沿信号的梯度具有相同的符号。无源微分器电路可被配置为接收来自电压基准电路的输出信号作为输入信号，如果在其输入端检测到边沿信号，可输出尖峰或脉冲信号。正尖峰信号可以对应于检测到的上升沿信号，负尖峰信号可以对应于检测到的下降沿信号。比较器电路可以连接到电源电压终端，并被配置为接收来自无源微分器电路的尖峰信号，并在输入尖峰信号超过给定阈值时输出信号。比较器电路的输出可以连接到边沿检测电路的输出信号终端，并且电压基准电路、无源微分器电路和比较器电路可以各自可操作地连接或包括与接地基准终端的连接。
因此，在实施例中，电压基准电路被配置为仅当输入信号的上升沿发生在输入信号的幅度或振幅高于设定电压基准时才输出上升沿信号。在其他实施方案中，电压基准电路被配置为仅当输入信号的上升沿发生在输入信号的幅度或振幅低于设定电压基准时才输出上升沿信号。
在进一步的实施中，电压基准电路被配置为仅当输入信号的下降沿发生在输入信号的振幅或幅度高于设定电压基准时才输出下降沿信号。或者，在一些例子中，电压基准电路被配置为仅当输入信号的下降沿发生在输入信号的振幅或幅度低于设定电压基准时才输出下降沿信号。
与阈值电压一样，设定电压基准可以是正电压或负电压。因此，在设定电压基准的上下文中，“大于”、“高于”、“低于”和“小于”等短语可以以类似于阈值电压上下文中相同短语的方式来解释。
因此，电压基准电路可以被配置为当输入信号包括边沿信号、并处于低于设定电压基准的水平时输出边沿信号。在一个实施例中，电压基准电路可包括电流源和阈值乘法器。阈值乘法器可操作地连接在电压基准电路的输出和接地基准之间。阈值乘法器可包括增强模式晶体管和电位分压器，其中电位分压器的中点连接到增强模式晶体管的栅极终端。电流源可包括耗尽模式HEMT和电阻元件。该电流源可以连接在电压基准电路的输入和输出之间。当边沿检测电路作为下降或负边沿检测电路工作时，电压基准电路的这个例子可能特别适合，但其也与上升或正边沿检测电路兼容。在一个实施例中，电压基准电路可以包括电流源和一系列具有类似二极管特性的源栅相连的晶体管，而不是阈值乘法器。在另一个实施例中，电压基准电路可以包括电流源和连接到受控基准电压的二极管。
或者，电压基准电路可以被配置为当输入信号包括边沿信号、并处于高于设定电压基准的水平时输出边沿信号。在一个实施方案中，电压基准电路可以包括源极连接的增强模式晶体管，如与电压基准电路的输入和输出串联的HEMT。因此，阈值乘法器可以包括增强模式晶体管和电位分压器，其中电位分压器的中点连接到增强模式晶体管的栅极。在一些实施例中，该配置中可以包括一个以上的增强模式HEMT。HEMT的阈值电压和选择的HEMT数量可以设定电压基准。此外，本例中的电压基准电路可以包括反相器和连接在电压基准电路的输出和地之间的增强模式HEMT。以这种方式连接的增强型HEMT的栅极可由所述反相器驱动。该反相器可由主电压来源VCC、从主电压来源VCC衍生的电压来源或额外的电压来源提供。当边沿检测电路作为正边沿检测电路工作时，这个电压基准电路的例子可能是最合适的。
在另一个例子中，当输入信号包括边沿信号、并处于高于设定电压基准的水平时，电压基准电路被配置为输出边沿信号，电压基准电路可以包括阈值乘法器和电流源。阈值乘法器可以连接在电压基准电路的输入和输出之间。电流源可以连接在电压基准电路的输出和接地基准之间。
为了避免疑问，需要指出的是，本文所述的任何电压基准电路都可以被纳入本公开的任何上升沿和下降沿电路中。
可以进一步理解的是，电压基准电路、无源微分器电路、比较器电路和/或上述任何附加元件的各种实现方式可以根据需要进行组合，以提供合适的边沿检测电路。例如，边沿检测电路可以包括两个串联的电压基准电路。第一电压基准电路可以是具有第一设定基准电压的高通电压基准电路，第二电压基准电路可以是具有第二设定基准电压的低通电压基准电路。第一和第二电压基准电路可以被配置成这样：第一电压基准电路的输出被提供给第二电压基准电路作为输入。通过适当地选择第一和第二设定电压基准，使第一设定电压基准小于第二设定电压基准，由输入信号中的噪声等引起的任何小幅度的上升或下降沿可以从两个电路的最终输出信号中减少或去除。可以理解的是，第一和第二电压基准电路的顺序可以颠倒，这样第二电压基准电路反而提供其输出作为第一电压基准电路的输入。
在实施中，边沿检测电路可以是基于III族氮化物半导体的，可以设计成(完全地或部分地)单片集成电路。例如，电压基准电路、无源微分电路、比较器电路和/或任何附加元件中的任何一个或多个可以提供在一个芯片上，形成集成电路的一个或部分。
边沿检测电路可以包括输入信号终端(Vin)、输出信号终端(Vout)、电源电压终端(Vcc)和接地基准。电压基准电路、无源微分电路、比较器电路中的每一个都可以可操作地连接到接地基准，而电源电压终端可以为比较器电路提供电压源。边沿检测电路的峰值输出信号可以等于电源电压(VCC)。
在边沿检测器电路的实施例中，集成电路可以包括增强模式和/或耗尽模式HEMT。HEMT可以包括AlGaN/GaN接口，其中形成了二维载流子气体(例如，二维电子气体，也称为2DEG)。增强模式的HEMT可以包括pGaN栅极。消耗模式的HEMT可以包括肖特基栅极接触。也可以使用其他常见的栅极技术。
2DEG也可用于形成集成电路中使用的电阻。电阻器可在该过程中使用金属层形成。电容器可使用两个金属层和金属间电介质形成。电容器也可使用半导体结形成，如通过半导体的掺杂形成的结、异质结或金属-半导体结。
在实施例中，边沿检测电路可与米勒钳和功率晶体管单片集成。当与米勒钳集成时，边沿检测电路的输出可被配置为控制米勒钳的状态，而边沿检测电路的输入信号可由来自控制器或栅极驱动器(如外部栅极驱动器)的栅极控制信号提供。例如，边沿检测电路可用于驱动有源米勒钳制晶体管的栅极，该晶体管与功率晶体管单片集成。功率晶体管可以是带有pGaN栅极的GaN HEMT，或任何其他合适的功率晶体管。有源米勒钳晶体管可以是连接在功率晶体管的栅极和源极之间的增强模式HEMT。由功率晶体管、米勒钳晶体管和边沿检测电路组成的集成电路还可以包括单片集成的栅极驱动器或单片集成的栅极接口电路。在这些例子中，边沿检测电路的输入信号可以是栅极驱动器或栅极接口电路的输入信号。在一个这样的例子中，其中边沿检测电路可以作为下降或负的边沿检测电路运行，这样，当输入信号下降超过给定的阈值时，边沿检测电路输出正的尖峰，可以用来开启增强模式米勒钳晶体管。
因此，在实施例中，提供了一种米勒钳系统，包括根据本发明第一和/或第二方面的任何实施方案的边沿检测电路，如上所述，例如，包括电压基准电路的边沿检测电路。
在一个实施例中，边沿检测电路的输出可操作地或直接连接到有源米勒钳晶体管的栅极，并可控制米勒钳晶体管的状态。
在另一个实施例中，边沿检测电路的输出可操作地连接到用于驱动有源米勒钳晶体管的任何电路，这样就可以配置成通过控制驱动米勒钳晶体管的电路输出来间接控制米勒钳晶体管的状态。例如，边沿检测电路的输出可以作用于用于驱动米勒钳晶体管的内部逻辑信号。
根据本发明的第三个方面，提供了一种检测输入信号的边沿的方法，该方法包括：
在无源微分器电路上接收包括一个或多个上升沿和/或下降沿的输入信号；
从无源微分器电路输出与输入变化率成正比的微分器输出信号；
在比较器电路中接收微分器输出信号；
根据与阈值电压的比较，确定微分器输出信号是否对应于上升沿或下降沿；以及
当微分器输出信号被确定为对应于上升或下降沿时，从比较器电路输出脉冲或尖峰输出信号。
可以理解的是，与本公开的设备、系统和装置有关的额外特征和步骤可以被纳入该方法中。
例如，在实施例中，该方法可以进一步包括：
在电压基准电路上接收输入；
确定输入是否大于设定的基准电压；以及
根据输入，从电压基准电路输出电压基准输出信号，其中，当输入包括上升沿或下降沿且输入被确定为大于设定电压基准时，电压基准输出信号包括上升沿或下降沿；以及
其中，电压基准输出信号被作为输入信号提供给无源微分器电路。
在进一步的实施例中，该方法可以包括：
在电压基准电路上接收输入；
确定输入是否低于设定的基准电压；以及
根据输入，从电压基准电路输出电压基准输出信号，其中，当输入包括上升沿或下降沿，并且输入信号被确定为小于设定电压基准时，电压基准输出信号包括上升沿或下降沿；以及
其中，电压基准输出信号被作为输入信号提供给无源微分器电路。
将进一步理解，该方法可限于本文所述的装置、系统和设备的具体实施例，例如只检测输入信号的上升沿或下降沿。
附图说明
现在将仅以举例的方式并基于附图来描述本公开的一些实施例，其中：
图1A和1B描绘了一个示范数字上升沿检测电路的电路图(图1A)和示例信号波形(图1B)。
图2A和2B描绘了一个示范数字下降沿检测电路的电路图(图2A)和示例信号波形(图2B)。
图3A和3B描绘了一个由运算放大器(图3A)和示例输入和输出信号(图3B)组成的示例边沿检测电路的电路图。
图4描绘了一个包括运算放大器并提供降噪检测的示例边沿检测电路的电路图。
图5描绘了根据本公开的一个实施例的边沿检测电路的方框示意图。
图6A、6B和6C描绘了根据本公开的一个实施例的一个示例下降沿检测电路的电路图(图6A)和示例输入和输出信号(图6B和6C)。
图7A和7B描绘了根据本公开的实施例的示例电压基准电路的电路图。
图8描绘了根据本公开的一个实施例的边沿检测电路的电路图，该电路被配置为用于集成电路中，以操作米勒钳。
图9描绘了根据本公开的一个实施例的边沿检测电路的电路图，该电路被配置为用于集成电路中，以操作米勒钳。
图10A、10B和10C描绘了根据本公开的一个实施例的示例上升沿检测电路的电路图(图10A)和示例输入和输出信号(图10B和C)。
图11描绘了根据本公开的一个实施例的另一个电压基准电路的电路图。
图12A和12B描绘了根据本公开的一个实施例的另一个示例下降沿检测电路的电路图(图12A)和示例输入和输出信号(图12B)。
图13A和13B描绘了根据本公开的一个实施方案的另一个示例上升沿检测电路的电路图(图13A)和示例输入和输出信号(图13B)。
图14描绘了根据本公开的一个实施例的示例比较器电路的电路图。
图15描绘了根据本公开的一个实施例的另一个示例比较器电路的电路图。
图16A和16B描绘了根据本公开的实施例的示例性微分器电路的电路图。
图17A和17B描绘了包括根据本公开的实施例的基准电压的示例比较器电路的电路图。图17C描绘了图17A和17B中描述的比较器电路的示例输入和输出信号。
具体实施方式
现在将通过参考示例性实施例来描述本发明的各方面。应该理解的是，这里描述的实施例是作为说明性的例子提供的，而不是为了将本发明的范围仅仅限制在所描述的实施例上。例如，可以理解的是，所描述的电压基准、微分器和/或比较器电路可以以任何方式组合，以提供适合于所需目的的边沿检测电路。
可以理解的是，虽然下面的例子整体而言描述的是包括方波或阶梯输入信号和狄拉克(Dirac)输出信号，但输入信号可以是包括上升和/或下降沿的任何信号，而边沿检测电路的输出将提供与输入信号的时间差(即变化率)相对应的输出信号。
图1A显示了一个数字上升沿检测电路的例子。该电路包括三个反相器1、2、3和一个与逻辑门4。图1B显示了对应于边沿检测电路的A、B和C点信号的示例信号波形。示例输入信号A被三个反相器1、2、3延迟和反相，产生比较信号B。与逻辑门4接收信号A和B作为其输入，并产生输出信号C。在操作中，当方波信号A和B都等于1时，与逻辑门4输出信号，否则将不提供输出。因此，当检测到输入信号A的上升沿时，输出信号C包括脉冲信号。可以理解的是，输出脉冲的持续时间可以由三个反相器1、2、3引入的延迟来决定。
图2A显示了一个数字下降沿检测电路的例子。该电路包括三个反相器6、7、8和一个或非逻辑门5。图2B显示了对应于边沿检测电路的A、B和C点信号的示例信号波形。例子输入信号A被三个反相器6、7、8延迟和反相，产生比较信号B。或非逻辑门5接收信号A和B作为其输入，并产生输出信号C。在操作中，或非逻辑门5在方波信号A和B都等于0时输出信号，否则将不提供输出。因此，当检测到输入信号A的下降沿时，输出信号C包括脉冲信号。可以理解的是，输出脉冲的持续时间可以由三个反相器5、6、7引入的延迟来决定。
图3A显示了一个模拟边沿检测电路的例子，包括运算放大器10、电阻11和电容9。该电路可被称为理想的微分器电路。图3B显示了边沿检测电路的输入(Vin)和输出(Vout)信号。输出信号与输入信号的变化率(即时间导数)成正比。因此，如图3B所示，当检测到输入信号的上升或下降沿时，输出信号包括尖峰信号。当检测到输入信号的上升(或正)边沿时，输出信号中出现正尖峰，而当检测到输入信号的下降(或负)边沿时，输出信号中出现负尖峰。
图4显示了一个模拟边沿检测电路的例子，该电路对输入信号噪声等错误触发事件具有抵抗力。除了图3A中描述的元件外，该电路还包括额外的反馈电容12和输入电阻13。该电路的增益随着输入信号频率的增加而增加。例如，在一个特定的频率f1，增益成为统一的(0dB)，并可能以例如每十倍频20dB的速度增加，直到输入频率达到第二个频率f2。在输入信号频率高于f2，由于增加了电阻13和电容12，电路的增益可能以例如每十倍频20dB的速度减少。因此，电路可以被适当地配置为如图3B所示的那样检测输入的上升沿和下降沿，同时抑制高频输入(如噪声)信号。
图5描述了一个示例边沿检测电路的方框示意图。边沿检测电路包括可选的电压基准设置电路100、无源微分器电路200、和连接到电源电压VCC的比较器电路300。
一般来说，输入信号可以提供给被动微分器电路200，该电路被配置为检测输入信号的变化。无源微分器电路200提供输出信号，包括与输入信号的上升沿和下降沿相对应的脉冲或尖峰信号。无源微分器电路200的输出信号可包括对应于输入信号上升沿的正脉冲或尖峰信号和对应于输入信号下降沿的负脉冲或尖峰信号。比较器电路300可以接收来自无源微分器电路200的信号，并将脉冲或尖峰与阈值电压进行比较。阈值电压可以指比较器电路的一些实施例中使用的晶体管的阈值电压。在其他实施方案中，阈值电压也可以是指一个被施加的基准电压。基准电压可以在片上产生或从外部施加。然后，比较器电路300可以提供输出，其脉冲或尖峰只对应于跨越阈值电压的脉冲或尖峰。因此，通过提供正的基准信号，比较器可以提供输出，选择初始输入信号的上升沿。同样，通过提供负的基准信号，比较器可以提供选择初始输入信号的下降沿的输出。因此，无源微分器电路200和比较器电路300通常被配置为分别执行检测输入信号的上升/下降沿和选择上升或下降沿的功能。
上述可选的电压基准电路100可以被配置为接收初始输入信号，并检测输入信号的变化是否高于或低于基准电压。因此，电压基准电路100可以在将输入信号传递给无源微分器电路200之前，减少或去除输入信号的小振幅噪声。虽然下面的实施例都包括电压基准电路100，但可以理解的是，电压基准电路100是实施例中边沿检测电路的可选组件，可以排除在例如不打算或不配置用于高噪声或高灵敏度操作的边沿检测电路中。
现在将描述合适的电压基准、无源微分器和比较器电路的各种实施方案。将进一步理解的是，以下的电压基准、无源微分器和比较器电路的例子只是作为说明性的例子，并不是要把本发明的范围仅仅限制在这里描述的具体实施方式上。
图6A描述了一个下降沿检测电路的例子，包括电压基准电路100a、无源微分器电路200a和比较器电路300a。边沿检测电路接收信号Vin作为电压基准电路100a的输入。电压基准电路100a包括阈值乘法器101和电流源102。如图6B所示，电压基准电路100a可将电压基准电路输入信号的幅度限制在电压基准Vref。因此，Vref等于电压基准电路100a的输出的最大值。Vref的值可以通过阈值乘法器101的配置来控制，例如通过控制连接到增强模式晶体管栅极的两个电阻的比率。此外，由于在电压基准电路100a中不需要额外的电压源，电压基准电路100a可以被集成到许多边沿检测电路中，而对整个电路设计的改变很小。
如上所述，电压基准电路100a被配置为：基准电压Vref是电压基准电路输出的最大值。因此，任何振幅大于基准电压Vref的输入信号Vin将导致电压基准电路100a的输出信号的振幅等于基准电压Vref。由于这种配置，在无源微分器电路200a之前的边沿检测电路中使用电压基准电路100a可以提供一定程度的抗噪声能力和/或防止错误触发事件。这是因为任何下降沿都不会出现在电压基准电路的输出端，除非输入电压Vin下降到基准电压Vref。因此，如图6C所示，低振幅的噪声信号或Vin最大信号中的低振幅倾角，如倾角602，被从电压基准输出信号中移除，因此倾角602的下降沿将不会被边沿检测电路所检测。同样地，除非当输入电压Vin的幅度小于电压基准Vref时，上升沿输入信号发生，否则上升沿也不会出现在电压基准电路100a的输出端。
因此，只有当输入信号Vin的振幅低于基准电压Vref时，发生的输入信号Vin的上升沿或下降沿才将在电压基准电路100a的输出中被保持。因此，电压基准电路100a可以被称为低通电压基准电路。
在图7A和7B中展示了低通电压基准电路的其他实施方案。在图7A的电压基准电路100b中，阈值乘法器101被两个串联的源栅相连的增强模式晶体管103、104所取代。增强模式的源栅相连的晶体管可以是例如HEMT，它显示出具有正阈值电压的类似二极管的特性。在电压基准电路100b所示的实施例中，最大的电压基准输出是源极连接晶体管的阈值电压的两倍。然而，可以理解的是，电压基准电路100b可以配置不同数量的串联源极连接的晶体管，以提供理想的最大电压基准输出值。
同时，在图7B的电压基准电路100e中，源栅相连的增强模式晶体管103与固定的电压来源VCC2电连接。电压来源VCC2可以是任何合适的来源，并且可以例如从外部施加或在芯片上生成。有利的是，电压基准电路100e的配置使得基准电压Vref可以通过调整电压来源VCC2来控制。
回到图6A，电压基准电路100a的输出被提供作为无源微分器电路200a的输入。在接收方波输入信号Vin的实施方案中，电压基准电路100a的输出也是方波信号。
无源微分器电路200a包括电阻201和电容202。在实施例中，电阻201可以被替换或与电流源结合。无源微分器电路200a检测电压基准输出信号的上升沿和下降沿，并提供与电压基准输出信号的变化率(即时间导数)的(近似)成比例的输出，如图6B所示的那样。无源微分器输出尖峰或脉冲的持续时间和大小，可以通过无源微分器电路200a的配置来控制，例如通过分别调整电容器202和电阻器201的电容和电阻实现。从图6B和6C的比较中可以看出，由于电压基准电路100a的存在，无源微分器输出不受输入信号Vin中的低振幅噪声(如骤降602)的影响。
无源微分器电路200a接收来自电压基准电路100a的输入信号，并向比较器电路300a提供输出信号(无源微分器输出)。比较器电路300a包括上拉元件，如电流源302和耗尽模式晶体管301。可以理解的是，比较器电路的其他实施方案可以包括不同的上拉元件，以提供所需的输出信号电压。电流源302和耗尽型晶体管301构成反相器电路，因此在本实施方案中，比较器电路300a可以被称为反相器或反相器电路。比较器电路300a由电源电压Vcc供电，来自比较器电路300a的输出信号Vout的峰值电压等于电源电压Vcc。然而，可以理解的是，输出电压信号Vout的峰值电压取决于比较器电路300a的配置，并可能根据例如反相器的上拉组件而变化。
在比较器电路300a中，当栅极-源极电压下降到低于其负阈值电压Vth时，耗尽模式晶体管301关闭。负阈值电压Vth在图6B中得到展示。当无源微分器输出(作为比较器电路300a的输入)有低于阈值电压Vth的负尖峰时，耗尽模式晶体管关闭，导致反相器的正输出。
因此，如图6B所示，输入信号Vin中的每个下降沿导致输出信号Vout的正输出脉冲或尖峰。这意味着负阈值比较器电路300a从输入信号中选择下降沿，这样一来，包括负阈值比较器电路300a的边沿检测电路，是下降沿检测电路。
为了清楚起见，在这里再次指出，由于电压基准电路100a的存在，只有当输入信号Vin下降到低于电压基准Vref时，才会在输出信号Vout中选择输入信号的下降沿。这可以通过图6B和6C所示的比较器输出信号之间的比较看出来(即，骤降602的下降沿不会导致输出信号中的相应脉冲)。然而，如上所述，在没有电压基准电路的实施例中，通过适当地选择阈值电压，小幅度的骤降，如骤降602，仍然可以从输出信号中被去除，因为相应的微分器输出信号尖峰的振幅可能不足以关闭晶体管。
图8和图9展示了图6A的下降沿检测电路在集成电路中的示范实施例，该电路用于操作连接在增强模式功率晶体管500的栅极和源极之间的米勒钳。增强模式功率晶体管500可以是例如带有pGaN栅极的GaN HEMT。功率晶体管500、米勒钳400和边沿检测电路100a、200a、300a可以单片集成，形成GaN集成电路1000a。此外，如图8所示，该氮化镓集成电路可进一步包括任何合适的栅极接口电路600，如美国专利申请公开号US2021/0335781(A1)中所述的栅极接口电路。和/或PCT专利申请WO2020/225362A1号，其内容在此全部纳入。如图6B和6C所示的，当来自驱动器的栅极(即Vin)信号包含下降沿，该下降沿低于设定电压基准(即Vref)时，边沿检测电路将输出正电压尖峰。在这个例子中，如果边沿检测电路的输出电压尖峰或脉冲的幅度大于米勒钳晶体管400的阈值电压，边沿检测电路将开启米勒钳晶体管400。因此，边沿检测电路对来自驱动器的栅极信号的下降沿的检测，可以提高功率晶体管500的关断操作的速度。在图9中，不是栅极接口电路600，而是栅极驱动电路700可以与功率晶体管500、米勒钳400和边沿检测电路100a、200a、300a单片集成，形成GaN集成电路1000b。图9的集成电路1000b在其他方面的操作与图8的集成电路1000a相同。
可以理解的是，本文所述的边沿检测电路的任何实现方式都可以用来操作米勒钳，如上所述的那样。
在进一步的实施例中，集成电路1000a、b可以被改成被配置为：边沿检测电路的输出Vout作用于内部逻辑信号以操作米勒钳，而不是直接作用于米勒钳晶体管400的栅极。
图10A展示了一个上升沿检测电路的例子。上升沿检测电路包括电压基准电路100c、无源微分电路200c和比较器电路300c。与图6A的边沿检测电路类似，无源微分器电路200c接收来自电压基准电路100c的输入信号并向比较器电路300c提供输出信号。无源微分器电路200c的输出信号与电压基准输出信号的变化率(即时间导数)，(大约)成正比。无源微分器电路200c与图6A的无源微分器电路200a相同，上述与无源微分器电路200a有关的讨论同样适用于无源微分器电路200c。相反，比较器电路300c与比较器电路300a不同的是，它包括增强模式晶体管303，以取代比较器电路300a的耗尽模式晶体管301。如图10B所示，当栅极-源极电压上升到其正阈值电压Vth以上时，增强模式晶体管303开启。因此，当无源微分器输出(作为比较器电路300c的输入信号)有高于阈值电压Vth的正尖峰时，增强模式晶体管303可以导通，导致边沿检测电路的输出信号Vout从高到低尖峰。因此，如图10B所示，输入信号Vin的上升沿导致输出信号Vout的低电平输出。这意味着，一般来说，正阈值比较器电路300c从输入信号中选择上升沿，这样一来，包括正阈值比较器电路300c的边沿检测电路是上升沿检测电路。需要指出的是，比较器电路300c在其他方面与比较器电路300a相同，以上有关比较器电路300a的讨论同样适用于比较器电路300c。在这个例子中，当检测到上升信号时，边沿检测电路的输出信号Vout中的转换是从高电平输出到低电平输出。额外的反相器级可以连接到输出端，以获得在检测到上升信号时从低输出切换到高输出的输出信号。
电压基准电路100c包括串联在电压基准电路100c的输入和输出之间的增强模式晶体管105。电压基准电路100c进一步包括增强模式晶体管108和电流源107，形成反相电路、以及增强模式晶体管106。图10B中展示了电压基准电路的输入和输出。与电压基准电路100a相反的是，电压基准电路100c仅在输入信号Vin大于电压基准Vref时提供输出信号。因此，峰值或最大电压基准输出等于输入信号Vin和电压基准Vref之间的差。电压基准Vref在电压基准电路100c中可由增强模式晶体管105的阈值电压控制。在其他实施方案中，电路100c可以包括多个增强模式晶体管105，以提供所需的电压基准值。例如，电压基准可以设置为增强模式晶体管阈值电压的两倍，一个实施例包括两个串联的此类晶体管。
如上所述，电压基准电路100a的配置是，只有振幅大于基准电压Vref的输入信号才会导致电压基准电路100c的输出信号。由于这种配置，在无源微分器电路200c之前的边沿检测电路中使用电压基准电路100c，可以提供一定程度的抗噪能力和/或防止错误触发事件的保护。这是因为任何上升沿都不会出现在电压基准电路的输出端，除非输入电压Vin上升到基准电压Vref。因此，如图10C所示，低振幅的噪声信号或Vin最小信号中的低振幅上升，如上升1002，被从电压基准输出信号中移除，因此上升1002的上升沿将不会被边沿检测电路检测到。同样，下降沿也不会出现在电压基准电路100c的输出端，除非下降沿输入信号在输入电压Vin的幅度大于电压基准Vref时发生。
因此，只有当输入信号Vin的振幅高于基准电压Vref时发生的输入信号Vin的上升沿或下降，才会在电压基准电路100c的输出中保持。因此，电压基准电路100c可以被称为高通电压基准电路。
高通电压基准电路的另一个例子示于图11。图11的电压基准电路100d包括串联在电压基准电路100d的输入和输出之间的阈值乘法器109，并进一步包括连接在电压基准电路的输出和接地基准之间的电流源110。电压基准Vref可以通过电压基准电路100d的配置来控制，例如通过调整阈值乘法器电路109中两个电阻的比率。
如上文简述的那样，本公开内容中描述的各种电压基准电路、无源微分器电路和比较器电路可以根据需要进行组合，以产生合适的边沿检测电路。例如，图12A描绘了由图6A的比较器电路300a和图10A的电压基准电路100c组成的边沿检测电路，该电路不检测下降沿，除非输入信号高于电压基准Vref。例如，在边沿检测电路的输出中不检测小振幅上升或噪声1202的下降沿，如图12B所示。在实施例中，电压基准电路100c可以被其他高通电压基准电路取代，例如电压基准电路100d。可以进一步理解的是，同样可以形成上升沿检测电路，该电路不检测上升沿，除非输入信号低于电压基准Vref，例如将比较器电路300c与低通电压基准电路如电压基准电路100a、b或e相结合。一个由比较器电路300c和电压基准电路100a组成的这样的示例上升沿检测电路在图13A中被显示。如图13B所示，在边沿检测电路的输出中没有检测到小振幅倾角或噪声1302的上升沿。
下降沿和上升沿检测电路的实施可以包括多个电压基准电路。例如，一个边沿检测电路可以包括具有基准电压Vhigh的高通电压基准电路与具有基准电压Vlow的低通电压基准电路串联。通过配置两个电压基准电路，使Vhigh小于Vlow，组合电压基准电路的输出信号可以减少或消除来自输入信号Vin的峰值和谷值的噪声，从而提供比单一高通或低通电压基准电路更高的抗噪声能力和/或防止错误触发事件。
额外地或替代性地，在边沿检测电路中可以包括进一步的组件。例如，在无源微分器电路200和比较器电路300之间可以提供分压器，以增加和/或调整比较器电路300的电压阈值。这样的分压器可以在比较器电路300的输入信号和地或电压源VCC之间提供。在另一个例子中，也可以在上述的任何实施方案中提供过滤元件，包括电阻、电容和二极管。例如，二极管的加入可以帮助钳制和保护比较器电路的栅极。
在另一个实施方案中，下降沿检测电路可包括图14的比较器电路300d。比较器电路300d包括两级反相器。第一级反相器302、301的输出，驱动与第二级反相器306、307的上拉元件(电流源305)并联的增强模式晶体管306的栅极。比较器电路300d可以增强边沿检测电路的检测速度，并在速度和功耗之间提供更好的折衷。可以理解的是，在上升沿检测电路中可以使用类似的两级反相器，用增强模式晶体管代替耗尽模式晶体管301、307。
在另一个实施例中，边沿检测电路的输出可以作为电流信号被配置。在这样的例子中，来自边沿检测电路的输出信号，可以被定义为从有源级电路的输出连接的节点到地面的低电阻路径的存在或不存在。如果到地的低电阻路径的一个节点可以消耗大量的电流，这些实施方案可能导致更高的功耗。图15中显示了配置为提供输出电流信号的比较器电路300e的一个例子。在比较器电路300e中，反相器电路302、301驱动一个增强模式晶体管304。当增强模式晶体管304被打开时，Vout节点有一个到地的低阻抗路径，同样，当增强模式晶体管304被关闭时，Vout节点没有到地的低阻抗路径。
图16A和16B说明了类似的实施方案，其中比较器电路300f、300g分别包括耗尽/增强模式晶体管301、303，它们由无源微分器电路的输出直接驱动。在这些实施方案中，耗尽/增强模式晶体管301、303可以提供或不提供对地的低阻抗路径，这取决于无源微分器电路的输出信号。
可以理解的是，在本发明的范围内可以提供电压基准、无源微分器和比较器电路的进一步替代实现。例如，除了或代替上述的反相器电路，边沿检测电路的比较器电路可以包括电压或电流缓冲放大器。
在另一个例子中，边沿检测电路可以包括具有固定基准电压Vref2的比较器电路，如图17A的比较器电路300h。基准电压Vref2可以从外部施加或在芯片上生成，或通过任何其他合适的方式施加。有利的是，基准电压Vref2可以设置在不同的水平上，其数值不受反相器电路中使用的晶体管的阈值电压控制或与之相关。
图17B中显示了比较器电路300h的一个例子。比较器电路接收无源微分器输出作为输入信号Vin+。此外，它包括固定的基准电压Vref2和固定电压VCC4，并提供输出Vout。固定电压可以在芯片上产生或从外部施加。比较器电路包括初始反相微分放大器级3081、跨导放大器级3082和电流减法器级3083。
微分放大器3081可以使用由两个增强模式晶体管、两个电阻、还有一个电流源组成的微分对(也称为长尾对)来实现。微分放大器通常在该电路中执行两个主要功能。它提供比较器微分输入信号(Vin+-Vref2)的放大，并为下一级设置偏置点，将跨导放大器级3082偏置在一个高增益区域。
跨导放大器3082从微分放大器3081接收微分输入电压，并向电流减法器级3083提供微分电流输出(Ix,Iy)。该跨导放大器包括具有两个增强模式晶体管和电流源的微分对。
电流减法器阶段可以使用电流镜像块来实现，这样当Ix-Iy为负时，Vout为高，当Ix-Iy为正时，Vout为低。
跨导放大器级和电流减法器级允许轨至轨比较器输出。本例中的轨至轨指的是VCC4为高电平输出，接地基准为低电平输出。
图17C说明了图17B中说明的比较器实现的输入和输出信号的例子。在这个例子中，提供了正的基准电压Vref2，并作为比较器电路302的阈值电压。这意味着正基准电压比较器电路300h从输入信号中选择一个上升沿，这样一来包括正阈值比较器电路300h的边沿检测电路是上升沿检测电路。在图17B的实施方案中，当检测到上升信号时，输出信号Vout中的转换是由低输出到高输出。图17B中说明的比较器实例通常以类似于图13A中说明的比较器电路300c的方式工作，比较器电路300c基于增强模式晶体管303的阈值电压而不是外加基准电压Vref2。使用外加基准电压作为阈值电压改善了边沿检测电路的可调整性，因为可以通过调整Vref2将阈值电压改变到所需水平。
选择合适的比较器电路的其他考虑因素包括：功率耗散、晶圆上的面积、共模抑制率、响应时间。
尽管本发明的公开内容已按上述优选实施例进行了描述，但应理解这些实施例只是说明性的，而权利要求书并不限于这些实施例。本领域的技术人员将能够根据公开的内容进行修改和替代，这些修改和替代被认为是落入所附权利要求的范围内。在本说明书中公开或说明的每个特征都可以纳入任何实施方案中，无论是单独还是与本文公开或说明的任何其他特征的任何适当组合。

Claims (20)

1.一种下降沿检测电路，被配置为接收包括一个或多个下降沿的输入信号，并提供包括对应于该一个或多个下降沿的脉冲或尖峰的输出信号，其中，该边沿检测电路包括：
无源微分器电路，被配置为接收输入并提供与所述输入的变化率成比例的微分器输出信号；以及
可操作地连接到电压源的比较器电路，其中该比较器电路被配置为：
接收所述微分器输出信号；
将所述微分器输出信号与阈值电压进行比较；以及
当所述微分器输出信号小于所述阈值电压时，输出脉冲或尖峰信号。
2.根据权利要求1所述的下降沿检测电路，其中该下降沿检测电路包括电压基准电路，并且其中该下降沿检测电路被配置为提供电压基准输出信号作为所述无源微分器电路的输入。
3.根据权利要求2所述的下降沿检测电路，其中所述电压基准电路被配置为：
接收所述输入信号；
将所述输入信号与设定电压基准进行比较；以及
根据所述输入信号输出所述电压基准输出信号，其中所述电压基准输出信号仅在所述输入信号包括下降沿、且所述输入信号小于所述设定电压基准时才包括下降沿。
4.根据权利要求3所述的下降沿检测电路，其中所述电压基准电路包括：
可操作地连接在所述电压基准电路的输入端和所述电压基准电路的输出端之间的电流源；以及
阈值乘法器，可操作地连接在所述电压基准电路的所述输出端和接地基准之间。
5.根据权利要求3的下降沿检测电路，其中所述电压基准电路包括：
可操作地连接在所述电压基准电路的输入端和所述电压基准电路的输出端之间的电流源；以及
至少一个源栅相连的晶体管可操作地连接在所述电压基准电路的所述输出端和接地基准之间。
6.根据权利要求2所述的下降沿检测电路，其中所述电压基准电路被配置为：
接收所述输入信号；
将所述输入信号与设定电压基准进行比较；以及
根据所述输入信号输出电压基准输出信号，其中该电压基准输出信号仅在所述输入信号包括下降沿、且所述输入信号大于所述设定电压基准时包括下降沿。
7.根据权利要求6所述的下降沿检测电路，其中所述电压基准电路包括至少一个可操作地串联在所述电压基准电路的输入端和所述电压基准电路的输出端之间的源栅相连的晶体管。
8.根据权利要求6所述的下降沿检测电路，其中所述电压基准电路包括被配置为驱动增强模式晶体管的反相电路，该增强模式晶体管可操作地连接在所述电压基准电路的所述输出端和接地基准之间。
9.根据权利要求6所述的下降沿检测电路，其中所述电压基准电路包括：
可操作地串联在所述电压基准电路的输入端和所述电压基准电路的输出端之间的阈值乘法器；以及
电流源，可操作地连接在所述电压基准电路的所述输出端和接地基准之间。
10.根据权利要求2所述的下降沿检测电路，其中所述电压基准输出信号的变化率与所述输入信号的变化率成正比。
11.根据权利要求10所述的下降沿检测电路，其中所述电压基准输出信号的变化率和所述输入信号的变化率具有相同的符号。
12.根据权利要求1所述的下降沿检测电路，其中所述无源微分器电路被配置成使所述微分器输出信号与所述输入信号的变化率具有相同的符号。
13.根据权利要求1所述的下降沿检测电路，其中所述无源微分器电路包括：
可操作地连接在该无源微分器电路的输入端和该无源微分器电路的输出端之间的电容器；以及
可操作地连接在该无源微分器电路的所述输出端和接地基准之间的电阻器。
14.根据权利要求1所述的下降沿检测电路，其中所述比较器电路包括反相器级，该反相器级包括至少一个耗尽模式晶体管和一个上拉元件。
15.根据权利要求1所述的下降沿检测电路，其中所述阈值电压由比较器基准电压定义，并且其中所述比较器电路包括下列的一项或多项：
微分放大器级，被配置为接收基于所述微分器输出信号和所述比较器基准电压之差的输入，并输出微分放大器输出信号；
被配置为接收所述微分放大器输出信号并输出微分电流输出的跨导放大器级；以及
被配置为接收所述微分电流输出的电流减法器级；以及
其中，对所述微分器输出信号与所述阈值电压进行的比较，包括所述电流减法器级根据所述微分电流输出的两个电流相减的符号来设置比较器输出。
16.根据权利要求15的下降沿检测电路，具有其中以下一项或两项：
所述微分放大器级和所述跨导放大器级包括至少一个微分对；以及
所述电流减法器级包括至少一个电流镜。
17.根据权利要求1所述的下降沿检测电路，其中该下降沿检测电路至少部分地与米勒钳和功率晶体管单片集成；以及
所述下降沿检测电路的所述输出信号被配置为控制所述米勒钳的状态；以及
所述下降沿检测电路的输入信号是来自控制器或栅极驱动器的栅极控制信号。
18.一种上升沿检测电路，被配置为接收包括一个或多个上升沿的输入信号，并提供包括对应于该一个或多个上升沿的脉冲或尖峰的输出信号，其中该上升沿检测电路包括
无源微分器电路，被配置为接收输入并提供与所述输入的变化率成比例的微分器输出信号；以及
可操作地连接到电压源的比较器电路，其中该比较器电路被配置为：
接收所述微分器输出信号；
将所述微分器输出信号与阈值电压进行比较；以及
当所述微分器输出信号大于所述阈值电压时，输出脉冲或尖峰信号。
19.根据权利要求18所述的上升沿检测电路，其中所述比较器电路包括反相器级，该反相器级包括至少一个增强模式晶体管和一个上拉元件。
20.一种检测输入信号的边沿的方法，该方法包括：
在无源微分器电路上接收包括一个或多个上升沿和/或下降沿的输入信号；
从该无源微分器电路输出与所述输入信号的变化率成正比的微分器输出信号；
在比较器电路上接收该微分器输出信号；
根据其与阈值电压的比较，确定所述微分器输出信号是否对应于上升沿或下降沿；以及
当所述微分器输出信号被确定为对应一个上升或下降沿时，从所述比较器电路输出脉冲或尖峰信号。
CN202310500849.4A 2022-05-10 2023-05-06 边沿检测电路 Pending CN117040495A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/740,953 US11784637B1 (en) 2022-05-10 2022-05-10 Edge detection circuit
US17/740,953 2022-05-10

Publications (1)

Publication Number Publication Date
CN117040495A true CN117040495A (zh) 2023-11-10

Family

ID=86763265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310500849.4A Pending CN117040495A (zh) 2022-05-10 2023-05-06 边沿检测电路

Country Status (4)

Country Link
US (1) US11784637B1 (zh)
CN (1) CN117040495A (zh)
DE (1) DE102023112314A1 (zh)
GB (1) GB2620815A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2620815A (en) * 2022-05-10 2024-01-24 Cambridge Gan Devices Ltd Edge detection circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246494A (en) * 1978-12-12 1981-01-20 National Electric Corporation Digital touch controlled dimmer switch
JPS57115022A (en) * 1981-01-08 1982-07-17 Fuji Xerox Co Ltd Detecting circuit for zero cross point
JPS6149518A (ja) * 1984-08-17 1986-03-11 Fuji Photo Film Co Ltd ゼロクロスポイントの検出回路
DE3519711A1 (de) * 1985-06-01 1986-12-04 Hirschmann Radiotechnik Schaltungsanordnung zur ansteuerung einer lichtemittierenden diode
US5623218A (en) * 1995-07-10 1997-04-22 Lg Semicon Co., Ltd. Address transition signal detecting circuit
US5929618A (en) * 1998-06-04 1999-07-27 Lucent Technologies Inc. System and method for synchronizing and interleaving power modules
JP3435420B2 (ja) * 1998-11-19 2003-08-11 日本電気株式会社 自動識別レベル制御回路
US7800434B1 (en) * 2009-04-07 2010-09-21 Micrel, Inc. Edge detect receiver circuit
US8638158B2 (en) * 2010-02-01 2014-01-28 Toyota Jidosha Kabushiki Kaisha Signal transmitting apparatus
US8643405B2 (en) * 2011-11-30 2014-02-04 Mcci Corporation Passive capture adapter circuit for sensing signals of a high-speed circuit
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
US11955478B2 (en) 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
US11527912B2 (en) * 2021-02-01 2022-12-13 Nucurrent, Inc. Shaped coil for wireless power transmission system coupling
US11784637B1 (en) * 2022-05-10 2023-10-10 Cambridge Gan Devices Limited Edge detection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2620815A (en) * 2022-05-10 2024-01-24 Cambridge Gan Devices Ltd Edge detection circuit

Also Published As

Publication number Publication date
DE102023112314A1 (de) 2023-11-16
US11784637B1 (en) 2023-10-10
GB2620815A (en) 2024-01-24
GB202306862D0 (en) 2023-06-21

Similar Documents

Publication Publication Date Title
CN110771043B (zh) 用于死区时间控制的定时控制器
US9614517B2 (en) Adaptive slew rate control for switching power devices
US20160372920A1 (en) Integrated esd protection circuits in gan
US20090001951A1 (en) Current direction detection circuit and switching regulator having the same
US7463066B1 (en) Rail-to-rail source followers
US7348812B2 (en) Multiphased triangular wave oscillating circuit and switching regulator using it
US8773177B2 (en) Drive circuit
US9829904B2 (en) Low-pass filter circuit and power supply device
CN117040495A (zh) 边沿检测电路
US20230236615A1 (en) Low-dropout regulator having bidirectional current adjustment
JPWO2018179088A1 (ja) 電流再利用型電界効果トランジスタ増幅器
US6281731B1 (en) Control of hysteresis characteristic within a CMOS differential receiver
US6831513B2 (en) Differential amplifier
US6236195B1 (en) Voltage variation correction circuit
KR20000068510A (ko) 슬루잉 제어 수단을 갖는 출력 스테이지
JP2008262327A (ja) ボルテージレギュレータ
JP6426030B2 (ja) 駆動回路
US6833749B2 (en) System and method for obtaining hysteresis through body substrate control
CN112042115A (zh) 放大电路
JP6506107B2 (ja) 負電圧発生回路、正負電圧論理回路、及び高周波スイッチ回路
JPH0660686A (ja) 半導体集積回路
US7088171B2 (en) Charge pump with constant output current
US11271476B2 (en) Power supply circuit comprising a charge pump circuit and a feedback circuit for the charge pump circuit
JP2001111419A (ja) チャージポンプ回路
CN112350676A (zh) 半导体放大电路以及半导体电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication