CN1170399C

CN1170399C - 一种移频键控解调器

Info

Publication number: CN1170399C
Application number: CNB011452285A
Authority: CN
Inventors: 三村政博; 长谷川诚; 横崎克司; ֮; 原田博之; 岸上高明; Ҳ; 田中靖也
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-09-13
Filing date: 1994-09-13
Publication date: 2004-10-06
Anticipated expiration: 2014-09-13
Also published as: CN1365217A; US6236690B1; CN1097922C; US5617451A; CN1120276A

Abstract

适于集成电路化和高速数据传输的直接变换接收机及其移频键控解调器。将同一信号多次发射接收后进行合成，用检测出的接收电场强度加权，提高接收灵敏度；将接收的I、Q信号供解调、频率检测构件，以频率检测构件测得频偏确定时延，用此时延信号进行判定设于后方的符号判定，取得解调结果。FSK解调器中，I、Q端限幅放大器分别判IQ信号正负，并让符号与其阈值不同的限幅放大器的符号变化方向乘积分别作为I、Q端相位判定信号，求差获解调结果。

Description

一种移频键控解调器

本申请是申请号为“94116307.5”、申请日为“940913”、题为“直接变换接收机及其移频键控解调器”的分案申请。

技术领域

本发明主要涉及数字无线通信的直接变换接收机。

背景技术

最近，作为无线载波移频键控(FSK)调制等数字调制信号的接收机，正在研究适合直接变换接收机集成电路化的结构。

例子：特开昭55-14701公报所记载的结构已为公众所知。下面参照图12简单说明以往的FSK数据解调器。

图12中，由天线30A接收的FSK接收信号用信号放大器30B放大后，同时提供给混频器31和32。本机振荡器33的信号送到混频器31并通过90°移相器34供给混频器32，分别与接收机输入端30的信号混频，将输入信号下变频，经只让基带信号通过的低通滤波器35，36，取得相位互为正交且根据FSK信号频偏上下变化而相位延迟关系翻转的I信号37和Q信号38。I信号37和Q信号38分别通过限幅放大器39、40后，取得数字信号41、42。然后，将数字信号41、42分别输入到D触发器43的输入端和钟信号输入端，并用D触发器43的输出信号44进行数据解调。

接着，输出信号44由低通滤波器45整形后，由时钟同步电路46测出符号周期，再由符号判定电路47按该符号周期，通过位于符号中央的取样进行符号判定，取得最终解调结果48。

然而，上述结构中存在的问题是：在移动通信那样预计通信质量动态变化的情况下，会因通信质量暂时劣化而解调误差加大，所以必须根据通信质量最差时的解调灵敏度设计接收机的解调器。于是，要求解调器灵敏度非常高，难以做成采用对应窄频带、高速数字调制的直接变换方式的接收机。

另外，通信高速化等情况下FSK频偏与数据位速率之比(调制指数)变小时，则I、Q信号37、38中每一数据符号的相位变化不大，限幅放大器39、40的输出信号稀少，解调时容易产生差错。

再有，本机振荡器与发射载波信号之间产生频率偏差时，该频率偏差直接影响上述I、Q基带信号的频率，随着接收符号的符号变化，基带信号的频率也变化。为了直接变换接收机便于集成电路化，通常采用以往技术所述那样的数字解调方式，这种方式将基带信号双态化后进行解调。这时，由于双态化，仅在零交叉点传输上述I、Q基带信号，因上述I、Q基带信号的相位信号消失，往往造成解调中延迟测出发射符号的符号变化。又，进行高速通信时存在调制指数变小的倾向，所以上述迟延对解调结果的影响加大，尤其存在接收机的本机振荡器频率偏差允许范围减小的问题。

此外，中央处理单元(CPU)等动作时让容易产生噪声的电路与符号周期同步地作间歇性动作时，往往CPU动作使上述电路在上述符号判定构件的符号判定时动作，存在因动作噪声泄漏到解调电路而灵敏度劣化的问题。

发明内容

本发明欲解决上述问题，其第一目的是做成直接变换接收机的结构，同时通过多次接收同一信号，将各解调结果合成而取得最终解调结果，因而可减少解调信号抖动，可修正通信质量暂时劣化时的解调误差，获得对应窄频带、高速数字调制的高灵敏度直接变换接收机。

本发明的第二目的在于做成利用多个阈值对I、Q基带信号量化，较精细地检测I、Q基带信号的相位数据，从而取得一种比以往数字解调器更能适应速度较高的FSK通信直接变换接收机用FSK解调器，而且该解调器(对直接变换接收中成为问题的)FSK载频与本振之间的频率偏差，允许范围大。

本发明的第三目的是控制解调器中符号判定构件的判定点和CPU的动作定时，以获得适应窄频带、高速数字调制的高灵敏度直接变换接收机。

实现上述第一目的的本发明第1技术措施使结构包括：直接变换接收的解调构件；检测接收信号强度的接收电场强度检测构件；对上述解调装置所输出解调结果进行取样的解调结果取样构件；对上述接收电场强度检测构件检测值进行取样的接收电场强度取样构件；设n为大于等于2的整数，m为n以下的自然数，在发射台n次发射同一数据串时，将上述钟信号作为同步信号，将上述解调结果取样构件的解调结果取样值作为数据输入信号，保持n次所发射同一信号的解调结果的第1存储构件；将上述电场强度取样构件的电场强度取样值作为数据输入信号，对与保持上述第1存储构件的解调数据为同一定时内的n次电场强度取样结果进行保持的第2存储构件；用上述第2存储构件所存第m次各对应定时内的取样值对上述第1存储构件所存取样值，进行加权的第m加权构件；将上述第1至第n加权构件的输出结果进行合成的合成构件；从所述解调构件的输出信号检测出第m次数据发射开始并产生译码开始信号的数据发射开始检测构件；和对译码开始信号的发生次数计数、检测出已进行n次数据发射后使所述合成构件启动的数据发射完毕检测构件。

实现本发明的第一目的第2技术措施中，不用上述第1结构所述的第1存储构件、第2存储构件、第1至第n加权构件和合成构件，代之以设置根据接收信号电场强度检测构件的输出信号，对解调结果取样构件的输出信号进行加权的第n+1加权构件；按顺序保持钟信号数与上述一次发射时间相当的数据的第3存储构件；上述第n+1加权构件的输出信号作为一输入，上述第3存储构件所保持数据中，从上述接收开始信号输入时刻开始将存储的数据作为另一输入，并对此二输入信号进行加法运算的加法器；将上述加法器的输出结果作为按上述第3存储构件中上述存储数据的保持顺序再次保持的数据，用经过合成n次解调信号后的上述第3存储构件所保持的数据进行解调的读出构件。

本发明利用上述结构，通过对直接变换解调器添加先发射台多次发射同一信号，接收机存储其接收信号，再合成几次发射的解调结果的构件，使特别成为解调灵敏度降低的根源的符号变化点附近解调信号抖动减少。又，用接收电场强度对解调器判定结果加权后进行合成，突出接收电波为强时的判定结果，减小接收电波削弱时的影响，可适应通信质量暂时劣化，进行接收。本结构通过附加于直接变换接收机中来改善接收灵敏度，直接变换接收机与上述结构均可用数字信号处理来实现，所以整个解调器不难集成电路化，可同时实现接收机的小型化和低电耗化。

本发明用来实现上述第二目的技术措施是使结构具有对上述I基带信号正负进行判定的第1I信号限幅放大器、用互不相同的各阈值将I信号双态化的第1至第n+1Q信号限幅放大器，还有将上述第1至第n+1Q信号限幅放大器的输出信号作为触发器输入，将上述第1I信号限幅放大器的输出信号作为相位输入的n+1个Q端相位判定电路，而且做成在触发器输入端符号发生变化时，各相位判定电路将该变化的增减方向与相位输入的符号进行比较的结果提供给信号选择电路，该信号选择电路又在其n+1个输入分别检测到符号变化时，选择此信号作为输出信号输出，并用上述信号选择电路的输出信号进行解调。

本发明利用上述结构，上述I、Q基带信号编码中的阈值取得比以往多，因而相位关系检测次数增多，以往数字方式中仅根据基带信号中心附近双态化数据不能解调的低调制指数FSK信号，现在变成能接收。

第2，本机振荡器频率与FSK载波频率之间有偏差时，直接变换所得I、Q基带信号的频率会发生变化而出现低于所需频率的情况，但本发明的结构中，因从比以往数字解调方式多的取样点获得相位数据，即使在基带频率这样低的情况下也可解调，扩大了对本机振荡器频率偏差的允许范围。

第3，利用上述结构，实现FSK解调器可以不用难以集成电路化的基带频段宽带90°移相器。

第4，全部解调处理可用数定信号处理来实现，因而便于整个解调器集成电路化，可同时实现解调器的小型化和低电耗化。

为了实现上述第三目的，本发明的第1技术解决措施是：因接收FSK载波与本机振荡机之间的频率偏差而发生上述I、Q基带信号频率变化时，根据由频率化所测出的上述频偏，进行上述时钟同步电路的相位控制，使上述符号判定构件的判定点在符号中的位置变化，进行和解调装置判定延迟量相对应的符号判定，以求改善接收灵敏度。

此外，实现第三目的的第2技术解决措施是结构做成：在预计因CPU等的动作而产生噪声的电路与数据判定同步动作时，控制CPU等的动作定时，使之在符号判定影响小的情况下动作。

本发明利用上述结构，通过在解调器符号判定构件中将以往设于符号中央的判定点置于离中央偏后处，从而即使因上述迟延的影响而解调结果中的符号变化点移动到符号后方时，也能正确判定符号，可谋求提高发射载波与本机振荡器之间有频率偏差时的接收灵敏度。

再通过将CPU等的动作定时设于符号判定点之后，能减小动作噪声的影响，达到高灵敏度接收。

本发明还通过附加于直接变换解调构件的结构来改善灵敏度，解调构件和上述结构均可用数字信号处理实现，所以整个解调器便于集成电路化，能同时实现接收机的小型化和低电耗化。

附图说明

图1表示应用本发明第1实施例高灵敏度直接变换接收机FSK解调器的解调电路主要部分电路系统图。

图2表示应用本发明第2实施例高灵敏度直接变换接收机FSK解调器的解调电路主要部分电路系统图。

图3表示本发明第3实施例直接变换接收机用FSK解调器主要部分的电路系统图。

图4表示本发明第4实施例直接变换接收机用FSK解调器主要部分的电路系统图。

图5表示本发明第3实施例中解调动作的关键部位波形图。

图6表示本发明第3实施例直接变换接收机用FSK解调器中译码信号处理电路的电路系统图。

图7为本发明第5实施例直接变换接收机用的解调电路主要部分的电路系统图。

图8为表示第5实施例解调动作的波形图。

图9是表示第5实施例解调灵敏度改善效果的特性曲线。

图10为本发明第6实施例直接变换接收机用的解调电路主要部分的电路系统图。

图11是表示第5实施例解调灵敏度改善效果的特性曲线。

图12为采用以往接收机结构的FSK解调方式的解调电路主要部分的电路系统图。

具体实施方式

实施例1

下面参照图1说明本发明第1实施例。图1为应用本发明FSK解调方式的解调电路主要部分电路系统图。

图1中，30A为天线，30B为放大器，31和32为混频器，33为本机振荡器，34为90°移相器，均与图12中的结构相同。1、2为通常称作I信号、Q信号的第1、第2基带信号，可通过基于图12以往例说明的FSK信号直接变换取得，其相位互为正交，而且其相互间的相位迟延关系根据FSK信号频偏上下变化而反转。

43为由第1、第2基带信号进行发射数据解调的解调构件；54为检测接收信号电场强度的电场强度检测构件；55为频率大于发射数据的符号率的钟信号发生构件，根据译码开始信号56启动；57为以钟信号发生构件55提供的钟信号定时，对解调构件43的解调结果进行取样的解调结果取样构件；58为以钟信号定时对接收电场强度检测构件54所测电场强度进行取样的接收电场强度取样构件；59为将钟信号作为同步信号来存储解调结果取样构件57所得取样值的移位寄存器等所组成的第1存储构件；60为将钟信号作为同步信号来存储接收电场强度取样构件58所得取样值的移位寄存器等组成的第2存储构件；61、62、63分别为用第2存储构件60所存贮的第m次各对应定时内的取样值对第1存储构件59所存n个解调结果取样值进行加权的第1、第2、第n加权构件；64为对第1至第n的各加权构件61～63的输出信号进行求和合成的合成构件；65为从解调构件43的输出信号检测出第m次数据发射开始，并产生上述译码开始信号56的数据发射检测构件；66为对译码开始信号的发生次数计数，检测出已进行n次数据发射后，使合成构件64启动的数据发射完毕检测构件。

下面对以上那样的结构说明其动作。首先，解调构件43通过检测I信号1和Q信号2之间的相位关系，判定发射信号的传号和空号，并将判定的解调结果提供给解调结果取样构件57和数据发射开始检测构件65。数据发射开始检测构件65根据信号发射中的前置同步信号等检测出发射台的第m次数据发射开始，产生译码开始信号，使钟信号发生构件55启动。

解调结果取样构件57以钟信号发生构件55所提供的钟信号的定时，对解调构件43的输出信号取样，并将解调结果取样值送至第1存储构件59。此存储构件59将钟信号发生构件55所提供的钟信号作为同步信号，逐次取入、存储上述解调信号取样值。这里，设第1存储构件59具有可存放n次发射的全部解调取样值的容量。然后，将当前的取样值和过去n次的译码开始后同一钟信号数的取样值作为输出分别提供给第1至第n加权构件61～63。

另一方面，接收电场强度检测构件54检测出所接收射频(RF)信号的载波电平，输出与该电平相应的电压值。接收电场强度取样构件58以钟信号发生构件55所提供的钟信号的定时，对接收电场强度检测构件54的输出信号取样，并将电场强度取样值送给第2存储构件60。提供电场强度取样值的第2存储构件60，与第1存储构件59相同，也将钟信号发生构件55所提供的钟信号作为同步信号，逐次取入、存储上述电场强度取样值。这里，设第2存储构件60具有的容量能存储n次发射的全部电场强度取样值。而且，将当前的电场强度取样值和过去n次的译码开始后同一钟信号数内的取样值分别作为第1至第n各加权构件61～63的加权系数提供作为输出。

第1至第n加权构件61～63对解调结果取样构件57提供的解调信号，进行与接收电场强度取样构件58相呼应的加权。即，为了注重接收电场强度大时的解调结果，进行大值加权；接收电场强度小时，考虑到解调结果含有接收电场强度不足带来的解调误差，因此进行小值加权。此第1至第n加权构件61～63中加权后的n个解调结果提供给合成构件64。

数据发射完毕检测构件66对数据发射开始检测构件65中译码开始信号56的发生次数计数，测出n次数据发射时，使合成构件64启动。

最后，合成构件64对第1至第n各加权构件61～63所提供的加权解调结果进行总计，输出解调结果。

这里，成为解调灵敏度下降的根源的解调结果符号变化点抖动可认为等效地以符号变化点为中心分散开来，所以用基于上述结构的动作对解调结果进行平均时，发射接收次数n越多，平均值越接近中心(即符号变化点)，最后的解调结果中的抖动也就减少。因此，本实施例的接收机比以往一次数据发射接收中解调的接收机，灵敏度可改善。

本实施例中，根据接收电场强度的强弱对解调结果进行加权，但即使不依靠这样的模拟数据处理，根据n次解调结果中多数决定的最后解调结果获得足够好的特性时，能省去接收电场强度检测构件54、接收电场强度取样构件58、第2存储构件60和第1至第n加权构件61～63。这种情况下，做成第1存储构件59的输出不经过第1至第n加权构件61～63，直接馈入合成构件64。

此外，这里的数据发射完毕检测构件66做成将译码开始信号56作为输入，通过对该信号56计数来检测数据发射完毕，但也可做成通过使前置同步信号带有数据发射次数信息等方法，将解调构件43直接作为数据发射完毕检测构件66的输入来检测n次数据发射完毕。

实施例2

下面参见图2说明本发明的第2实施例。图2为用本发明第2实施例高灵敏度直接变换接收机中通用FSK解调方式的解调电路主要部分电路系统图。

图2中，与图1的不同点不用图1中的第1存储构件59、第2存储构件60、第1至第n加权构件61～63、合成构件64，而代之以新设的加权构件67、加法器68、移位寄存器等组成的第3存储构件69、读出构件70。这样，通过将加法器68设于第3存储构件69之前，从而仅用一存储构件69进行与第1实施例相同的解调动作。

下面对以上那样的结构说明其动作。此第2实施例的动作与上述第1实施例相同，特就不同点进行说明。

首先，解调结果取样构件57的输出结果在第n+1加权构件67中用接收电场强度取样构件58的输出结果进行加权。第n+1加权构件67的输出结果通过加法器68与第3存储构件69所存接收开始信号输入时刻起经上述钟信号脉冲数之后的取样值相加，所得结果作为当前的取样值存入第3存储构件69。这时，与第1实施例相同，钟信号发生构件55的输出信号使解调结果取样构件57、接收电场强度取样构件58的定时和第3存储构件69同步。

这里，n次接收后存在第3存储装置69的取样值与上述第1实施例中合成构件64的输出等效。因此，数据发射完毕检测构件66中判定发射台发射n次数据时，读出构件70将第3存储构件69所存取样值作为最后解调结果依次读出，并进行输出。

本实施例中根据接收电场强度的强弱进行解调结果加权，但在不利用接收电场强度的强弱，根据n次解调结果中作多数判定的最终解调结果可得足够好的特性时，可省去接收电场强度检测构件54、接收电场强度取样构件58、第n+1加权构件67。这时，结构做成解调结果取样构件57的输出不经过加权构件67，直接提供给加法器68。

第1和第2两个实施例都就接收信号调制方式为FSK的情况进行说明，显然，通过解调构件43中采用与其他调制方式对应的解调器，即使其他调制方式的接收机也可用本发明的解调方式。

第1和第2两个实施例中任一例接收机结构采用在解调器前级用自动增益控制(AGC)的情况下，都可用AGC增益变换信号代替接收电场强度检测构件54的输出信号，省去接收电场强度检测构件54。

第1和第2两个实施例都就由钟信号发生构件55的钟信号组成同步系统的情况进行说明，但各组成要素不需要同步(例如可数据流控制等)时，就不需要钟信号发生构件55。

综上所述，利用本发明，则通过将同一信号多次接收后进行合成的结构，做成直接变换，同时可实现适应窄频带、高速FSK的解调器。又，通过做成检测出接收电波的电场强度且反映在解调结果中，可提高本发明的接收灵敏度改善效果，能适应移动通信等用途中成为问题的暂时电场强度变化带来的灵敏度劣化。通过增加合成接收信号的次数，还能实现更高灵敏度的解调。此外，组成要素可用数字电路元件实现，因而可集成电路化，适应小型化和廉价化，其工业效用大。

实施例3

下面参照图3、图5和图6说明本发明的第3实施例。

图3为本发明第3实施例直接变换接收机用FSK解调器的主要电路系统图。下文对具有任意阈值的限幅放大器，其数量n取为2情况，说明解调动作。

图3中，30A为天线，30B为放大器，31和32为混频器，33为本机振荡器(本振)，34为90°移相器，35和36为低通滤波器，1和2为直接变换所得I、Q基带信号，以上诸项与用图12说明的以往结构相同。

图3中与图12的不同点是新设：对I信号正负进行判定的第1I端限幅放大器3、对Q信号正负进行判定的第1Q端限幅放大器4、I端具有H阈值的H限幅放大器5、I端具有L阈值的L限幅放大器6、Q端具有H阈值的H限幅放大器7、Q端具有L阈值的L限幅放大器8、分别将上述第1限幅放大器3-8的输出信号作为相位输入，将上述H、L限幅放大器的输出信号作为触发输入的相位判定电路9-14、信号选择电路15以及低通滤器16。

这里，限幅放大器5、6中的2个任意阈值设定为比第1限幅放大器3、4的阈值更高和更低，为了说明方便，比第1限幅放大器3、4的阈值高的阈值称为H阈值，比该阈值低的阈值称为L阈值。

对以上那样的结构说明其动作。首先就让I基带信号在限幅放大器3、5、6中双态化后作为相位判决电路9、10、11的触发输入，又将Q基带信号在第1限幅放大器4中双态化后作为相位判定电路9、10、11的相位输入的情况进行说明。

图5为上述情况的解调动作实施例。图5(a)中画出I信号、Q信号发传号时Q基带信号1、2的关系，I信号比Q信号相位超前90°。图5(b)为发空号时的情况，I信号比Q信号相位滞后90°。

相位判定电路9、10、11在触发输入端符号发生变化时，判定该变化为上升沿或下降沿。这里，在触发输入端检测出上升沿即指当时信号微分系数为正。在图5(a)中，I信号的微分可获得滞后I信号相位90°的信号，因而与比I信号相位超前90°的Q信号反相。在图5(b)中，I信号的微分与Q信号同相。即，根据将I信号微分系数的正负与Q信号的正负进行比较，是否获得相同符号，可判定发射信号为传号或空号。

图5表示在上述相位判定电路9、10、11中检测出触发输入信号的上升沿下就产生H脉冲，检测出该信号下降沿下则产生L脉冲时，将该脉冲与此时判定上述Q信号正负的相位输入信号比较，若符号相同则将H脉冲输出到信号选择电路15，若不同则输出L脉冲到信号选择电路15。

信号选择电路15按后到顺序输出加至输入端的脉冲信号。这里，图5(a)、(b)中的选择信号由相位判定电路9、10、11加到信号选择电路15的脉冲信号构成。使该选择信号通过低通滤波器16，就可获得解调结果。

上面对I信号中以多个阈值进行双态化的情况进行了说明，由于I基带信号1和Q基带信号2为对称，所以将I信号与Q信号倒换时，结果也一样。图1的结构是对Q基带信号以多个阈值作双态化后进行解调的，I信号与Q信号倒换时所得解调结果也反相，所以信号选择电路15中在Q端相位判定电路12、13、14解调结果反相的情况下必须进行信号选择。

图6为相位判定电路9、14结构的一实施例。20为信号两沿检测电路，21为脉冲宽度调整用单触发电路，22为“与”电路，23为“异或”电路，24为三态电路。25为相位判定电路的触发输入端子，26为相位输入端子，27为输出端子。

现对上述结构说明相位判定电路的动作。这里，触发输入端子25所加信号发生符号变化时，两沿检测电路20就将脉冲提供给单触发电路21，使某一时间宽度的脉冲馈送到“与”电路22和三态电路24的门输入端。这时若设由单触发出电路21向“与”电路供给脉冲，则此时的“与”电路22输出为H时，符号变化后将H供给触发器输入端子25，所以检测出上升沿；同理，“与”电路22的输出信号为L时，则检测出下降沿。“异或”电路23与供给相位输入端26的信号作符号比较，只在二者不一致时，提供H给三态电路24。此处，如前文所述，触发输入端测出上升沿时，相位判定电路在相位输入为H的情况下，必须输出H脉冲，所以设三态电路24为“非”，使之匹配。然后，三态电路24通过发送由单触发电路21规定时间宽度的脉冲，进行相位判决电路的动作。

此外，通过加长相位判定电路9-14所产生脉冲的宽度，也可以省去上述低通滤波器16。

实施例4

下面参照图4说明本发明的第4实施例。图4为本发明第4实施例直接变换接收机用FSK解调器的主要电路系统图。

图4中与图3结构的不同点是通过共用相位判定电路，减少电路元件数量。即，用三态电路71、72、73、74取代图1中的相位判定电路9、14。

下面对上述结构说明其动作。此第4实施例的主要动作与上述第3实施例相同，特就不同点进行说明。

首先，第1I端限幅放大器3的输出为H时，I基带信号1的振幅总是为正，所以I端L限幅放大器6不会输出触发信号。同样，第1I端限幅放大器3输出为L时，I端H限幅放大器5不会输出触发信号。

因此，根据第1I端限幅放大器3输出信号的符号变换触发器的输入，可共用图3中相位判定电路9和10。即，图4中做成利用三态电路71、72，在第1限幅放大器3的输出为H和L的两种情况下，分别将I端H限幅放大器5和L限幅放大器6的输出提供给相位判定电路10，从而共用相位判定电路10。

Q基带信号2的解调处理也一样，通过设置三态电路73、74，可省去图3中所需的相位判定电路14。

通过以上说明可见，利用本实施例，则能用较少的电路元件进行与实施例3相同的解调动作。

又，第3、第4实施例都做成数字解调器，同时设置多个将上述I、Q信号双态化用的限幅放大器，因而比以前用单个的双态化的解调器可捕获更精细的相位关系，能实现速率较高的FSK通信。此外，与以往的数字解调器相比，解调结果的抖动量减少，所以可作高灵敏度接收。

第3、第4实施例还都可按任意数量设置上述限幅放大器和上述相位判定电路，因而能设计与通信速率相符合的解调方式。

又，两个实施例都做成直接变换接收机，可用数字信号处理完成解调动作，因而可获得适合集成电路化的解调方式。

虽然两个实施例都就接收方式为直接变换的情况进行了说明，但若载波信号取为中频信号，作为外差方式的解调，显然也可用本发明的解调方式。

如上所述，利用本发明组成的解调器，其效果是：

第1，通过增加检测上述I、Q基带信号相位关系次数，以往数字系统中仅根据基带信号中心15附近双态化的数据难以解调的低调制指数FSK信号，现在变成可接收。

第2，本机振荡器频率与FSK载波频率之间有偏差时，直接变换所得I、Q基带信号的频率会发生变化而出现低于所需频率的情况，但这种情况下因从比往数字解调方式多的取样点获得相位数据，即使基带频率低也可解调，扩大了对本机振荡器频率偏差的允许范围。

第4，全部解调处理可用数字信号处理来实现，因而整个解调器便于集成电路化，可同时实现解调器的小型化和低电耗化。

总之，利用本发明，以直接变换接收机的结构，可望适应等效调制指数小的高速FSK数据传输，扩大对本机振荡器频率偏差的允许范围等，还可适应低电耗化，而且能集成电路化，所以可适应小型化和廉价化，其工业效用大。

实施例5

下面参照图7、图8、图9说明本发明第5实施例。图7为本发明第5实施例直接变换接收机所用解调电路主要部分的电路系统图。本实施例因结构为直接变换接收机，所以用对以往技术已说明的直接变换获得的上述I信号38和Q信号39进行解调。

图7中，信号放大器30B、混频器31、混频器32、本机振荡器33、90°移相器34、低通滤波器35、36与图12中的结构相当。

图7中，43为调解构件，该构件将上述I信号37、、Q信号38作为输入，由于此二信号37、38因发射信号符号变化而相位关系翻转，所以通过检测相互的相位关系，根据相位关系的翻转测出发射数据的变化。更具体地说，该解调装置43可由图6所示限幅放大器39、40和D触发器43组成。或者也可做成由90°移相器将上述I信号37、Q信号38作90°移相成为I′信号37′和Q′信号38′，再用混频器将上述I信号37与Q′信号38′混频，同时用混频器将上述Q信号38与I′信号37′混频，再由运算器对此二混频输出求和。

图中44为解调构件43的输出信号；45为对输出信号44整形的低通滤波器；51为检测上述I信号37和Q信号38的频率的频率检测构件；52为频率检测构件51的输出信号；46为根据从低通滤波器45输出信号的符化变化测出符号变化点，输出推定符号中央定时的钟信号53的时钟同步构件；49为将与上述信号52相对应的延迟量加到钟信号53上的信号延迟构件；47为根据低通滤波器45的输出信号，用信号延迟构件49的输出信号定时进行符号判定的符号判定；48为符号判定构件47所得的最终解调结果。

下面对以上那样结构说明其动作。首先，上述I信号37、Q信号38虽然总是保持90°的相位差，但随着发射信号的符号变化，相互间的相位关系翻转。解调构件43根据检测上述I信号37、Q信号2之间的相位关系，判定发射信号的符号。判定所得解调结果44通过低通滤波器45进行波形整形后，提供给时钟同步构件46和符号判定构件47。这里，接收FSK信号的载波与本机振荡器33之间存在频率偏差时，随着发射符号的变化，作为上述I信号37、Q信号38的基带信号的频率也变化。

图8(b)和8(a)分别就接收FSK信号载波和本机振荡器之间有、无频率偏差的两种情况，画出发射信号(甲)、基带信号(乙)、解调结构(丙)三者之间的关系。(丁)为接收FSK信号与本机振荡器34的输出信号之间的频率关系。

分别设接收FSK信号载波频率为F_RF，本机振荡器振荡频率为F_LO，FSK频率偏移为F_D。在图8(a)的情况下，与(甲)所示发射信号的符号变化无关，(乙)所示基带信号的频率为F_D。这里，解调构件43的符号检测延迟量一般与F_D成反比。本例情况下，符号间的I信号的频率相同，所以符号检测延迟量大致恒定，解调结果(丙)所示解调结果的点空比为1/2。

图8(b)为接收FSK信号载波与本机振荡器之间有频率偏差时的关系，这种情况下如(丁)所示，F_RF与FLD之间有频率偏差，所以随着(甲)所示发射信号的符号变化，(乙)所示基带信号的频率在F_PD1和FD2处变化。

上述解调装置43的符号判定延迟量大致与基带信号频率成反比，因而基带信号频率变化，符号间的符号判定延迟量也变化。于是，如图8(b)中(丙)所示，基带信号频率低为F_D1时的延迟量变大，极端情况时往往低达符号中央附近。这种情况下，若符号判定构件47中进行以往所作那样的符号中央处的符号判定，则估计符号判定结果中误差增多。

本例中，通常不在符号中央进行符号判定，而是根据上述延迟量，使符号判定点从符号中央移至后方，因而能减少解调误差。在图7的结构中，时钟同步构件46根据低通滤波器45输出信号中的符号变化，进行符号变化点检测，再推定符号中央的定时，然后，由频率检测构件51测出上述I、Q基带信号37、38的频率变化，并将频率检测构件51的输出信号提供给信号延迟构件49。该信号延迟构件49又对表示时钟同步构件46所推定的符号中央位置的钟信号53，作与上述输出信号52相对应的延迟的信号提供给符号判定构件47，从而根据上述I、Q基带信号频率的变化程度，将符号判定构件47的符号判定点移向符号的后方。即，利用根据接收FSK载波信号与本机振荡器之间的频率偏差，后移所预测上述I、Q基带信号37、38判定延迟量的符号判定点，进行符号的符号判定后，获得最终解调结果48。

以上说明的结构是做成由频率检测构件51测出接收FSK载波信号与本机振荡器之间的频率偏差后，在符号判定构件47中进行与上述频率偏差相对应的符号判定点移动，但即使与上述频率偏差量无关地预先简单地使符号判定点后移一定量，也能改善发生上述频率偏差时的灵敏度。这种情况下，可省去频率检测构件51和信号延迟构件49。

图9是设想为省去图7中的频率检测构件51和信号延迟构件49的解调器，由计算机仿真而得的其特性改善结果。图9中，横轴以1个符号10％表示符号判定构件47的符号判定位置；纵轴为进行横轴其位置的符号判定时的误码率(BER)。BER为解调数据中误差数据数对总发射数据数的位比率。这里让接收FSK载波信号与本机振荡器之间的频率偏差由0变化为3KHz，特别是在上述频率偏差为3KHz的情况下，将符号判定位置于符号中央时，BER约为0.04，该位置设定于1符号长度的3/4(即75％)处时，BER约为0.004，可证实误码率降低。误码率的降低关系到直接接收灵敏度的提高，因而等于证实本发明的结构带来未接收灵敏度的改善。

实施例6

下面参照图10、图11说明本发明的第6实施例。图10为本发明第6实施例直接变换接收机所用解调电路主要部分的电路系统图。本实施例也与第1实施例一样，其结构为直接变换接收机，所以也用对以往技术所说明过的直接变换所得的上述I信号37和Q信号38进行解调。因此，图10中，信号放大器30B、混频器31、混频器32、本机振荡器33、90°移相器34、低通滤波器35、36都和图12中的结构相当。此外，图10中，43为解调构件，44为解调构件1的输出信号，45为将上述信号44进行波形整形的低通滤波器，以上结构与图7的相同。

另一方面，图10中，46为时钟同步构件，该构件根据从低通滤波器45的输出信号中的符号变化测出符号变化点，输出推定符号中央的定时的钟信号53；47为根据低通滤波器45的输出信号，用上述钟信号53的定时进行符号判定的符号判定构件；50为CPU等运算处理构件；48为符号判定构件所得的最终解调结果。

下面对以上那样的结构说明其动作。此第6实施例中，到取得低通滤波器45的输出信号为止的动作与上述第5实施例相同，所以对其后的动作进行说明。

时钟同步构件46根据低通滤波器45的输出信号的符号变化进行符号变化点检测后，将推定符号中央定时的钟信号53提供给符号判定装置47。然后，低通滤波器45的输出信号在符号判定装置47中，以钟信号53的定时进行符号中央位置上的符号判定，获得最终解调结果48。

这里，采用解调动作中增加运算处理操作的结构时，运算处理构件50往往与符号周期同步地进行间歇性动件。这时，运算处理构件50由数字电路组成的情况下，往往成为问题的是动作引发噪声且泄漏至其解调部分造成接收灵敏度劣化。

本实施例使运算处理构件50根据时钟同步装置46提供的钟信号53进行同步动作，又将动作开始的定时设在符号判定构件47中符号判定点之后。这样，就做成能以在符号判定构件47中符号判定时影响小的定时内进行运算处理构件50的动件，将运算处理构件50动作噪声泄漏引起的接收灵敏度劣化限制在最少限度。

图11是设想为图9所示结构的解调器，由计算机仿真而得的特性改善结果。在图11中，横轴以1个符号为100％表示各符号中运算处理构件50的启动位置，纵轴为此时的BER。图11所示实施例将符号判定设于符号中央，若该判定点之前存在产生噪声的因素，则噪声混入的影响变大，虽然灵敏度会劣化。再通过运算处理构件50的动作启动点设定于上述判定点之后，泄漏噪声的影响会减少。

于是，需要让预计会产生噪声的运算处理构件50等的电路与符号周期同步动作时，通过做成使运算处理构件50等的动作根据由上述钟信号53进行启动，从而可在符号判定构件47的符号判定后，使运算处理构件50动作，并且如以上用图11所说明的那样，可用比较简易的方法提高接收灵敏度。

第5、第6实施例中，均就接收信号调制方式为FSK的情况进行了说明，但通过在解调构件43中采用适应其他调制方式的解调器，显然其他调制方式的接收机也能应用本发明的解调。

第5、第6实施例均就接收方式设为直接变换接收的情况进行了说明，但若将载波信号设为中频信号，显然外差式解调方式也能应用本发明的解调。

综上所述，若利用本发明，则即使在出现接收FSK信号载波与接收机本机振荡器之间产生频率偏差这种直接变换接收中的大问题时，也能较正确地进行符号判定，所以能实现适应较窄频带、高速FSK的解调器。

还有，若利用本发明，则装入CPU等运算处理构件的接收机时，可减轻运算处理构件所产生的噪声影响，能使解调灵敏较高。

此外，构成要素可用数字电路元件来实现，因而可集成电路化，能适应小型化和廉价化，其工业效用大。

图中有关标号含义如下。1：I基带信号、2：Q基带信号、3：第1I端限幅放大器、4：第1Q端限幅放大器、5：I端H限幅放大器；6：I端L限幅放大器、7：Q端H限幅放大器、8：Q端L限幅放大器、9-14：相位判定电路、15：信号选择电路、16：低通滤波器、20：两沿检测电路、21：单触发电路、22：“与”电路、23：“异或”电路、24：三态电路，25：触发输入端子、26：相位输入端子、27：输出端子、30：接收机输入端、31、32：混频器、33：本机振荡器、34：90°移相器、35、36：低通滤波器、37：I信号、38：Q信号、39、40：限幅放大器、41、42数字信号、43：解调构件(触发器)、44：输出信号、45：低通滤波器、46：时钟同步构件、47：符号判定构件、49：信号延迟构件、51：频率检测构件、50：运算处理构件、54：接收电场强度检测构件、55：钟信号发生构件、56：译码开始信号、57：解调结果取样构件、58：接收电场强度取样构件、59：第1存储构件、60：第2存储构件、61：第1加权构件、62：第2加权构件、63：第n加权构件、64：合成构件、65：数据发射开始检测构件、66：数据发射完毕检测构件、67：第n+1加权构件、68：加法器、69：第3存储构件、70：读出构件、71-74：三态电路。

Claims

1.一种直接变换接收机用的移频键控解调器，其特征在于具有：相位关系方面互成正交且根据移频调制信号正负频偏而相对反转的基带信号I、Q的振幅的中点，分别设定阈值，并对上述I信号判定正负的第"端电压比较器；对上述Q信号判定正负的第1Q端电压比较器；将上述第1I端电压比较器的输出信号作为相位输入，将上述第1Q端电压比较器的输出信号作为触发输入，并输出第1I端判定信号的I端相位判定电路；将上述第1Q端电压比较器的输出信号作为相位输入，将上述第1I端电压比较器的输出信号作为触发输入，并输出第1Q端判定信号的Q端相位判定电路；输入上述I端判定信号和上述Q端判定信号且输出选择信号的信号选择电路；输入所述信号选择电路的输出信号、输出解调数据的低通滤波器。

2.根据权利要求1所述的直接变换接收机用的移频键控解调器，其特征在于还具有：在基带信号I、Q振幅中点附近设定任意n个数值互异的阈值，设m为从2到n+1的整数，用上述第m个阈值将I信号双态化的第m个I端电压比较器群，用上述第m个阈值将Q信号双态化的第m个Q端电压比较器群，将上述第1I端电压比较器的输出信号作为相位输入，将上述第m个Q端电压比较器的输出信号作为触发输入，并输出第m个I端判定信号的第m个I端相位判定电路群，将上述第1Q端电压比较器的输出信号作为相位输入，将上述第m个I端电压比较器群的输出信号作为触发输入，并输出第m个Q端判定信号的第m个Q端相位判定电路群；将上述第1至第n+1个I端判定信号和上述第1至第n+1个Q端判定信号作为输入，并输出选择信号的信号选择电路；输入所述信号选择电路的输出信号、输出解调数据的低通滤波器。

3.根据权利要求1或2所述的直接变换接收机用的移频键控解调器，其特征在于相位判定电路检测触发输入信号的符号变化，在符号从正变为负时输出与相位输入信号相同符号的判定信号，在符号从负变为正时，输出与相位输入信号符号相反的判定信号。

4，根据权利要求1或2所述的直接变换接收机用的移频键控解调器，其特征在于相位判定电路检测触发输入信号的符号变化，在符号从正变为负时，输出与相位输入信号符号相反的判定信号，在符号从负变为正时，输出与相位输入信号符号相同的判定信号。

5.根据权利要求1或2所述的直接变换接收机用的移频键控解调器，其特征在于信号选择电路分别监视各输入信号，以后到的顺序，在I端判定信号输入时输出与该I端判定信号相同符号的信号；在Q端判定信号输入时，输出与该Q端判定信号符号相反的信号。

6.根据权利要求1或2所述的直接变换接收机用的移频键控解调器，其特征在于信号选择电路分别监视各输入信号，并从检出输入信号起在一定时间内，I端判定信号输入时输出与该I端判定信号相同符号的信号，Q端判定信号输入时输出与该Q端判定信号符号反相的信号。