CN117015240A - 制造电容器的方法以及使用该电容器制造dram元件的方法 - Google Patents

制造电容器的方法以及使用该电容器制造dram元件的方法 Download PDF

Info

Publication number
CN117015240A
CN117015240A CN202310486458.1A CN202310486458A CN117015240A CN 117015240 A CN117015240 A CN 117015240A CN 202310486458 A CN202310486458 A CN 202310486458A CN 117015240 A CN117015240 A CN 117015240A
Authority
CN
China
Prior art keywords
layer
interface
lower electrode
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310486458.1A
Other languages
English (en)
Inventor
蔡志旼
朴瑛琳
申东珉
林载顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117015240A publication Critical patent/CN117015240A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

公开了一种制造电容器的方法以及使用该电容器制造DRAM元件的方法。该制造电容器的方法包括：形成包括第一金属的下电极；形成支撑层图案，支撑层图案将下电极的外侧壁彼此连接；在下电极和支撑层图案上形成第一界面层，第一界面层包括具有导电性的第一金属氧化物；在第一界面层上形成第二界面层，第二界面层包括具有导电性的第二金属氧化物；使第二界面层中包括的第二金属扩散到下电极表面，以在下电极表面上形成至少包括第一金属和第二金属的第一界面结构，其中，第一界面层和第二界面层被转换为第二界面结构；通过蚀刻工艺至少完全去除形成在支撑层图案上的第二界面结构；在第一界面结构和支撑层图案上形成介电层；以及在介电层上形成上电极。

Description

制造电容器的方法以及使用该电容器制造DRAM元件的方法
相关申请的交叉引用
本申请要求于2022年5月4日在韩国知识产权局(KIPO)递交的韩国专利申请No.10-2022-0055305的优先权，其全部公开通过引用在此并入。
技术领域
本公开的实施例涉及一种形成电容器的方法以及使用该电容器制造DRAM元件的方法。更具体地，本公开的实施例涉及一种形成具有高电容和低漏电流的电容器的方法以及一种制造包括该电容器的DRAM元件的方法。
背景技术
动态随机存取存储器(DRAM)元件可以被配置为使得晶体管和电容器被包括在存储单元中。电容器可以具有高电容和低漏电流。
发明内容
根据本公开的实施例，一种制造电容器的方法可以包括：形成包括第一金属的下电极；形成支撑层图案，支撑层图案将下电极的外侧壁彼此连接；在下电极和支撑层图案上形成第一界面层，第一界面层包括具有导电性的第一金属氧化物；在第一界面层上形成第二界面层，第二界面层包括具有导电性的第二金属氧化物；使第二界面层中包括的第二金属扩散到下电极表面，以在下电极表面上形成至少包括第一金属和第二金属的第一界面结构，其中，第一界面层和第二界面层被转换为第二界面结构；通过蚀刻工艺至少完全去除形成在支撑层图案上的第二界面结构；在第一界面结构和支撑层图案上形成介电层；以及在介电层上形成上电极。
根据本公开的其他实施例，一种制造电容器的方法可以包括：在衬底上形成下部结构；在下部结构上形成蚀刻停止层；穿过蚀刻停止层在下部结构上形成包括第一金属的下电极；在下电极和蚀刻停止层上形成第一界面层，第一界面层包括具有导电性的第一金属氧化物；在第一界面层上形成第二界面层，第二界面层包括具有导电性的第二金属氧化物；使第二界面层中包括的第二金属扩散到下电极表面，以在下电极表面上形成至少包括第一金属和第二金属的第一界面结构，其中，第一界面层和第二界面层被转换为第二界面结构；通过蚀刻工艺至少完全去除形成在蚀刻停止层上的第二界面结构；在第一界面结构和蚀刻停止层上形成介电层；以及在介电层上形成上电极。
根据本公开的又一实施例，一种制造DRAM元件的方法可以包括：在衬底上形成包括栅结构、第一杂质区和第二杂质区的晶体管；形成与第一杂质区电连接的位线结构；在衬底上形成覆盖晶体管和位线结构的层间绝缘层；在层间绝缘层内形成与第二杂质区连接的接触结构；在层间绝缘层和接触结构上形成蚀刻停止层；穿过蚀刻停止层在接触结构上形成下电极，每个下电极包括第一金属；在下电极和蚀刻停止层上形成界面层，界面层具有至少氧化钛层和氧化铌层的堆叠结构；使界面层中包括的铌扩散到下电极表面，以在下电极表面上形成至少包括第一金属和铌的第一界面结构，其中，界面层被转换为第二界面结构；通过蚀刻工艺至少完全去除形成在蚀刻停止层上的第二界面结构；在第一界面结构和蚀刻停止层上形成介电层；以及在介电层上形成上电极。
附图说明
通过参照附图详细描述示例实施例，特征对于本领域技术人员将变得清楚，在附图中：
图1是示出了根据示例实施例的DRAM元件的布局的平面图。
图2是示出了根据示例实施例的DRAM元件的截面图。
图3是示出了根据示例实施例的DRAM元件中的电容器的一部分的放大截面图。
图4A和图4B分别是示出了根据示例实施例的DRAM元件中的电容器的一部分的放大截面图。
图5A是示出了根据示例实施例的DRAM元件中的电容器的一部分的放大截面图。
图5B是示出了根据示例实施例的DRAM元件中的电容器的一部分的放大截面图。
图6至图16是根据示例实施例的制造电容器的方法中的多个阶段的截面图。
图17至图19是根据示例实施例的制造电容器的方法中的多个阶段的截面图。
图20和图21是根据示例实施例的制造电容器的方法中的多个阶段的截面图。
图22和图23是根据示例实施例的制造电容器的方法中的多个阶段的截面图。
具体实施方式
图1是示出了根据示例实施例的DRAM元件的布局的平面图。图2是示出了根据示例实施例的DRAM元件的截面图。图3是示出了根据示例实施例的DRAM元件中的电容器的一部分的放大截面图。图4A和图4B分别是示出了根据示例实施例的DRAM元件中的电容器的一部分的放大截面图。
图2是沿图1的线I-I′截取的截面图。为了简化图示，在图2中未示出形成在电容器的下电极上的结构。图3是示出了图2的A区域的放大截面图(图3相对于图2中的结构逆时针旋转，以示出水平配置而不是竖直配置)。图4A和图4B是示出了图2的B区域的放大截面图。为了简化图示，图4A和图4B示出了仅与支撑层图案和界面结构接触的下电极区域(即，没有介电层和上电极)。
参照图1和图2，动态随机存取存储器(DRAM)元件可以形成在衬底100上。
例如，衬底100可以是包括硅、锗、硅锗或III-V族化合物(例如GaP、GaAs或GaSb)的晶片。根据一些示例实施例，衬底100可以是绝缘体上硅(SOI)晶片或绝缘体上锗(GOI)晶片。
DRAM元件可以包括选择晶体管、电容器和位线结构120。DRAM元件的单位存储单元可以包括一个选择晶体管和一个电容器。
隔离层102可以设置在衬底100上。隔离层102之间的衬底100可以被限定为有源区104。
沿平行于衬底100的顶表面的第一方向X延伸的栅沟槽可以设置在衬底100上。栅结构106可以设置在栅沟槽内。
根据示例实施例，栅结构106可以包括栅绝缘层、栅电极和封盖绝缘图案。栅结构106可以沿第一方向X延伸。多个栅结构106可以在平行于衬底100的顶表面并垂直于第一方向X的第二方向Y上彼此间隔开。
用作源/漏区的第一杂质区和第二杂质区可以设置在栅结构106之间的有源区104的上部。栅结构106以及第一杂质区和第二杂质区可以用作选择晶体管。
第一绝缘图案110和第二绝缘图案112可以堆叠在有源区104、隔离层102和栅结构106上。例如，第一绝缘图案110可以包括氧化物例如氧化硅，并且第二绝缘图案112可以包括氮化物例如氮化硅。
在衬底100的其上未形成第一绝缘图案110和第二绝缘图案112的部分区域中可以包括凹陷部。第一杂质区的顶表面可以暴露在凹陷部的底表面上。
位线结构120可以设置在第二绝缘图案112和凹陷部上。位线结构120可以包括导电图案120a、阻挡金属图案120b、金属图案120c和硬掩模图案120d。导电图案120a可以包括例如掺杂有杂质的多晶硅。位线结构120可以沿第二方向延伸，并且多个位线结构120可以在第一方向上彼此间隔开。根据示例实施例，间隔物122可以设置在位线结构120的侧壁上，例如，间隔物可以具有多个间隔物横向堆叠的结构。此外，可以设置填充位线结构120之间的间隙的第一层间绝缘层。
可以设置穿过第一层间绝缘层、第二绝缘图案112和第一绝缘图案110以接触第二杂质区的接触插塞130和着接焊盘132。接触插塞130可以设置在位线结构120之间。着接焊盘132可以形成在接触插塞130上。绝缘图案134可以设置在着接焊盘132之间。
蚀刻停止层200可以设置在着接焊盘132、绝缘图案134和第一层间绝缘层上。可以设置穿过蚀刻停止层200并接触着接焊盘132的电容器。蚀刻停止层200可以包括例如氮化硅、氮氧化硅等。
电容器可以包括下电极220、第一界面结构240、介电层250和上电极260。另外，下支撑层图案204a和上支撑层图案208a可以设置在下电极220的侧壁上。此外，板电极262可以设置在上电极260上。
下电极220可以具有圆柱形，例如柱形。下电极220可以穿过蚀刻停止层200以例如直接接触着接焊盘132。
下电极220可以包括第一金属。根据示例实施例，下电极220可以包括氮化钛。在一些示例实施例中，下电极220可以包括金属例如Ti、W、Ni或Co或者金属氮化物例如TiN、TiSiN、TiAlN、TaN、TaSiN或WN。
下支撑层图案204a可以支撑下电极220的中部的外侧壁并将这些外侧壁彼此连接。上支撑层图案208a可以支撑下电极220的上部的外侧壁并将这些外侧壁彼此连接。下支撑层图案204a和上支撑层图案208a可以包括绝缘材料，例如氮化硅、氮氧化硅等。
在一些示例实施例中，可以仅设置下支撑层图案和上支撑层图案之一。在一些示例实施例中，可以不设置下支撑层图案和上支撑层图案。
第一界面结构240可以例如直接形成在下电极220上。第一界面结构240可以不形成在下支撑层图案204a、上支撑层图案208a和蚀刻停止层200的顶表面和底表面(例如，平行于衬底100的顶表面的表面)上。第一界面结构240可以位于从下电极220接触下支撑层图案204a之处的表面以及下电极220接触上支撑层图案208a之处的区域的表面向内。例如，如图2所示，第一界面结构240可以从下支撑层图案204a的面向下电极220的表面水平偏移，例如因此第一界面结构240可以不与下支撑层图案204a的底表面和顶表面重叠。
例如，如图4A所示，第一界面结构240可以具有基本均匀的厚度。例如，如图4A进一步所示，第一界面结构240可以具有与从下电极220延伸的突出部相同的厚度，因此第一界面结构240的侧表面和从下电极220延伸的突出部的侧表面可以是共面的，例如因此第一界面结构240和下支撑层图案204a可以不竖直或水平重叠。
在另一示例中，如图4B所示，第一界面结构240上还可以包括第二界面结构242。第二界面结构242可以由与第一界面结构240基本相同的材料形成。形成在蚀刻停止层200、上支撑层图案208a和下支撑层图案204a的外围的第二界面结构242可以具有相对薄的厚度。
第一界面结构240可以包括下电极220中包含的第一金属、下电极220中不包含的第二金属、氧和氮。由于第二金属包括在第一界面结构240中，所以可以增加电容器的电容。例如，第二金属可以包括铌。在另一示例中，第二金属可以包括钽、钨、钴、锡或铟。例如，第一界面结构240可以是包括钛(即，第一金属)、铌(即，第二金属)、氧和氮的材料。
第一界面结构240中的第二金属的浓度可以大于10％(原子％)，例如约10％至约30％。例如，第一界面结构240中包括的铌的浓度可以大于10％。当基于第一界面结构240的总成分，第二金属(例如，铌)以大于10％的量包括在第一界面结构240中时，可以增加将在后续工艺中形成的电容器的电容。
第一界面结构240可以具有约5埃至约15埃的厚度，例如约10埃。当第一界面结构240薄于5埃时，电容的增加可能较小。当第一界面结构240厚于15埃时，第一界面结构240中的第二金属的浓度可能降低。
介电层250可以沿第一界面结构240、下支撑层图案204a、上支撑层图案208a和蚀刻停止层200的外表面共形地形成。介电层250可以包括金属氧化物。介电层250可以包括例如HfO2、ZrO2、Al2O3、La2O3、Ta2O3和/或TiO2。介电层250可以包括单层或其中堆叠了至少两层的多层。根据示例实施例，介电层250可以是HfO2层、ZrO2层或者其中HfO2层和ZrO2层堆叠的多层。
第一界面结构240可以与介电层250直接接触，例如，第一界面结构240可以使下电极220与介电层250之间完全分离。当介电层250与如上所述包括相互不同材料的金属、氧和氮的第一界面结构240直接接触时，与介电层250和下电极220直接接触的情况相比，电容可以变得更高。此外，可以降低电容器的漏电流。同时，介电层250可以与下支撑层图案204a、上支撑层图案208a和蚀刻停止层200直接接触。
上电极260可以形成在介电层250上。上电极260可以包括例如氮化钛(TiNx)、钛(Ti)、钽(Ta)、氮化钽(TaNx)、钌(Ru)、钨或氮化钨。
板电极262可以形成在上电极260上。板电极262可以包括多晶硅。
由于电容器包括例如在下电极220与介电层250之间的第一界面结构240，使得第一界面结构240不与下支撑层图案204a和上支撑层图案208a的顶表面和底表面竖直重叠，可以增加电容器的电容。此外，可以降低电容器的漏电流。
图5A是示出了根据示例实施例的DRAM元件中的电容器的一部分的放大截面图。图5A所示的电容器可以与参照图1至图4B描述的电容器相同，除了在介电层250与上电极260之间还包括上界面结构。
参照图5A，电容器可以包括下电极220、第一界面结构240、介电层250、上界面结构256和上电极260。另外，虽然未示出，下支撑层图案204a和上支撑层图案208a可以设置在下电极220的侧壁上。此外，板电极262可以设置在上电极260上。
上界面结构256可以包括第一上界面层252和第二上界面层254，第一上界面层252包括具有导电性的第一金属氧化物，第二上界面层254包括具有导电性的第二金属氧化物。第一上界面层252和第二上界面层254中的至少一个上界面层可以包括与将要随后形成的上电极中包括的金属不同的金属。第一上界面层252和第二上界面层254中的所述至少一个上界面层中包括的金属可以包括例如铌、钽、钨、钴、锡或铟。
根据示例实施例，上界面结构256可以具有氧化钛层和氧化铌层的堆叠结构。在一些示例实施例中，上界面结构256可以具有氧化铌层和氧化钛层的堆叠结构。
图5B是示出了根据示例实施例的DRAM元件中的电容器的一部分的放大截面图。图5B所示的电容器可以与参照图1至图4B描述的电容器相同，除了在介电层250与上电极260之间还包括上界面层。
参照图5B，上界面层258可以包括与上电极260中包括的金属不同的金属，并且可以包括具有导电性的金属氧化物。
上界面层258中包括的金属可以位于介电层250与上电极260之间。上界面层258可以包括例如铌、钽、钨、钴、锡或铟。根据示例实施例，上界面层258可以是氧化铌层。
图6至图16是根据示例实施例的制造电容器的方法中的多个阶段的截面图。
参照图6，可以对衬底100执行浅沟槽隔离(STI)工艺以形成隔离层102。因此，衬底100可以被分成元件分离区，在元件分离区中隔离层102形成在有源区104之间。
可以蚀刻衬底100和隔离层102的上部以形成沿第一方向延伸的栅沟槽。可以在栅沟槽内形成栅结构。可以在栅结构两侧的有源区104中分别形成第一杂质区和第二杂质区。
可以在有源区104、隔离层102和栅结构上形成第一绝缘图案110和第二绝缘图案112。在衬底100的其上未形成第一绝缘图案110和第二绝缘图案112的部分中可以形成凹陷部。第一杂质区的顶表面可以暴露在凹陷部的底表面上。
可以在第二绝缘图案112和凹陷部上形成沿第二方向延伸的位线结构120。位线结构120可以具有导电图案120a、阻挡金属图案120b、金属图案120c和硬掩模图案120d的堆叠结构。根据示例实施例，可以在位线结构120的侧壁上形成间隔物122。
可以形成覆盖位线结构120的第一层间绝缘层。可以蚀刻第一层间绝缘层在位线结构120之间的部分以形成暴露衬底的第二杂质区的接触孔。可以形成接触插塞130和着接焊盘132以填充接触孔。可以在着接焊盘132之间形成绝缘图案134。着接焊盘132可以电连接到第二杂质区。
参照图7，可以在着接焊盘132和绝缘图案134上形成蚀刻停止层200。蚀刻停止层200可以包括例如氮化硅、氮氧化硅等。
可以在蚀刻停止层200上顺序堆叠下模制层202、下支撑层204、上模制层206和上支撑层208。下模制层202和上模制层206可以包括相对于下支撑层204和上支撑层208具有蚀刻选择性的绝缘材料。例如，下模制层202和上模制层206可以包括氧化硅，并且下支撑层204和上支撑层208可以包括氮化硅或氮氧化硅。
可以在上支撑层208上形成电容器掩模图案210。电容器掩模图案210可以包括暴露其中将形成下电极的区域的孔。电容器掩模图案210可以包括非晶碳或多晶硅。
在一些示例实施例中，可以不形成下支撑层204和上支撑层208之一。在一些示例实施例中，可以既不形成下支撑层204也不形成上支撑层208。
参照图8，可以使用电容器掩模图案21 0作为蚀刻掩模来蚀刻上支撑层208、上模制层206、下支撑层204、下模制层202和蚀刻停止层200以形成第一孔。蚀刻工艺可以包括各向异性蚀刻工艺。
此后，可以形成下电极层以填充第一孔，并且可以将下电极层平坦化以暴露上支撑层208的顶表面。因此，可以在第一孔中形成下电极220。
下电极220可以包括第一金属。根据示例实施例，下电极220可以包括金属例如Ti、W、Ni或Co或者金属氮化物例如TiN、TiSiN、TiAlN、TaN、TaSiN或WN。例如，下电极220可以包括氮化钛。
参照图9，可以在上支撑层208和下电极220上形成第一掩模图案222。第一掩模图案222可以包括非晶碳或多晶硅。
可以通过使用第一掩模图案222作为蚀刻掩模来蚀刻上支撑层208以形成上支撑层图案208a。蚀刻工艺可以包括各向异性蚀刻工艺，并且可以包括例如干法蚀刻工艺。上支撑层图案208a可以包括第一开口。
此后，可以去除上模制层206。去除工艺可以包括各向同性蚀刻工艺，并且可以包括例如湿法蚀刻工艺。例如，当上模制层206包括氧化硅时，可以通过使用包括HF、NH4F等的蚀刻剂来执行蚀刻工艺。
可以通过使用第一掩模图案222作为蚀刻掩模来蚀刻下支撑层204以形成下支撑层图案204a。蚀刻工艺可以包括各向异性蚀刻工艺，并且可以包括例如干法蚀刻工艺。
下支撑层图案204a可以具有与上支撑层图案208a基本相同的形状。下支撑层图案204a可以包括第二开口。第二开口可以分别位于与第一开口相同的位置，例如，第一开口和第二开口可以彼此竖直重叠。
此后，可以去除下模制层202。去除工艺可以包括各向同性蚀刻工艺，例如湿法蚀刻工艺。例如，当下模制层202包括氧化硅时，可以通过使用包括HF、NH4F等的蚀刻剂来执行蚀刻工艺。
接下来，可以去除第一掩模图案222。当执行上述工艺时，可以形成支撑下电极220的下支撑层图案204a和上支撑层图案208a。
参照图10，可以沿蚀刻停止层200、下电极220、下支撑层图案204a和上支撑层图案208a的表面例如共形并连续地形成第一界面层230。第一界面层230可以包括具有导电性的金属氧化物。第一界面层230可以包括在执行相同的蚀刻工艺时蚀刻速率比将在后续工艺中形成的第二界面层高的材料。由于形成了第一界面层230，可以更容易去除将在后续工艺中形成的第三界面结构。
根据示例实施例，第一界面层230可以包括与下电极220中包含的金属(即，第一金属)相同的金属材料。根据示例实施例，第一界面层230可以包括氧化钛。
第一界面层230可以具有小于7埃的厚度，例如，约3埃至约7埃。当第一界面层230薄于3埃时，第三界面结构可能不容易被去除。当第一界面层230厚于7埃时，第二界面层可能变得相对薄，从而第二界面层中包括的金属的扩散可能减少。
第一界面层230可以通过执行例如原子层沉积方案、化学气相沉积方案、物理气相沉积方案、离子注入方案等来形成。
在形成第一界面层230之后，可以执行用于将第一界面层230中包括的金属扩散到下电极220的扩散工艺。扩散工艺可以包括例如等离子体处理工艺、热处理工艺、紫外线(UV)处理工艺等。
在一些示例实施例中，可以在执行第一界面层230的沉积工艺的同时原位执行扩散工艺。在一些示例实施例中，在形成第一界面层230之后可以不执行扩散工艺。
参照图11，可以沿第一界面层230的表面在第一界面层230上例如共形并连续地形成第二界面层232。第二界面层232可以包括具有导电性的金属氧化物，并且第二界面层232中包括的金属可以被称为第二金属。
可以设置第二界面层232以将第二金属扩散到下电极220的表面。第二界面层232中包括的第二金属可以是与下电极220中包括的第一金属不同的材料。第二金属可以是当掺杂到下电极220时能够增加电容器的电容的材料。
根据示例实施例，第二金属可以包括铌。换言之，第二界面层232可以是氧化铌。在一些示例实施例中，第二金属可以包括钽、钨、钴、锡或铟，并且第二界面层232可以是第二金属的氧化物。
第二界面层232可以具有小于7埃的厚度，例如，约3埃至约7埃的厚度。当第二界面层232薄于3埃时，第二金属的扩散可能减少。当第二界面层232厚于7埃时，第一界面层230可能变得相对薄，使得在后续工艺中难以去除第三界面结构。
第二界面层232可以通过执行例如原子层沉积方案、化学气相沉积方案、物理气相沉积方案、离子注入方案等来形成。
根据示例实施例，第一界面层230和第二界面层232的厚度之和可以小于10埃，例如，约6埃至约10埃的厚度。当第一界面层230和第二界面层232的厚度之和薄于6埃时，扩散到下电极220的表面的金属量可能变小，并且当第一界面层230和第二界面层232的厚度之和厚于10埃时，电容器的集成度可能降低。
参照图12，在形成第二界面层232之后，可以执行用于将第二金属扩散到第一界面层230和下电极220的表面的扩散工艺。扩散工艺可以包括例如等离子体处理工艺、热处理工艺、紫外线(UV)处理工艺等。在一些示例实施例中，可以在执行第二界面层232的沉积工艺的同时原位执行扩散工艺。
通过扩散工艺，第二金属(例如，铌)可以扩散到第一界面层230和下电极220的表面，使得至少包括第一金属和第二金属的第一界面结构240可以形成在下电极220的表面上。第一界面结构240可以包括第一金属(即，第一界面层230中包括的金属)、第二金属、氧和氮。
具体地，随着第一界面层230和第二界面层232中包括的钛、铌和氧扩散到下电极220的表面，下电极220的表面可以转换为包括钛、铌、氮和氧的第一界面结构240。例如，参照图11和图12，下电极220的一部分(例如，从原来的最外表面到预定深度)可以转换为第一界面结构240(包括钛、铌、氮和氧)，使得每个下电极220(例如，每个柱)沿平行于衬底100的上表面的方向的宽度可以减小(与原始宽度相比)。
此外，随着铌扩散到第一界面层230，第一界面层230和第二界面层232可以转换为包括钛、铌和氧的第二界面结构242。第二界面结构242还可以包括从下电极220扩散的氮。因此，可以在下电极220上形成第一界面结构240和第二界面结构242。
尽管为了描述而将第一界面结构240和第二界面结构242彼此区分，但是第一界面结构240和第二界面结构242可以包括基本相同的材料，并且可能无法彼此区分(例如，可以是单层，其间没有可见界面)。
同时，形成在蚀刻停止层200、上支撑层图案208a和下支撑层图案204a上的第二界面层232可以扩散到第一界面层230，但可能不会进一步扩散到第一界面层230的下部。也即，在蚀刻停止层200、上支撑层图案208a和下支撑层图案204a的上/下表面上形成第二界面层232的区域中，第二界面层232可以仅部分地扩散到第一界面层230中(例如，没有扩散到蚀刻停止层200、上支撑层图案208a和下支撑层图案204a中)。因此，形成在蚀刻停止层200、上支撑层图案208a和下支撑层图案204a上的第一界面层230和第二界面层232可以转换为包括钛、铌和氧(例如，没有氮)的第三界面结构244。换言之，第三界面结构244可以形成在蚀刻停止层200、上支撑层图案208a和下支撑层图案204a上。第一界面结构240和第二界面结构242的厚度之和可以比第三界面结构244厚。
如上所述，由于第一金属和第二金属包括在第一界面结构240中，所以第一界面结构240可以包括相互不同的金属。当执行上述工艺时，可以增加扩散到下电极220的表面的第二金属的浓度。第一界面结构240中的第二金属的浓度可以大于10％(原子％)，例如约10％至约30％。
根据示例实施例，第一界面结构240中包括的铌的浓度可以大于10％。当第二金属(例如，铌)以大于10％的量包括在第一界面结构240中时，可以增加将在后续工艺中形成的电容器的电容。
第一界面结构240可以具有约5埃至约1 5埃的厚度。例如，第一界面结构240可以具有约10埃的厚度。
参照图13和图14，可以通过各向同性蚀刻工艺去除第三界面结构244。
由于第三界面结构244具有导电性，相邻的下电极可以通过第三界面结构244彼此电连接。因此，第三界面结构244必须完全去除。在去除第三界面结构244的工艺中，第二界面结构242的至少一部分可以与第三界面结构244一起被去除。然而，在执行去除工艺之后，第一界面结构240可以保留。例如，如图13所示，所有的第二界面结构242可以通过去除工艺而被去除。
在另一示例中，如图14所示，在执行去除工艺之后，第二界面结构的一部分可以保留。由于与第三界面结构244相比，第二界面结构242具有更好的粘附特性，因此第二界面结构242可以具有比第三界面结构低的蚀刻速率。因此，第二界面结构242的一部分可以保留。在这种情况下，如图4B所示，形成在蚀刻停止层、上支撑层图案和下支撑层图案的外围的第二界面结构242可以具有相对薄的厚度。
第三界面结构244的去除工艺可以包括各向同性蚀刻工艺。第三界面结构244的蚀刻工艺可以通过湿法蚀刻、各向同性干法蚀刻或原子层蚀刻来执行。通过以上工艺，可以暴露下支撑层图案204a、上支撑层图案208a和蚀刻停止层200的表面。
同时，与本实施例不同，如果在蚀刻停止层200、上支撑层图案208a和下支撑层图案204a上单独形成第二界面层(例如，没有第一界面层)，或者在蚀刻停止层200、上支撑层图案208a和下支撑层图案204a上沉积并形成包括相互不同的金属的复合层(例如，没有界面层的扩散)，那么去除第二界面层或复合层将非常困难。因此，第二界面层或复合层会保留，从而导致下电极之间的桥接缺陷。
相反，根据实施例，通过首先形成具有高蚀刻速率的第一界面层230、然后在第一界面层230上顺序沉积第二界面层232、并且最后扩散第一界面层230和第二界面层232而形成的第三界面结构244可以具有高蚀刻速率。如上所述，通过各向同性蚀刻工艺可以完全蚀刻第三界面结构244，从而可以防止或显著减少第三界面结构244保留时造成的桥接缺陷。
参照图15，可以在第一界面结构240、下支撑层图案204a、上支撑层图案208a和蚀刻停止层200上形成介电层250。介电层250可以包括金属氧化物。介电层250可以包括例如HfO2、ZrO2、Al2O3、La2O3、Ta2O3和/或TiO2。介电层250可以包括单层或其中堆叠了至少两层的多层。根据示例实施例，介电层250可以是HfO2层、ZrO2层或者其中HfO2层和ZrO2层堆叠的多层。换言之，介电层250可以与第一界面结构240直接接触。因此，可以增加电容器的电容。
参照图16，可以在介电层250上形成上电极260。可以在上电极260上形成板电极262。
上电极260可以包括例如氮化钛(TiNx)、钛(Ti)、钽(Ta)、氮化钽(TaNx)、钌(Ru)、钨和氮化钨。板电极262可以包括例如多晶硅。
通过上述工艺，可以制造具有电容器的DRAM元件，电容器包括下电极220、第一界面结构240、介电层250和上电极260。
图17至图19是根据示例实施例的制造电容器的方法中的多个阶段的截面图。以下将描述的制造电容器的方法可以包括与参照图6至图16描述的工艺相同的工艺，除了可以进一步添加形成和扩散第三界面层的工艺之外。
参照图17，首先，可以相同地执行参照图6至图11描述的工艺以形成图11所示的结构。然后，如参照图12所述，在形成第二界面层232之后，可以执行用于将第二金属扩散到第一界面层230和下电极220的表面的扩散工艺。
尽管未示出，但在扩散工艺中，第二金属可以扩散到下电极220的表面上以在下电极220的表面上部分地形成第一界面结构。在一些示例实施例中，在形成第二界面层232之后可以不执行扩散工艺。
接下来，可以在第二界面层232上形成第三界面层234。可以设置第三界面层234以提高后续工艺中形成的第三界面结构的蚀刻速率。因此，第三界面层234可以包括与第一界面层230基本相同的材料。根据示例实施例，第三界面层234可以包括氧化钛。
第三界面层234可以具有小于7埃的厚度，例如，约1埃至约7埃的厚度。第三界面层234可以通过执行例如原子层沉积方案、化学气相沉积方案、物理气相沉积方案、离子注入方案等来形成。
根据示例实施例，第一界面层230、第二界面层232和第三界面层234的厚度之和可以小于10埃，例如，约6埃至约10埃的厚度。当第一界面层230、第二界面层232和第三界面层234的厚度之和薄于6埃时，扩散到下电极220的表面的金属量可能变小，并且当第一界面层230、第二界面层232和第三界面层234的厚度之和厚于10埃时，电容器的集成度可能降低。
参照图18，在形成第三界面层234之后，可以执行用于将第二界面层中包括的第二金属扩散到第一界面层230和下电极220的表面的扩散工艺。扩散工艺可以包括例如等离子体处理工艺、热处理工艺、紫外线(UV)处理工艺等。扩散工艺可以与参照图12描述的扩散工艺基本相同。
通过扩散工艺，第二金属(例如，铌)可以扩散到第一界面层230和下电极220的表面，使得至少包括第一金属和第二金属的第一界面结构240可以形成在下电极220的表面上。第一界面结构240可以包括第一金属(即，第一界面层230中包括的第一金属)、第二金属、氧和氮。
具体地，随着第一界面层230、第二界面层232和第三界面层234中包括的钛、铌和氧扩散到下电极220的表面，下电极220的表面可以转换为包括钛、铌、氮和氧的第一界面结构240。此外，随着第二金属扩散到第一界面层230，第一界面层230、第二界面层232和第三界面层234可以转换为包括钛、铌、氧和氮的第二界面结构242。因此，可以在下电极220上形成第一界面结构240和第二界面结构242。
同时，形成在蚀刻停止层200、上支撑层图案208a和下支撑层图案204a上的第二界面层232可以扩散到第一界面层230，但可能不会进一步扩散到第一界面层230的下部。因此，形成在蚀刻停止层200、上支撑层图案208a和下支撑层图案204a上的第一界面层230和第二界面层232可以转换为包括钛、铌和氧的第三界面结构244。换言之，第三界面结构244可以形成在蚀刻停止层200、上支撑层图案208a和下支撑层图案204a上。
第一界面结构240中的第二金属的浓度可以至少大于10％(原子％)，例如约10％至约30％。第一界面结构240可以具有约5埃至15埃的厚度，例如约10埃。
当执行上述工艺时，可以形成与参照图12描述的结构相同的结构。
参照图19，可以通过各向同性蚀刻工艺去除第三界面结构244。去除工艺可以与参照图12和图13描述的去除工艺相同。此后，可以相同地执行参照图15和图16描述的工艺以制造图16中所示的DRAM元件。
图20和图21是根据示例实施例的制造电容器的方法中的多个阶段的截面图。以下将描述的制造电容器的方法可以包括与参照图6至图16描述的工艺相同的工艺，除了可以进一步添加形成上界面结构的工艺之外。
参照图20，首先，可以相同地执行参照图6至图15描述的工艺以形成图15所示的结构。此后，可以在介电层250上形成包括具有导电性的第一金属氧化物的第一上界面层252和包括具有导电性的第二金属氧化物的第二上界面层254，以形成上界面结构256。
第一上界面层252和第二上界面层254中的至少一个上界面层可以包括与将要随后形成的上电极260中包括的金属不同的金属。第一上界面层252和第二上界面层254中的所述至少一个上界面层中包括的金属可以包括例如铌、钽、钨、钴、锡或铟。
根据示例实施例，上界面结构256可以通过沉积氧化钛层和氧化铌层来形成。在一些示例实施例中，上界面结构256可以通过沉积氧化铌层和氧化钛层来形成。上界面结构256可以具有约5埃至约15埃的厚度，例如约10埃。
同时，在形成上界面结构256之后可以不执行扩散工艺。
参照图21，可以在上界面结构256上形成上电极260和板电极262。因此，可以形成图5A所示的电容器。通过以上工艺，可以制造DRAM元件。
图22和图23是根据示例实施例的制造电容器的方法中的多个阶段的截面图。以下将描述的制造电容器的方法可以包括与参照图6至图16描述的工艺相同的工艺，除了可以进一步添加形成上界面层的工艺之外。
参照图22，首先，可以相同地执行参照图6至图15描述的工艺以形成图15所示的结构。此后，可以在介电层250上形成包括具有导电性的第一金属氧化物的上界面层258。
上界面层258可以包括与上电极260中包括的金属不同的金属。上界面层258中包括的金属可以包括例如铌、钽、钨、钴、锡或铟。
根据示例实施例，上界面层258可以通过沉积氧化铌层形成。上界面层258可以具有约5埃至约15埃的厚度，例如约10埃。
同时，在形成上界面层258之后可以不执行扩散工艺。
参照图23，可以在上界面层258上形成上电极260和板电极262。因此，可以形成图5B所示的电容器。通过以上工艺，可以制造DRAM元件。
作为总结和回顾，示例实施例提供了一种制造具有高电容和低漏电流的电容器的方法。示例实施例提供了一种制造包括具有高电容和低漏电流的电容器的DRAM元件的方法。
也即，根据示例实施例，电容器可以包括在下电极与介电层之间的、包含相互不同的金属的界面结构。因此，电容器可以具有高电容和低漏电流。此外，由于在蚀刻停止层、下支撑层图案和上支撑层图案上未设置界面结构，因此可以防止或显著减少其中下电极彼此电连接的桥接缺陷。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅以一般性的描述意义来使用和予以解释，而不是为了限制的目的。在一些情况下，如在提交本申请时本领域普通技术人员应认识到的那样，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件相结合使用，除非另有明确说明。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的前提下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种制造电容器的方法，所述方法包括：
形成包括第一金属的下电极；
形成支撑层图案，所述支撑层图案将所述下电极的外侧壁彼此连接；
在所述下电极和所述支撑层图案上形成第一界面层，所述第一界面层包括具有导电性的第一金属氧化物；
在所述第一界面层上形成第二界面层，所述第二界面层包括具有导电性的第二金属氧化物；
使所述第二界面层中包括的第二金属通过所述第一界面层扩散到所述下电极，使得在所述下电极的表面上形成第一界面结构并且在所述支撑层图案的表面上形成第二界面结构，所述第一界面结构和所述第二界面结构至少包括所述第一金属和所述第二金属；
通过蚀刻工艺至少完全去除形成在所述支撑层图案上的所述第二界面结构；
在所述第一界面结构和所述支撑层图案上形成介电层；以及
在所述介电层上形成上电极。
2.根据权利要求1所述的方法，其中，所述第一界面层由在相同蚀刻工艺中具有比所述第二界面层的材料高的蚀刻速率的材料形成。
3.根据权利要求1所述的方法，其中，所述第二界面层中的所述第二金属由铌、钽、钨、钴、锡或铟形成。
4.根据权利要求1所述的方法，其中，所述第一界面层由氧化钛形成，并且所述第二界面层由氧化铌形成。
5.根据权利要求4所述的方法，其中，每个所述下电极由氮化钛形成，并且所述第一界面结构由包括钛、铌、氧和氮的材料形成。
6.根据权利要求1所述的方法，其中：
所述第一界面层和所述第二界面层各自形成为具有3埃至7埃的厚度，以及
所述第一界面层的厚度和所述第二界面层的厚度之和小于10埃。
7.根据权利要求1所述的方法，其中，形成所述第一界面结构使得所述第一界面结构中包括的所述第二金属的浓度为10％至30％。
8.根据权利要求1所述的方法，其中，所述第一界面结构被形成为具有5埃至15埃的厚度。
9.根据权利要求1所述的方法，其中，所述介电层由HfO2、ZrO2、TiO2、Ta2O3和La2O3中的至少一种形成。
10.根据权利要求1所述的方法，其中，使所述第二金属扩散包括执行等离子处理工艺、热处理工艺或紫外线UV处理工艺。
11.根据权利要求1所述的方法，还包括：在所述第二界面层上形成第三界面层，所述第三界面层包括与所述第一界面层相同的材料。
12.根据权利要求1所述的方法，还包括：在形成所述介电层之后形成上界面层，所述上界面层包括所述第一金属氧化物。
13.根据权利要求1所述的方法，还包括：在形成所述下电极之前形成蚀刻停止层，其中：
所述下电极形成为使得所述下电极的下部延伸穿过所述蚀刻停止层，以及
在去除所述第二界面结构期间，形成在所述蚀刻停止层上的所述第二界面结构在所述蚀刻工艺中被完全去除。
14.一种制造电容器的方法，所述方法包括：
在衬底上形成下部结构；
在所述下部结构上形成蚀刻停止层；
在所述下部结构上形成包括第一金属的下电极，使得所述下电极延伸穿过所述蚀刻停止层；
在所述下电极和所述蚀刻停止层上形成第一界面层，所述第一界面层包括具有导电性的第一金属氧化物；
在所述第一界面层上形成第二界面层，所述第二界面层包括具有导电性的第二金属氧化物；
使所述第二界面层中包括的第二金属扩散到所述下电极以在所述下电极的表面上形成至少包括所述第一金属和所述第二金属的第一界面结构，所述第一界面层和所述第二界面层转换为所述蚀刻停止层上的第二界面结构；
通过蚀刻工艺从所述蚀刻停止层至少完全去除所述第二界面结构；
在所述第一界面结构和所述蚀刻停止层上形成介电层；以及
在所述介电层上形成上电极。
15.根据权利要求14所述的方法，其中，所述第二界面层中的所述第二金属包括铌、钽、钨、钴、锡或铟。
16.根据权利要求14所述的方法，其中，所述第一界面层包括氧化钛，并且所述第二界面层包括氧化铌。
17.根据权利要求16所述的方法，其中，所述下电极包括氮化钛，并且所述第一界面结构包括包含钛、铌、氧和氮的材料。
18.一种制造动态随机存取存储器DRAM元件的方法，所述方法包括：
在衬底上形成位线结构；
在所述衬底上形成接触结构；
在所述接触结构上形成蚀刻停止层；
在所述接触结构上分别形成包括第一金属的下电极，所述下电极延伸穿过蚀刻停止层以接触所述接触结构；
在所述下电极和所述蚀刻停止层上形成界面层，所述界面层至少具有氧化钛层和氧化铌层的堆叠结构；
使所述界面层中包括的铌扩散到所述下电极，以在所述下电极的表面上形成至少包括钛和铌的第一界面结构且在所述蚀刻停止层上形成第二界面结构；
通过蚀刻工艺从所述蚀刻停止层至少完全去除所述第二界面结构；
在所述第一界面结构和所述蚀刻停止层上形成介电层；以及
在所述介电层上形成上电极。
19.根据权利要求18所述的方法，还包括：在形成所述下电极之后，形成将所述下电极的外侧壁彼此连接的支撑层图案，使得所述第二界面结构形成在所述支撑层图案上并且随后在去除所述第二界面结构期间被完全去除。
20.根据权利要求18所述的方法，还包括：在形成所述界面层期间在所述氧化铌层上形成附加的氧化钛层。
CN202310486458.1A 2022-05-04 2023-04-28 制造电容器的方法以及使用该电容器制造dram元件的方法 Pending CN117015240A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220055305A KR20230155743A (ko) 2022-05-04 2022-05-04 커패시터 형성 방법 및 이를 이용한 디램 소자의 제조 방법
KR10-2022-0055305 2022-05-04

Publications (1)

Publication Number Publication Date
CN117015240A true CN117015240A (zh) 2023-11-07

Family

ID=88569861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310486458.1A Pending CN117015240A (zh) 2022-05-04 2023-04-28 制造电容器的方法以及使用该电容器制造dram元件的方法

Country Status (4)

Country Link
US (1) US20230363135A1 (zh)
KR (1) KR20230155743A (zh)
CN (1) CN117015240A (zh)
TW (1) TWI843549B (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102706512B1 (ko) * 2020-07-30 2024-09-11 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
KR20230155743A (ko) 2023-11-13
US20230363135A1 (en) 2023-11-09
TWI843549B (zh) 2024-05-21
TW202345300A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
CN108962893B (zh) 动态随机存取存储器及其制造方法
US7723202B2 (en) Method for manufacturing a semiconductor device including a crown-type capacitor
US20040149992A1 (en) Semiconductor device and method of manufacturing the same
KR100703970B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
US20220115380A1 (en) Semiconductor memory devices and methods of fabricating the same
CN112786595B (zh) 半导体存储器装置
US20220352173A1 (en) Semiconductor device
KR20220035674A (ko) 배선 구조물, 그 형성 방법, 및 상기 배선 구조물을 포함하는 반도체 장치
KR20000023205A (ko) 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터 및 네가티브 형태를 이용한 그것의 제조 방법
US20010041404A1 (en) Semiconductor memory device and method of fabricating the same
CN113437070B (zh) 半导体装置及其形成方法
KR100443917B1 (ko) 다마신 게이트 및 에피택셜공정을 이용한 반도체메모리장치 및 그의 제조방법
TWI843549B (zh) 電容器的製造方法
US20230309292A1 (en) Capacitor and dram device including the same
TWI844984B (zh) 半導體裝置
US20220344341A1 (en) Semiconductor devices having air gaps
US20240040773A1 (en) Semiconductor device and method of fabricating the same
US20240032276A1 (en) Semiconductor device
US20240172426A1 (en) Semiconductor device
JP2012054415A (ja) 半導体装置の製造方法
TW202347777A (zh) 半導體裝置
KR20040000016A (ko) 반도체 소자의 콘택 형성 방법
CN117082853A (zh) 半导体装置
KR20220014953A (ko) 반도체 장치 및 이의 제조 방법
CN115295527A (zh) 包括边缘绝缘层的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication