TW202345300A - 電容器的製造方法 - Google Patents

電容器的製造方法 Download PDF

Info

Publication number
TW202345300A
TW202345300A TW112116397A TW112116397A TW202345300A TW 202345300 A TW202345300 A TW 202345300A TW 112116397 A TW112116397 A TW 112116397A TW 112116397 A TW112116397 A TW 112116397A TW 202345300 A TW202345300 A TW 202345300A
Authority
TW
Taiwan
Prior art keywords
layer
interface
metal
interface layer
pattern
Prior art date
Application number
TW112116397A
Other languages
English (en)
Inventor
蔡志旼
朴瑛琳
申東珉
林載順
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202345300A publication Critical patent/TW202345300A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Abstract

一種製造電容器的方法包括：形成包含第一金屬的下部電極；形成支撐層圖案，支撐層圖案將下部電極的外側壁彼此連接；在下部電極及支撐層圖案上形成包含具有導電性的第一金屬氧化物的第一介面層；在第一介面層上形成包含具有導電性的第二金屬氧化物的第二介面層；使第二介面層中所包含的第二金屬擴散至下部電極表面，以在下部電極表面上形成包含至少第一金屬及第二金屬的第一介面結構；藉由蝕刻製程完全地移除形成於支撐層圖案上的至少第二介面結構；在第一介面結構及支撐層圖案上形成介電層；以及在介電層上形成上部電極。

Description

電容器的形成方法及其製造DRAM元件的方法
[相關申請案的交叉參考]
本申請案基於35 USC § 119主張於2022年5月4日在韓國智慧財產局（KIPO）提出申請的韓國專利申請案第10-2022-0055305號的優先權，所述韓國專利申請案的全部揭露內容併入本案供參考。
本揭露的實施例是有關於一種形成電容器的方法及一種使用所述方法製造動態隨機存取記憶體（DRAM）元件的方法。更具體而言，本揭露的實施例是有關於一種形成具有高電容及低漏電流的電容器的方法以及一種製造包括所述電容器的DRAM元件的方法。
動態隨機存取記憶體（dynamic random access memory，DRAM）元件可被配置成使電晶體及電容器包括於記憶體胞元中。電容器可具有高電容及低漏電流。
根據本揭露的實施例，一種製造電容器的方法可包括：形成包含第一金屬的下部電極；形成支撐層圖案，所述支撐層圖案將下部電極的外側壁彼此連接；在下部電極及支撐層圖案上形成包含具有導電性的第一金屬氧化物的第一介面層；在第一介面層上形成包含具有導電性的第二金屬氧化物的第二介面層；使第二介面層中所包含的第二金屬擴散至下部電極表面，以在下部電極表面上形成包含至少第一金屬及第二金屬的第一介面結構，其中第一介面層及第二介面層轉換成第二介面結構；藉由蝕刻製程完全地移除形成於支撐層圖案上的至少第二介面結構；在第一介面結構及支撐層圖案上形成介電層；以及在介電層上形成上部電極。
根據本揭露的其他實施例，一種製造電容器的方法可包括：在基板上形成下部結構；在下部結構上形成蝕刻終止層；穿過蝕刻終止層在下部結構上形成包含第一金屬的下部電極；在下部電極及蝕刻終止層上形成包含具有導電性的第一金屬氧化物的第一介面層；在第一介面層上形成包含具有導電性的第二金屬氧化物的第二介面層；使第二介面層中所包含的第二金屬擴散至下部電極表面，以在下部電極表面上形成包含至少第一金屬及第二金屬的第一介面結構，其中第一介面層及第二介面層轉換成第二介面結構；藉由蝕刻製程完全地移除形成於蝕刻終止層上的至少第二介面結構；在第一介面結構及蝕刻終止層上形成介電層；以及在介電層上形成上部電極。
根據本揭露的又一些其他實施例，一種製造DRAM元件的方法可包括：在基板上形成電晶體，所述電晶體包括閘極結構、第一雜質區及第二雜質區；形成位元線結構，所述位元線結構電性連接至第一雜質區；在基板上形成層間絕緣層，所述層間絕緣層覆蓋電晶體及位元線結構；在層間絕緣層內形成接觸結構，所述接觸結構連接至第二雜質區；在層間絕緣層及接觸結構上形成蝕刻終止層；穿過蝕刻終止層在接觸結構上形成下部電極，所述下部電極各自包含第一金屬；在下部電極及蝕刻終止層上形成具有由至少氧化鈦層及氧化鈮層形成的堆疊結構的介面層；使介面層中所包含的鈮擴散至下部電極表面，以在下部電極表面上形成包含至少第一金屬及鈮的第一介面結構，其中介面層轉換成第二介面結構；藉由蝕刻製程完全地移除形成於蝕刻終止層上的至少第二介面結構；在第一介面結構及蝕刻終止層上形成介電層；以及在介電層上形成上部電極。
圖1是示出根據示例性實施例的DRAM元件的佈局的平面圖。圖2是示出根據示例性實施例的DRAM元件的剖視圖。圖3是示出根據示例性實施例的DRAM元件中的電容器的部分的放大剖視圖。圖4A及圖4B是分別示出根據示例性實施例的DRAM元件中的電容器的部分的放大剖視圖。
圖2是沿圖1所示的線I-I'截取的剖視圖。為簡化圖示，在圖2中未示出形成於電容器的下部電極上的結構。圖3是示出圖2所示區A的放大剖視圖（圖3相對於圖2中的結構逆時針旋轉，以示出水平配置而非豎直配置）。圖4A及圖4B是示出圖2所示區B的放大剖視圖。為簡化圖示，圖4A及圖4B示出僅與支撐層圖案及介面結構接觸（即，無介電層及上部電極）的下部電極區。
參照圖1及圖2，基板100上可形成有動態隨機存取記憶體（DRAM）元件。
舉例而言，基板100可為包含矽、鍺、矽鍺或III-V族化合物（例如，GaP、GaAs或GaSb）的晶圓。根據一些示例性實施例，基板100可為絕緣體上矽（silicon-on-insulator，SOI）晶圓或絕緣體上鍺（germanium-on-insulator，GOI）晶圓。
DRAM元件可包括選擇電晶體、電容器及位元線結構120。DRAM元件的單位記憶體胞元可包括一個選擇電晶體及一個電容器。
基板100上可設置有隔離層102。位於隔離層102之間的基板100可被定義為主動區（active region）104。
基板100上可設置有在平行於基板100的頂表面的第一方向X上延伸的閘極溝渠。閘極溝渠內部可設置有閘極結構106。
根據示例性實施例，閘極結構106可包括閘極絕緣層、閘極電極及頂蓋絕緣圖案。閘極結構106可在第一方向X上延伸。多個閘極結構106可在平行於基板100的表面且垂直於第一方向X的第二方向Y上彼此間隔開。
在主動區104的上部部分上在閘極結構106之間可設置有用作源極/汲極區的第一雜質區及第二雜質區。閘極結構106以及第一雜質區及第二雜質區可用作選擇電晶體。
主動區104、隔離層102及閘極結構106上可堆疊有第一絕緣圖案110及第二絕緣圖案112。舉例而言，第一絕緣圖案110可包含氧化物（例如，氧化矽），且第二絕緣圖案112可包含氮化物（例如，氮化矽）。
在基板100的上面未形成第一絕緣圖案110及第二絕緣圖案112的局部區中可包括有凹陷部（recess）。第一雜質區的頂表面可在凹陷部的底表面上暴露出。
第二絕緣圖案112及凹陷部上可設置有位元線結構120。位元線結構120可包括導電圖案120a、障壁金屬圖案120b、金屬圖案120c及硬遮罩圖案120d。導電圖案120a可包含例如摻雜有雜質的複晶矽。位元線結構120可在第二方向上延伸，且多個位元線結構120可在第一方向上彼此間隔開。根據示例性實施例，位元線結構120的側壁上可設置有間隔件122，例如，所述間隔件可具有其中多個間隔件在側向上堆疊的結構。此外，可提供填充各位元線結構120之間的間隙的第一層間絕緣層。
可提供接觸插塞130及搭接接墊132，接觸插塞130及搭接接墊132穿過第一層間絕緣層、第二絕緣圖案112及第一絕緣圖案110以接觸第二雜質區。接觸插塞130可設置於位元線結構120之間。搭接接墊132可形成於接觸插塞130上。各搭接接墊132之間可設置有絕緣圖案134。
搭接接墊132、絕緣圖案134及第一層間絕緣層上可設置有蝕刻終止層200。可提供穿過蝕刻終止層200且接觸搭接接墊132的電容器。蝕刻終止層200可包含例如氮化矽、氮氧化矽及類似材料。
電容器可包括下部電極220、第一介面結構240、介電層250及上部電極260。另外，下部電極220的側壁上可設置有下部支撐層圖案204a及上部支撐層圖案208a。另外，上部電極260上可設置有板電極（plate electrode）262。
下部電極220可具有圓柱形（例如，柱）形狀。下部電極220可穿過蝕刻終止層200，以例如直接接觸搭接接墊132。
下部電極220可包含第一金屬。根據示例性實施例，下部電極220可包含氮化鈦。在一些示例性實施例中，下部電極220可包含金屬（例如，Ti、W、Ni或Co）或金屬氮化物（例如，TiSiN、TiAlN、TaN、TaSiN或WN）。
下部支撐層圖案204a可支撐下部電極220的中心部分的外側壁並將所述外側壁彼此連接。上部支撐層圖案208a可支撐下部電極220的上部部分的外側壁並將所述外側壁彼此連接。下部支撐層圖案204a及上部支撐層圖案208a可包含絕緣材料（例如，氮化矽、氮氧化矽及類似材料）。
在一些示例性實施例中，可提供下部支撐層圖案及上部支撐層圖案中的僅一者。在一些示例性實施例中，可不提供下部支撐層圖案及上部支撐層圖案。
第一介面結構240可例如直接形成於下部電極220上。第一介面結構240可不形成於下部支撐層圖案204a、上部支撐層圖案208a及蝕刻終止層200的頂表面及底表面（例如，平行於基板100的頂表面的表面）上。第一介面結構240可相對於下部電極220與下部支撐層圖案204a進行接觸的表面及下部電極220與上部支撐層圖案208a進行接觸的區的表面而言位於內部。舉例而言，如圖2中所示，第一介面結構240可相對於下部支撐層圖案204a的面對下部電極220的表面水平地偏移，例如，以使第一介面結構240可不與下部支撐層圖案204a的底表面及頂表面交疊。
舉例而言，如圖4A中所示，第一介面結構240可具有實質上均勻的厚度。舉例而言，如圖4A中進一步所示，第一介面結構240可具有與自下部電極220延伸的突出部（protrusion）相同的厚度，以使第一介面結構240的側向表面與自下部電極220延伸的突出部的側向表面可共面，例如，以使第一介面結構240與下部支撐層圖案204a可不豎直地或水平地交疊。
在另一實例中，如圖4B中所示，第一介面結構240上可更包括有第二介面結構242。第二介面結構242可由與第一介面結構240實質上相同的材料形成。形成於蝕刻終止層200、上部支撐層圖案208a及下部支撐層圖案204a的周邊處的第二介面結構242可具有相對薄的厚度。
第一介面結構240可包含下部電極220中所包含的第一金屬、下部電極220中所未包含的第二金屬、氧及氮。由於第一介面結構240中包含第二金屬，因此電容器的電容可增大。舉例而言，第二金屬可包括鈮。在另一實例中，第二金屬可包括鉭、鎢、鈷、錫（Sn）或銦。舉例而言，第一介面結構240可為包含鈦（即，第一金屬）、鈮（即，第二金屬）、氧及氮的材料。
第一介面結構240中的第二金屬的濃度可至少10%（原子%）（例如，約10%至約30%）。舉例而言，第一介面結構240中所包含的鈮的濃度可大於10%。以第一介面結構240的總組成計，當第二金屬（例如，鈮）以大於10%的量包含於第一介面結構240中時，將在後續製程中形成的電容器的電容可增大。
第一介面結構240可具有為約5埃至約15埃（例如，約10埃）的厚度。當第一介面結構240薄於5埃時，電容的增大可能為小的。當第一介面結構240厚於15埃時，第一介面結構240中的第二金屬的濃度可能降低。
介電層250可沿第一介面結構240、下部支撐層圖案204a、上部支撐層圖案208a及蝕刻終止層200的外表面共形地形成。介電層250可包含金屬氧化物。介電層250可包含例如HfO 2、ZrO 2、Al 2O 3、La 2O 3、Ta 2O 3及/或TiO 2。介電層250可包括單層或其中堆疊有至少兩個層的多層。根據示例性實施例，介電層250可為HfO 2層、ZrO 2層或其中堆疊有HfO 2層及ZrO 2層的多層。
第一介面結構240可與介電層250直接接觸，例如，第一介面結構240可在下部電極220與介電層250之間完全地分離。當介電層250如上所述與包含由互不相同的材料形成的金屬、氧及氮的第一介面結構240直接接觸時，相較於其中介電層250與下部電極220直接接觸的情形而言，電容可能變得更高。另外，電容器的漏電流可減小。同時，介電層250可與下部支撐層圖案204a、上部支撐層圖案208a及蝕刻終止層200直接接觸。
上部電極260可形成於介電層250上。上部電極260可包含例如氮化鈦（TiN x）、鈦（Ti）、鉭（Ta）、氮化鉭（TaN x）、釕（Ru）、鎢及氮化鎢。
板電極262可形成於上部電極260上。板電極262可包含複晶矽。
由於電容器包括例如位於下部電極220與介電層250之間的第一介面結構240，進而使得第一介面結構240不與下部支撐層圖案204a及上部支撐層圖案208的頂表面及底表面豎直地交疊，因此電容器的電容可增大。此外，電容器的漏電流可減小。
圖5A是示出根據示例性實施例的DRAM元件中的電容器的部分的放大剖視圖。除在介電層250與上部電極260之間更包括上部介面結構以外，圖5A中所示電容器可與參照圖1至圖4B所述的電容器相同。
參照圖5A，電容器可包括下部電極220、第一介面結構240、介電層250、上部介面結構256及上部電極260。另外，儘管未示出，然而下部支撐層圖案204a及上部支撐層圖案208a可設置於下部電極220的側壁上。另外，板電極262可設置於上部電極260上。
上部介面結構256可包括第一上部介面層252及第二上部介面層254，第一上部介面層252包含具有導電性的第一金屬氧化物，第二上部介面層254包含具有導電性的第二金屬氧化物。第一上部介面層252及第二上部介面層254中的至少一者可包含與在隨後將形成的上部電極中所包含的金屬不同的金屬。第一上部介面層252及第二上部介面層254中的所述至少一者中所包含的金屬可包括例如鈮、鉭、鎢、鈷、Sn或銦。
根據示例性實施例，上部介面結構256可具有由氧化鈦層及氧化鈮層形成的堆疊結構。在一些示例性實施例中，上部介面結構256可具有由氧化鈮層及氧化鈦層形成的堆疊結構。
圖5B是示出根據示例性實施例的DRAM元件中的電容器的部分的放大剖視圖。除在介電層250與上部電極260之間更包括上部介面層以外，圖5B中所示電容器可與參照圖1至圖4B所述的電容器相同。
參照圖5B，上部介面層258可包含與上部電極260中所包含的金屬不同的金屬，且可包含具有導電性的金屬氧化物。
上部介面層258中所包含的金屬可位於介電層250與上部電極260之間。上部介面層258可包含例如鈮、鉭、鎢、鈷、Sn或銦。根據示例性實施例，上部介面層258可為氧化鈮層。
圖6至圖16是根據示例性實施例的製造電容器的方法中的各階段的剖視圖。
參照圖6，可對基板100實行淺溝渠隔離（shallow trench isolation，STI）製程以形成隔離層102。因此，基板100可被劃分成元件分離區，在所述元件分離區中，隔離層102形成於主動區104之間。
可蝕刻基板100的上部部分及隔離層102的上部部分，以形成在第一方向上延伸的閘極溝渠。可在閘極溝渠內部形成閘極結構。可在位於閘極結構的兩側上的主動區104中分別形成第一雜質區及第二雜質區。
可在主動區104、隔離層102及閘極結構上形成第一絕緣圖案110及第二絕緣圖案112。可在基板100的上面未形成第一絕緣圖案110及第二絕緣圖案112的部分中形成凹陷部。第一雜質區的頂表面可在凹陷部的底表面上暴露出。
可在第二絕緣圖案112及凹陷部上形成在第二方向上延伸的位元線結構120。位元線結構120可具有由導電圖案120a、障壁金屬圖案120b、金屬圖案120c及硬遮罩圖案120d形成的堆疊結構。根據示例性實施例，可在位元線結構120的側壁上形成間隔件122。
可形成覆蓋位元線結構120的第一層間絕緣層。可蝕刻第一層間絕緣層的位於位元線結構120之間的部分以形成暴露出基板的第二雜質區的接觸孔（contact hole）。可形成接觸插塞130及搭接接墊132以填充接觸孔。可在搭接接墊132之間形成絕緣圖案134。可將搭接接墊132電性連接至第二雜質區。
參照圖7，可在搭接接墊132及絕緣圖案134上形成蝕刻終止層200。蝕刻終止層200可包含例如氮化矽、氮氧化矽及類似材料。
可在蝕刻終止層200上依序堆疊下部模具層202、下部支撐層204、上部模具層206及上部支撐層208。下部模具層202及上部模具層206可包含相對於下部支撐層204及上部支撐層208具有蝕刻選擇性的絕緣材料。舉例而言，下部模具層202及上部模具層206可包含氧化矽，且下部支撐層204及上部支撐層208可包含氮化矽或氮氧化矽。
可在上部支撐層208上形成電容器遮罩圖案210。電容器遮罩圖案210可包括暴露出其中欲形成下部電極的區的孔。電容器遮罩圖案210可包含非晶碳或複晶矽。
在一些示例性實施例中，可不形成下部支撐層204及上部支撐層208中的一者。在一些示例性實施例中，可既不形成下部支撐層204亦不形成上部支撐層208。
參照圖8，可使用電容器遮罩圖案210作為蝕刻遮罩來蝕刻上部支撐層208、上部模具層206、下部支撐層204、下部模具層202及蝕刻終止層200，以形成第一孔。蝕刻製程可包括各向異性蝕刻製程（anisotropic etching process）。
此後，可形成下部電極層以填充第一孔，且可對下部電極層進行平坦化以暴露出上部支撐層208的頂表面。因此，可在第一孔中形成下部電極220。
下部電極220可包含第一金屬。根據示例性實施例，下部電極220可包含金屬（例如，Ti、W、Ni或Co）或金屬氮化物（例如，TiN、TiSiN、TiAlN、TaN、TaSiN或WN）。舉例而言，下部電極220可包含氮化鈦。
參照圖9，可在上部支撐層208及下部電極220上形成第一遮罩圖案222。第一遮罩圖案222可包含非晶碳或複晶矽。
可使用第一遮罩圖案222作為蝕刻遮罩來蝕刻上部支撐層208，以形成上部支撐層圖案208a。蝕刻製程可包括各向異性蝕刻製程，且可包括例如乾式蝕刻製程（dry etching process）。上部支撐層圖案208a可包括第一開口。
此後，可移除上部模具層206。移除製程可包括各向同性蝕刻製程（isotropic etching process），且可包括例如濕式蝕刻製程（wet etching process）。舉例而言，當上部模具層206包含氧化矽時，可使用包含HF、NH 4F及類似材料的蝕刻劑來實行蝕刻製程。
可使用第一遮罩圖案222蝕刻下部支撐層204，以形成下部支撐層圖案204a。蝕刻製程可包括各向異性蝕刻製程，且可包括例如乾式蝕刻製程。
下部支撐層圖案204a可具有與上部支撐層圖案208a實質上相同的形狀。下部支撐層圖案204a可包括第二開口。第二開口可分別位於與第一開口相同的位置處，例如，第一開口與第二開口可彼此豎直地交疊。
此後，可移除下部模具層202。移除製程可包括各向同性蝕刻製程（例如，濕式蝕刻製程）。舉例而言，當下部模具層202包含氧化矽時，可使用包含HF、NH 4F及類似材料的蝕刻劑來實行蝕刻製程。
接下來，可移除第一遮罩圖案222。當實行以上製程時，可形成對下部電極220進行支撐的下部支撐層圖案204a及上部支撐層圖案208a。
參照圖10，可沿蝕刻終止層200的表面、下部電極220的表面、下部支撐層圖案204a的表面及上部支撐層圖案208a的表面共形地（且例如連續地）形成第一介面層230。第一介面層230可包含具有導電性的金屬氧化物。第一介面層230可包含當實行相同的蝕刻製程時具有較將在後續製程中形成的第二介面層高的蝕刻速率的材料。由於形成第一介面層230，因此可更容易地移除將在後續製程中形成的第三介面結構。
根據示例性實施例，第一介面層230可包含與下部電極220中所包含的金屬（即，第一金屬）相同的金屬材料。根據示例性實施例，第一介面層230可包含氧化鈦。
第一介面層230可具有為小於7埃（例如，約3埃至約7埃）的厚度。當第一介面層230薄於3埃時，第三介面結構可能不容易被移除。當第一介面層230厚於7埃時，第二介面層可能變得相對薄而使得第二介面層中所包含的金屬的擴散可能減少。
可藉由實行例如原子層沈積方案、化學氣相沈積方案、物理氣相沈積方案、離子植入方案或類似方案來形成第一介面層230。
在形成第一介面層230之後，可實行用於使第一介面層230中所包含的金屬擴散至下部電極220的擴散製程。擴散製程可包括例如電漿處理製程、熱處理製程、紫外線（ultraviolet，UV）處理製程及類似製程。
在一些示例性實施例中，可在實行第一介面層230的沈積製程的同時原位實行擴散製程。在一些示例性實施例中，在形成第一介面層230之後，可不實行擴散製程。
參照圖11，可沿第一介面層230的表面在第一介面層230上例如共形地且連續地形成第二介面層232。第二介面層232可包含具有導電性的金屬氧化物，且第二介面層232中所包含的金屬可被稱為第二金屬。
第二介面層232可被設置成使第二金屬擴散至下部電極220的表面。第二介面層232中所包含的第二金屬可為與下部電極220中所包含的第一金屬不同的材料。第二金屬可為當摻雜至下部電極220時能夠使電容器的電容增大的材料。
根據示例性實施例，第二金屬可包括鈮。換言之，第二介面層232可為氧化鈮。在一些示例性實施例中，第二金屬可包括鉭、鎢、鈷、Sn或銦，且第二介面層232可為第二金屬的氧化物。
第二介面層232可具有為小於7埃的厚度，例如為約3埃至約7埃的厚度。當第二介面層232薄於3埃時，第二金屬的擴散可能減少。當第二介面層232厚於7埃時，第一介面層230可能變得相對薄而使得可能難以在後續製程中移除第三介面結構。
可藉由實行例如原子層沈積方案、化學氣相沈積方案、物理氣相沈積方案、離子植入方案或類似方案來形成第二介面層232。
根據示例性實施例，第一介面層230的厚度與第二介面層232的厚度之和可小於10埃，例如為約6埃至約10埃的厚度。當第一介面層230的厚度與第二介面層232的厚度之和薄於6埃時，擴散至下部電極220的表面的金屬的量可能變小，且當第一介面層230的厚度與第二介面層232的厚度之和厚於10埃時，電容器的積體度可能降低。
參照圖12，在形成第二介面層232之後，可實行用於使第二金屬擴散至第一介面層230的表面及下部電極220的表面的擴散製程。擴散製程可包括例如電漿處理製程、熱處理製程、紫外線（UV）處理製程及類似製程。在一些示例性實施例中，可在實行第二介面層232的沈積製程的同時原位實行擴散製程。
藉由擴散製程，第二金屬（例如，鈮）可擴散至第一介面層230的表面及下部電極220的表面，以使得可在下部電極220的表面上形成包含至少第一金屬及第二金屬的第一介面結構240。第一介面結構240可包含第一金屬（即，第一介面層230中所包含的金屬）、第二金屬、氧及氮。
詳言之，隨著第一介面層230及第二介面層232中所包含的鈦、鈮及氧擴散至下部電極220的表面，下部電極220的表面可轉換成包含鈦、鈮、氮及氧的第一介面結構240。舉例而言，參照圖11及圖12，下部電極220的部分（例如，自原始最外表面至預定深度）可轉換成第一介面結構240（包含鈦、鈮、氮及氧），進而使得下部電極220中的每一者（例如，每一柱）沿平行於基板100的上表面的方向的寬度可減小（相較於原始寬度而言）。
另外，隨著鈮擴散至第一介面層230，第一介面層230及第二介面層232可轉換成包含鈦、鈮及氧的第二介面結構242。第二介面結構242可更包含自下部電極220擴散的氮。因此，可在下部電極220上形成第一介面結構240及第二介面結構242。
儘管為說明起見而將第一介面結構240與第二介面結構242彼此區分開，然而第一介面結構240與第二介面結構242可包含實質上相同的材料，且可能無法彼此區分開（例如，可為其間無可見介面的單層）。
同時，形成於蝕刻終止層200、上部支撐層圖案208a及下部支撐層圖案204a上的第二介面層232可擴散至第一介面層230，但可能無法進一步擴散至第一介面層230的下部部分。亦即，在其中第二介面層232形成於蝕刻終止層200的上表面/下表面、上部支撐層圖案208a的上表面/下表面及下部支撐層圖案204a的上表面/下表面上的區中，第二介面層232可僅局部地擴散至第一介面層230中（例如，不擴散至蝕刻終止層200、上部支撐層圖案208a及下部支撐層圖案204a中）。因此，形成於蝕刻終止層200、上部支撐層圖案208a及下部支撐層圖案204a上的第一介面層230及第二介面層232可轉換成包含鈦、鈮及氧（例如，無氮）的第三介面結構244。換言之，可在蝕刻終止層200、上部支撐層圖案208a及下部支撐層圖案204a上形成第三介面結構244。第一介面結構240的厚度與第二介面結構242的厚度之和可厚於第三介面結構244。
如上所述，由於第一介面結構240中包含第一金屬及第二金屬，因此第一介面結構240可包含互不相同的金屬。當實行以上製程時，擴散至下部電極220的表面的第二金屬的濃度可增大。第一介面結構240中的第二金屬的濃度可大於10%（原子%），例如約10%至約30%。
根據示例性實施例，第一介面結構240中所包含的鈮的濃度可大於10%。當第二金屬（例如，鈮）以大於10%的量包含於第一介面結構240中時，欲在後續製程中形成的電容器的電容可能增大。
第一介面結構240可具有為約5埃至約15埃的厚度。舉例而言，第一介面結構240可具有為約10埃的厚度。
參照圖13及圖14，可藉由各向同性蝕刻製程來移除第三介面結構244。
由於第三介面結構244具有導電性，因此相鄰的下部電極可能藉由第三介面結構244而彼此電性連接。因此，必須完全移除第三介面結構244。在移除第三介面結構244的製程中，第二介面結構242的至少部分可與第三介面結構244一起被移除。然而，在實行移除製程之後，第一介面結構240可保留下來。舉例而言，如圖13中所示，所有的第二介面結構242皆可藉由移除製程被移除。
在另一實例中，如圖14中所示，在實行移除製程之後，第二介面結構的部分可保留下來。由於相較於第三介面結構244而言，第二介面結構242具有優越的黏合性質，因此第二介面結構242可具有較第三介面結構低的蝕刻速率。因此，第二介面結構242的部分可保留下來。在此種情形中，如圖4B中所示，形成於蝕刻終止層、上部支撐層圖案及下部支撐層圖案的周邊處的第二介面結構242可具有相對薄的厚度。
第三介面結構244的移除製程可包括各向同性蝕刻製程。第三介面結構244的蝕刻製程可藉由濕式蝕刻、各向同性乾式蝕刻或原子層蝕刻來實行。藉由以上製程，可暴露出下部支撐層圖案204a的表面、上部支撐層圖案208a的表面及蝕刻終止層200的表面。
同時，與本實施例不同，若欲在蝕刻終止層200、上部支撐層圖案208a及下部支撐層圖案204a上單獨形成第二介面層（例如，無第一介面層），或者欲在蝕刻終止層200、上部支撐層圖案208a及下部支撐層圖案204a上沈積及形成包含互不相同的金屬的複合層（例如，無介面層的擴散），則將非常難以移除第二介面層或複合層。因此，第二介面層或複合層將保留下來，從而導致下部電極之間的橋接缺陷（bridge defect）。
相比之下，根據實施例，藉由首先形成具有高蝕刻速率的第一介面層230、然後在第一介面層230上依序沈積第二介面層232且最終使第一介面層230及第二介面層232擴散而形成的第三介面結構244可具有高蝕刻速率。如上所述，第三介面結構244可藉由各向同性蝕刻製程被完全地蝕刻，以使得可防止或實質上減少當第三介面結構244保留下來時引起的橋接缺陷。
參照圖15，可在第一介面結構240、下部支撐層圖案204a、上部支撐層圖案208a及蝕刻終止層200上形成介電層250。介電層250可包含金屬氧化物。介電層250可包含例如HfO 2、ZrO 2、Al 2O 3、La 2O 3、Ta 2O 3及/或TiO 2。介電層250可包括單層或其中堆疊有至少兩個層的多層。根據示例性實施例，介電層250可為HfO 2層、ZrO 2層或其中堆疊有HfO 2層及ZrO 2層的多層。換言之，介電層250可與第一介面結構240直接接觸。因此，可使電容器的電容增大。
參照圖16，可在介電層250上形成上部電極260。可在上部電極260上形成板電極262。
上部電極260可包含例如氮化鈦（TiN x）、鈦（Ti）、鉭（Ta）、氮化鉭（TaN x）、釕（Ru）、鎢及氮化鎢。板電極262可包含例如複晶矽。
藉由以上製程，可製造具有包括下部電極220、第一介面結構240、介電層250及上部電極260的電容器的DRAM元件。
圖17至圖19是根據示例性實施例的製造電容器的方法中的階段的剖視圖。除可進一步增加形成第三介面層並使第三介面層擴散的製程以外，將在下文闡述的製造電容器的方法可包括與參照圖6至圖16闡述的製程相同的製程。
參照圖17，首先，可相同地實行參照圖6至圖11闡述的製程以形成圖11中所示的結構。然後，如參照圖12所述，在形成第二介面層232之後，可實行用於使第二金屬擴散至第一介面層230的表面及下部電極220的表面的擴散製程。
儘管未示出，然而在擴散製程中，第二金屬可擴散至下部電極220的表面上，以在下部電極220的表面上局部地形成第一介面結構。在一些示例性實施例中，在形成第二介面層232之後，可不實行擴散製程。
接下來，可在第二介面層232上形成第三介面層234。可提供第三介面層234以增大欲在後續製程中形成的第三介面結構的蝕刻速率。因此，第三介面層234可包含與第一介面層230實質上相同的材料。根據示例性實施例，第三介面層234可包含氧化鈦。
第三介面層234可具有為小於7埃的厚度，例如為約1埃至約7埃的厚度。可藉由實行例如原子層沈積方案、化學氣相沈積方案、物理氣相沈積方案、離子植入方案或類似方案來形成第三介面層234。
根據示例性實施例，第一介面層至第三介面層230、232及234的厚度之和可小於10埃，例如為約6埃至約10埃的厚度。當第一介面層至第三介面層230、232及234的厚度之和薄於6埃時，擴散至下部電極220的表面的金屬的量可能變小，且當第一介面層至第三介面層230、232及234的厚度之和厚於10埃時，電容器的積體度可能降低。
參照圖18，在形成第三介面層234之後，可實行用於使第二介面層中所包含的第二金屬擴散至第一介面層230的表面及下部電極220的表面的擴散製程。擴散製程可包括例如電漿處理製程、熱處理製程、紫外線（UV）處理製程及類似製程。擴散製程可與參照圖12闡述的擴散製程實質上相同。
藉由擴散製程，第二金屬（例如，鈮）可擴散至第一介面層230的表面及下部電極220的表面，以使得可在下部電極220的表面上形成包含至少第一金屬及第二金屬的第一介面結構240。第一介面結構240可包含第一介面層230中所包含的第一金屬、第二金屬、氧及氮。
詳言之，隨著第一介面層至第三介面層230、232及234中所包含的鈦、鈮及氧擴散至下部電極220的表面，下部電極220的表面可轉換成包含鈦、鈮、氮及氧的第一介面結構240。另外，隨著第二金屬擴散至第一介面層230，第一介面層至第三介面層230、232及234可轉換成包含鈦、鈮、氧及氮的第二介面結構242。因此，可在下部電極220上形成第一介面結構240及第二介面結構242。
同時，形成於蝕刻終止層200、上部支撐層圖案208a及下部支撐層圖案204a上的第二介面層232可擴散至第一介面層230，但可能無法進一步擴散至第一介面層230的下部部分。因此，形成於蝕刻終止層200、上部支撐層圖案208a及下部支撐層圖案204a上的第一介面層230及第二介面層232可轉換成包含鈦、鈮及氧的第三介面結構244。換言之，可在蝕刻終止層200、上部支撐層圖案208a及下部支撐層圖案204a上形成第三介面結構244。
第一介面結構240中的第二金屬的濃度可大於10%（原子%），例如約10%至約30%。第一介面結構240可具有為約5埃至15埃（例如，約10埃）的厚度。
當實行以上製程時，可形成與參照圖12闡述的結構相同的結構。
參照圖19，可藉由各向同性蝕刻製程來移除第三介面結構244。移除製程可與參照圖12及圖13闡述的移除製程相同。此後，可相同地實行參照圖15及圖16闡述的製程，以製造圖16中所示的DRAM元件。
圖20及圖21是根據示例性實施例的製造電容器的方法中的各階段的剖視圖。除可進一步增加形成上部介面結構的製程以外，將在下文闡述的製造電容器的方法可包括與參照圖6至圖16闡述的製程相同的製程。
參照圖20，首先，可相同地實行參照圖6至圖15闡述的製程，以形成圖15中所示的結構。此後，可在介電層250上形成包含具有導電性的第一金屬氧化物的第一上部介面層252及包含第二金屬氧化物的第二上部介面層254，以形成上部介面結構256。
第一上部介面層252及第二上部介面層254中的至少一者可包含與將隨後形成的上部電極260中所包含的金屬不同的金屬。第一上部介面層252及第二上部介面層254中的所述至少一者中所包含的金屬可包括例如鈮、鉭、鎢、鈷、Sn或銦。
根據示例性實施例，可藉由沈積氧化鈦層及氧化鈮層來形成上部介面結構256。在一些示例性實施例中，可藉由沈積氧化鈮層及氧化鈦層來形成上部介面結構256。上部介面結構256可具有為約5埃至約15埃（例如，約10埃）的厚度。
同時，在形成上部介面結構256之後，可不實行擴散製程。
參照圖21，可在上部介面結構256上形成上部電極260及板電極262。因此，可形成圖5A中所示的電容器。藉由以上製程，可製造DRAM元件。
圖22及圖23是根據示例性實施例的製造電容器的方法中的各階段的剖視圖。除可進一步增加形成上部介面層的製程以外，將在下文闡述的製造電容器的方法可包括與參照圖6至圖16闡述的製程相同的製程。
參照圖22，首先，可相同地實行參照圖6至圖15闡述的製程，以形成圖15中所示的結構。此後，可在介電層250上形成包含具有導電性的第一金屬氧化物的上部介面層258。
上部介面層258可包含與上部電極260中所包含的金屬不同的金屬。上部介面層258中所包含的金屬可包括例如鈮、鉭、鎢、鈷、Sn或銦。
根據示例性實施例，可藉由沈積氧化鈮層來形成上部介面層258。上部介面層258可具有為約5埃至約15埃（例如，約10埃）的厚度。
同時，在形成上部介面層258之後，可不實行擴散製程。
參照圖23，可在上部介面層258上形成上部電極260及板電極262。因此，可形成圖5B中所示的電容器。藉由以上製程，可製造DRAM元件。
綜上所述，各示例性實施例提供一種製造具有高電容及低漏電流的電容器的方法。各示例性實施例提供一種製造包括具有高電容及低漏電流的電容器的DRAM元件的方法。
亦即，根據示例性實施例，一種電容器可在下部電極與介電層之間包括包含互不相同的金屬的介面結構。因此，電容器可具有高電容及低漏電流。另外，由於介面結構未設置於蝕刻終止層、下部支撐層圖案及上部支撐層圖案上，因此可防止或實質上減少下部電極彼此電性連接的橋接缺陷。
本文中已揭露示例性實施例，且儘管採用特定用語，然而該些用語僅是以一般性及說明性意義來使用且應以一般性及說明性意義來解釋，而非用於限制目的。在一些情況下，自本申請案提交時起對於此項技術中具有通常知識者而言應顯而易見，除非另外特別指明，否則結合特定實施例闡述的特徵、特性及/或元件可單獨使用，或者可與結合其他實施例闡述的特徵、特性及/或元件組合使用。因此，熟習此項技術者應理解，可在不背離以下申請專利範圍中闡述的本發明的精神及範圍的條件下進行形式及細節上的各種改變。
100:基板 102:隔離層 104:主動區 106:閘極結構 110:第一絕緣圖案 112:第二絕緣圖案 120:位元線結構 120a:導電圖案 120b:障壁金屬圖案 120c:金屬圖案 120d:硬遮罩圖案 122:間隔件 130:接觸插塞 132:搭接接墊 134:絕緣圖案 200:蝕刻終止層 202:下部模具層 204:下部支撐層 204a:下部支撐層圖案 206:上部模具層 208:上部支撐層 208a:上部支撐層圖案 210:電容器遮罩圖案 220:下部電極 222:第一遮罩圖案 230:第一介面層 232:第二介面層 234:第三介面層 240:第一介面結構 242:第二介面結構 244:第三介面結構 250:介電層 252:第一上部介面層 254:第二上部介面層 256:上部介面結構 258:上部介面層 260:上部電極 262:板電極 A、B:區 I-I':線 X:第一方向 Y:第二方向
藉由參照附圖詳細闡述示例性實施例，各特徵對於熟習此項技術者而言將變得顯而易見，在附圖中： 圖1是示出根據示例性實施例的DRAM元件的佈局的平面圖。 圖2是示出根據示例性實施例的DRAM元件的剖視圖。 圖3是示出根據示例性實施例的DRAM元件中的電容器的部分的放大剖視圖。 圖4A及圖4B是分別示出根據示例性實施例的DRAM元件中的電容器的部分的放大剖視圖。 圖5A是示出根據示例性實施例的DRAM元件中的電容器的部分的放大剖視圖。 圖5B是示出根據示例性實施例的DRAM元件中的電容器的部分的放大剖視圖。 圖6至圖16是根據示例性實施例的製造電容器的方法中的各階段的剖視圖。 圖17至圖19是根據示例性實施例的製造電容器的方法中的各階段的剖視圖。 圖20及圖21是根據示例性實施例的製造電容器的方法中的各階段的剖視圖。 圖22及圖23是根據示例性實施例的製造電容器的方法中的各階段的剖視圖。
104:主動區
106:閘極結構
120:位元線結構
132:搭接接墊
220:下部電極
I-I':線
X:第一方向
Y:第二方向

Claims (10)

  1. 一種製造電容器的方法，所述方法包括： 形成包含第一金屬的下部電極； 形成支撐層圖案，所述支撐層圖案將所述下部電極的外側壁彼此連接； 在所述下部電極及所述支撐層圖案上形成第一介面層，所述第一介面層包含具有導電性的第一金屬氧化物； 在所述第一介面層上形成第二介面層，所述第二介面層包含具有導電性的第二金屬氧化物； 使所述第二介面層中所包含的第二金屬經由所述第一介面層擴散至所述下部電極，進而使得在所述下部電極的表面上形成第一介面結構且在所述支撐層圖案的表面上形成第二介面結構，所述第一介面結構及所述第二介面結構包含至少所述第一金屬及所述第二金屬； 藉由蝕刻製程完全地移除形成於所述支撐層圖案上的至少所述第二介面結構； 在所述第一介面結構及所述支撐層圖案上形成介電層；以及 在所述介電層上形成上部電極。
  2. 如請求項1所述的方法，其中所述第一介面層由在相同的蝕刻製程中具有較所述第二介面層的材料高的蝕刻速率的材料形成。
  3. 如請求項1所述的方法，其中所述第二介面層中的所述第二金屬由鈮、鉭、鎢、鈷、錫或銦形成。
  4. 如請求項1所述的方法，其中所述第一介面層由氧化鈦形成，且所述第二介面層由氧化鈮形成。
  5. 如請求項4所述的方法，其中所述下部電極中的每一者由氮化鈦形成，且所述第一介面結構由包含鈦、鈮、氧及氮的材料形成。
  6. 如請求項1所述的方法，其中： 所述第一介面層及所述第二介面層中的每一者被形成為具有為3埃至7埃的厚度，且 所述第一介面層的所述厚度與所述第二介面層的所述厚度之和小於10埃。
  7. 如請求項1所述的方法，其中所述第一介面結構被形成為使得所述第一介面結構中所包含的所述第二金屬的濃度為10%至30%。
  8. 如請求項1所述的方法，更包括在所述第二介面層上形成第三介面層，所述第三介面層包含與所述第一介面層相同的材料。
  9. 如請求項1所述的方法，更包括在形成所述介電層之後形成上部介面層，所述上部介面層包含所述第一金屬氧化物。
  10. 如請求項1所述的方法，更包括在形成所述下部電極之前形成蝕刻終止層，其中： 所述下部電極被形成為使得所述下部電極的下部部分延伸穿過所述蝕刻終止層，且 在移除所述第二介面結構期間，形成於所述蝕刻終止層上的所述第二介面結構在所述蝕刻製程中被完全地移除。
TW112116397A 2022-05-04 2023-05-03 電容器的製造方法 TW202345300A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220055305A KR20230155743A (ko) 2022-05-04 2022-05-04 커패시터 형성 방법 및 이를 이용한 디램 소자의 제조 방법
KR10-2022-0055305 2022-05-04

Publications (1)

Publication Number Publication Date
TW202345300A true TW202345300A (zh) 2023-11-16

Family

ID=88569861

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112116397A TW202345300A (zh) 2022-05-04 2023-05-03 電容器的製造方法

Country Status (4)

Country Link
US (1) US20230363135A1 (zh)
KR (1) KR20230155743A (zh)
CN (1) CN117015240A (zh)
TW (1) TW202345300A (zh)

Also Published As

Publication number Publication date
CN117015240A (zh) 2023-11-07
US20230363135A1 (en) 2023-11-09
KR20230155743A (ko) 2023-11-13

Similar Documents

Publication Publication Date Title
US7342275B2 (en) Semiconductor device and method of manufacturing the same
KR20100087915A (ko) 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
KR100703970B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
JP2004104012A (ja) 半導体装置
US8581315B2 (en) Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof
US20010041404A1 (en) Semiconductor memory device and method of fabricating the same
JPH10189895A (ja) 半導体装置の製造方法
US7074670B2 (en) Method of forming storage node of capacitor in semiconductor memory, and structure therefore
KR101845977B1 (ko) 반도체 장치 및 그 제조 방법
JP2004165405A (ja) 半導体装置及び半導体装置の製造方法
CN112786595A (zh) 半导体存储器装置
TWI567752B (zh) 記憶元件及其製造方法
JP2008047760A (ja) 強誘電体記憶装置及びその製造方法
KR100443917B1 (ko) 다마신 게이트 및 에피택셜공정을 이용한 반도체메모리장치 및 그의 제조방법
US20070102746A1 (en) Semiconductor integrated circuit devices and methods of forming the same
US6413816B2 (en) Method for forming memory cell of semiconductor memory device
WO2014069213A1 (ja) 半導体装置およびその製造方法
US20230363135A1 (en) Method of forming capacitor and method of manufacturing dram element by using the same
GB2400237A (en) Sidewall spacer structure for self-aligned contact
US7776738B2 (en) Method for fabricating a storage electrode of a semiconductor device
US20230309292A1 (en) Capacitor and dram device including the same
JP2002343887A (ja) キャパシタ製造方法
TWI796913B (zh) 具有空氣間隙的半導體裝置
KR100370169B1 (ko) 반도체 소자의 캐패시터 제조 방법
TW202406105A (zh) 半導體裝置