CN117015238A - 制造电极结构的方法和用于制造电极结构的设备 - Google Patents

制造电极结构的方法和用于制造电极结构的设备 Download PDF

Info

Publication number
CN117015238A
CN117015238A CN202310440104.3A CN202310440104A CN117015238A CN 117015238 A CN117015238 A CN 117015238A CN 202310440104 A CN202310440104 A CN 202310440104A CN 117015238 A CN117015238 A CN 117015238A
Authority
CN
China
Prior art keywords
gate electrode
showerhead
electrode
tank
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310440104.3A
Other languages
English (en)
Inventor
金度亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220127180A external-priority patent/KR20230155341A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117015238A publication Critical patent/CN117015238A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种制造电极结构的方法和用于制造电极结构的设备。该方法可以包括：形成第一栅电极，对形成在第一栅电极上的电极封盖层执行去除处理，在第一栅电极上形成第二栅电极，以及对第二栅电极的上部氮化。

Description

制造电极结构的方法和用于制造电极结构的设备
相关申请的交叉引用
本申请要求在韩国知识产权局分别于2022年5月3日和2022年10月5日提交的韩国专利申请No.10-2022-0055056和No.10-2022-0127180的优先权，它们的全部内容以引用方式并入本文中。
技术领域
本公开涉及制造电极结构的方法及用于制造电极结构的设备，特别地，涉及制造半导体装置的电极结构的方法和用于制造电极结构的设备。
背景技术
由于半导体装置的小尺寸、多功能和/或低成本特性，半导体装置被认为是电子工业中的重要元件。半导体装置被分类为用于存储数据的半导体存储器装置、用于处理数据的半导体逻辑装置以及包括存储器和逻辑元件两者的混合半导体装置。
由于对具有快速和/或低功耗的电子装置的需求增加，嵌入在电子装置中的半导体装置需要快的操作速度和/或低的操作电压，并且为了减小电子装置的尺寸，需要增加半导体装置的集成密度。因此，进行了各种研究以减小半导体装置的图案尺寸并改善半导体装置的电气特性和可靠性特性。例如，正在积极地进行关于半导体装置中的电极的结构的许多研究。
发明内容
本发明构思的一些示例实施例提供制造具有改进的电气特性的电极结构的方法和用于制造该电极结构的设备。
本发明构思的一些示例实施例提供能够在制造电极结构的过程中提高生产率的方法和用于制造电极结构的设备。
根据本发明构思的一些示例实施例，制造电极结构的方法可以包括：(a)形成第一栅电极，(b)对形成在第一栅电极上的电极封盖层执行去除处理，(c)在第一栅电极上形成第二栅电极，以及(d)对第二栅电极的上部氮化。
根据本发明构思的一些示例实施例，制造电极结构的方法可以包括(a)形成第一栅电极，(b)对形成在第一栅电极上的电极封盖层执行去除处理，以及(c)在第一栅电极上形成第二栅电极。步骤(c)可以包括使用第一栅电极的顶表面作为种子来生长第二栅电极。
根据本发明构思的一些示例实施例，用于制造电极结构的设备可以包括：板；喷淋头，其被配置为将等离子体提供至板；等离子体箱，其被配置为将等离子体提供至喷淋头；前体箱，其被配置为将前体提供至喷淋头；吹扫箱，其被配置为将吹扫气体提供至喷淋头；以及反应物箱，其被配置为将反应物提供至喷淋头。
根据本发明构思的一些示例实施例，用于制造电极结构的设备可以包括：板；喷淋头，其被配置为朝向板供应蚀刻剂和界面形成气体；第一箱，其被配置为将蚀刻剂提供至喷淋头；第二箱，其被配置为将界面形成气体提供至喷淋头；前体箱，其被配置为将前体提供至喷淋头；吹扫箱，其被配置为将吹扫气体提供至喷淋头；以及反应物箱，其被配置为将反应物提供至喷淋头。板可以包括加热器，并且界面形成气体可以包含氮原子。
附图说明
图1是示出根据本发明构思的一些示例实施例的制造电极结构的方法的流程图。
图2至图4是示出根据本发明构思的一些示例实施例的制造电极结构的方法的截面图。
图5A和图5B是示出根据本发明构思的一些示例实施例的用于制造电极结构的制造设备的概念图。
图6、图11、图16、图21、图26和图31是示出根据本发明构思的一些示例实施例的制造包括电极结构的半导体装置的方法的平面图。
图7、图12、图17、图22、图27和图32分别是沿图6、图11、图16、图21、图26和图31的线A-A'截取的截面图。
图8、图13、图18、图23、图28和图33分别是沿图6、图11、图16、图21、图26和图31的线B-B'截取的截面图。
图9、图14、图19、图24、图29和图34分别是沿图6、图11、图16、图21、图26和图31的线C-C'截取的截面图。
图10、图15、图20、图25、图30和图35分别是沿图6、图11、图16、图21、图26和图31的线D-D'截取的截面图。
具体实施方式
现在将参照附图更全面地描述本发明构思的示例实施例，在附图中示出了示例实施例。
图1是示出根据本发明构思的一些示例实施例的制造电极结构的方法的流程图。图2至图4是示出根据本发明构思的一些示例实施例的制造电极结构的方法的截面图。
参照图1和图2，可以准备衬底基板2。衬底基板2可以是半导体衬底中的一种，诸如硅晶圆、锗晶圆和硅锗晶圆。在本说明书中，表述“A或B”、“A和B中的至少一个”、“A或B中的至少一个”、“A、B或C”、“A、B和C中的至少一个”以及“A、B或C中的至少一个”中的每一个将用于表示表述中列出的元件的可能组合中的一种。
可以将沟槽区9形成为与衬底基板2交叉。沟槽区9的形成可以包括在衬底基板2上形成掩模图案(未示出)以及使用掩模图案作为蚀刻掩模蚀刻衬底基板2的上部。在一些示例实施例中，衬底基板2可以形成为具有多个沟槽区9。沟槽区9可以彼此间隔开。作为示例，沟槽区9可以形成为具有相同的深度或不同的深度。换句话说，沟槽区9的底表面可以形成在相同的水平高度处或不同的水平高度处。在下文中，术语“水平高度”可以被定义为从衬底基板2的底表面测量的高度。
可以在沟槽区9中形成第一栅电极3。第一栅电极3的形成可以包括：形成第一栅极层(未示出)以填充沟槽区9并覆盖衬底基板2，以及蚀刻第一栅极层的上部以形成彼此分离的多个第一栅电极3。第一栅极层的形成可以包括执行物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺。对第一栅极层的上部的蚀刻可以包括对第一栅极层执行回蚀工艺。因此，第一栅电极3可以填充沟槽区9的下部。第一栅电极3的顶表面可以位于基本相同的水平高度处，但是本发明构思不限于该示例。
第一栅电极3可以由金属材料(例如，Ti、Mo、W、Cu、Al、Ta、Ru和Ir)、金属元素的氮化物材料或其组合中的至少一种形成或包括这些材料中的至少一种。作为示例，第一栅电极3可以由TiN形成或者包括TiN。
在一些示例实施例中，在形成第一栅电极3之前，还可以形成栅极绝缘层(未示出)以共形地覆盖沟槽区9的内表面和衬底基板2的顶表面。栅极绝缘层可以由氧化硅、高k电介质材料或其组合中的至少一种形成或包括氧化硅、高k电介质材料或其组合中的至少一种。高k电介质材料可以被定义为具有高于氧化硅的介电常数的介电常数的材料。例如，高k电介质材料可以包括金属氧化物(例如，氧化铝)。
在一些示例实施例中，可以在第一栅电极3上形成电极封盖层3c。电极封盖层3c可以作为第一栅电极3的上部的氧化的结果而形成。即使当不执行附加的氧化处理时，第一栅电极3也可以自然地氧化以形成电极封盖层3c。因此，电极封盖层3c可以包括与构成第一栅电极3的材料中的至少一种元素相同的元素，并且在一些示例实施例中，电极封盖层3c可以由包含与第一栅电极3中的元素相同的元素的氧化物材料形成或包括该氧化物材料。作为示例，在第一栅电极3包括TiN的情况下，电极封盖层3c可以由TiO形成或包括TiO。电极封盖层3c可以完全覆盖或部分覆盖第一栅电极3的顶表面。
接下来，可以对第一栅电极3的上部执行去除处理(在S10中)。例如，可以对形成在第一栅电极3上的电极封盖层3c进行去除处理。因为通过去除处理去除了电极封盖层3c，所以第一栅电极3的顶表面可以暴露到外部。去除处理可以包括蚀刻处理(例如，干法蚀刻工艺或湿法蚀刻工艺)。在蚀刻处理中，可以将蚀刻剂供应到电极封盖层3c。在一些示例实施例中，蚀刻剂可以包括氯(Cl)原子，但是本发明构思不限于该示例。可以在从3Torr至15Torr的压力范围下在从300℃至700℃的温度范围执行蚀刻工艺。
参照图1和图3，可以在第一栅电极3上形成第二栅电极4(在S20中)。第二栅电极4的形成可以包括使用第一栅电极3的顶表面作为种子来生长第二栅电极4。即，第一栅电极3的顶表面可以用作用于生长第二栅电极4的种子(或种子层)。因此，第二栅电极4可以选择性地生长在第一栅电极3的顶表面上，而不是生长在衬底基板2的顶表面上。
具体地，在第二栅电极4的选择性生长中，可以提供前体(未示出)并将其沉积在第一栅电极3的顶表面上。在沉积前体之后，可以执行吹扫处理以消耗前体的未沉积在第一栅电极3的顶表面上的部分。可以使用惰性气体(例如，包含周期表的第18族的元素)执行吹扫处理。在前体的消耗之后，可以在第一栅电极3上的前体上设置反应物(未示出)。作为前体和反应物之间的化学反应的结果，可以产生生成材料和残余材料。接下来，可以执行附加的吹扫处理。结果，残余材料可以被消耗，并且生成材料可以保留在第一栅电极3的顶表面上。可以使用生成材料作为种子在生成材料上再次沉积附加的前体。此后，可以重复地执行吹扫处理和反应处理。作为重复这些处理的结果，生成材料可以累积地留在第一栅电极3上。累积在第一栅电极3上的生成材料可以构成第二栅电极4。
在第一栅电极3的顶表面覆盖有电极封盖层3c的情况下，前体可能不会沉积在第一栅电极3的顶表面上。这可能导致难以在第一栅电极3的顶表面上形成第二栅电极4。根据本发明构思的一些示例实施例，由于在形成第二栅电极4之前去除电极封盖层3c，所以第一栅电极3的顶表面可以暴露于外部。因此，可以容易地形成第二栅电极4，从而减少制造图4的电极结构ES的过程中的故障。
第二栅电极4可以形成在第一栅电极3上以填充沟槽区9，并且可以形成在低于衬底基板2的顶表面的高度处。可以在基本相同的高度处分别形成被形成为填充沟槽区9的第二栅电极4的顶表面，但是本发明构思不限于该示例。
第二栅电极4可以由金属材料(例如，Ti、Mo、W、Cu、Al、Ta、Ru和Ir)、金属元素的氮化物材料或其组合中的至少一种形成或包括这些材料中的至少一种。第二栅电极4可以由与第一栅电极3不同的材料形成或包括与第一栅电极3不同的材料。在第一栅电极3包括TiN的情况下，第二栅电极4可以由Mo形成或包括Mo。
除了第二栅电极4的材料之外，第二栅电极4的前体还可以包括其它材料。例如，在第二栅电极4包括任意金属元素(在下文中，M)的情况下，前体可以由具有化学式MX的材料形成或包括具有化学式MX的材料，其中X是能够参与与金属元素M的化学反应的成分(例如，Cl5或Cl2O2)。作为示例，前体可以包括MoCl5，并且从前体产生并用作第二栅电极4的生成材料可以包括Mo。反应物可以包括能够与前体MX反应并且能够用于将元素M和元素X彼此分离的材料。作为示例，在前体包括MoCl5的情况下，反应物可以包括H2。
在形成第二栅电极4之后，可以对第二栅电极4的上部氮化(在S30中)。结果，可以在第二栅电极4上形成界面图案5。界面图案5可以覆盖第二栅电极4的顶表面。由于通过氮化处理形成界面图案5，所以界面图案5的材料不仅可以包括与第二栅电极4相同的元素，而且包括氮(N)原子。例如，在第二栅电极4包括钼(Mo)的情况下，界面图案5可以包括氮化钼(MoN)。然而，第二栅电极4和界面图案5的材料不限于上述示例。
可以通过各种方法执行氮化处理。
作为示例，氮化处理可以包括要对第二栅电极4执行的热氮化处理。热氮化处理可以包括加热第二栅电极4和将界面形成气体提供到第二栅电极4的上部。在一些示例实施例中，第二栅电极4可以被加热到650℃或更高的温度。提供给第二栅电极4的界面形成气体可以包括氮(N)原子。在高温环境下，第二栅电极4的上部可以与界面形成气体发生化学反应，因此，第二栅电极4的上部可以被氮化以形成界面图案5。热氮化处理可以在从3Torr至40Torr的压力范围下执行。
作为另一示例，氮化处理可以包括等离子体氮化工艺。等离子体氮化工艺可以包括在高温和高压环境下向第二栅电极4的上部提供氮等离子体。第二栅电极4的上部可以与氮等离子体反应，结果，第二栅电极4的上部可以被氮化以形成界面图案5。等离子体氮化工艺可以在从3Torr至40Torr的压力范围下以及在700℃或更低的温度条件下执行。
可以以原位方式执行电极封盖层3c的去除(在S10中)、第二栅电极4的形成(在S20中)、以及第二栅电极4的上部的氮化(在S30中)。在本说明书中，术语“原位”可以用于表示在单个处理室中连续执行多个处理的处理方法。在以原位方式执行处理的情况下，在处理期间，处理室的内部空间可以保持在真空状态。在一些示例性实施例中，去除处理、形成处理和氮化处理(在S10、S20和S30中)全部可以以原位方式(例如，在同一制造设备中)执行。详细地，在去除处理(在S10中)之前，可以将衬底基板2装载到制造设备中。接着，可以在制造设备中顺序地执行去除处理、形成处理及氮化处理(在S10、S20及S30中)，随后可以从制造设备卸载衬底基板2。在一些示例实施例中，可以在制造设备1000中以原位方式执行各处理，这将参照图5A和图5B进行描述。
由于以原位方式执行处理S10、处理S20及处理S30，因此可以减少制造图4的电极结构ES所需的处理时间。尤其是，可以减少去除处理S10与形成处理S20之间的闲置时间。因此，可以有效地防止或减少第一栅电极3的一部分再次被氧化(例如，防止形成电极封盖层3c)。结果，可以提高电极结构ES的生产率并减少制造过程中的故障。
参照图1和图4，可以通过在第二栅电极4上形成第三栅电极6来形成电极结构ES。界面图案5可以介于第二栅电极4和第三栅电极6之间。第三栅电极6可以形成在沟槽区9中并且处于比衬底基板2的顶表面低的水平高度处。
作为示例，第三栅电极6的形成可以包括：形成第三栅极层(未示出)以填充沟槽区9并覆盖衬底基板2的顶表面，以及去除第三栅极层的上部以形成彼此间隔开的第三栅电极6。
第三栅电极6可以由与第一栅电极3和第二栅电极4不同的材料形成或包括与第一栅电极3和第二栅电极4不同的材料。例如，第三栅电极6可以由功函数大于第二栅电极4的功函数的材料形成或包括该材料。由于第二栅电极4和第三栅电极6之间的功函数的差异，可以改善电极结构ES的电气特性。作为示例，第二栅电极4可以由具有4.2eV或更小的功函数的材料形成，并且第三栅电极6可以由具有4.4eV或更大的功函数的材料形成。在一些示例实施例中，第三栅电极6可以由掺杂有杂质(例如，磷和硼)的多晶硅形成或包括掺杂有杂质(例如，磷和硼)的多晶硅。
由于第二栅电极4和第三栅电极6通过界面图案5彼此间隔开，所以可以防止或减少第二栅电极4与第三栅电极6混合。作为示例，在不形成界面图案5或者第三栅电极6形成为与第二栅电极4接触的情况下，在它们之间可能出现混合问题(例如，形成金属硅化物)。第二栅电极4和第三栅电极6之间的混合问题可以通过界面图案5来抑制，电极结构的电气特性可以得到改善。
图5A和图5B是示出根据本发明构思的一些示例实施例的用于制造电极结构的制造设备的概念图。
参照图5A和图5B，可以提供制造设备1000。作为示例，制造设备1000可以是能够用于形成半导体装置1的电极结构ES的设备。参照图1至图4描述的制造方法的一些步骤可以在制造设备1000中执行。作为示例，参照图1至图4描述的制造方法的一些步骤可以以原位方式在制造设备1000中执行。
制造设备1000可以包括板20。板20可以包括夹持部，半导体装置1(例如，半导体装置1的电极结构ES)可以装载在该夹持部上。当操作制造设备1000时，半导体装置1可以被装载并紧固到夹持部上。
在一些示例性实施例中，板20可以包括加热器(未示出)。作为示例，板20可以是包括夹持部的加热器，但是本发明构思不限于该示例。加热器可以被配置为当操作制造设备1000时执行加热操作。板20可以通过加热器加热到高于室温(例如，25℃)的预定(或者，可替换地，期望的或选择的)温度。例如，板20可以由加热器加热到650℃或更高的温度。
制造设备1000可以包括喷淋头30。喷淋头30可以面对板20放置。喷淋头30可以包括供给部。喷淋头30的供给部可以被放置为面对板20。当操作制造设备1000时，喷淋头30可以通过供给部朝向板20(例如，朝向半导体装置1)供给制造过程所需的材料。在一些示例实施例中，喷淋头30可以被配置为通过供给部将材料均匀地供应到半导体装置1的顶表面上。
制造设备1000可以包括气体箱10。气体箱10可以包括多个箱。例如，第一箱50、前体箱11、吹扫箱12和反应物箱13可以设置在气体箱10中。第一箱50、前体箱11、吹扫箱12和反应物箱13可以连接到喷淋头30，并且可以将其中的各自的材料输送到喷淋头30。作为示例，第一箱50、前体箱11、吹扫箱12和反应物箱13中的每一个可以通过各自的管线连接到喷淋头30，并且可以通过管线将其中的各自的材料输送到喷淋头30。
当操作制造设备1000时，第一箱50可以包含第一材料。例如，第一材料可以包括参照图2所述的蚀刻剂，第一箱50可以是被配置为存储蚀刻剂的蚀刻剂箱。作为示例，第一材料可以包括氯(Cl)原子并且可以用于去除或蚀刻参照图2描述的电极封盖层3c。第一箱50可以在参照图2描述的去除处理(在S10中)中向喷淋头30提供第一材料。喷淋头30可以被配置为朝向板20供应(例如喷射)从第一箱50提供的第一材料。例如，在参照图1和图2描述的去除处理(在S10中)期间，第一箱50可以向喷淋头30输送第一材料。从第一箱50提供的第一材料可以通过喷淋头30朝向板20供应并且可以用于蚀刻图2的电极封盖层3c。结果，图2的第一栅电极3的顶表面可以暴露于外部。
当操作制造设备1000时，前体箱11可以包含前体材料。例如，前体箱11中的前体材料可以包括参照图3描述的前体。前体箱11可以将前体提供给喷淋头30。例如，在参照图1和图3描述的第二栅电极4的形成处理(在S20中)期间，前体箱11可以将前体输送到喷淋头30。喷淋头30可以被配置为朝向板20供应从前体箱11输送的前体。作为这些处理的结果，前体可以沉积在图3的第一栅电极3的顶表面上。
当操作制造设备1000时，吹扫箱12可以包含吹扫气体。例如，吹扫箱12中的吹扫气体可以包括参照图3所描述的惰性气体。吹扫箱12可以将吹扫气体提供至喷淋头30。例如，在参照图1和图3描述的第二栅电极4的形成处理(在S20中)期间，吹扫箱12可以将吹扫气体输送至喷淋头30。喷淋头30可以被配置为朝向板20供应从吹扫箱12输送的前体。可通过这一过程来执行图3的吹扫处理。
当操作制造设备1000时，反应物箱13可以包含反应物。例如，反应物箱13中的反应物可以包括参照图3描述的反应物。反应物箱13可以向喷淋头30提供反应物。例如，在参照图1和图3描述的第二栅电极4的形成处理(在S20中)期间，反应物箱13可以将反应物输送到喷淋头30。喷淋头30可以被配置为朝向板20供应从反应物箱13输送的反应物。可通过反应物与前体之间的化学反应形成参照图3描述的生成材料和残余材料。
制造设备1000可以包括控制器70。控制器70可以为质量流量控制器(MFC)，其可以用于控制气体箱10中的至少一个箱的操作。作为示例，控制器70可以被配置为控制第一箱50的操作，在此情况下，第一材料的流动速率可以由控制器70控制。作为另一示例，控制器70还可以控制前体箱11、吹扫箱12和/或反应物箱13的操作。
制造设备1000可以包括第二箱60。第二箱60可以包含不同于第一材料的第二材料。例如，第二箱60可以包含用于参照图3所述的氮化处理(在S30中)的第二材料。第二材料可以包括氮(N)。喷淋头30可以被配置为朝向板20供应从第二箱60提供的第二材料。例如，当执行氮化处理(在S30中)时，第二箱60可以将第二材料输送到喷淋头30。从第二箱60输送的第二材料可以通过喷淋头30朝向板20被供应，在这种情况下，图3的第二栅电极4可以被氮化。结果，可以在第二栅电极4上形成界面图案5。
作为示例，第二材料可以包括等离子体。第二箱60可以是包括等离子体发生器的等离子体箱。等离子体可以由等离子体发生器在等离子体箱中产生。等离子体可以包括氮等离子体。在一些示例实施例中，等离子体箱可以包括远程等离子体源(RPS)。因此，在等离子体箱中单独产生的等离子体可以被朝向板20供应。结果，可以执行氮化处理(在S30中)。
作为另一示例，第二材料可以包括包含氮原子的界面形成气体。当第二材料被供应到板20时，可以通过加热器加热板20。由于板20被加热，可以加速使用第二材料的氮化处理(在S30中)。这里，控制器70可以控制第二箱60的操作；也就是说，第二材料的流动可以由控制器70控制。
作为示例，如图5A所示，第二箱60可以放置在气体箱10的外部。作为另一示例，如图5B所示，第二箱60可以放置在气体箱10中。
图6至图34是示出根据本发明构思的一些示例实施例的制造包括电极结构的半导体装置的方法的示图。详细地，图6、图11、图16、图21、图26和图31是示出根据本发明构思的一些示例实施例的制造包括电极结构的半导体装置的方法的平面图。图7、图12、图17、图22、图27和图32分别是沿图6、图11、图16、图21、图26和图31的线A-A'截取的截面图。图8、图13、图18、图23、图28和图33分别是沿图6、图11、图16、图21、图26和图31的线B-B'截取的截面图。图9、图14、图19、图24、图29和图34分别是沿图6、图11、图16、图21、图26和图31的线C-C'截取的截面图。图10、图15、图20、图25、图30和图35分别是沿图6、图11、图16、图21、图26和图31的线D-D'截取的截面图。为了简明描述，先前描述的元件可以由相同的参考标号标识，而不重复其重叠描述。
参照图6至图10，可以准备衬底100。衬底100可以是诸如硅晶圆、锗晶圆和硅锗晶圆的半导体衬底中的一种。
可以在衬底100的上部中形成器件隔离图案120。器件隔离图案120的形成可以包括执行图案化处理以蚀刻衬底100的上部的一部分并用绝缘材料填充蚀刻的部分。
衬底100的上部的被器件隔离图案120包围的剩余(例如，未蚀刻的)区域可以被定义为有源图案ACT。在下文中，为了便于描述，将衬底100的除了有源图案ACT之外的其它区域(例如，下部)称为衬底100。
有源图案ACT可以在第一方向D1和第二方向D2上彼此间隔开，第一方向和第二方向平行于衬底100的底表面并且彼此不平行(例如，彼此正交)。有源图案ACT中的每一个可以是条形图案，其在不平行于第一方向D1和第二方向D2的第三方向D3上延伸，并且可以在垂直于第一方向至第三方向D1、D2和D3的第四方向D4上从衬底100突出。在第一方向至第三方向D1、D2和D3上测量的有源图案ACT的宽度可以随着与衬底100的距离的增加而减小。图2的衬底基板2可以包括衬底100、有源图案ACT和器件隔离图案120。
可以在有源图案ACT中形成杂质区110。杂质区110的形成可以包括通过离子注入工艺将杂质注入到有源图案ACT中。
器件隔离图案120可以具有单层结构或包括两种或更多种材料的多层结构。作为示例，器件隔离图案120可以包括设置为包围有源图案ACT中的每一个的第一隔离图案122和设置在沿第三方向D3彼此分开的有源图案ACT之间的第二隔离图案124，第一隔离图案122和第二隔离图案124可以由相同材料或不同材料形成或包括相同材料或不同材料。器件隔离图案120可以由绝缘材料中的至少一种形成或者包括绝缘材料中的至少一种。作为示例，器件隔离图案120可以由氧化硅、氮化硅或其组合中的至少一种形成或包括氧化硅、氮化硅或其组合中的至少一种。在一些示例实施例中，第一隔离图案122和第二隔离图案124可以分别由氧化硅和氮化硅形成或者分别包括氧化硅和氮化硅，但是本发明构思不限于该示例。
可以在有源图案ACT和器件隔离图案120上形成掩模图案MP。掩模图案MP可以包括线形图案，其在第二方向D2上延伸，并且在第一方向D1上彼此间隔开。在一些示例实施例中，掩模图案MP可以形成为在第二方向D2上与有源图案ACT和器件隔离图案120交叉。可以在掩模图案MP的线形图案之间形成掩模沟槽MTR。掩模沟槽MTR可以在第二方向D2上延伸，并且可以在第一方向D1上彼此间隔开。
参照图11至图15，可以使用掩模图案MP作为蚀刻掩模来蚀刻有源图案ACT的上部和器件隔离图案120的上部。因此，沟槽区TR可以形成在与掩模图案MP的掩模沟槽MTR竖直重叠的区域中。沟槽区TR可以在第二方向D2上延伸，并且可以在第一方向D1上彼此间隔开。在一些示例实施例中，在第一方向D1上彼此相邻的一对沟槽区TR可以形成为在第二方向D2上与有源图案ACT中的每一个交叉。
沟槽区TR中的每一个的底表面可以具有不平坦结构。作为示例，沟槽区TR可以包括第一沟槽区TR1和第二沟槽区TR2，在这种情况下，第一沟槽区TR1的底表面可以形成在比第二沟槽区TR2的底表面高的水平高度处。这里，术语“水平高度”可以被定义为从衬底100的底表面测量的高度。第一沟槽区TR1可以形成在有源图案ACT中，第二沟槽区TR2可以形成在器件隔离图案120中。在蚀刻处理中，有源图案ACT和器件隔离图案120可以具有彼此不同的蚀刻速率，因此，第一沟槽区TR1和第二沟槽区TR2的底表面可以形成在不同的水平高度处。
杂质区110可以包括由沟槽区TR划分的第一杂质区111和第二杂质区112。第二杂质区112可以形成在有源图案ACT中的每一个的相对的边缘区域中。第一杂质区111中的每一个可以形成在有源图案ACT中的每一个的第二杂质区112之间。
参照图16至图20，可以将栅极绝缘层GIL共形地形成在衬底100的整个顶表面上。例如，栅极绝缘层GIL可以形成为共形地覆盖沟槽区TR的内表面，并且可以延伸以覆盖有源图案ACT的顶表面和器件隔离图案120的顶表面。栅极绝缘层GIL可以具有沿着沟槽区TR延伸的底表面，因此，栅极绝缘层GIL可以具有不平坦结构。可以通过执行物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成栅极绝缘层GIL。栅极绝缘层GIL可以由氧化硅、高k电介质材料或其组合中的至少一种形成，或者包括氧化硅、高k电介质材料或其组合中的至少一种。
接下来，可以在沟槽区TR中形成第一栅电极GE1。多个第一栅电极GE1可以分别形成在沟槽区TR中。第一栅电极GE1的形成可以包括：形成第一栅极层(未示出)以填充沟槽区TR并覆盖栅极绝缘层GIL，以及蚀刻第一栅极层的上部以形成彼此分离的多个第一栅电极GE1。第一栅极层的形成可以包括执行物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺。对第一栅极层的上部的蚀刻可以包括对第一栅极层执行回蚀工艺。因此，第一栅电极GE1可以填充沟槽区域TR的下部。由于第一栅极层的上部被蚀刻，所以栅极绝缘层GIL的上部可以被暴露到外部。
第一栅电极GE1可以沿沟槽区TR并在第二方向D2上延伸，并可以在第一方向D1上彼此间隔开。第一栅电极GE1的底表面可以具有与沟槽区TR的底表面对应的不平坦结构。可替换地，第一栅电极GE1可以延伸以具有平坦的顶表面。第一栅电极GE1可以由金属材料(例如，Ti、Mo、W、Cu、Al、Ta、Ru和Ir)、金属元素的氮化物材料或其组合中的至少一种形成，或者包括金属材料(例如，Ti、Mo、W、Cu、Al、Ta、Ru和Ir)、金属元素的氮化物材料或其组合中的至少一种。第一栅电极GE1可以由例如TiN形成或包括例如TiN。
在一些示例实施例中，可以在第一栅电极GE1上形成电极封盖层3c。电极封盖层3c可以被设置为具有与参照图1和图2描述的电极封盖层3c基本相同的特征。
接着，可以在沟槽区TR中执行去除处理。可以通过去除处理去除电极封盖层3c，因此，第一栅电极GE1的顶表面可以暴露于外部。去除处理可以包括蚀刻处理(例如，干法蚀刻工艺或湿法蚀刻工艺)。可以以与参照图1和图2描述的一些示例实施例中的方式相同的方式执行蚀刻处理，并且可以使用参照图5A和图5B描述的制造设备来执行蚀刻处理。
参照图21至图25，可以在第一栅电极GE1上形成第二栅电极GE2。第二栅电极GE2的形成处理可以以与参照图1和图3描述的第二栅电极4的形成处理相同的方式执行，并且可以使用参照图5A和图5B描述的制造设备执行第二栅电极GE2的形成处理。第二栅电极GE2可以具有与参照图1和图3描述的第二栅电极4基本相同的特征。此外，可以提供在第二栅电极GE2的形成处理中使用的前体、吹扫气体和反应物，以具有与图1和图3的一些示例实施例中的特征基本相同的特征。
根据本发明构思的一些示例实施例，如上所述，可以容易地在第一栅电极GE1上形成第二栅电极GE2，并减少制造半导体装置1的过程中的故障。此外，由于容易形成第二栅电极GE2，所以可以改善半导体装置1的电气特性和可靠性特性。
在形成第二栅电极GE2之后，可以对第二栅电极GE4的上部氮化。因此，可以在第二栅电极GE2上形成界面图案IF。氮化处理和界面图案IF可以设置为具有与图1和图3的那些基本相同的特征。
如先前参照图1至图3所述，可以以原位方式执行电极封盖层3c的去除处理、第二栅电极GE2的形成处理、以及氮化处理。作为示例，可以在图5A和5B的制造设备1000中以原位方式执行这些处理。
由于以原位方式执行这些处理，所以可以减少制造半导体装置1所需的处理时间并减少制造过程中的故障。因此，可以提高制造半导体装置1的过程中的生产率，并且可以提高半导体装置1的电气特性和可靠性特性。
参照图26至图30，可以在第二栅电极GE2上形成第三栅电极GE3。第三栅电极GE3和形成第三栅电极GE3的处理可以与参照图1和图4描述的一些示例实施例中的那些基本相同。
界面图案IF可以介于第二栅电极GE2和第三栅电极GE3之间，在这种情况下，可以防止或减少第二栅电极GE2与第三栅电极GE3混合。结果，可以改善半导体装置1的电气特性和可靠性特性。
可以在第三栅电极GE3上形成栅极封盖图案GC。栅极封盖图案GC可以被设置为填充沟槽区TR的剩余部分。栅极封盖图案GC的形成可以包括：形成栅极封盖层(未示出)以填充沟槽区TR的剩余部分并覆盖有源图案ACT和器件隔离图案120的顶表面，以及去除栅极封盖层的上部以形成彼此分离的栅极封盖图案GC。
可以通过去除栅极绝缘层GIL的上部来形成栅极绝缘图案GI。详细地，可以去除栅极绝缘层GIL的覆盖有源图案ACT的顶表面和器件隔离图案120的顶表面的部分，并且可以将栅极绝缘层GIL的剩余(例如，未去除的)部分用作栅极绝缘图案GI。栅极绝缘图案GI可以形成为共形地覆盖沟槽区TR的内表面。栅极绝缘图案GI可以介于第一栅电极GE1和有源图案ACT之间、第二栅电极GE2和有源图案ACT之间、以及第三栅电极GE3和有源图案ACT之间。第一栅电极至第三栅电极GE1、GE2和GE3、栅极绝缘图案GI、界面图案IF和栅极封盖图案GC可以构成字线WL。
参照图31至图35，可以形成缓冲层(未示出)和多晶硅层(未示出)以覆盖有源图案ACT和器件隔离图案120，并且可以在有源图案ACT和器件隔离图案120中的每一个的上部中形成第一凹陷区RS1。可以通过部分地去除缓冲层和多晶硅层来形成缓冲图案210和多晶硅图案310。作为示例，缓冲图案210可以由氧化硅、氮化硅、氮氧化硅或其组合中的至少一种形成或包括氧化硅、氮化硅、氮氧化硅或其组合中的至少一种。作为示例，多晶硅图案310可以由多晶硅形成或包括多晶硅。
可以在第一凹陷区RS1上形成位线接触件DC、位线BL和位线封盖图案350。位线接触件DC、位线BL和位线封盖图案350的形成可以包括：形成位线接触件层(未示出)以填充第一凹陷区RS1，在位线接触件层上顺序地形成位线层(未示出)和位线封盖层(未示出)，以及蚀刻位线接触件层、位线层和位线封盖层以形成位线接触件DC、位线BL和位线封盖图案350。在该处理期间，第一凹陷区RS1的内部部分可以部分地暴露于外部。接着，可以形成间隙填充图案250以填充第一凹陷区RS1的剩余部分。位线接触件DC可以由例如多晶硅形成或包括例如多晶硅。位线BL可以由例如钨、铷、钼、钛或其组合中的至少一种形成或包括例如钨、铷、钼、钛或其组合中的至少一种。位线封盖图案350可以由例如氮化硅形成或者包括例如氮化硅。在位线BL的形成期间，可以在位线BL和位线接触件DC之间以及位线BL和多晶硅图案310之间进一步形成第一欧姆图案320。第一欧姆图案320可以由金属硅化物材料中的至少一种形成或者包括金属硅化物材料中的至少一种。
可以形成位线间隔件360以覆盖位线BL的侧表面和位线封盖图案350的侧表面。位线间隔件360的形成可以包括顺序地形成第一位线间隔件362、第二位线间隔件364和第三位线间隔件366，以共形地覆盖位线BL和位线封盖图案350。作为示例，第一位线间隔件至第三位线间隔件362、364和366中的每一个可以由氮化硅、氧化硅、氮氧化硅或其组合中的至少一种形成或包括氮化硅、氧化硅、氮氧化硅或其组合中的至少一种。作为另一示例，第二位线间隔件364可以包括气隙，其形成为将第一位线间隔件362与第三位线间隔件366彼此分离。
可以在相邻的位线BL之间形成存储节点接触件BC和围栏图案FN。可以在第一方向D1上交替地布置存储节点接触件BC和围栏图案FN。存储节点接触件BC中的每一个可以填充第二凹陷区RS2，并且可以在第二凹陷区RS2中电连接到第二杂质区112中的相应一个。围栏图案FN可以形成在与字线WL竖直重叠的位置处。作为示例，可以首先形成存储节点接触件BC，然后，可以在存储节点接触件BC之间形成围栏图案FN。作为另一示例，可以首先形成围栏图案FN，然后可以在围栏图案FN之间形成存储节点接触件BC。在一些示例实施例中，存储节点接触件BC可以由掺杂或未掺杂的多晶硅、金属材料或其组合中的至少一种形成或包括掺杂或未掺杂的多晶硅、金属材料或其组合中的至少一种。围栏图案FN可以由例如氮化硅形成，或者包括例如氮化硅。
在形成存储节点接触件BC的处理中，可以部分地去除位线间隔件360的上部。在这种情况下，可以在通过去除位线间隔件360而形成的区域中进一步形成间隔件封盖图案370。间隔件封盖图案370可以由例如氮化硅形成或者包括例如氮化硅。接下来，可以形成势垒图案410以共形地覆盖位线间隔件360、间隔件封盖图案370和存储节点接触件BC。在一些示例实施例中，势垒图案410可以由导电金属氮化物材料中的至少一种形成或者包括导电金属氮化物材料中的至少一种。
可以在存储节点接触件BC上形成着陆焊盘LP。形成着陆焊盘LP可以包括：顺序地形成着陆焊盘层(未示出)和掩模图案(未示出)以覆盖存储节点接触件BC的顶表面，并且执行其中掩模图案用作蚀刻掩模的各向异性蚀刻处理以从着陆焊盘层形成彼此间隔开的多个着陆焊盘LP。在蚀刻处理期间，势垒图案410、位线间隔件360和位线封盖图案350中的至少一个可以被部分地蚀刻，并且可以暴露于外部。着陆焊盘LP的上部可以在第二方向D2上从存储节点接触件BC偏移。作为示例，着陆焊盘LP可以由金属材料(例如，钨、钛和钽)中的至少一种形成或者包括金属材料(例如，钨、钛和钽)中的至少一种。
在一些示例实施例中，可以通过蚀刻着陆焊盘层的处理来暴露第二位线间隔件364。可以进一步通过第二位线间隔件364的暴露部分执行对第二位线间隔件364的蚀刻处理，在此情况下，第二位线间隔件364可以包括气隙。然而，本发明构思不限于该示例。
接下来，可以形成填充图案440以覆盖所得到的结构的暴露表面并且包围着陆焊盘LP中的每一个，并且可以在着陆焊盘LP中的每一个上形成数据存储图案DSP。
在一些示例实施例中，数据存储图案DSP可以是包括底电极、电介质层和顶电极的电容器。在这种情况下，根据本发明构思的一些示例实施例的半导体存储器装置可以是动态随机存取存储器(DRAM)装置。作为另一示例，数据存储图案DSP可以包括磁隧道结图案。在这种情况下，半导体存储器装置可以是磁随机存取存储器(MRAM)装置。在一些示例实施例中，数据存储图案DSP可以包括相变材料或可变电阻材料。在这种情况下，半导体存储器装置可以是相变随机存取存储器(PRAM)装置或电阻随机存取存储器(ReRAM)装置。然而，本发明构思不限于该示例，并且数据存储图案DSP可以包括能够用于在其中存储数据各种结构和/或材料。
根据本发明构思的一些示例实施例，可以容易地在第一栅电极上形成第二栅电极，从而改善电极结构中的电气特性。另外，可以在第二栅电极上形成界面图案，在这种情况下，可以防止或减少第二栅电极与第三栅电极混合。结果，可以改善电极结构的电气特性并减少制造过程中的故障。
此外，可以在用于制造电极结构的设备中以原位方式执行多个处理。因此，可以提高形成电极结构的过程中的生产率。
尽管已经具体示出和描述了本发明构思的示例实施例，但是本领域的普通技术人员之一将理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的改变。

Claims (20)

1.一种制造电极结构的方法，包括步骤：
(a)形成第一栅电极；
(b)对形成在所述第一栅电极上的电极封盖层执行去除处理；
(c)在所述第一栅电极上形成第二栅电极；以及
(d)对所述第二栅电极的上部氮化。
2.根据权利要求1所述的方法，其中，所述步骤(b)中的去除处理包括蚀刻所述电极封盖层。
3.根据权利要求2所述的方法，其中，所述电极封盖层由包括氯原子的蚀刻剂蚀刻。
4.根据权利要求1所述的方法，其中，所述步骤(b)中的去除处理包括去除所述电极封盖层以暴露所述第一栅电极的顶表面。
5.根据权利要求1所述的方法，其中，所述步骤(c)包括使用所述第一栅电极的顶表面作为种子来生长所述第二栅电极。
6.根据权利要求1所述的方法，其中
所述步骤(d)中的氮化包括在所述第二栅电极上形成界面图案，并且
所述界面图案包括氮原子和与所述第二栅电极的材料中的元素中的至少一种相同的元素。
7.根据权利要求6所述的方法，还包括：在所述步骤(d)之后，在所述第二栅电极上形成第三栅电极，
其中，所述界面图案位于所述第二栅电极和所述第三栅电极之间。
8.根据权利要求1所述的方法，其中
所述步骤(d)中的氮化包括：
加热所述第二栅电极；以及
将界面形成气体提供至所述第二栅电极的上部，并且
所述界面形成气体包括氮原子。
9.根据权利要求8所述的方法，其中，将所述第二栅电极加热至650℃或更高的温度。
10.根据权利要求1所述的方法，其中，所述步骤(d)中的氮化包括将氮等离子体提供至所述第二栅电极的上部。
11.根据权利要求1所述的方法，其中，所述步骤(b)至所述步骤(d)以原位方式执行。
12.根据权利要求1所述的方法，还包括：在所述步骤(a)之前，在衬底基板中形成沟槽区，
其中，所述第一栅电极和所述第二栅电极在所述沟槽区中形成。
13.一种用于制造电极结构的设备，包括：
板；
喷淋头，其被配置为将等离子体提供至所述板；
等离子体箱，其被配置为将所述等离子体提供至所述喷淋头；
前体箱，其被配置为将前体提供至所述喷淋头；
吹扫箱，其被配置为将吹扫气体提供至所述喷淋头；以及
反应物箱，其被配置为将反应物提供至所述喷淋头。
14.根据权利要求13所述的设备，其中，所述等离子体箱被配置为在其中产生所述等离子体。
15.根据权利要求13所述的设备，还包括蚀刻剂箱，所述蚀刻剂箱被配置为将蚀刻剂提供至所述喷淋头，
其中，所述喷淋头进一步将所述蚀刻剂提供至所述板。
16.根据权利要求15所述的设备，其中，所述蚀刻剂包括氯原子。
17.一种用于制造电极结构的设备，包括：
板；
喷淋头，其被配置为朝向所述板供应蚀刻剂和界面形成气体；
第一箱，其被配置为将所述蚀刻剂提供至所述喷淋头；
第二箱，其被配置为将所述界面形成气体提供至所述喷淋头；
前体箱，其被配置为将前体提供至所述喷淋头；
吹扫箱，其被配置为将吹扫气体提供至所述喷淋头；以及
反应物箱，其被配置为将反应物提供至所述喷淋头，
所述板包括加热器，并且
所述界面形成气体包括氮原子。
18.根据权利要求17所述的设备，其中，所述加热器被配置为加热到650℃或更高的温度。
19.根据权利要求17所述的设备，还包括气体箱，
其中，所述第一箱和所述第二箱被放置在所述气体箱中。
20.根据权利要求17所述的设备，其中，所述蚀刻剂包括氯原子。
CN202310440104.3A 2022-05-03 2023-04-23 制造电极结构的方法和用于制造电极结构的设备 Pending CN117015238A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2022-0055056 2022-05-03
KR1020220127180A KR20230155341A (ko) 2022-05-03 2022-10-05 전극 구조체 제조 방법 및 전극 구조체의 제조 장치
KR10-2022-0127180 2022-10-05

Publications (1)

Publication Number Publication Date
CN117015238A true CN117015238A (zh) 2023-11-07

Family

ID=88562563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310440104.3A Pending CN117015238A (zh) 2022-05-03 2023-04-23 制造电极结构的方法和用于制造电极结构的设备

Country Status (1)

Country Link
CN (1) CN117015238A (zh)

Similar Documents

Publication Publication Date Title
CN110504219B (zh) 半导体器件和制造该半导体器件的方法
KR100622609B1 (ko) 박막 형성 방법
KR100830590B1 (ko) 텅스텐막, 그 형성 방법, 이를 포함한 반도체 소자 및 그반도체 소자의 형성 방법
JP2021511658A (ja) 堆積方法
KR20090006505A (ko) 반도체 소자용 배선 구조물 및 이의 형성방법
US20150325789A1 (en) Variable resistance memory device and method of fabricating the same
JP2008112826A (ja) 半導体装置の製造方法
KR102550652B1 (ko) 반도체 소자의 제조 방법
KR102492302B1 (ko) 반도체 소자 및 그 제조 방법
CN117015238A (zh) 制造电极结构的方法和用于制造电极结构的设备
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
EP4273903A1 (en) Method of fabricating an electrode structure and apparatus therefor
JP2024530167A (ja) ３ｄドラムのための選択的ケイ素化合物堆積
WO2021020084A1 (ja) 半導体装置
KR20230155341A (ko) 전극 구조체 제조 방법 및 전극 구조체의 제조 장치
JP2023511401A (ja) 炭化ケイ素材料を含む電子デバイスならびに関連する方法およびシステム
JP2007329286A (ja) 半導体装置、およびその製造方法
JP2011204852A (ja) キャパシタおよびその製造方法、半導体装置
US11804518B2 (en) Semiconductor device and method of manufacturing the same
US7855113B2 (en) Method for fabricating semiconductor memory device
TWI852426B (zh) 沈積方法
US20230083577A1 (en) Recessed metal etching methods
TWI850444B (zh) 選擇性和自我限制性之鎢蝕刻製程
KR102644806B1 (ko) 반도체 장치 제조 방법
US20220359643A1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication