CN117012809A - 氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt - Google Patents

氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt Download PDF

Info

Publication number
CN117012809A
CN117012809A CN202311254886.8A CN202311254886A CN117012809A CN 117012809 A CN117012809 A CN 117012809A CN 202311254886 A CN202311254886 A CN 202311254886A CN 117012809 A CN117012809 A CN 117012809A
Authority
CN
China
Prior art keywords
layer
type
sub
polarity
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311254886.8A
Other languages
English (en)
Other versions
CN117012809B (zh
Inventor
侯合林
谢志文
张铭信
陈铭胜
文国昇
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311254886.8A priority Critical patent/CN117012809B/zh
Publication of CN117012809A publication Critical patent/CN117012809A/zh
Application granted granted Critical
Publication of CN117012809B publication Critical patent/CN117012809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种氮化镓基高电子迁移率晶体管外延片及其制备方法、HEMT,所述氮化镓基高电子迁移率晶体管外延片包括衬底,所述衬底上依次设有缓冲层、沟道层、插入层、势垒层、P型帽层;所述P型帽层包括第一子层和第二子层,所述第一子层包括交替生长的MgN层和氮极性P型BInGaN层,所述第二子层包括镓极性的氧掺杂P型GaN层。本发明提供的氮化镓基高电子迁移率晶体管外延片能够提高P型帽层的Mg掺杂浓度,提高空穴浓度。

Description

氮化镓基高电子迁移率晶体管外延片及其制备方法、HEMT
技术领域
本发明涉及光电技术领域,尤其涉及一种氮化镓基高电子迁移率晶体管外延片及其制备方法、HEMT。
背景技术
常规AlGaN/GaN异质结构的高电子迁移率晶体管,其外延结构包括衬底、成核层、缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层、P型GaN帽层。
为实现增强型高电子迁移率晶体管,在势垒层上沉积P型GaN帽层可增强栅对二维电子气的调控,但作为常用的P型掺杂剂,Mg元素存在着记忆效应,生长过程中Mg并入所在外延层时间较长,在生长时Mg无法第一时间掺杂入生长的外延层,导致P型GaN帽层需要生长更厚的外延层,以此实现具有较高Mg掺杂浓度的P型GaN帽层,但这也增大了P型栅与二维电子气的距离,降低了P型栅对二维电子的调控能力。
由于P型GaN帽层中Mg受主能级较高,且Mg受主还会与H原子形成Mg-H键,降低空穴浓度,而当Mg重掺杂时,晶体的N空位缺陷增加,反而会降低空穴浓度,这导致常规的P型GaN栅的阈值电压难以提升,降低器件的稳定性。
发明内容
本发明所要解决的技术问题在于,提供一种氮化镓基高电子迁移率晶体管外延片,其能够提高P型帽层的Mg掺杂浓度,提高空穴浓度。
本发明所要解决的技术问题还在于,提供一种氮化镓基高电子迁移率晶体管外延片的制备方法,其工艺简单,能够稳定制得发光效率良好的氮化镓基高电子迁移率晶体管外延片。
为了解决上述技术问题,本发明提供了一种氮化镓基高电子迁移率晶体管外延片,包括衬底,所述衬底上依次设有缓冲层、沟道层、插入层、势垒层、P型帽层;
所述P型帽层包括第一子层和第二子层,所述第一子层包括交替生长的MgN层和氮极性P型BInGaN层,所述第二子层包括镓极性的氧掺杂P型GaN层。
在一种实施方式中,所述MgN层和氮极性P型BInGaN层的交替生长周期数为2~10;
所述MgN层的厚度为1nm~5nm;
所述氮极性P型BInGaN层的厚度为10nm~50nm。
在一种实施方式中,所述氮极性P型BInGaN层的B组分为0~0.1;
所述氮极性P型BInGaN层的In组分为0~0.3。
在一种实施方式中,所述第一子层中,各层所述氮极性P型BInGaN层的B组分和In组分沿生长方向逐层递减。
在一种实施方式中,所述镓极性的氧掺杂P型GaN层的厚度为5nm~20nm。
在一种实施方式中,所述镓极性的氧掺杂P型GaN层的氧掺杂浓度为1×1017atoms/cm3~5×1017atoms/cm3
相应地,本发明还提供了一种氮化镓基高电子迁移率晶体管外延片的制备方法,包括以下步骤:
S1、准备衬底;
S2、在所述衬底上依次沉积缓冲层、沟道层、插入层、势垒层、P型帽层;
所述P型帽层包括第一子层和第二子层,所述第一子层包括交替生长的MgN层和氮极性P型BInGaN层,所述第二子层包括镓极性的氧掺杂P型GaN层。
在一种实施方式中,所述第一子层采用下述方法制得:
将反应室的温度控制在800℃~1200℃,压力控制在150torr~200torr,通入N源、Mg源,生长MgN层;
将反应室的温度控制在750℃~1050℃,压力控制在150torr~200torr,通入Mg源、B源、In源、Ga源、N源,通入的N源的摩尔流量与Ga源的摩尔流量比值≥1400,生长氮极性P型BInGaN层;
交替生长所述MgN层和所述氮极性P型BInGaN层,得到第一子层。
在一种实施方式中,所述镓极性的氧掺杂P型GaN层采用下述方法制得:
将反应室的温度控制在1000℃~1300℃,压力控制在150torr~250torr,通入Mg源、O源、Ga源、N源,通入的N源的摩尔流量与Ga源的摩尔流量比值≤300,生长镓极性的氧掺杂P型GaN层。
相应地,本发明还提供了一种HEMT,所述HEMT包括上述的氮化镓基高电子迁移率晶体管外延片。
实施本发明,具有如下有益效果:
本发明提供的氮化镓基高电子迁移率晶体管外延片,其具有特定结构的P型帽层,所述P型帽层包括第一子层和第二子层,所述第一子层包括交替生长的MgN层和氮极性P型BInGaN层,所述第二子层包括镓极性的氧掺杂P型GaN层。
所述第一子层中,所述MgN层中Mg原子的扩散可提高P型BInGaN层中的Mg掺杂效率,改善因Mg记忆效应而导致的无法第一时间制备高Mg掺杂的BInGaN层的问题,更快速地实现高Mg掺杂使得P型帽层可生长的更薄,从而减小栅沟间距。所述氮极性P型BInGaN层由于是氮极性,可获得更高的Mg掺杂浓度上限,In原子的引入则可降低Mg激活能,提升第一子层的空穴浓度,提高栅控能力。另一方面,所述MgN层和氮极性P型BInGaN层交替生长的结构有利于应力的释放以及阻断位错的延伸,具有更小原子质量的B原子可更好的填平缺陷。进一步地,各层所述氮极性P型BInGaN层的In、B组分逐层递减,可作为势垒层与第二子层的良好过渡,形成较高晶体质量的P型帽层。
所述镓极性的氧掺杂P型GaN层具有适当的氧掺杂可减少氮空位和镁间隙,可改善因重掺杂Mg而导致掺杂效率下降的问题,提高空穴浓度,提高器件的P型栅对二维电子气的调控能力,提升器件特性。高温氛围下生长的所述镓极性的氧掺杂P型GaN层具有更高的晶体质量,可填平晶体质量相对稍差的所述第一子层,提高器件的栅耐压能力、减少出现栅漏电的现象。
综上,本发明可提高阈值电压,提升高频、高功率的GaN基HEMT器件的性能。
附图说明
图1为本发明提供的氮化镓基高电子迁移率晶体管外延片的结构示意图;
图2为本发明提供的氮化镓基高电子迁移率晶体管外延片的制备方法的流程图;
图3为本发明提供的氮化镓基高电子迁移率晶体管外延片的制备方法的步骤S2的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处,本文中使用的术语或短语具有以下含义:
本发明中,“优选”仅为描述效果更好的实施方式或实施例,应当理解,并不构成对本发明保护范围的限制。
本发明中,以开放式描述的技术特征中,包括所列举特征组成的封闭式技术方案,也包括包含所列举特征的开放式技术方案。
本发明中,涉及到数值区间,如无特别说明,则包括数值区间的两个端点。
为解决上述问题,本发明提供了一种氮化镓基高电子迁移率晶体管外延片,如图1所示,包括衬底1,所述衬底1上依次设有缓冲层2、沟道层3、插入层4、势垒层5、P型帽层6;
所述P型帽层6包括第一子层61和第二子层62,所述第一子层61包括交替生长的MgN层和氮极性P型BInGaN层,所述第二子层62包括镓极性的氧掺杂P型GaN层。
所述P型帽层6的具体结构如下:
在一种实施方式中,所述MgN层和氮极性P型BInGaN层的交替生长周期数为2~10;示例性周期数为3、4、5、6、7、8、9;所述MgN层的厚度为1nm~5nm;所述MgN层的示例性厚度为2nm、3nm、4nm,但不限于此;所述氮极性P型BInGaN层的厚度为10nm~50nm;所述氮极性P型BInGaN层的示例性厚度为20nm、30nm、40nm,但不限于此。
在一种实施方式中,所述氮极性P型BInGaN层的B组分为0~0.1;所述氮极性P型BInGaN层的In组分为0~0.3。优选地,所述第一子层61中,各层所述氮极性P型BInGaN层的B组分和In组分沿生长方向逐层递减,例如所述第一子层61沿生长方向包括第一MgN层、第一氮极性P型BInGaN层、第二MgN层、第二氮极性P型BInGaN层、第三MgN层、第三氮极性P型BInGaN层,所述第一氮极性P型BInGaN层的B组分和In组分>第二氮极性P型BInGaN层的B组分和In组分>第三氮极性P型BInGaN层的B组分和In组分。
需要说明的是,所述第一子层61中,所述MgN层中Mg原子的扩散可提高P型BInGaN层中的Mg掺杂效率,改善因Mg记忆效应而导致的无法第一时间制备高Mg掺杂的BInGaN层的问题,更快速地实现高Mg掺杂使得P型帽层可生长的更薄,从而减小栅沟间距。所述氮极性P型BInGaN层由于是氮极性,可获得更高的Mg掺杂浓度上限,In原子的引入则可降低Mg激活能,提升第一子层的空穴浓度,提高栅控能力。另一方面,所述MgN层和氮极性P型BInGaN层交替生长的结构有利于应力的释放以及阻断位错的延伸,具有更小原子质量的B原子可更好的填平缺陷。进一步地,各层所述氮极性P型BInGaN层的In、B组分逐层递减,可作为势垒层与第二子层的良好过渡,形成较高晶体质量的P型帽层。
在一种实施方式中,所述镓极性的氧掺杂P型GaN层的厚度为5nm~20nm;所述镓极性的氧掺杂P型GaN层的示例性厚度为8nm、11nm、14nm、17nm、20nm,但不限于此;所述镓极性的氧掺杂P型GaN层的氧掺杂浓度为1×1017atoms/cm3~5×1017atoms/cm3;优选地,所述镓极性的氧掺杂P型GaN层的氧掺杂浓度为2×1017atoms/cm3~4×1017atoms/cm3。所述镓极性的氧掺杂P型GaN层具有适当的氧掺杂可减少氮空位和镁间隙,可改善因重掺杂Mg而导致掺杂效率下降的问题,提高空穴浓度,提高器件的P型栅对二维电子气的调控能力,提升器件特性。高温氛围下生长的所述镓极性的氧掺杂P型GaN层具有更高的晶体质量,可填平晶体质量相对稍差的所述第一子层,提高器件的栅耐压能力、减少出现栅漏电的现象。
综上,本发明可提高阈值电压,提升高频、高功率的GaN基HEMT器件的性能。
相应地,本发明提供了一种氮化镓基高电子迁移率晶体管外延片的制备方法,如图2所示,包括以下步骤:
S1、准备衬底1;
在一种实施方式中,所述衬底可选用蓝宝石衬底、硅衬底、碳化硅衬底、氮化镓衬底中的一种。优选地,衬底选用硅衬底。
S2、在所述衬底1上依次沉积缓冲层2、沟道层3、插入层4、势垒层5、P型帽层6;
如图3所示,步骤S2包括以下步骤:
S21、在衬底1上沉积缓冲层2。
在一种实施方式中,所述缓冲层包括AlN、AlGaN、GaN中的一种或多种组合。优选地,缓冲层为AlGaN缓冲层,具体沉积工艺为:控制反应腔温度为750℃~1050℃,腔体压力为100torr~200torr,生长厚度为1.0μm~2.5μm的AlGaN缓冲层。
S22、在缓冲层2上沉积沟道层3。
在一种实施方式中,控制反应腔温度为800℃~1200℃,腔体压力为50torr~200torr,通入N源、Ga源,生长厚度为50nm~300nm的沟道层。
S23、在沟道层3上沉积插入层4。
在一种实施方式中,将反应室的温度控制在750℃~1050℃,腔体压力为100torr~150torr,通入N源、Al源,生长厚度为1nm~6nm的AlN插入层。
S24、在插入层4上沉积势垒层5。
在一种实施方式中,将反应室的温度控制在850℃~1150℃,腔体压力为100torr~200torr,通入N源、Al源、B源、Ga源,生长厚度为10nm~45nm的BAlGaN势垒层。
S25、在势垒层5上沉积P型帽层6。
在一种实施方式中,所述第一子层采用下述方法制得:
将反应室的温度控制在800℃~1200℃,压力控制在150torr~200torr,通入N源、Mg源,生长MgN层;
将反应室的温度控制在750℃~1050℃,压力控制在150torr~200torr,通入Mg源、B源、In源、Ga源、N源,通入的N源的摩尔流量与Ga源的摩尔流量比值≥1400,生长氮极性P型BInGaN层;
交替生长所述MgN层和所述氮极性P型BInGaN层,得到第一子层。
在一种实施方式中,所述镓极性的氧掺杂P型GaN层采用下述方法制得:
将反应室的温度控制在1000℃~1300℃,压力控制在150torr~250torr,通入Mg源、O源、Ga源、N源,通入的N源的摩尔流量与Ga源的摩尔流量比值≤300,生长镓极性的氧掺杂P型GaN层。
相应地,本发明还提供了一种HEMT,所述HEMT包括上述的氮化镓基高电子迁移率晶体管外延片。所述HEMT的光电效率得到有效提升,且其他项电学性能良好。
下面以具体实施例进一步说明本发明:
实施例1
本实施例提供一种氮化镓基高电子迁移率晶体管外延片,包括衬底,所述衬底上依次设有缓冲层、沟道层、插入层、势垒层、P型帽层;
所述P型帽层包括第一子层和第二子层,所述第一子层包括交替生长的第一MgN层、第一氮极性P型BInGaN层、第二MgN层、第二氮极性P型BInGaN层、第三MgN层、第三氮极性P型BInGaN层、第四MgN层、第四氮极性P型BInGaN层,所述第二子层包括镓极性的氧掺杂P型GaN层。
所述第一MgN层、第二MgN层、第三MgN层、第四MgN层的厚度均为3nm;所述第一氮极性P型BInGaN层、第二氮极性P型BInGaN层、第三氮极性P型BInGaN层、第四氮极性P型BInGaN层的厚度均为20nm;
第一氮极性P型BInGaN层的B组分为0.1,In组分为0.3;
第二氮极性P型BInGaN层的B组分为0.06,In组分为0.2;
第三氮极性P型BInGaN层的B组分为0.03,In组分为0.1;
第四氮极性P型BInGaN层的B组分为0,In组分为0;
所述镓极性的氧掺杂P型GaN层的厚度为12nm,氧掺杂浓度为2×1017atoms/cm3
实施例2
本实施例提供一种氮化镓基高电子迁移率晶体管外延片,与实施例1不同之处在于:所述第一子层包括交替生长的第一MgN层、第一氮极性P型BInGaN层、第二MgN层、第二氮极性P型BInGaN层;其它与实施例1相同。
实施例3
本实施例提供一种氮化镓基高电子迁移率晶体管外延片,与实施例1不同之处在于:所述第一子层包括8个周期的交替生长的MgN层和氮极性P型BInGaN层,各氮极性P型BInGaN层的组成相同;其它与实施例1相同。
实施例4
本实施例提供一种氮化镓基高电子迁移率晶体管外延片,与实施例1不同之处在于:所述镓极性的氧掺杂P型GaN层的厚度为5nm;其它与实施例1相同。
实施例5
本实施例提供一种氮化镓基高电子迁移率晶体管外延片,与实施例1不同之处在于:所述镓极性的氧掺杂P型GaN层的厚度为20nm;其它与实施例1相同。
实施例6
本实施例提供一种氮化镓基高电子迁移率晶体管外延片,与实施例1不同之处在于:所述镓极性的氧掺杂P型GaN层的氧掺杂浓度为1×1017atoms/cm3;其它与实施例1相同。
实施例7
本实施例提供一种氮化镓基高电子迁移率晶体管外延片,与实施例1不同之处在于:所述镓极性的氧掺杂P型GaN层的氧掺杂浓度为5×1017atoms/cm3;其它与实施例1相同。
对比例1
本对比例提供一种氮化镓基高电子迁移率晶体管外延片,与实施例1不同之处在于:其不设有所述P型帽层,而是设有常规的P型GaN帽层,其它与实施例1相同。
测试实施例1~实施例7和对比例1制得氮化镓基高电子迁移率晶体管外延片制成HEMT器件,在HEMT器件中,使用Hall效应测量P型帽层的空穴浓度。Hall效应是一种基于洛伦兹力的电磁现象,当电流通过器件时,受到外加磁场的作用,会产生横向于电流和磁场方向的电压差。
具体测试方法:
制备一个HEMT器件,并将其放置在恒定的磁场中,施加一定大小的电流,使用两个电极,将它们分别连接到HEMT器件上的两个不同位置。一个电极用作电流引入,另一个电极用于测量Hall电压,使用磁场传感器测量施加在HEMT器件上的磁场强度,根据Hall电压、电流和磁场强度的关系,可以计算出P型帽层中的空穴浓度。具体测试结果如表1所示。
对比实施例1~实施例7和对比例1的测试数据可知,本发明提供的氮化镓基高电子迁移率晶体管外延片,其具有特定结构的P型帽层,所述P型帽层包括第一子层和第二子层,所述第一子层包括交替生长的MgN层和氮极性P型BInGaN层,所述第二子层包括镓极性的氧掺杂P型GaN层。在上述特定结构下,本发明可提高P型帽层的Mg掺杂浓度,提高空穴浓度,从而提高阈值电压,提升高频、高功率的GaN基HEMT器件的性能。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种氮化镓基高电子迁移率晶体管外延片,其特征在于,包括衬底,所述衬底上依次设有缓冲层、沟道层、插入层、势垒层、P型帽层;
所述P型帽层包括第一子层和第二子层,所述第一子层包括交替生长的MgN层和氮极性P型BInGaN层,所述第二子层包括镓极性的氧掺杂P型GaN层。
2.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述MgN层和氮极性P型BInGaN层的交替生长周期数为2~10;
所述MgN层的厚度为1nm~5nm;
所述氮极性P型BInGaN层的厚度为10nm~50nm。
3.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述氮极性P型BInGaN层的B组分为0~0.1;
所述氮极性P型BInGaN层的In组分为0~0.3。
4.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述第一子层中,各层所述氮极性P型BInGaN层的B组分和In组分沿生长方向逐层递减。
5.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述镓极性的氧掺杂P型GaN层的厚度为5nm~20nm。
6.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述镓极性的氧掺杂P型GaN层的氧掺杂浓度为1×1017atoms/cm3~5×1017atoms/cm3
7.一种如权利要求1~6任一项所述的氮化镓基高电子迁移率晶体管外延片的制备方法,其特征在于,包括以下步骤:
S1、准备衬底;
S2、在所述衬底上依次沉积缓冲层、沟道层、插入层、势垒层、P型帽层;
所述P型帽层包括第一子层和第二子层,所述第一子层包括交替生长的MgN层和氮极性P型BInGaN层,所述第二子层包括镓极性的氧掺杂P型GaN层。
8.如权利要求7所述的氮化镓基高电子迁移率晶体管外延片的制备方法,其特征在于,所述第一子层采用下述方法制得:
将反应室的温度控制在800℃~1200℃,压力控制在150torr~200torr,通入N源、Mg源,生长MgN层;
将反应室的温度控制在750℃~1050℃,压力控制在150torr~200torr,通入Mg源、B源、In源、Ga源、N源,通入的N源的摩尔流量与Ga源的摩尔流量比值≥1400,生长氮极性P型BInGaN层;
交替生长所述MgN层和所述氮极性P型BInGaN层,得到第一子层。
9.如权利要求7所述的氮化镓基高电子迁移率晶体管外延片的制备方法,其特征在于,所述镓极性的氧掺杂P型GaN层采用下述方法制得:
将反应室的温度控制在1000℃~1300℃,压力控制在150torr~250torr,通入Mg源、O源、Ga源、N源,通入的N源的摩尔流量与Ga源的摩尔流量比值≤300,生长镓极性的氧掺杂P型GaN层。
10.一种HEMT,其特征在于,所述HEMT包括如权利要求1~6任一项所述的氮化镓基高电子迁移率晶体管外延片。
CN202311254886.8A 2023-09-27 2023-09-27 氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt Active CN117012809B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311254886.8A CN117012809B (zh) 2023-09-27 2023-09-27 氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311254886.8A CN117012809B (zh) 2023-09-27 2023-09-27 氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt

Publications (2)

Publication Number Publication Date
CN117012809A true CN117012809A (zh) 2023-11-07
CN117012809B CN117012809B (zh) 2023-12-22

Family

ID=88567509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311254886.8A Active CN117012809B (zh) 2023-09-27 2023-09-27 氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt

Country Status (1)

Country Link
CN (1) CN117012809B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118073492A (zh) * 2024-04-25 2024-05-24 江西兆驰半导体有限公司 一种反射层及其制备方法、外延片及发光二极管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001165A1 (en) * 2006-06-21 2008-01-03 Tadao Hashimoto OPTO-ELECTRONIC AND ELECTRONIC DEVICES USING N-FACE OR M-PLANE GaN SUBSTRATE PREPARED WITH AMMONOTHERMAL GROWTH
CN112701160A (zh) * 2020-12-09 2021-04-23 华灿光电(浙江)有限公司 氮化镓基高电子迁移率晶体管外延片及其制备方法
WO2021234813A1 (ja) * 2020-05-19 2021-11-25 日本電信電話株式会社 電界効果トランジスタの作製方法
CN114944443A (zh) * 2022-07-26 2022-08-26 江西兆驰半导体有限公司 一种欧姆接触层、发光二极管外延片及其制备方法
CN115312643A (zh) * 2022-08-05 2022-11-08 淮安澳洋顺昌光电技术有限公司 一种具有插入层的led外延片及其制备方法
US20230253471A1 (en) * 2022-02-10 2023-08-10 Rohm Co., Ltd. Nitride semiconductor device and method of manufacturing nitride semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001165A1 (en) * 2006-06-21 2008-01-03 Tadao Hashimoto OPTO-ELECTRONIC AND ELECTRONIC DEVICES USING N-FACE OR M-PLANE GaN SUBSTRATE PREPARED WITH AMMONOTHERMAL GROWTH
WO2021234813A1 (ja) * 2020-05-19 2021-11-25 日本電信電話株式会社 電界効果トランジスタの作製方法
CN112701160A (zh) * 2020-12-09 2021-04-23 华灿光电(浙江)有限公司 氮化镓基高电子迁移率晶体管外延片及其制备方法
US20230253471A1 (en) * 2022-02-10 2023-08-10 Rohm Co., Ltd. Nitride semiconductor device and method of manufacturing nitride semiconductor device
CN114944443A (zh) * 2022-07-26 2022-08-26 江西兆驰半导体有限公司 一种欧姆接触层、发光二极管外延片及其制备方法
CN115312643A (zh) * 2022-08-05 2022-11-08 淮安澳洋顺昌光电技术有限公司 一种具有插入层的led外延片及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118073492A (zh) * 2024-04-25 2024-05-24 江西兆驰半导体有限公司 一种反射层及其制备方法、外延片及发光二极管

Also Published As

Publication number Publication date
CN117012809B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
CN112701160B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
WO2015056714A1 (ja) n型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス
CN102412351B (zh) 提高ESD的复合n-GaN层结构的制备方法
CN117012809B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt
WO2019144915A1 (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN102931303A (zh) 外延结构及其生长方法
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN115832138B (zh) 发光二极管外延片及其制备方法、发光二极管
CN103872194B (zh) 一种提高GaN基LED有源区发光效率的外延生长方法
CN115224171A (zh) 高光效发光二极管外延片及其制备方法、发光二极管
CN107731974A (zh) 一种GaN基发光二极管外延片及其生长方法
CN108767008B (zh) 一种具有高阻GaN缓冲层的HEMT及其制备方法
CN116581216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116364819B (zh) 发光二极管外延片及其制备方法、led
CN103441197A (zh) 一种GaN基发光二极管外延片及其制作方法
CN115377262A (zh) 一种外延结构和发光二极管
CN104966767B (zh) 一种GaN基发光二极管外延片的生长方法
CN103872204A (zh) 一种具有循环结构的p型插入层及生长方法
CN111584626B (zh) 一种增强型hemt器件结构及其制备方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN117352537B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt
CN116936631B (zh) 一种氮化镓基晶体管的外延结构及制备方法
CN117727773B (zh) GaN基HEMT外延片及其制备方法、HEMT器件
CN117855355B (zh) 发光二极管外延片及其制备方法、发光二极管
CN212010976U (zh) 一种GaN基外延结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant