CN115377262A - 一种外延结构和发光二极管 - Google Patents

一种外延结构和发光二极管 Download PDF

Info

Publication number
CN115377262A
CN115377262A CN202211048309.9A CN202211048309A CN115377262A CN 115377262 A CN115377262 A CN 115377262A CN 202211048309 A CN202211048309 A CN 202211048309A CN 115377262 A CN115377262 A CN 115377262A
Authority
CN
China
Prior art keywords
layer
peak
peak shape
emitting diode
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211048309.9A
Other languages
English (en)
Inventor
叶大千
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN202211048309.9A priority Critical patent/CN115377262A/zh
Publication of CN115377262A publication Critical patent/CN115377262A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本申请公开一种外延结构和发光二极管，包括n型层、p型层和有源层，有源层包括In的具有第一峰形的第一浓度轮廓；重掺杂层位于n型层和有源层之间，且包括Si的具有第二峰形的第二浓度轮廓；电流扩展层位于重掺杂层和有源层之间，且包括In的具有第三峰形的第三浓度轮廓；第三峰形的峰顶与第一峰形的峰顶的最小距离为D1，第三峰形的峰顶与第二峰形的峰顶的最小距离为D2，且D1与D2的比值小于1:7。电流扩展层尽可能接近有源层并在受到静电冲击时有效引导冲击电流，保护有源层不易被静电击穿；同时，电流扩展层与重掺杂层之间的区域为电子存储区，在受到静电冲击时可降低外延结构被静电击穿的风险，从而提升外延结构和发光二极管的抗静电能力。

Description

一种外延结构和发光二极管
技术领域
本申请涉及半导体相关技术领域，尤其涉及一种外延结构和发光二极管。
背景技术
以氮化镓（GaN）为代表的III族氮化物是直接跃迁型的宽带隙半导体材料，其具有高热传导率、高硬度、小介电常数、耐高温、耐酸碱等特性，广泛应用于蓝光、绿光、紫外光发光二极管中。GaN基发光二极管中的外延结构包括n型GaN层、有源层和p型GaN层，其中，有源层为由GaN层和InGaN（氮化铟镓）层交替组成的周期性结构，由于GaN层和InGaN层的晶格常数不同，易产生极化效应并引起位错缺陷，如果这种位错缺陷得不到有效控制会形成大量表面缺陷，同时，InGaN层具有高的In浓度，其需要低温生长，在低温生长过程中也会形成表面缺陷，这些表面缺陷会形成漏电通道，并降低外延结构的抗静电能力。
发明内容
本申请的目的是提供一种外延结构，其通过使电流扩展层尽可能接近有源层，及使电流扩展层与重掺杂层之间具有较大厚度的电子存储区，降低外延结构被静电击穿的风险，有效地提升外延结构的抗静电能力。
另一目的还在于提供一种发光二极管，该发光二极管包括上述的外延结构。
第一方面，本申请实施例提供一种外延结构，其包括：
n型层、p型层和位于两者之间的有源层，有源层包括In的第一浓度轮廓，第一浓度轮廓包括若干个第一峰形；
重掺杂层，位于n型层和度有源层之间，且包括Si的第二浓轮廓，第二浓度轮廓包括第二峰形；
电流扩展层，位于重间掺杂层和有源层之间，且包括In的第三浓度轮廓，第三浓度轮廓包括若干个第三峰形；第三峰形的峰顶与第一峰形的峰顶的最小距离为D1，第三峰形的峰顶与第二峰形的峰顶的最小距离为D2，且D1与D2的比值小于1:7。
在一种可能的实施方案中，第三峰形的峰顶与第一峰形的峰顶的最小距离D1小于20nm。
在一种可能的实施方案中，第三峰形的峰顶与第二峰形的峰顶的最小距离D2大于150nm。
在一种可能的实施方案中，电流扩展层与有源层之间包括有第一中间层，第一中间层的厚度小于第三峰形的峰顶与第一峰形的峰顶的最小距离D1。
在一种可能的实施方案中，第一中间层的厚度等于或者大于D1的80%。
在一种可能的实施方案中，第一中间层为Si掺杂的GaN层，且Si的掺杂浓度为1.5×1017~5×1017cm-3。
在一种可能的实施方案中，电流扩展层和重掺杂层之间包括有第二中间层，第二中间层的厚度小于第三峰形的峰顶与第二峰形的峰顶的最小距离D2。
在一种可能的实施方案中，第二中间层的厚度等于或者大于D2的80%。
在一种可能的实施方案中，第二中间层为Si掺杂的GaN层，且Si的掺杂浓度为1×1018~2×1018cm-3。
在一种可能的实施方案中，重掺杂层的掺杂浓度为1×1018~6×1018cm-3。
在一种可能的实施方案中，电流扩展层为GaN层和InxGa1-xN层交替组成的周期性超晶格结构，其中0≤x≤0.4。
在一种可能的实施方案中，电流扩展层中超晶格结构的周期数为3~30。
在一种可能的实施方案中，电流扩展层的厚度大于30nm，且小于80nm。
在一种可能的实施方案中，超晶格结构中单个周期的GaN层的厚度介于8~10nm；单个周期的InxGa1-xN层的厚度介于1~2nm。
在一种可能的实施方案中，有源层为多层量子阱层，且为由InyGa1-yN势阱层和GaN势垒层交替组成的周期性超晶格结构；单个周期内有源层中In的掺杂浓度大于单个周期内电流扩展层中In的掺杂浓度。
第二方面，本申请实施例提供一种发光二极管，其包括上述实施例中的外延结构。
与现有技术相比，本申请的有益效果：
本申请通过调整第三峰形的峰顶与第一峰形的峰顶的最小距离D1，使得电流扩展层尽可能接近有源层，在外延结构和采用外延结构的发光二极管受到静电冲击时能够有效地引导冲击电流，保护有源层不易被静电击穿；同时，电流扩展层与重掺杂层之间的区域为电子存储区，且该电子存储区具有较大厚度，在受到静电冲击时该电子存储区可提供大量电子以降低外延结构和采用外延结构的发光二极管被静电击穿的风险，提升外延结构和采用该外延结构的抗静电能力。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为根据本申请实施例示出的一种外延结构的结构示意图；
图2为根据本申请实施例示出的一种外延结构中部分元素的浓度或离子强度与深度的关系。
图示说明：
10衬底；11缓冲层；12n型层；13重掺杂层；14电流扩展层；15有源层；16电子阻挡层；17 p型层；18第一中间层；19第二中间层；100第一浓度轮廓；110第一峰形；200第二浓度轮廓；210第二峰形；300第二浓度轮廓；310第二峰形；D1第三峰形的峰顶与第一峰形的峰顶的最小距离；D2第三峰形的峰顶与第二峰形的峰顶的最小距离。
具体实施方式
以下通过特定的具体实施例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或营业，本申请中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。
本申请包含的每一层的组成可用任何适合的方式分析，例如二次离子质谱仪(SIMS)；每一层的厚度可用任何适合的方式分析，例如穿透式电子显微镜(TEM)或是扫描式电子显微镜(SEM)，用于配合例如于SIMS图谱上的各层深度位置。
根据本申请的一个方面，提供了一种外延结构。参见图1和图2，该外延结构包括n型层12、p型层17和位于两者之间的有源层15，有源层15包括In的第一浓度轮廓100，第一浓度轮廓100包括若干个第一峰形110。重掺杂层13位于n型层12和有源层15之间，且包括Si的第二浓度轮廓200，第二浓度轮廓200包括第二峰形210。电流扩展层14位于重掺杂层13和有源层15之间，且包括In的第三浓度轮廓300，第三浓度轮廓300包括若干个第三峰形310；第三峰形310的峰顶与第一峰形110的峰顶的最小距离为D1，第三峰形310的峰顶与第二峰形210的峰顶的最小距离为D2，且D1与D2的比值小于1:7。
通过调整第三峰形310的峰顶与第一峰形110的峰顶的最小距离D1，使得电流扩展层14尽可能接近有源层15，在外延结构和采用外延结构的发光二极管受到静电冲击时能够有效地引导冲击电流，保护有源层15不易被静电击穿。同时，电流扩展层14与重掺杂层13之间的区域为电子存储区，且该电子存储区具有较大厚度，在受到静电冲击时该电子存储区可提供大量电子以抵消外界电场，降低外延结构和采用外延结构的发光二极管被静电击穿的风险，提升外延结构和采用外延结构的发光二极管的抗静电能力。
在一种实施方式中，参见图2，第三峰形310的峰顶与第一峰形110的峰顶的最小距离D1小于20nm。较佳地，第三峰形310的峰顶与第一峰形110的峰顶的最小距离D1小于15nm。
以第一浓度轮廓100包括N个第一峰形110、第三浓度轮廓300包括三个第三峰形310为例进行示例说明：
由图2可知，第一浓度轮廓100包括N个第一峰形110，N个第一峰形110沿深度增大的方向依次定义为第一峰形I、第一峰形II、…、第一峰形N。第三浓度轮廓300包括三个第三峰形310，三个第三峰形310沿深度增大的方向依次定义为第三峰形I、第三峰形II和第三峰形III。第三峰形I与第一峰形N相距最近，上述距离D1为第三峰形I的峰顶与第一峰形N的峰顶之间的距离，且距离D1小于20nm。
电流扩展层14与有源层15之间包括有第一中间层18，第一中间层18的厚度小于上述距离D1。上述距离D1包括三部分，具体包括第三峰形310中峰顶与靠近第一峰形110侧峰底的水平宽度D11、第一中间层18的厚度D12、以及第一峰形110中峰顶与靠近第三峰形310侧峰底的水平宽度D13，第一中间层18的厚度D12优选为等于或者大于上述D1的80%。
第一中间层18为Si掺杂的GaN层，且Si的掺杂浓度为1.5×1017~5×1017cm-3。第一中间层18的厚度较小，保证电流扩展层14尽可能接近有源层15以在外延结构和采用外延结构的发光二极管受到静电冲击时能够有效地引导冲击电流，保护有源层15不易被静电击穿，提升外延结构和采用外延结构的发光二极管的抗静电能力。另外，在电流扩展层14、重掺杂层13或者n型层12具有生长缺陷时，第一中间层18可避免有源层15受到上述生长缺陷的影响，改善有源层15的生长质量。
在一种实施方式中，参见图2，第三峰形310的峰顶与第二峰形210的峰顶的最小距离D2大于150nm。较佳地，第三峰形310的峰顶与第二峰形210的峰顶的最小距离D2大于200nm。
以第三浓度轮廓300包括三个第三峰形310为例进行示例说明：
由图2可知，第二浓度轮廓200包括一个第二峰形210。第三浓度轮廓300包括三个第三峰形310，三个第三峰形310沿深度增大的方向依次定义为第三峰形I、第三峰形II和第三峰形III。第三峰形III与第二峰形210相距最近，上述距离D2为第三峰形III的峰顶与第二峰形210的峰顶之间的距离，且距离D2大于150nm。
电流扩展层14与重掺杂层13之间包括有第二中间层19，第二中间层19的厚度小于上述距离D2。上述距离D2包括三部分，具体包括第三峰形310中峰顶与靠近第二峰形210侧峰底之间的水平宽度D21、第二中间层19的厚度D22以及第二峰形210中峰顶与靠近第三峰形310侧峰底的水平宽度D23，第二中间层19的厚度D22优选为等于或者大于上述D2的80%。
第二中间层19为Si掺杂的GaN层，且Si的掺杂浓度为1×1018~2×1018cm-3。第二中间层19为电子存储区，且厚度较大，在外延结构和采用外延结构的发光二极管受到静电冲击时第二中间层19可提供大量电子以抵消外界电场，降低外延结构和采用外延结构的发光二极管被静电击穿的风险，提升外延结构和采用外延结构的发光二极管的抗静电能力。
在一种实施方式中，电流扩展层14为GaN层和InxGa1-xN层交替组成的周期性超晶格结构，其中0≤x≤0.4。电流扩展层14中超晶格结构的周期数为3~30。每一周期内，电流扩展层14中的超晶格结构均以先GaN层后InxGa1-xN层的方式生长。单个周期内的GaN层的厚度介于8~10nm，单个周期内的InxGa1-xN层的厚度介于1~2nm。电流扩展层14的厚度优选为大于30nm，且小于80nm。
在一种实施方式中，有源层15为多层量子阱层，且为由InyGa1-yN势阱层和GaN势垒层交替组成的周期性超晶格结构，其中0≤y≤0.8。有源层15中超晶格结构的周期数为6~20。单个周期内的GaN势垒层的厚度介于4~12nm，单个周期内的InyGa1-yN势阱层的厚度介于2~4nm。
较佳地，单个周期内有源层15中In的掺杂浓度大于单个周期内电流扩展层14中In的掺杂浓度，也可以描述为InyGa1-yN势阱层中y的取值大于InxGa1-xN层中x的取值。
在一种实施方式中，参见图1，该外延结构还包括衬底10，衬底10包括但不限于蓝宝石衬底、碳化硅衬底、硅衬底或者氮化镓衬底，衬底10优选为蓝宝石衬底。衬底10上形成有缓冲层11，缓冲层11为非掺杂的GaN层。缓冲层11中远离衬底10的一侧表面形成有上述n型层12，n型层12为Si掺杂的GaN层，且Si的掺杂浓度为1×1019~3×1019cm-3。
较佳地，有源层15与p型层17之间还包括有电子阻挡层16，电子阻挡层16为Mg掺杂的GaN层，Mg的掺杂浓度为1×1018~3×1018cm-3。p型层17为Mg掺杂的GaN层，Mg的掺杂浓度为2×1018~8×1018cm-3。
较佳地，n型层12与重掺杂层13之间还包括有低掺杂层，低掺杂层为Si掺杂的GaN层，且Si的掺杂浓度为1×1017~5×1017cm-3。重掺杂层为Si掺杂的GaN层，且Si的掺杂浓度为1×1018~6×1018cm-3。
下面以该外延结构的具体实施结构进行示例说明：
参见图1和图2，该外延结构自下而上包括衬底10、缓冲层11、n型层12、重掺杂层13、第二中间层19、电流扩展层14、第一中间层18、有源层15、电子阻挡层16和p型层17。有源层15包括In的第一浓度轮廓100，重掺杂层13包括Si的第二浓度轮廓200，电流扩展层14包括In的第三浓度轮廓300，其中，第三浓度轮廓300中第三峰形310的峰顶与第一浓度轮廓100中第一峰形110的峰顶的最小距离为D1，第三浓度轮廓300中第三峰形310的峰顶与第二浓度轮廓200中第二峰形210的峰顶的最小距离为D2，且D1与D2的比值小于1:7。
第一浓度轮廓100包括若干个第一峰形110，第二浓度轮廓200包括一个第二峰形210，第三浓度轮廓300包括若干个第三峰形310，上述距离D1指的是相距最近的第三峰形310与第一峰形110之间的距离，上述距离D2指的是相距最近的第三峰形310与第二峰形210之间的距离。
通过调整第三峰形310的峰顶与第一峰形110的峰顶的最小距离D1，使得电流扩展层14尽可能接近有源层15，在外延结构和采用外延结构的发光二极管受到静电冲击时能够有效地引导冲击电流，保护有源层15不易被静电击穿，并且，电流扩展层14和有源层15之间的第一中间层18可避免有源层15受到电流扩展层14、重掺杂层13或者n型层12所产生的生长缺陷的影响，改善有源层15的生长质量。电流扩展层14和重掺杂层13之间的第二中间层19可作为电子存储区并在受到静电冲击时提供大量电子以抵消外界电场，降低外延结构和采用外延结构的发光二极管被静电击穿的风险。
上述外延结构的制备方法包括以下步骤：
S1、在衬底10上生长一层厚度为0.5~1.5μm的缓冲层11，缓冲层11为非掺杂的GaN层，且生长温度为500~600℃；
S2、在缓冲层11上生长n型层12，n型层12为Si掺杂的GaN层，且生长温度为1050~1150℃；n型层12中Si的掺杂浓度为1×1019~3×1019cm-3；
S3、在缓冲层11上依次生长低掺杂层和重掺杂层13，低掺杂层为Si掺杂的GaN层，且生长温度为1050~1150℃；重掺杂层13为Si掺杂的GaN层，且生长温度为800~900℃；低掺杂层中Si的掺杂浓度为1×1017~5×1017cm-3，重掺杂层13中Si的掺杂浓度为1×1018~6×1018cm-3；
S4、在重掺杂层13上生长一层第二中间层19，第二中间层19为Si掺杂的GaN层，且生长温度为800~900℃；第二中间层19中Si的掺杂浓度为1×1018~2×1018cm-3；
S5、在第二中间层19上生长一层厚度为8~10nm的GaN层，再生长一层厚度为1~2nm的InxGa1-xN层，以二者为一超晶格单元结构交替连续生长3~30个周期，此连续的超晶格结构即为电流扩展层14；InxGa1-xN层中x的取值介于0~0.4；该电流扩展层14的生长温度为800~900℃；
S6、在电流扩展层14上生长一层第一中间层18，第一中间层18为Si掺杂的GaN层，且生长温度为800~900℃；第一中间层18中Si的掺杂浓度为1.5×1017~5×1017cm-3；
S7、在第一中间层18上生长一层厚度为4~12nm的GaN势垒层，再生长一层厚度为2~4nm的InyGa1-yN势阱层，以二者为一超晶格单元结构交替连续生长6~20个周期，此连续的超晶格结构即为有源层15；InyGa1-yN势阱层中y的取值介于0~0.8；该有源层15的生长温度为700~800℃；
S8、在有源层15上生长电子阻挡层16，电子阻挡层16为Mg掺杂的GaN层，且生长温度为900~1000℃；电子阻挡层16中Mg的掺杂浓度为1×1018~3×1018cm-3；
S9、在电子阻挡层16上生长p型层17，p型层17为Mg掺杂的GaN层，且生长温度为800~900℃；p型层17中Mg的掺杂浓度为1×1018~3×1018cm-3；
S10、最后，在惰性氛围下退火，退火时间为3~7分钟。
根据本申请的一个方面，提供了一种发光二极管，该发光二极管包括外延部分，且外延部分为上述实施例中的外延结构，这里对于外延部分的具体结构就不再一一赘述。
由以上的技术方案可知，通过调整第三峰形310的峰顶与第一峰形110的峰顶的最小距离D1，使得电流扩展层14尽可能接近有源层15，在外延结构和采用外延结构的发光二极管受到静电冲击时能够有效地引导冲击电流，保护有源层15不易被静电击穿；同时，电流扩展层14与重掺杂层13之间的区域为电子存储区，且该电子存储区具有较大厚度，在受到静电冲击时该电子存储区可提供大量电子以降低外延结构和采用外延结构的发光二极管被静电击穿的风险，提升外延结构和采用该外延结构的发光二极管的抗静电能力。
进一步地，在电流扩展层14、重掺杂层13或者n型层12生长过程中产生生长缺陷时，位于电流扩展层14与有源层15之间的第一中间层18可避免有源层15受到上述生长缺陷的影响，改善有源层15的生长质量。
以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本申请的保护范围。

Claims (15)

1.一种发光二极管，其特征在于，包括：
n型层、p型层和位于两者之间的有源层，所述有源层包括In的第一浓度轮廓，所述第一浓度轮廓包括若干个第一峰形；
电流扩展层，位于所述n型层和有源层之间，且包括In的第三浓度轮廓，所述第三浓度轮廓包括若干个第三峰，所述第三峰形的峰顶与所述第一峰形的峰顶的最小距离为D1，其中D1小于20nm；
第一中间层，位于所述电流扩展层与有源层之间，所述第一中间层的厚度等于或者大于所述D1的80％。
2.根据权利要求1所述的发光二极管，其特征在于：所述n型层与所述电流扩展层之间还设置第二中间层，所述第二中间层与所述电流扩展层相连接，所述第二中间层的厚度大于所述第一中间层的厚度。
3.根据权利要求2所述的发光二极管，其特征在于：还包括重掺杂层，位于所述n型层和所述第二中间层之间，且包括Si的第二浓度轮廓，第二浓度轮廓包括第二峰形，第三峰形的峰顶与第二峰形的峰顶的最小距离为D2，其中D2大于150nm。
4.根据权利要求3所述的发光二极管，其特征在于：所述重掺杂层的浓度为1×1018~6×1018。
5.根据权利要求3所述的发光二极管，其特征在于：所述第二中间层的厚度小于所述第三峰形的峰顶与所述第二峰形的峰顶的最小距离D2。
6.根据权利要求3所述的发光二极管，其特征在于：所述第二中间层的厚度等于或者大于所述D2的80％。
7.根据权利要求3所述的发光二极管，其特征在于：还包括一低掺杂层，其位于所述n型层与所述重掺杂层之间。
8.根据权利要求7所述的发光二极管，其特征在于：所述低掺杂层为Si掺杂的GaN层，且Si的掺杂浓度为1×1017～5×1017cm-3。
9.根据权利要求2所述的发光二极管，其特征在于：所述第二中间层为Si掺杂的GaN层，且Si的掺杂浓度为1×1018~2×1018。
10.根据权利要求1所述的发光二极管，其特征在于：所述第一中间层为Si掺杂的GaN层，且Si的掺杂浓度为1.5×1017~5×1017。
11.根据权利要求1所述的发光二极管，其特征在于：所述电流扩展层为GaN层和InxGa1- xN交替组成的周期性超晶格结构，其中0≤x≤0.4。
12.根据权利要求11所述的发光二极管，其特征在于：所述电流扩展层中超晶格结构的周期数为3~30。
13.根据权利要求12所述的发光二极管，其特征在于：所述电流扩展层的厚度大于30nm，且小于80nm。
14.根据权利要求13所述的发光二极管，其特征在于：所述超晶格结构中每个周期的所述GaN层的厚度介于8~10nm；单个周期的所述InxGa1-xN层的厚度介于1~2nm。
15.根据权利要求1所述的发光二极管，其特征在于：所述有源层为多层量子阱层，且为由InyGa1-yN势阱层和GaN势垒层交替组成的周期性超晶格结构；单个周期内所述有源层中In的掺杂浓度大于单个周期内所述电流扩展层中In的掺杂浓度。
CN202211048309.9A 2021-07-22 2021-07-22 一种外延结构和发光二极管 Pending CN115377262A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211048309.9A CN115377262A (zh) 2021-07-22 2021-07-22 一种外延结构和发光二极管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110831413.4A CN113659047B (zh) 2021-07-22 2021-07-22 一种外延结构和发光二极管
CN202211048309.9A CN115377262A (zh) 2021-07-22 2021-07-22 一种外延结构和发光二极管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202110831413.4A Division CN113659047B (zh) 2021-07-22 2021-07-22 一种外延结构和发光二极管

Publications (1)

Publication Number Publication Date
CN115377262A true CN115377262A (zh) 2022-11-22

Family

ID=78489716

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211048309.9A Pending CN115377262A (zh) 2021-07-22 2021-07-22 一种外延结构和发光二极管
CN202110831413.4A Active CN113659047B (zh) 2021-07-22 2021-07-22 一种外延结构和发光二极管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110831413.4A Active CN113659047B (zh) 2021-07-22 2021-07-22 一种外延结构和发光二极管

Country Status (2)

Country Link
US (1) US20230024236A1 (zh)
CN (2) CN115377262A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115986015A (zh) * 2022-11-25 2023-04-18 淮安澳洋顺昌光电技术有限公司 一种具有插入层的外延片及包含该外延片的发光二极管

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613890B (zh) * 2022-03-24 2023-10-20 淮安澳洋顺昌光电技术有限公司 一种具有n型电流拓展层的发光二极管外延结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924454B1 (ko) * 2009-02-06 2009-11-03 갤럭시아포토닉스 주식회사 발광 소자
US8748919B2 (en) * 2011-04-28 2014-06-10 Palo Alto Research Center Incorporated Ultraviolet light emitting device incorporating optically absorbing layers
CN102364706A (zh) * 2011-11-17 2012-02-29 扬州中科半导体照明有限公司 一种发光二极管的外延生产方法
CN103943746B (zh) * 2014-03-24 2016-10-05 华灿光电(苏州）有限公司 一种GaN基发光二极管外延片及其制作方法
CN104300064B (zh) * 2014-10-10 2018-04-24 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片及其制备方法
CN104332536B (zh) * 2014-10-17 2017-02-15 厦门乾照光电股份有限公司 一种高浓度Te掺杂的发光二极管外延方法
CN104659170B (zh) * 2015-01-29 2019-01-18 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
CN104821356B (zh) * 2015-04-24 2017-06-20 华灿光电(苏州）有限公司 一种发光二极管外延片及其制造方法
CN105304770A (zh) * 2015-09-21 2016-02-03 东莞市中镓半导体科技有限公司 一种具有Al组分及厚度阶梯式渐变的量子垒结构的近紫外LED制备方法
US11056434B2 (en) * 2017-01-26 2021-07-06 Epistar Corporation Semiconductor device having specified p-type dopant concentration profile
CN108899398B (zh) * 2018-05-28 2021-02-02 东莞理工学院 一种具有双梯度的量子阱结构的近紫外led制备方法
CN109360878B (zh) * 2018-08-27 2020-04-14 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN109103310A (zh) * 2018-09-03 2018-12-28 淮安澳洋顺昌光电技术有限公司 一种提升氮化镓基led发光二极管抗静电能力的外延片及生长方法
CN110364603A (zh) * 2019-07-18 2019-10-22 佛山市国星半导体技术有限公司 一种抗静电的外延结构及其制作方法
CN110635007A (zh) * 2019-09-12 2019-12-31 佛山市国星半导体技术有限公司 一种抗静电外延结构及其制备方法
CN112768576B (zh) * 2021-01-25 2022-04-12 天津三安光电有限公司 一种发光二极管及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115986015A (zh) * 2022-11-25 2023-04-18 淮安澳洋顺昌光电技术有限公司 一种具有插入层的外延片及包含该外延片的发光二极管
CN115986015B (zh) * 2022-11-25 2024-04-12 淮安澳洋顺昌光电技术有限公司 一种具有插入层的外延片及包含该外延片的发光二极管

Also Published As

Publication number Publication date
US20230024236A1 (en) 2023-01-26
CN113659047B (zh) 2022-09-13
CN113659047A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
CN111063777B (zh) 半导体装置
EP2843714B1 (en) Semiconductor light emitting device including hole injection layer and method of fabricating the same.
EP1636858B1 (en) Light emitting device using nitride semiconductor and fabrication method of the same
CN102368519B (zh) 一种提高半导体二极管多量子阱发光效率的方法
CN103337568B (zh) 应变超晶格隧道结紫外led外延结构及其制备方法
CN104393124A (zh) 一种发光二极管外延片结构的制备方法
KR20090035934A (ko) 반도체 발광소자 및 그 제조방법
CN113659047B (zh) 一种外延结构和发光二极管
CN116825918B (zh) 发光二极管外延片及其制备方法
CN114649454B (zh) 一种发光二极管的外延片结构及其制备方法
CN103489898A (zh) 半导体器件以及在该半导体器件中使用的超晶格层
KR101497082B1 (ko) 전자 저장 및 퍼짐층을 이용한 질화물 반도체 발광소자
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN204179101U (zh) 近紫外光发射装置
CN117410406B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117393671B (zh) 发光二极管外延片及其制备方法、发光二极管
CN218827205U (zh) 发光二极管外延片及发光二极管
CN108831975B (zh) 一种发光二极管外延片及其制备方法
CN210805811U (zh) 一种抗静电外延结构
KR20120013577A (ko) 다중양자우물 구조의 활성 영역을 갖는 발광 소자
EP3796401A1 (en) Light-emitting diode
CN110635007A (zh) 一种抗静电外延结构及其制备方法
CN117855355B (zh) 发光二极管外延片及其制备方法、发光二极管
CN104241458A (zh) 一种垒宽可变的氮化镓基led外延片的制备方法
CN115036402B (zh) 诱导增强型Micro-LED同质外延结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination