CN117012745A - 功率模块及其制造方法 - Google Patents

功率模块及其制造方法 Download PDF

Info

Publication number
CN117012745A
CN117012745A CN202210462948.3A CN202210462948A CN117012745A CN 117012745 A CN117012745 A CN 117012745A CN 202210462948 A CN202210462948 A CN 202210462948A CN 117012745 A CN117012745 A CN 117012745A
Authority
CN
China
Prior art keywords
conductive layer
layer
chip
thermal interface
interface material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210462948.3A
Other languages
English (en)
Inventor
林欣翰
余泰君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN202210462948.3A priority Critical patent/CN117012745A/zh
Publication of CN117012745A publication Critical patent/CN117012745A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种功率模块及其制造方法。所述功率模块包括绝缘基板、第一导电层、第二导电层、第一热界面材料层、第三导电层、第一芯片、第二芯片以及导热层。所述绝缘基板具有彼此相对的第一表面与第二表面。所述第一导电层与所述第二导电层设置于所述第一表面上且彼此电性分离。所述第一热界面材料层设置于所述第一导电层上。所述第三导电层设置于所述第一热界面材料层上。所述第一芯片设置于所述第三导电层上，且与所述第三导电层电连接。所述第二芯片设置于所述第二导电层上，且与所述第二导电层电连接。所述导热层设置于所述第二表面上。

Description

功率模块及其制造方法
技术领域
本发明涉及一种功率模块及其制造方法。
背景技术
一般来说，为了提高功率组件的功率密度并达成低成本的需求，将多个半导体组件结合在一个封装结构中以形成功率模块(power module)，由此在小体积的封装结构下提供高输出功率。
此外，随着功率的增加，电流与电压提升，且并联芯片的需求也随之增加。如此一来，电流路径拉长，除了使得组件布局面积大幅增加，也导致寄生电感提高，进而影响了组件效能。
发明内容
根据本发明的实施例，功率模块包括绝缘基板、第一导电层、第二导电层、第一热界面材料层、第三导电层、第一芯片、第二芯片以及导热层。所述绝缘基板具有彼此相对的第一表面与第二表面。所述第一导电层与所述第二导电层设置于所述第一表面上且彼此电性分离。所述第一热界面材料层设置于所述第一导电层上。所述第三导电层设置于所述第一热界面材料层上。所述第一芯片设置于所述第三导电层上，且与所述第三导电层电连接。所述第二芯片设置于所述第二导电层上，且与所述第二导电层电连接。所述导热层设置于所述第二表面上。
根据本发明的实施例，功率模块的制造方法包括以下步骤。提供具有彼此相对的第一表面与第二表面的绝缘基板。在所述第一表面上形成第一导电层与第二导电层，其中所述第一导电层与所述第二导电层彼此电性分离。在所述第二表面上形成导热层。在所述第一导电层上依序形成第一热界面材料层与第三导电层。在所述第三导电层上形成第一芯片，其中所述第一芯片与所述第三导电层电连接。在所述第二导电层上形成第二芯片，其中所述第二芯片与所述第二导电层电连接。
为让本发明能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1C为本发明第一实施例的功率模块的制造流程剖面示意图；
图2为本发明第二实施例的功率模块的剖面示意图；
图3为本发明第三实施例的功率模块的剖面示意图；
图4为本发明第四实施例的功率模块的剖面示意图；
图5为本发明第五实施例的功率模块的剖面示意图。
具体实施方式
下文列举实施例并配合附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为了方便理解，在下述说明中相同的组件将以相同的符号标示来说明。
关于本文中所提到“包含”、“包括”、“具有”等的用语均为开放性的用语，也就是指“包含但不限于”。
当以“第一”、“第二”等的用语来说明组件时，仅用于将这些组件彼此区分，并不限制这些组件的顺序或重要性。因此，在一些情况下，第一组件也可称作第二组件，第二组件也可称作第一组件，且此不偏离本发明的范畴。
此外，在本文中，由“一数值至另一数值”表示的范围是一种避免在说明书中逐一列举所述范围中的所有数值的概要性表示方式。因此，某一特定数值范围的记载涵盖了所述数值范围内的任意数值，以及涵盖由所述数值范围内的任意数值界定出的较小数值范围。
图1A至图1C为本发明第一实施例的功率模块的制造流程剖面示意图。首先，参照图1A，提供绝缘基板100。绝缘基板100具有彼此相对的第一表面100a与第二表面100b。在本实施例中，绝缘基板100为陶瓷基板。绝缘基板100可用以承载芯片，并将芯片在运作时产生的热传导出来。然后，在绝缘基板100的第一表面100a上形成彼此电性分离的第一导电层102与第二导电层104，以及在绝缘基板100的第二表面100b上形成导热层106。第一导电层102与第二导电层104作为绝缘基板100上的线路图案。在本实施例中，第一导电层102与第二导电层104可为金属层，例如铜层，但本发明实施例不限于此。在本实施例中，导热层106可为金属层，例如铜层，但本发明实施例不限于此。在一些实施例中，导热层106除了导热之外，还可视实际需求而作为电极层。
在本实施例中，绝缘基板100的厚度例如介于0.385mm至0.635mm之间，且绝缘基板100、第一导电层102、第二导电层104与导热层106构成覆铜陶瓷(direct bonded cooper，DBC)基板。在其他实施例中，覆铜陶瓷基板也可以镀铜陶瓷基板(direct plated copper，DPC)基板来替代。
接着，参照图1B，在第一热界面材料层108上压合第三导电层110。在本实施例中，第一热界面材料层108的材料可以是硅、氧化硅、氧化铝、氮化铝、氮化硼或其组合。第一热界面材料层108的厚度例如介于100μm至150μm之间。第一热界面材料层108的热传导系数例如介于3W/mK至15W/mK之间，甚至更高。此外，在本实施例中，第三导电层110可为金属层，例如铜层，但本发明实施例不限于此。在本实施例中，将第三导电层110压合至第一热界面材料层108的压合温度不超过120℃。第一热界面材料层108与第三导电层110构成绝缘金属基板(insulating metal substrate，IMS)。此外，与一般的绝缘金属基板不同，在本实施例中，第一热界面材料层108的仅一个表面上压合有导电层，因此本实施例的绝缘金属基板可具有较薄的厚度。
然后，将本实施例的绝缘金属基板压合至绝缘基板100。详细地说，在本实施例中，以第一热界面材料层108朝向绝缘基板100的第一表面100a的方式，将第一热界面材料层108压合至第一导电层102上。在本实施例中，将第一热界面材料层108压合至第一导电层102的压合温度不超过160℃。
之后，参照图1C，在第三导电层110上形成第一芯片112以及在第二导电层104上形成第二芯片114，以形成本实施例的功率模块10。详细地说，在将本实施例的由第一热界面材料层108与第三导电层110构成的绝缘金属基板压合至绝缘基板100之后，在第二导电层104与第三导电层110上形成导电粘着层113。然后，将第一芯片112固设于位于第三导电层110上的导电粘着层113上，以使第一芯片112通过导电粘着层113而与第三导电层110电连接，以及将第二芯片114固设于位于第二导电层104上的导电粘着层113上，以使第二芯片114通过导电粘着层113而与第二导电层104电连接。在本实施例中，导电粘着层113例如为焊料层。此外，在其他实施例中，导电粘着层113也可以是将银或铜进行烧结所形成的接合层。
在功率模块10中，第一热界面材料层108与第三导电层110构成绝缘金属基板，且所述绝缘金属基板设置在由绝缘基板100、第一导电层102、第二导电层104与导热层106构成的覆铜陶瓷基板上。由于所述绝缘金属基板仅具有一层导电层(第三导电层110)，因此可有效地减少功率模块10的整体厚度。进一步说，由于功率模块10的整体厚度减少，因此在高功率密度下，第一芯片112与第二芯片114的热阻差异可有效地减小，且第一芯片112与第二芯片114的热容量差异也可减小。此外，由于功率模块10的整体厚度减少，功率模块10中的互感现象可更为显著。另外，在本实施例的功率模块10中，绝缘金属基板设置在覆铜陶瓷基板上，因此避免了将陶瓷基板堆叠时由于应力释放而造成的翘曲度过大的问题。
此外，在功率模块10的制造过程中，在设置芯片(第一芯片112以及第二芯片114)之前，先将绝缘金属基板压合至覆铜陶瓷基板，因此可避免芯片经受多次的回焊处理，因而可有效地避免芯片的可靠度降低。
另外，功率模块10中，第一芯片112在运作时所产生的热可通过导电粘着层113、第三导电层110、第一热界面材料层108、第一导电层102、绝缘基板100以及导热层106而传送至功率模块10的外部，且第二芯片114在运作时所产生的热可通过导电粘着层113、第二导电层104、绝缘基板100以及导热层106而传送至功率模块10的外部。
在本实施例中，绝缘金属基板压合至覆铜陶瓷基板上，亦即采用陶瓷基板来作为绝缘基板100，但本发明实施例不限于此。在其他实施例中，绝缘基板100也可以是热界面材料基板，以进一步减少功率模块的整体厚度。在绝缘基板100为热界面材料基板的实施例中，绝缘基板100的材料可以是硅、氧化硅、氧化铝、氮化铝、氮化硼或其组合，绝缘基板100的厚度例如介于100μm至150μm之间，且绝缘基板100的热传导系数例如介于3W/mK至15W/mK之间，甚至更高。
取决于实际应用，本实施例的功率模块还可包括其他构件，以下将对此进行说明。
图2为本发明第二实施例的功率模块的剖面示意图。在本实施例中，与第一实施例相同的组件将以相同的组件符号表示，于此不再另行描述。参照图2，在功率模块20中，第一芯片112可通过第一焊线200而与第二导电层104电连接，且第二芯片114可通过第二焊线202而与第一导电层102电连接。此外，第一端子204与第三导电层110连接，第二端子206与第一导电层102连接，且第三端子208与第二导电层104连接。第一端子204、第二端子206以及第三端子208可各自连接至外部装置。包封体210包覆绝缘基板100、第一导电层102、第二导电层104、部分导热层106、第一热界面材料层108、第三导电层110、第一芯片112、导电粘着层113、第二芯片114、第一焊线200、第二焊线202、部分第一端子204、部分第二端子206以及部分第三端子208。在功率模块20的底部，包封体210暴露出导热层106的表面，以利于将第一芯片112与第二芯片114在运作时产生的热传送至功率模块20的外部。
在功率模块20的运作过程中，电流可自第一端子204流入并通过第三导电层110与导电粘着层113而提供至第一芯片112。通过第一焊线200、第二导电层104与导电粘着层113，电流可自第一芯片112提供至第二芯片114。通过第二焊线202与第一导电层102，电流可自第二芯片114提供至第二端子206，并经由第二端子206而传送至外部装置。此外，电流也会通过第二导电层104与第三端子208而传送至外部装置。由此方式，可提供垂直互感路径，以达到降低电感的目的。
将功率模块20(绝缘金属基板堆叠在覆铜陶瓷基板上)与覆铜陶瓷基板堆叠在覆铜陶瓷基板上的一般功率模块进行模拟测试，在模拟结果中，相较于一般功率模块(电感值为2.99nH)，功率模块20具有较低的电感值(2.01nH)。由此可知，本发明实施例的功率模块可具有较低的寄生电感。
图3为本发明第三实施例的功率模块的剖面示意图。在本实施例中，与第二实施例相同的组件将以相同的组件符号表示，于此不再另行描述。参照图3，功率模块30与功率模块20的差别在于：在功率模块30中，经由导线架(lead frame)，电流可提供至功率模块30，或自功率模块30传导出。详细地说，在功率模块30中，导线架(未图标)的第一接脚(lead)300可作为第一端子而与第三导电层110连接，导线架的第二接脚302可作为第二端子而与第一导电层102连接，且导线架的第三接脚304可作为第三端子而与第二导电层104连接。
图4为本发明第四实施例的功率模块的剖面示意图。在本实施例中，与第二实施例相同的组件将以相同的组件符号表示，于此不再另行描述。参照图4，在功率模块40中，导热承载基板400设置于导热层106上，且通过导热粘着层402而固设至导热层106。在本实施例中，导热承载基板400例如为金属基板，且导热粘着层402例如为焊料层，但本发明实施例不限于此。此外，在本实施例中，导热承载基板400的尺寸大于绝缘基板100的尺寸，因此壳体404可设置于导热承载基板400的边缘区域以围绕绝缘基板100以及设置于其上的组件。
此外，在本实施例中，第一端子204与第三导电层110连接，第二端子406设置于壳体404上且通过第三焊线408而与第一导电层102电连接，且第三端子410设置于壳体404上且通过第四焊线412而与第二导电层104电连接。第一端子204、第二端子406以及第三端子410可各自连接至外部装置。包封体210设置于壳体404的内部。在本实施例中，包封体210包覆绝缘基板100、第一导电层102、第二导电层104、导热层106、第一热界面材料层108、第三导电层110、第一芯片112、导电粘着层113、第二芯片114、第一焊线200、第二焊线202、部分第一端子204、部分第二端子406、部分第三端子408、第三焊线408、第四焊线412以及导热粘着层402，但本发明实施例不限于此。
在另一实施例中，第一端子204可设置在壳体404上，并与第三导电层110电连接。
在上述各实施例中，第一芯片112与第一导电层102之间设置有第一热界面材料层108与第三导电层110，且第一芯片112通过导电粘着层113固设于第三导电层110上，而第二芯片114通过导电粘着层113固设于第二导电层104上。因此，第一芯片112与第二芯片114位于不同的水平高度处，但本发明实施例不限于此。在其他实施例中，第一芯片112与第二芯片114可位于相同的水平高度处。
图5为本发明第五实施例的功率模块的剖面示意图。在本实施例中，与第一实施例相同的组件将以相同的组件符号表示，于此不再另行描述。参照图5，功率模块50与功率模块10的差别在于：在功率模块50中，第二芯片114与第二导电层104之间设置有第二热界面材料层500与第四导电层502，且第二芯片114通过导电粘着层113固设于第四导电层502上。在本实施例中，第二热界面材料层500的材料可以是硅、氧化硅、氧化铝、氮化铝、氮化硼或其组合。第二热界面材料层500的厚度例如介于100μm至150μm之间。第二热界面材料层500的热传导系数例如介于3W/mK至15W/mK之间，甚至更高。第二热界面材料层500可与第一热界面材料层108相同或不同，本发明实施例不对此作限定。此外，第四导电层502可为金属层，例如铜层，但本发明实施例不限于此。在本实施例中，第二热界面材料层500以及第四导电层502可与第一热界面材料层108以及第三导电层110在同一个工艺步骤中各别形成于第一导电层102与第二导电层104上，但本发明实施例不限于此。
如此一来，在功率模块50中，第一芯片112与第二芯片114可位于相同的水平高度处，可视实际情况而有利于功率模块的布局设计。
综上所述，在本发明实施例的功率模块中，将由热界面材料层与仅一层导电层构成的绝缘金属基板设置在由绝缘基板以及位于绝缘基板的上侧与下侧的导电层构成的覆铜陶瓷基板上，可有效地减少功率模块的整体厚度。此外，由于功率模块的整体厚度减少，因此在高功率密度下，不同的芯片之间的热阻差异以及热容量差异可有效地减小，且功率模块中的互感现象可更为显著。
另外，在本发明实施例的功率模块中，由于绝缘金属基板设置在覆铜陶瓷基板上，因此可避免在堆叠陶瓷基板时由于应力释放而造成的翘曲度过大的问题。
再者，在实施例的功率模功率模块的制造过程中，在设置芯片之前将绝缘金属基板压合至覆铜陶瓷基板，因此可避免芯片经受多次的回焊处理，进而可避免芯片的可靠度降低。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种功率模块，包括：
绝缘基板，具有彼此相对的第一表面与第二表面；
第一导电层与第二导电层，设置于所述第一表面上且彼此电性分离；
第一热界面材料层，设置于所述第一导电层上；
第三导电层，设置于所述第一热界面材料层上；
第一芯片，设置于所述第三导电层上，且与所述第三导电层电连接；
第二芯片，设置于所述第二导电层上，且与所述第二导电层电连接；以及
导热层，设置于所述第二表面上。
2.根据权利要求1所述的功率模块，其特征在于，所述绝缘基板包括陶瓷基板或热界面材料基板。
3.根据权利要求1所述的功率模块，其特征在于，所述第一热界面材料层的材料包括硅、氧化硅、氧化铝、氮化铝、氮化硼或其组合。
4.根据权利要求2所述的功率模块，其特征在于，所述第一热界面材料层的厚度介于100μm至150μm之间。
5.根据权利要求1所述的功率模块，其特征在于，还包括：
第一焊线，连接所述第一芯片与所述第二导电层；
第二焊线，连接所述第二芯片与所述第一导电层；
第一端子，与所述第三导电层电连接；
第二端子，与所述第一导电层电连接；以及
第三端子，与所述第二导电层电连接。
6.根据权利要求5所述的功率模块，其特征在于，所述第一端子包括与所述第三导电层连接的第一接脚，所述第二端子包括与所述第一导电层连接的第二接脚，且所述第三端子包括与所述第二导电层连接的第三接脚。
7.根据权利要求1所述的功率模块，其特征在于，还包括：
第二热界面材料层，设置于所述第二芯片与所述第二导电层之间；以及
第四导电层，设置于所述第二芯片与所述第二热界面材料层之间。
8.根据权利要求1所述的功率模块，其特征在于，还包括导热承载基板，设置于所述导热层上。
9.根据权利要求1所述的功率模块，其特征在于，还包括包封体，包覆所述第一导电层、所述第二导电层、所述第一热界面材料层、所述第三导电层、所述第一芯片与所述第二芯片。
10.一种功率模块的制造方法，包括：
提供具有彼此相对的第一表面与第二表面的绝缘基板；
在所述第一表面上形成第一导电层与第二导电层，其中所述第一导电层与所述第二导电层彼此电性分离；
在所述第二表面上形成导热层；
在所述第一导电层上依序形成第一热界面材料层与第三导电层；
在所述第三导电层上形成第一芯片，其中所述第一芯片与所述第三导电层电连接；以及
在所述第二导电层上形成第二芯片，其中所述第二芯片与所述第二导电层电连接。
11.根据权利要求10所述的功率模块的制造方法，其特征在于，在所述第一导电层上依序形成所述第一热界面材料层与所述第三导电层的方法包括：
在所述第一热界面材料层上压合所述第三导电层；以及
将所述第一热界面材料层压合至所述第一导电层上。
12.根据权利要求10所述的功率模块的制造方法，其特征在于，所述绝缘基板包括陶瓷基板或热界面材料基板。
13.根据权利要求10所述的功率模块的制造方法，其特征在于，所述第一热界面材料层的材料包括硅、氧化硅、氧化铝、氮化铝、氮化硼或其组合。
14.根据权利要求10所述的功率模块的制造方法，其特征在于，所述第一热界面材料层的厚度介于100μm至150μm之间。
15.根据权利要求10所述的功率模块的制造方法，其特征在于，还包括：
形成连接所述第一芯片与所述第二导电层的第一焊线；
形成连接所述第二芯片与所述第一导电层的第二焊线；
形成与所述第三导电层电连接的第一端子；
形成与所述第一导电层电连接的第二端子；以及
形成与所述第二导电层电连接的第三端子。
16.根据权利要求15所述的功率模块的制造方法，其特征在于，所述第一端子包括与所述第三导电层连接的第一接脚，所述第二端子包括与所述第一导电层连接的第二接脚，且所述第三端子包括与所述第二导电层连接的第三接脚。
17.根据权利要求10所述的功率模块的制造方法，其特征在于，在形成所述第二芯片之前，还包括在所述第二导电层上依序形成第二热界面材料层与第四导电层。
18.根据权利要求17所述的功率模块的制造方法，其特征在于，在所述第二导电层上依序形成所述第二热界面材料层与所述第四导电层的方法包括：
在所述第二热界面材料层上压合所述第四导电层；以及
将所述第二热界面材料层压合至所述第二导电层上。
19.根据权利要求10所述的功率模块的制造方法，其特征在于，在形成所述第一热界面材料层与所述第三导电层之后以及在形成所述第三芯片之前，还包括在所述导热层上形成导热承载基板。
20.根据权利要求10所述的功率模块的制造方法，其特征在于，在形成所述导热层之后，还包括形成包覆所述第一导电层、所述第二导电层、所述第一热界面材料层、所述第三导电层、所述第一芯片与所述第二芯片的包封体。
CN202210462948.3A 2022-04-28 2022-04-28 功率模块及其制造方法 Pending CN117012745A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210462948.3A CN117012745A (zh) 2022-04-28 2022-04-28 功率模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210462948.3A CN117012745A (zh) 2022-04-28 2022-04-28 功率模块及其制造方法

Publications (1)

Publication Number Publication Date
CN117012745A true CN117012745A (zh) 2023-11-07

Family

ID=88567706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210462948.3A Pending CN117012745A (zh) 2022-04-28 2022-04-28 功率模块及其制造方法

Country Status (1)

Country Link
CN (1) CN117012745A (zh)

Similar Documents

Publication Publication Date Title
US10096562B2 (en) Power module package
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
KR100891805B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
US8309399B2 (en) Power semiconductor module and method of manufacturing the same
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
CN107305875B (zh) 双向半导体封装件
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
EP3157053B1 (en) Power module
CN114743947B (zh) 基于to形式的功率器件封装结构及封装方法
KR102490612B1 (ko) 전력용 반도체 모듈
KR20200044635A (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP2021082714A (ja) 半導体装置
CN117012745A (zh) 功率模块及其制造方法
US20230352361A1 (en) Power module and manufacturing method thereof
US20220208661A1 (en) Qfn/qfp package with insulated top-side thermal pad
TWI820690B (zh) 功率模組及其製造方法
CN220652012U (zh) 一种基于dbc绝缘散热的to-247-5l封装结构
CN216054694U (zh) 一种采用陶瓷基板封装的芯片
CN216389353U (zh) 陶瓷基板上形成有步阶接垫的电源模块
TWI234865B (en) Electrically insulating heat sink and semiconductor package with the heat sink
EP4123699A1 (en) A semiconductor device and a method of manufacturing of a semiconductor device
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법
CN117894765A (zh) 双面散热的集成功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination