CN116978890A - 半导体封装和用于标记半导体封装的方法 - Google Patents

半导体封装和用于标记半导体封装的方法 Download PDF

Info

Publication number
CN116978890A
CN116978890A CN202310479901.2A CN202310479901A CN116978890A CN 116978890 A CN116978890 A CN 116978890A CN 202310479901 A CN202310479901 A CN 202310479901A CN 116978890 A CN116978890 A CN 116978890A
Authority
CN
China
Prior art keywords
package
plastic molding
semiconductor
product
metal region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310479901.2A
Other languages
English (en)
Inventor
刘慧莹
B·H·阿都拉尼
林维安
罗爱芸
M·H·F·瓦希德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN116978890A publication Critical patent/CN116978890A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/08—Non-ferrous metals or alloys
    • B23K2103/12—Copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本公开涉及半导体封装和用于标记半导体封装的方法。在实施例中，提供半导体封装10、100，其包括第一封装表面11和与第一表面11相对的第二封装表面12、塑料模制件13以及一个或多个半导体管芯14。第一封装表面11包括塑料模制件13的第一表面15和从塑料模制件13暴露的第一金属区域16。第一金属区域16包括包含至少一个字母数字字符的第一产品标记17，并且塑料模制件13的第一表面15包括包含至少一个字母数字字符的第二产品标记18。

Description

半导体封装和用于标记半导体封装的方法
技术领域
本公开涉及半导体器件的领域，并且特别地涉及半导体封装和用于标记半导体封装的方法。
背景技术
半导体封装可以包括在外壳中的一个或多个半导体器件。该封装可以包括：衬底或引线框架，其包括用于将电子部件安装在诸如印刷电路板的重分布板上的外部接触部。该封装也包括从半导体器件到衬底或引线框架的内部电连接。外壳可以由覆盖半导体器件和内部电连接的塑料模制件(molding)形成。
EP1478022A1公开了一种包括产品跟踪信息和产品标识信息的半导体封装，其中，产品跟踪信息位于封装主体的顶表面上。半导体封装通常在销售之前标记有产品跟踪信息和产品标识信息。产品跟踪信息可以包括晶片制造批次号、晶片制造的日期、装配批次号和封装装配的日期。该信息允许制造商跟踪制造过程，并且可以用于辅助解决制造问题。产品标识信息可以包括产品类型、封装类型和性能的名称，例如速度或电压。关于封装或封装内的半导体器件的其它类型的信息可以被包括在该信息中或可从标记在封装的外部表面上的信息中导出。
由于半导体封装具有其上可以定位信息的有限区域，因此可以以可读字母数字代码或条形码或数据代码矩阵的形式来标记信息，以便在较小空间内传达关于封装的更多信息。
期望进一步的改进来标记半导体封装和向半导体封装提供指示关于产品的信息的标记。
发明内容
根据本发明，提供半导体封装，其包括第一封装表面和与第一封装表面相对的第二封装表面、塑料模制件和一个或多个半导体管芯。第一封装表面包括塑料模制件的第一表面和从塑料模制件暴露的第一金属区域。第一金属区域包括第一产品标记，并且塑料模制件的第一表面包括第二产品标记。
因此，半导体封装包括两个产品标记，所述两个产品标记彼此横向相邻布置在第一封装表面上并且位于第一封装表面的不同部分上，即，在第一金属区域上或中，以及在塑料模制件上或中。两个产品标记也位于两种不同材料(即第一金属区域的金属和塑料模制件的塑料)上或中。
在封装的相同侧上的两个产品标记的使用在其中散热器附着到暴露的第一金属区域的应用中是有用的，因为布置在第一金属区域上的产品标记被散热器覆盖。即使去除散热器，用于将散热器附着到第一金属区域的粘合剂材料(例如焊料或聚合物粘合剂)的剩余部分可能遮盖第一产品标记并使其难以或不可能读取。由于第二产品标记布置在塑料模制件上并且不与用于将散热器附着到第一金属区域的散热器或粘合剂接触，因此可以从第二产品标记推断关于产品的信息。
塑料模制件可以包括热固性树脂，该热固性树脂包括可以是陶瓷颗粒或纤维的填充材料。模制材料的示例是具有填充材料的环氧树脂。
第一金属区域可以由金属例如铜或合金例如铜合金形成，或者可以包括多层结构。例如，最外部表面可以包括精整(finishing)层诸如银或镍，并且提供第一金属区域的金属部件的主体可以由铜形成。
在一些实施例中，第一产品标记包括至少一个字母数字字符，并且第二产品标记包括至少一个字母数字字符。字母数字字符描述数字0到9和拉丁字母表的字母中的一个。从该定义中排除标点符号，诸如句号、逗号、冒号、反斜线、正斜线等。
在一些实施例中，第一和第二产品标记中的一个或两个可以是二维矩阵。
在一些实施例中，第一产品标记和第二产品标记每个包括两个或更多个字母数字字符。在一些实施例中，第一产品标记和第二产品标记包括相同的一个或多个字母数字字符。因此，第一和第二产品标记提供替选标记，所述替选标记提供关于产品的相同信息并且每个单独提供关于产品的预定信息。
在一些实施例中，第二产品标记包括布置成垂直行的多个字母数字字符。
在一些实施例中，字母数字字符具有大于宽度的高度。这可以用于辅助自动读取字母数字字符，因为可以更容易地自动确定字符的取向。
在一些实施例中，第一产品标记由第一金属区域的表面中的凹痕和/或突起形成。例如，第一产品标记可以由在金属区域的暴露外部表面中形成的凹痕或凹槽形成，使得第一金属区域的在凹痕或凹槽之间的区形成具有第一金属区域的第一表面的平均高度的突起。替选地或另外，第一产品标记可以由形成在金属区域的暴露外部表面中的凹痕或凹槽形成，使得凹痕或凹槽的边缘包括突出到第一金属区域的第一表面的平均高度以上的突起。
类似地，在塑料模制件中形成的第二产品标记可以由塑料模制件的第一表面中的凹痕和/或突起形成。例如，标记可以通过在塑料模制件的第一表面中形成由凸起区域间隔开的凹痕或凹槽来形成。
在一些实施例中，第一和/或第二产品标记通过激光标记来形成。例如，可以通过使用激光标记来蒸发材料而在第一金属区域和塑料模制件中形成凹痕。
在一些实施例中，例如通过在第一金属区域和/或塑料模制件的第一表面上以油墨印刷一个或多个字母数字字符、字母数字代码或二维矩阵，第一和/或第二产品标记由油墨形成。在这些实施例中，第一和/或第二产品标记由突起形成。
在一些实施例中，第二封装表面包括塑料模制件的第二表面和从塑料模制件暴露的第二金属区域。塑料模制件的第二表面与塑料模制件的第一表面相对。因此，第一和第二金属区域面向相对的方向，并且可以用于为半导体封装提供双侧冷却。
在一些实施例中，第一封装表面是半导体封装的顶表面，并且第二封装表面是半导体封装的底表面。半导体封装的底表面与顶表面的区别可以在于它还包括从塑料模制件暴露的至少一个接触区域。该至少一个接触区域电连接到半导体管芯。
在一些实施例中，第一金属区域由接触夹提供，并且第二金属区域由管芯焊盘提供。接触夹安装在半导体管芯上，并且半导体管芯安装在管芯焊盘上。半导体管芯可以夹在接触夹的下表面和管芯焊盘的上表面之间，其中，接触夹的上表面提供第一金属区域并且管芯焊盘的下表面提供第二金属区域。
接触夹可以电连接到半导体管芯，例如通过例如焊料连接而电连接到位于半导体管芯的顶表面上的接触焊盘。半导体管芯也可以通过焊料连接而电连接到管芯焊盘。
在一些实施例中，半导体管芯是垂直晶体管器件，该垂直晶体管器件在第一管芯侧上具有源极焊盘和栅极焊盘并且在与第一管芯侧相对的第二管芯侧上具有漏极焊盘。垂直晶体管器件可以是MOSFET(金属氧化物半导体场效应晶体管)器件、超结器件、绝缘栅双极晶体管(IGBT)器件或双极结晶体管(BJT)。
晶体管器件的电极或端子在本文中被称为源极、漏极和栅极。如本文中所使用的，这些术语也涵盖其它类型的晶体管器件(诸如绝缘栅双极晶体管(IGBT))的功能等效端子。例如，如本文中所使用的，术语“源极”不仅涵盖MOSFET器件和超结器件的源极，而且涵盖绝缘栅双极晶体管(IGBT)器件的发射极和双极结晶体管(BJT)器件的发射极，术语“漏极”不仅涵盖MOSFET器件或超结器件的漏极，而且涵盖绝缘栅双极晶体管(IGBT)器件的集电极和BJT器件的集电极，并且术语“栅极”不仅涵盖MOSFET器件或超结器件的栅极，而且涵盖绝缘栅双极晶体管(IGBT)器件的栅极和BJT器件的基极。
垂直晶体管器件可以在封装中被取向，使得源极焊盘安装在管芯焊盘上并且电连接到管芯焊盘并且接触夹连接到漏极焊盘，或者使得漏极焊盘安装在管芯焊盘上并且电连接到管芯焊盘并且接触夹连接到源极焊盘。
半导体管芯可以以各种取向安装在半导体封装内。在实施例中，半导体管芯是垂直晶体管器件，并且源极焊盘安装在管芯焊盘上，并且栅极焊盘安装在引线上，该引线被布置成与管芯焊盘横向相邻并与管芯焊盘间隔开。该夹安装在漏极焊盘上并且在漏极焊盘与漏极引线之间延伸，所述漏极引线被布置成与管芯焊盘横向相邻并且与管芯焊盘间隔开。这种布置可以被称为源极向下布置。在一些实施例中，夹和漏极引线可以是一体的。
在实施例中，半导体管芯是垂直晶体管器件，并且漏极焊盘安装在管芯焊盘上，使得栅极焊盘和源极焊盘面朝上。在该实施例中，栅极焊盘通过连接器(例如接合线)而电连接到栅极引线，该栅极引线被布置成与管芯焊盘横向相邻并且与管芯焊盘间隔开。该夹安装在源极焊盘和源极引线上并且在源极焊盘和源极引线之间延伸，该源极引线被布置成与管芯焊盘相邻并且与管芯焊盘间隔开。在一些实施例中，源极引线与夹一体。
在一些实施例中，封装包括两个或更多个半导体管芯，每个半导体管芯提供半导体器件。例如，封装可以包括两个晶体管器件，一个晶体管器件和二极管，或者两个晶体管器件和栅极驱动器。两个晶体管器件可以电连接以形成半桥。
在一些实施例中，半导体封装包括重分布结构，该重分布结构可以是引线框架。管芯焊盘是引线框架的一部分，并且引线框架还包括至少一个引线，所述至少一个引线被布置成与管芯焊盘横向相邻并且与管芯焊盘间隔开。一个或多个引线可以与管芯焊盘一体并从管芯焊盘延伸。在这些实施例中，引线框架以及因此管芯焊盘和至少一个引线由金属诸如铜形成。至少一个引线包括提供从塑料模制件暴露的接触区域。在一些实施例中，例如在无引线封装和表面可安装器件(SMD)中，引线的下表面提供接触区域。在具有也称为引脚的贯穿引线的实施例中，引线或引脚的所有表面可以提供接触区域。
在其它实施例中，半导体封装包括重分布衬底，该重分布衬底可以包括电绝缘芯层和导电重分布结构。在这些实施例中，在半导体封装的塑料模制件的底表面中暴露的第二金属区域可以由布置在重分布衬底的下表面上的导电层形成，并且半导体管芯可以安装在布置在重分布衬底的相对的上表面上的管芯焊盘上。这两个导电表面可以通过延伸穿过重分布衬底的芯的厚度的通孔而彼此热连接。在一些实施例中，这两个导电区域通过导电通孔彼此电连接，所述导电通孔延伸穿过重分布衬底的芯的厚度。
第一金属区域从塑料模制件暴露，并且因此提供另外的冷却以将由封装内的半导体管芯产生的热量消散到环境中。在一些实施例中，半导体封装还包括安装在第一金属区域上的散热器。散热器可以使用焊料或导电粘合剂而安装在第一金属区域上，或者可以经由电绝缘粘合剂层安装在第一金属区域上，使得散热器与第一金属区域电绝缘并且具有与夹不同的电位。散热器可以具有金属板或带有翅片(fin)的金属板的形式。
在一些实施例中，半导体封装仅包括从塑料模制件暴露的第一金属区域，并且可以用于提供顶侧冷却。在其中半导体封装包括在半导体封装的相对侧上从塑料模制件暴露的第二金属区域的其它实施例中，提供双侧冷却。例如，如果第二金属区域由管芯焊盘的暴露的下表面提供，则管芯焊盘可以安装在布置在封装将被安装的更高级电路板上或中的进一步的散热器上，并且散热器附着到第一金属区域。
根据本发明，也提供用于标记第二半导体封装的方法。该方法包括提供半导体封装，该半导体封装包括第一封装表面和与第一封装表面相对的第二封装表面、塑料模制件和一个或多个半导体管芯。第一封装表面包括塑料模制件的第一表面和从塑料模制件暴露的第一金属区域。在第一金属区域中形成第一产品标记，并且在塑料模制件的第一表面中形成第二产品标记。
根据这种用于标记半导体封装的方法，两个产品标记形成在相同表面(即半导体封装的第一封装表面)上并且以不同的材料(即第一金属区域和塑料模制件)形成。
在一些实施例中，第一产品标记包括形成在第一金属区域中的至少一个字母数字字符，并且第二产品标记包括形成在塑料模制件的第一表面中的至少一个字母数字字符。在一些实施例中，第一和第二产品标记中的一个或两个包括二维矩阵。
在一些实施例中，第一产品标记和第二产品标记中的每个包括两个或更多个字母数字字符。在一些实施例中，第一和第二产品标记包括相同的一个或多个字母数字字符或字母数字代码。
在一些实施例中，第一产品标记和/或第二产品标记使用激光标记过程来形成。激光标记过程可以包括：将激光束引导在第一金属区域的表面和塑料模制件的第一表面上，并且分别在塑料模制件的第一表面中的第一金属区域的第一表面中形成凹痕和/或突起，所述凹痕和/或突起具有标记(例如至少一个字母数字字符)的形状。
激光器可以包括绿色激光器、Nd：YAG激光器或红外激光器。激光器的类型以及激光器的功率和/或脉冲长度可以根据塑料模制件和第一金属区域的材料来选择，并且对于形成第一产品标记和第二产品标记来说可以是不同的。
在一些实施例中，第一产品标记和/或第二产品标记例如通过印刷而由油墨形成。
在一些实施例中，第一和第二产品标记通过不同的过程来形成，例如第一产品标记通过印刷油墨来形成并且第二产品标记通过激光标记来形成。这样做可以增加两个产品标记中的每个的对比度和自动识别。为了增加产品标记进行的速度，相同类型的标记过程，例如激光标记，可以用于第一和第二产品标记两者。
在一些实施例中，以如下形式提供半导体封装：其中塑料模制件完全覆盖第一金属区域，使得最初，第一封装表面仅由塑料模制材料形成。在这些实施例中，该方法还可以包括通过研磨完全覆盖第一金属区域的塑料模制件的外部初始表面而从塑料模制件暴露第一金属区域。该研磨过程去除塑料模制件的部分，减小塑料模制件部分的厚度并且暴露第一金属区域。
在该实施例中，塑料模制件包括研磨表面，该研磨表面具有比塑料模制件的未研磨的表面的表面粗糙度(例如，形成第二封装表面或形成封装侧面的塑料模制件的外部表面的表面粗糙度)更高的表面粗糙度。
两个产品标记(一个在塑料模制件上以及一个在第一金属区域上)的使用可以用于减轻在例如使用自动识别机器来识别形成在塑料模制件的较粗糙的研磨表面中的第二产品标记方面的任何困难。两个产品标记的使用在其中散热器附着到暴露的第一金属区域的实施例中也是有用的，因为布置在第一金属区域上的产品标记被散热器覆盖。即使散热器被去除，粘合剂材料(例如焊料或粘合剂)的剩余部分可能遮盖第一产品标记并使其难以或不可能读取。由于第二产品标记布置在塑料模制件上并且不与散热器或粘合剂接触，因此可以从第二产品标记推断关于产品的信息。
本领域技术人员在阅读以下详细描述时并且在查看附图时将会认识到另外的特征和优点。
附图说明
附图中的元件不一定相对于彼此成比例。相同的附图标记指定对应的类似部件。各种所示出的实施例的特征可以组合，除非它们彼此排斥。在附图中描绘示例性实施例并且在随后的描述中详细描述示例性实施例。
图1包括图1A到1E，示出半导体封装的视图，由此，图1A示出透视顶视图，图1B示出透视底视图，而图1C示出剖面图。图1D示出根据替选实施例的半导体封装的透视底视图，而图1E示出根据进一步的替选实施例的半导体封装的透视顶视图。
图2示出具有散热器的图1的半导体封装的剖面图。
图3示出用于标记半导体封装的方法的示意图。
图4包括图4A和4B，示出用于在产品标记之前制备半导体封装的表面的方法。
图5包括图5A和5B，示出根据另一实施例的半导体封装。
具体实施方式
在以下详细描述中，参考附图，所述附图形成详细描述的一部分并且在所述附图中作为说明示出了可以实践本发明的具体实施例。在这方面，参考所描述的(一个或多个)附图的取向使用诸如“顶部”、“底部”、“前面”、“后面”、“居前”、“拖尾”等的方向术语。由于实施例的部件可以以多个不同的取向定位，所以方向术语用于说明目的而绝不是限制。要理解，在不偏离本发明范围的情况下，可以利用其它实施例并且可以进行结构或逻辑的改变。本发明的以下详细描述不要被理解为限制性含义，并且本发明的范围由所附权利要求来限定。
下面将解释多个示例性实施例。在这种情况下，在附图中，相同的结构特征由相同或类似的附图标记来标识。在本描述的上下文中，“横向”或“横向方向”应当被理解为意指大体平行于半导体材料或半导体载体的横向范围延伸的方向或范围。因此，横向方向大体平行于这些表面或侧面延伸。与此相比，术语“垂直”或“垂直方向”被理解为意指大体垂直于这些表面或侧面并因此垂直于横向方向延伸的方向。因此，垂直方向在半导体材料或半导体载体的厚度方向上延伸。
如本说明书中所采用的，当诸如层、区或衬底的元件被称为在另一元件“上”或延伸到另一元件“上”时，它可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在中间元件。相比之下，当元件被称为“直接在另一元件上”或“直接延伸到另一元件上”时，不存在中间元件。
如本说明书中所采用的，当元件被称为“连接”或“耦合”到另一元件时，它可以直接连接或耦合到另一元件，或者可以存在中间元件。相比之下，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。
图1包括图1A至1D，示出了包括产品标记的半导体封装10的视图。图1A示出半导体封装10的顶透视图，图1B示出半导体封装10的底透视图，而图1C示出半导体封装10的剖面图。
半导体封装10包括第一封装表面11和与第一封装表面相对的第二封装表面12。第一封装表面11是顶表面，而第二封装表面12是底表面。半导体封装10还包括塑料模制件13和半导体管芯14，该半导体管芯14可以在图1C的剖面图中看到。第一封装表面11包括塑料模制件13的第一表面15和从塑料模制件13暴露的第一金属区域16。第一金属区域16包括第一产品标记17，该第一产品标记17在该实施例中包括包含多个字母数字字符的字母数字代码。塑料模制件13的第一表面15包括第二产品标记18，该第二产品标记18也包括包含多个字母数字字符的字母数字代码。在其它实施例中，第一和/或第二产品标记17、18可以例如包括单个字母数字字符或者二维矩阵。
因此，第一封装表面11包括：两个产品标记17、18，其彼此横向相邻布置，并且位于半导体封装10的不同部分和不同材料(即第一金属区域16和塑料模制件13)上。如图1C的剖面图中可以看到的，第一产品标记17由至少一个凹痕19形成，所述至少一个凹痕19形成在从塑料模制件13暴露的第一金属区域16的外部表面44中。第二产品标记18也由形成在塑料模制件的第一表面15中的凹痕19形成。在一些实施例中，第一产品标记17和/或第二产品标记18可以包括除了凹痕19之外或代替凹痕19的突起20。凹痕18和/或突起30具有与一个或多个字母数字字符相对应的形状。
在一些实施例(诸如图1中所示出的实施例)中，第一和第二产品标记17、18包括：形成字母数字代码的相同的字母数字字符或者相同的多个字母数字字符，从其中可导出关于封装的信息，即产品信息。第一和第二标记17、18的字母数字字符可以指示标识其中制造半导体器件的工厂的工厂代码、指示何时制造半导体器件的日期代码、分配给每个器件装配批次或子批次的批次或子批次号、以及标识半导体封装类型的器件ID代码。
第一产品标记的字母数字字符可以以一个或多个行或列布置在第一金属区域16上，而第二产品标记18的字母数字字符可以以一个或多个行或列布置在塑料模制件13上。在一些实施例中，布置在塑料模制件13上的第二产品标记18具有布置在垂直列中的多个字母数字字符。第一和第二标记17、18的一个或多个字母数字字符的布置和位置可以取决于第一表面第一封装表面11上的可用空间。在一些实施例(诸如图1中所示出的实施例)中，第一金属区域16具有占据第一封装表面11的至少一半面积的面积。塑料模制件13可以形成围绕第一金属区域16的边界，该第一金属区域16布置在第一封装表面11的中心处或朝向第一封装表面11的中心布置。第一产品标记17可以在第一金属区域16上布置成两行，并且第二产品标记18可以在塑料模制件13的第一表面15中布置成单个水平行或单个垂直行，或者被分开并布置成与半导体封装10的两个侧面23相邻。
如从图1B中的半导体封装10的底视图可以看到的，第二封装表面12包括从塑料模制件13暴露的第二金属区域21。在一些实施例中，第二金属区域21具有从第二金属区域21延伸到封装10的侧面23的一体引线22。第二封装表面12也包括：第一引线24和第二引线25，其布置在第二封装表面12的边缘并且与第二金属区域21间隔开。引线22、24、25和第二金属区域21的下表面36每个提供半导体封装10的接触区域。
如从图1C的剖面图可以看到的，半导体管芯14安装在管芯焊盘26上，该管芯焊盘26形成半导体封装10的引线框架27的一部分。管芯焊盘26的下表面在第二封装表面12中从塑料模制件13暴露，并形成第二金属区域21。引线框架27也包括引线22、24、25，其中，第二引线25可以在图1C的剖面图中看到。封装10还包括：接触夹28，其安装在半导体管芯14的与管芯焊盘26相对的表面上，并且从半导体管芯14延伸到第二引线25，并且将半导体管芯14电连接到第二引线25。夹28的上表面的一部分在第一封装上表面11中从塑料模制件13暴露，并形成第一金属区域16。
在一些实施例中，半导体管芯14是垂直晶体管器件，诸如垂直功率MOSFET。半导体管芯14具有：第一管芯表面29，其包括源极焊盘30和栅极焊盘31；以及与第一管芯表面29相对的第二管芯表面32，其包括漏极焊盘33。在一些实施例(诸如图1C中所示出的实施例)中，半导体管芯14以源极朝下布置的方式布置，使得源极焊盘30安装在管芯焊盘26的上表面34上并电耦合到管芯焊盘26的上表面34，并且栅极焊盘31安装在第一引线24的上表面35上并电耦合到第一引线24的上表面35，例如在图1B的底视图中可以看到的引线24的上表面35。半导体管芯14的漏极焊盘33面朝上，并通过接触夹28电连接到漏极引线25。接触夹28通过焊料连接36布置在漏极焊盘33上并电连接到漏极焊盘33，并且通过焊料连接37布置在第二引线25的上表面35上并电连接到第二引线25的上表面35。源极焊盘30通过焊料连接38安装在管芯焊盘26的上表面34上并电连接到管芯焊盘26的上表面34。
塑料模制件13覆盖半导体管芯14、管芯焊盘26和引线22、24、25的上表面34和侧面39、接触夹28的下表面40以及接触夹28的远端41的整个表面。
图1D示出根据替选实施例的半导体封装10′的底视图。半导体封装10′包括：第一和第二产品标记17、18，每个包括位于第一金属区域16中和塑料模制件13的第一表面15中的至少一个字母数字字符，如半导体封装10中那样，所述至少一个字母数字字符在图1D的底视图中不能看到。半导体封装10′与半导体封装10的不同之处在于：引线22、24、25和第二金属区域21在第二封装表面12中的布置，以及连接到栅极焊盘31的第一引线24相对于由管芯焊盘26的下表面提供的第二金属区域21的布置。在图1D中所示出的实施例中，栅极引线24在第二表面12中与连接到漏极焊盘33的第二引线25正交布置，而不是如图1B中所示出的实施例中那样布置在底表面12的与第二引线25相对的侧面上。
图1E示出根据进一步的替选实施例的半导体封装10"的透视顶视图。半导体封装10"包括：第一和第二产品标记17、18，每个包括位于第一金属区域16中和塑料模制件13的第一表面15中的至少一个字母数字字符，如在半导体封装10中那样。半导体封装10"与半导体封装10的不同之处在于第二产品标记18的字母数字字符的布置。在该实施例中，第二产品标记18的字母数字字符垂直布置，即布置在垂直行中，与如图1A中所示的实施例中那样水平布置相对。
在一些实施例中，第一产品标记17可以布置在半导体封装10、10′、10"的底表面12中的第二金属区域21上，并且第二产品标记18可以形成在形成第二封装表面12的塑料模制件13的第二表面中。在一些实施例中，封装10、10′、10"还可以包括在第二封装表面12上的一个或多个产品标记。除了第一表面11上的第一和第二产品标记17、18之外，例如包括一个或多个字母数字字符的一个或多个进一步的产品标记可以布置在第二封装表面12的塑料模制件13的第二表面42上或中，和/或在第二封装表面12的第二金属区域21上或中。
图2示出了包括散热器43的半导体封装10的剖面图，该散热器43安装在接触夹28的自由放置表面44上，该自由放置表面44形成第一封装表面11中的第一金属区域16。
图2也示出处于安装条件的半导体封装10，其中，半导体封装10安装在更高级的电路板50上，该电路板50包括导电重分布结构51和接触区域52，其中，封装10的接触区域(例如引线22、24、26的下表面36和管芯焊盘26的下表面21)例如借助于焊料连接53安装到所述接触区域52上并且电连接到所述接触区域52上。
在该实施例中，散热器43通过锡基软焊料45安装在第一金属区域16上。因此，第一产品标记17被焊料45和散热器43覆盖，并且不能被获取(access)以查明来自产品标记17的信息。然而，位于塑料模制件13的第一表面中的第二产品标记18被露出，并且可以更容易地被获取以读取第二产品标记18并且恢复关于产品(例如半导体管芯和/或封装)的信息，该信息可从第二产品标记18导出。在从第一金属区域16去除散热器43时，一些焊料45可能留下并且部分地或甚至完全地遮盖第一产品标记17。
焊料连接53以及将散热器43连接到接触夹28的焊料连接45可以由导电粘合剂或扩散焊料代替。在其它实施例中，散热器43可以使用电绝缘粘合剂附着到接触夹的上表面44，使得散热器43与接触夹28电绝缘。
图3示出用于标记半导体封装(诸如图1和2中所示出的半导体封装10)的方法的示意图。在该实施例中，第一和第二标记17、18可以使用激光标记过程分别形成在第一金属区域16和塑料模制件13的第一表面中。使用引导装置62将来自激光源61的聚焦激光束60引导在第一金属区域16的上表面上，并且使得激光60蒸发并去除第一金属区域16的外部表面44的部分并且在外部表面44中形成具有与期望的第一产品标记相对应的横向形状的一个或多个凹痕19，例如一个或多个字母数字字符。然后，激光器60被引导朝向塑料模制件13的第一表面15并被引导在该表面上，从而去除部分以在半导体封装10的塑料模制件13的第一表面15中提供与第二产品标记18的形式相对应的一个或多个凹痕19，例如一个或多个字母数字字符。在半导体封装的相同表面中容易且快速地形成两个产品标记17、18，所述两个产品标记17、18彼此横向相邻布置并且可以具有相同的形式，例如两个或更多个字母数字字符的相同字母数字代码。
通常，例如以条带或面板65的形式形成多个封装10，其中，封装10以行和列布置。条带65和封装10被支撑在例如UV带的支撑物63上。在其中半导体封装10包括引线框架27的实施例中，条带65可以包括用于个别封装10的个别引线框架27与将个别引线框架27固持在面板65或条带中的支撑框架之间的连结件64。例如通过锯割或切割来去除连结件64，以将个别封装10与条带65分离。通常，在从面板65单片化个别封装10之前实施对半导体封装10的标记。
第一和第二产品标记17、18可以用于便于准确的标识和跟踪，这进而便于跨越整个生命周期链和过程的质量保证过程。典型的标记包括针对字母数字字符和定制内容的2D数据矩阵代码。
激光源61可以是绿色激光器、Nd：YAG(钕钇铝石榴石)激光器或红外激光器。激光器60的功率和/或脉冲长度可以被选择为在第一封装表面11中产生预定深度的凹痕19，并且可以根据要形成凹痕19的材料来选择。
激光标记创建永久标记；快速实施并且具有短的设置或转换时间。激光标记是：非接触热过程，其通过使用激光束61产生的热量来改变待标记的表面。标记对比度可以以各种方式通过激光标记来提供，所述各种方式包括表面退火，该表面退火对金属表面施加相对低的温度以产生具有非常浅的穿透的清晰对比线，使其不破坏表面。替选地，激光标记可以产生：表面熔化，其通常用于通过熔化标记区域而在塑料表面上引起颜色变化；或材料蒸发，其通过经过蒸发从表面去除材料来标记表面，例如以形成(一个或多个)凹痕19。
用于激光标记的系统可以使得能够优化一些参数以在表面上产生标记。例如，可以被调节以形成具有良好对比度的产品标记的两个参数是灯电流和激光脉冲速率。灯电流确定用于将材料激发成光电发射的功率或能量，即，增加灯功率增加了激光放大。可以调节脉冲速率以设置撞击表面的激光脉冲之间的时间。较高的脉冲速率缩短激光系统充电的时间，因此降低激光束的峰值能量，从而减小其从表面蒸发一些材料的能力。因此，通过使用以较低脉冲频率的高能激光束来增加蒸发能力。
在标记中使用的一种常见类型的近红外(NIR)激光器是Nd：YAG(钕钇铝石榴石)激光器。另一常见类型是：绿色激光器或二次谐波产生激光器，其是基于其中来自较长波长激光器的光进入非线性晶体并且转换成较短波长(即，较高频率)激光的过程。例如，在绿色激光器中，波长为1064nm的YAG红外激光辐射被转换成532nm激光。
基于环氧树脂的模制化合物在近红外方面吸收非常好。近红外激光器将通常黑色的模制化合物转变为灰色/白色粉末，从而产生高对比度标记。标记的深度可以根据第一表面11处的塑料模制化合物的厚度来选择。例如，使用Nd：YAG激光器，凹痕的深度可以是30μm至50μm。可以通过使用绿色激光器来提供仅10μm或更小的标记深度，因为环氧树脂基体在该波长处具有较强的吸收。
图4包括图4A和4B，示出用于在产品标记之前制备半导体封装的表面的方法。在一些实施例中，产生初始的半导体封装70，其与图1中所示出的半导体封装10的不同之处在于接触夹28的上表面44被塑料模制材料13覆盖。第一封装表面11′完全由塑料模制化合物形成。在一些实施例中，塑料模制件13在接触夹28的上表面上方可以具有约280μm的厚度tm。由引线22、24、25提供的接触区域36以及管芯焊盘26的下表面21在第二封装表面12中从塑料模制件13暴露。为了暴露接触夹28的至少一部分并且向半导体封装10提供改善的顶侧冷却以及由管芯焊盘26的暴露的下表面21提供的底侧冷却，如图4B中所示出的、如由箭头71、72示意性地指示的，可以例如通过研磨来去除覆盖接触夹28的塑料模制件13的一部分。
半导体封装10′可以附着到如箭头72所示那样转动的卡盘73，研磨轮74附着到也以与卡盘73相同的方向转动(如箭头71所示)的主轴。主轴被施加某一压力到封装170的上表面11′并且横向跨越封装70的上表面11′移动(如箭头75示意性地指示的)以研磨上表面11，从而去除材料、减小封装10的厚度并且暴露接触夹28的一部分以在第一封装表面11中提供第一金属区域16。通常，具有多个封装10的面板或条带75经受研磨过程。
在一些实施例中，可以通过研磨过程去除约350μm的半导体封装厚度。研磨过程导致半导体封装10的第一封装表面11包括具有比形成半导体封装10的侧面23和第二封装表面12的塑料模制件13的表面粗糙度大的表面粗糙度的塑料模制件13。当第二产品标记18例如使用激光标记而形成在塑料模制件的粗糙表面11中时，第二产品标记18的轮廓不仅对于肉眼来说可能不大可区分，而且对于自动识别系统来说可能不大可区分，这是由于由塑料模制件13的粗糙表面11引起的凹痕19与塑料模制件13的第一表面15之间的对比度的减小。第一封装表面11包括以第一产品标记17的形式的进一步的产品标记，该进一步的产品标记形成在由接触夹28的、现在从塑料模制件13暴露的部分提供的第一金属区域16中。该第一产品标记17可以具有比第二产品标记18更好的对比度，并且可以用于辅助辨别第一产品标记17的代码，并且因此辨别针对第一产品标记17和第二产品标记18可导出的信息。在金属表面中制造的激光标记通常对于自动化系统来说更容易读取，因为凹痕19与金属区域16的周围表面(甚至对于第一金属区域16的研磨表面来说)之间的对比度具有更大的对比度。
图5包括图5A和5B，示出根据另一实施例的半导体封装100。图5A示出半导体封装100的剖面图，而图5B示出半导体封装100的顶视图。在该实施例中，半导体封装100包括顶侧冷却，但不包括底侧冷却。
在该实施例中，管芯焊盘26的下表面21完全被塑料模制化合物13覆盖，使得第二封装表面12完全由塑料模制化合物形成。接触夹26的最上表面44在第一封装表面11中从塑料模制件13暴露。封装100可以是有引线或无引线封装。
半导体封装100包括第一封装表面11、与第一封装表面11相对的第二封装表面12、提供封装外壳的塑料模制件13和半导体管芯14。第一封装表面11包括塑料模制件13的第一表面15和从塑料模制件13暴露的第一金属区域16。第一产品标记17布置在第一金属区域16上，而第二产品标记18布置在塑料模制件13的第一表面15上。
如图5B的顶视图中可以看到的，第二产品标记18位于与基本上矩形的第一金属区域17的相邻侧相邻，并包括多个字母数字字符。第一产品标记17在第一金属区域16上布置成两行，并且也包括多个字母数字字符，并且在一些实施例中包括与第二产品标记18相同的字母数字字符。在其它实施例中，产品标记17、18中的一个或两个可以具有不同的形式，例如二维矩阵。
散热器可以例如通过焊料安装在接触夹28的暴露的上表面44上，并且覆盖在上表面44中形成的第一产品标记17。然而，产品信息仍然可从在塑料模制件13中形成的第二产品标记18中导出。
半导体封装100包括引线框架27，该引线框架27包括：管芯焊盘26，在其上安装半导体管芯14；和多个引线，在该实施例中为三个引线22、24、25。引线之一，例如三个引线的中心引线22可以与管芯焊盘26一体。两个外部引线24、25被布置成与管芯焊盘26相邻并与管芯焊盘26间隔开。
在该实施例中，半导体管芯14被示出为晶体管器件，该晶体管器件在其下表面32上具有漏极焊盘33，该漏极焊盘33安装在管芯焊盘26上并且电耦合到管芯焊盘26。半导体管芯14包括在其相对的上表面29上的源极焊盘30和栅极焊盘31。源极焊盘30通过连接器诸如接触夹28而电连接到引线25之一，所述接触夹28在源极焊盘30和引线25之间延伸并且具有从塑料模制化合物13暴露并形成第一金属区域16的上表面。管芯焊盘26的下表面21完全被塑料模制件13覆盖。栅极焊盘31通过进一步的连接器诸如接合线而电连接到引线24之一。引线之一，例如中心引线22，可以与管芯焊盘26一体并形成封装的漏极引线。
仅具有顶侧冷却的其它类型的半导体封装(即，半导体封装的两个相对主表面中的仅一个包括暴露的金属区域)也可以设有两个产品标记：一个形成在金属区域中以及一个形成在塑料模制件中。例如，根据本文中描述的实施例之一，无引线封装(诸如SO8封装)或者有引线封装(诸如TO 220或TO 257封装)也可以设有两个产品标记。
为了便于描述，使用诸如“下方”、“下面”、“下”、“上方”、“上”等的空间相对术语来解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与图中描绘的取向不同的取向之外的器件的不同取向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区、区段等，并且也不旨在是限制性的。在整个描述中，相同的术语指代相同的元件。
如本文中所使用的，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所陈述元件或特征的存在，但不排除另外的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另有明确指示。要理解，除非另外特别指出，否则本文中描述的各种实施例的特征可以彼此组合。
尽管本文中示出和描述了具体实施例，但是本领域普通技术人员将会理解，在不偏离本发明范围的情况下，可以用各种替选和/或等同实施方式来替代所示出和描述的具体实施例。本申请旨在覆盖本文中讨论的具体实施例的任何适配或变化。因此，旨在本发明仅由权利要求及其等同物来限制。

Claims (15)

1.一种半导体封装(10、100)，包括：
第一封装表面(11)和与第一表面(11)相对的第二封装表面(12)；
塑料模制件(13)；
一个或多个半导体管芯(14)；
其中，所述第一封装表面(11)包括所述塑料模制件(13)的第一表面(15)和从所述塑料模制件(13)暴露的第一金属区域(16)；
其中，所述第一金属区域(16)包括包含至少一个字母数字字符的第一产品标记(17)，并且所述塑料模制件(13)的所述第一表面(15)包括包含至少一个字母数字字符的第二产品标记(18)。
2.根据权利要求1所述的半导体封装(10，100)，其中，所述第一产品标记(17)由所述第一金属区域(16)的表面(44)中的凹痕(19)和/或突起(20)形成，并且所述第二产品标记(18)由所述塑料模制件(13)的所述第一表面(15)中的凹痕(19)和/或突起(20)形成。
3.根据权利要求1或2所述的半导体封装(10、100)，其中，所述第二产品标记(18)包括以垂直行布置的多个字母数字字符，并且所述第一产品标记(17)包括多个字母数字字符。
4.根据权利要求1至3中任一项所述的半导体器件(10，100)，其中，所述字母数字字符具有大于宽度的高度。
5.根据权利要求1至4中任一项所述的半导体器件(10)，其中，所述第二封装表面(12)包括所述塑料模制件(13)的第二表面(42)和从塑料模制件(13)暴露的第二金属区域(21)。
6.根据权利要求5所述的半导体器件(10)，其中，所述第一封装表面(11)是半导体封装(10)的顶表面，并且所述第二封装表面(12)是所述半导体封装(10)的底表面，并且其中，所述第二封装表面(12)还包括从所述塑料模制件(13)暴露并且电连接到所述半导体管芯(14)的至少一个接触区域(36)。
7.根据权利要求6所述的半导体封装(10)，其中，所述第一金属区域(16)由安装在所述半导体管芯(14)上的接触夹(28)提供，并且所述第二金属区域(21)是管芯焊盘(26)，其中，所述半导体管芯(14)安装在所述管芯焊盘(26)上。
8.根据权利要求7所述的半导体封装(10)，其中，所述半导体管芯(14)是垂直晶体管器件，所述垂直晶体管器件在第一管芯表面(29)上具有源极焊盘(30)和栅极焊盘(31)并且在与所述第一管芯表面(31)相对的第二管芯表面(32)上具有漏极焊盘(33)，
其中，所述源极焊盘(30)安装在所述管芯焊盘(26)上，所述栅极焊盘(31)安装在栅极引线(24)上，并且所述夹(28)安装在所述漏极焊盘(33)和漏极引线(25)上并在所述漏极焊盘(33)和漏极引线(25)之间延伸，或者
所述漏极焊盘(33)安装在所述管芯焊盘(26)上，所述栅极焊盘(31)通过连接器电连接到栅极引线(24)，并且所述夹(28)安装在所述源极焊盘(30)和源极引线(25)上并在所述源极焊盘(30)和源极引线(25)之间延伸。
9.根据权利要求1至8中任一项所述的半导体封装(10)，还包括安装在所述第一金属区域(16)上的散热器(43)。
10.一种用于标记半导体封装(10)的方法，所述方法包括：
提供半导体封装(10)，所述半导体封装(10)包括第一封装表面(11)和与所述第一封装表面(11)相对的第二封装表面(12)、塑料模制件(13)以及一个或多个半导体管芯(14)，其中，所述第一封装表面(11)包括所述塑料模制件(13)的第一表面(15)和从所述塑料模制件(13)暴露的第一金属区域(15)；
在所述第一金属区域(16)中形成包括至少一个字母数字字符的第一产品标记(17)；
在所述塑料模制件(13)的所述第一表面(15)中形成包括至少一个字母数字字符的第二产品标记(18)。
11.根据权利要求10所述的方法，其中，使用激光标记过程来形成所述第一产品标记和第二产品标记(17，18)。
12.根据权利要求11所述的方法，其中，所述激光标记过程包括：将激光束(61)引导在所述第一金属区域(16)的表面(44)和所述塑料模制件(13)的第一表面(15)上，并且形成表示所述至少一个字母数字字符的凹痕(19)和/或突起(20)。
13.根据权利要求11或权利要求12所述的方法，其中，所述激光束(61)包括绿色激光器、Nd：YAG激光器或红外激光器。
14.根据权利要求10至13中任一项所述的方法，其中，功率和/或脉冲长度对于形成所述第一产品标记(17)和所述第二产品标记(18)来说是不同的。
15.根据权利要求10至14中任一项所述的方法，还包括：
通过以下步骤从所述塑料模制件(13)暴露所述第一金属区域(16)：研磨完全覆盖所述第一金属区域(16)的所述塑料模制件(13)的外部初始表面(11′)，因此去除所述塑料模制件(13)的部分，减小所述塑料模制件(13)的厚度并暴露所述第一金属区域(16)。
CN202310479901.2A 2022-04-29 2023-04-28 半导体封装和用于标记半导体封装的方法 Pending CN116978890A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22170987.6 2022-04-29
EP22170987.6A EP4270476A1 (en) 2022-04-29 2022-04-29 Semiconductor package and method for marking a semiconductor package

Publications (1)

Publication Number Publication Date
CN116978890A true CN116978890A (zh) 2023-10-31

Family

ID=81750367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310479901.2A Pending CN116978890A (zh) 2022-04-29 2023-04-28 半导体封装和用于标记半导体封装的方法

Country Status (4)

Country Link
US (1) US20230352422A1 (zh)
EP (1) EP4270476A1 (zh)
KR (1) KR20230153935A (zh)
CN (1) CN116978890A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1478022A1 (en) 2003-05-13 2004-11-17 Infineon Technologies AG Integrated circuit package marked with product tracking information
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7663211B2 (en) * 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US7564123B1 (en) * 2008-05-19 2009-07-21 Powertech Technology Inc. Semiconductor package with fastened leads
JP2019212833A (ja) * 2018-06-07 2019-12-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3834227A4 (en) * 2018-10-30 2022-03-30 Yangtze Memory Technologies Co., Ltd. IC PACKAGE
DE102020127327A1 (de) * 2020-10-16 2022-04-21 Infineon Technologies Ag Gestapeltes Transistorchip-Package mit Source-Kopplung

Also Published As

Publication number Publication date
KR20230153935A (ko) 2023-11-07
US20230352422A1 (en) 2023-11-02
EP4270476A1 (en) 2023-11-01

Similar Documents

Publication Publication Date Title
US7964957B2 (en) Circuit substrate, circuit device and manufacturing process thereof
US6894376B1 (en) Leadless microelectronic package and a method to maximize the die size in the package
US9076774B2 (en) Semiconductor device and a method of manufacturing same
JP6394634B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
KR102036762B1 (ko) 반도체 패키지
US10643940B2 (en) Electronic device with die being sunk in substrate
US9035473B2 (en) Circuit device and method of manufacturing the same
US11239176B2 (en) Package comprising identifier on and/or in carrier
US8310069B2 (en) Semiconductor package having marking layer
US6984876B2 (en) Semiconductor device formed having a metal layer for conducting the device current and for high contrast marking and method thereof
JPH11191561A (ja) 半導体装置の製造方法
CN116978890A (zh) 半导体封装和用于标记半导体封装的方法
JPH11191562A (ja) 半導体装置の製造方法
JP4784945B2 (ja) 半導体装置の製造方法
JPH11176856A (ja) 半導体装置の製造方法
KR102131268B1 (ko) 반도체 패키지
US20230402355A1 (en) Electronic package with heatsink and manufacturing method therefor
JP4887346B2 (ja) 半導体装置
JP4881369B2 (ja) 半導体装置の製造方法
US20230095545A1 (en) Semiconductor Packages and Methods for Manufacturing Thereof
JP5139383B2 (ja) 半導体装置の製造方法
JP2006013555A (ja) 半導体装置
JP2007073987A (ja) 半導体モジュール
JP2009141126A (ja) 半導体装置及びその製造方法
KR100862625B1 (ko) 높은 대비의 식별 마크를 갖는 반도체 장치 및 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication