CN116960066A - 功率半导体模块装置和用于制造功率半导体模块装置的方法 - Google Patents

功率半导体模块装置和用于制造功率半导体模块装置的方法 Download PDF

Info

Publication number
CN116960066A
CN116960066A CN202310443744.XA CN202310443744A CN116960066A CN 116960066 A CN116960066 A CN 116960066A CN 202310443744 A CN202310443744 A CN 202310443744A CN 116960066 A CN116960066 A CN 116960066A
Authority
CN
China
Prior art keywords
substrate
electrical
housing
cover
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310443744.XA
Other languages
English (en)
Inventor
A·阿伦斯
M·戈尔达默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116960066A publication Critical patent/CN116960066A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种功率半导体模块装置包括：外壳，所述外壳包括侧壁、盖和一个或多个突起；衬底，所述衬底布置在外壳内部或形成外壳的底部；多个电气或导电部件，所述多个电气或导电部件布置在衬底上；以及密封剂，所述密封剂部分地填充外壳的内部，从而覆盖衬底，其中一个或多个突起中的每一个在垂直方向上从外壳的盖朝向衬底延伸，其中垂直方向是垂直于衬底和盖的方向，所述一个或多个突起中的每一个的下端布置在多个电气或导电部件中的单独一个的正上方，或者布置在多个电气或导电部件中的单独一个周围的限定半径内，其中限定半径小于2mm，并且其中，突起的下端是背对盖并朝向衬底的端部，并且密封剂具有大致平坦的表面并形成一个或多个隆起，其中，一个或多个隆起中的每一个包围多个电气或导电部件中的不同的一个的上端，并且包围一个或多个突起中的相应一个的下端，其中，电气或导电部件的上端是背对衬底并朝向盖的端部。

Description

功率半导体模块装置和用于制造功率半导体模块装置的方法
技术领域
本公开涉及功率半导体模块装置，并且涉及用于制造这种功率半导体装置的方法。
背景技术
功率半导体模块装置通常包括布置在外壳中的至少一个半导体衬底。包括多个可控半导体元件(例如，半桥配置中的两个IGBT)的半导体装置布置在至少一个衬底中的每一个上。每一个衬底通常包括衬底层(例如，陶瓷层)、沉积在衬底层的第一侧上的第一金属化层和沉积在衬底层的第二侧上的第二金属化层。可控半导体元件安装在例如第一金属化层上。第二金属化层可以可选地附接到基板。
一些功率半导体模块装置通常还包括布置成远离衬底并且与衬底平行的印刷电路板。印刷电路板也可以布置在外壳内部。多个不同的电气或导电部件(例如，半导体元件、端接元件、连接元件等)可以布置在衬底上和/或印刷电路板上。功率半导体模块装置通常还包括密封剂。密封剂部分地填充外壳的内部，从而覆盖衬底和布置在衬底上的电气或导电部件。在包括布置在外壳内部的印刷电路板的功率半导体模块装置中，密封剂通常还覆盖印刷电路板和安装在其上的任何电气或导电部件，以便保护不同的部件和元件免受某些环境条件和机械损坏的影响。然而，安装在衬底和/或印刷电路板上的一些元件可能不被密封剂完全覆盖。其原因可能是密封剂在衬底上方或印刷电路板上方的高度可能不论何种原因而受到限制。如果未被密封剂完全覆盖的某些电气或导电部件彼此紧密靠近地布置，则存在发生闪络效应的风险。这可能导致功率半导体模块装置的故障或甚至完全失效。因此，对于受影响的元件，必须观察到某些最小距离。这限制了在功率半导体模块装置的整体设计中布置不同元件的自由度。
需要一种功率半导体模块装置，其中元件受到充分保护，使得可以减小不同元件之间的最小距离。
发明内容
一种功率半导体模块装置包括：外壳，所述外壳包括侧壁、盖和一个或多个突起；衬底，所述衬底布置在外壳内或形成外壳的底部；多个电气或导电部件，所述多个电气或导电部件布置在衬底上；以及密封剂，所述密封剂部分地填充外壳的内部，从而覆盖衬底，其中一个或多个突起中的每一个在垂直方向上从所述的盖朝向衬底延伸，其中垂直方向是垂直于衬底和盖的方向，一个或多个突起中的每一个的下端布置在多个电气或导电部件中的单独一个的正上方，或者布置在多个电气或导电部件中的单独一个周围的限定半径内，其中限定半径小于2mm，并且其中突起的下端是背对盖并朝向衬底的端部，并且密封剂具有大致平坦的表面并形成一个或多个隆起，其中一个或多个隆起中的每一个包围多个电气或导电部件中的不同的一个的上端，并且包围一个或多个突起中的相应一个的下端，其中电气或导电部件的上端是背对衬底并朝向盖的端部。
另一功率半导体模块装置包括：外壳，所述外壳包括侧壁、盖和一个或多个突起；衬底，所述衬底布置在外壳内或形成外壳的底部；印刷电路板，所述印刷电路板布置在外壳内、在垂直方向上在衬底的上方且平行于衬底；多个电气或导电部件，所述多个电气或导电部件布置在印刷电路板上和衬底上；以及密封剂，所述密封剂部分地填充外壳的内部，从而覆盖衬底和印刷电路板，其中一个或多个突起中的每一个在垂直方向上从外壳的盖朝向印刷电路板延伸，其中垂直方向是垂直于衬底和盖的方向，一个或多个突起中的每一个的下端布置在多个电气或导电部件中的单独一个的正上方，或者布置在多个电气或导电部件中的单独一个周围的限定半径内，其中限定半径小于2mm，并且其中突起的下端是背对盖并朝向印刷电路板的端部，并且密封剂具有大致平坦的表面并形成一个或多个隆起，其中一个或多个隆起中的每一个包围多个电气或导电部件中的不同的一个的上端，并且包围一个或多个突起中的相应一个的下端，其中，电气或导电部件的上端是背对印刷电路板并朝向盖的端部。
一种方法包括：将其上布置有多个电气或导电部件的衬底布置在外壳中或布置为外壳的底部，其中外壳包括侧壁；用液体、半液体或粘性材料部分地填充外壳的内部，从而覆盖衬底；将盖布置在所述侧壁上，所述盖包括一个或多个突起，其中一个或多个突起中的每一个在垂直方向上从外壳的盖朝向衬底延伸，其中垂直方向是垂直于衬底和盖的方向，一个或多个突起中的每一个的下端布置在多个电气或导电部件中的单独一个的正上方，或者布置在多个电气或导电部件中的单独一个周围的限定半径内，其中限定半径小于2mm，并且其中突起的下端是背对盖并朝向衬底的端部，在将盖布置在侧壁上之后，液体、半液体或粘性材料由于毛细效应而形成一个或多个隆起，其中一个或多个隆起中的每一个包围多个电气或导电部件中的不同的一个的上端，并且包围一个或多个突起中的相应一个的下端，其中电气或导电部件的上端是背对衬底并朝向盖的端部，并且所述方法还包括在已经形成一个或多个隆起之后，硬化液体、半液体或粘性材料，使得其形成具有大致平坦表面的密封剂，所述密封剂具有一个或多个隆起。
另一种方法包括：将其上布置有多个电气或导电部件的衬底布置在外壳中或布置为外壳的底部，其中外壳包括侧壁和盖，所述盖包括一个或多个突起；通过盖中的开口用液体、半液体或粘性材料部分地填充外壳的内部，从而覆盖衬底，其中一个或多个突起中的每一个在垂直方向上从外壳的盖朝向衬底延伸，其中垂直方向是垂直于衬底和盖的方向，一个或多个突起中的每一个的下端布置在多个电气或导电部件中的单独一个的正上方，或者布置在多个电气或导电部件中的单独一个周围的限定半径内，其中限定半径小于2mm，并且其中突起的下端是背对盖并朝向衬底的端部，液体、半液体或粘性材料由于毛细效应而形成一个或多个隆起，其中一个或多个隆起中的每一个包围多个电气或导电部件中的不同的一个的上端，并且包围一个或多个突起中的相应一个的下端，其中电气或导电部件的上端是背对衬底并朝向盖的端部，并且所述方法还包括在已经形成一个或多个隆起之后，硬化述液体、半液体或粘性材料，使得其形成具有大致平坦表面的密封剂，所述密封剂具有一个或多个隆起。
参考以下附图和描述可以更好地理解本发明。附图中的部件不一定按比例绘制，而是将重点放在说明本发明的原理上。此外，在附图中，相同的附图标记在不同视图中表示对应的部分。
附图说明
图1是功率半导体模块装置的截面图。
图2是另一功率半导体模块装置的截面图。
图3是根据一个示例的功率半导体模块装置的截面图。
图4是根据另一示例的功率半导体模块装置的截面图。
图5是根据另一示例的功率半导体模块装置的截面图。
图6是根据又一示例的功率半导体模块装置的截面图。
图7A-7C示意性地示出了布置在电子或导电部件周围的限定半径内的突起以及布置在电子或导电部件正上方的突起的俯视图。
具体实施方式
在以下具体实施方式中，参考了附图。附图示出了可以实施本发明的具体示例。应当理解，除非另有明确说明，否则关于各种示例描述的特征和原理可以彼此组合。在说明书以及权利要求书中，将某些元件指定为“第一元件”、“第二元件”、“第三元件”等不应被理解为是列举性的。相反，这样的指定仅用于针对不同的“元件”。即，例如，“第三元件”的存在不要求“第一元件”和“第二元件”的存在。如本文所述的电线或电连接可以是单个导电元件，或者包括串联和/或并联连接的至少两个单独的导电元件。电线和电连接可以包括金属和/或半导体材料，并且可以是永久导电的(即，不可开关的)。如本文所述的半导体主体可以由(掺杂的)半导体材料制成，并且可以是半导体芯片或包括在半导体芯片中。半导体主体具有电连接焊盘，并且包括具有电极的至少一个半导体元件。
参考图1，示意性地示出了功率半导体模块装置100的截面图。功率半导体模块装置100包括外壳7和衬底10。衬底10包括电介质绝缘层11、附接到电介质绝缘层11的(结构化)第一金属化层111和附接到电介质绝缘层11的(结构化)第二金属化层112。电介质绝缘层11设置在第一金属化层111和第二金属化层112之间。
第一金属化层111和第二金属化层112中的每一个可以由以下材料中的一种组成或包括以下材料中的一种：铜；铜合金；铝；铝合金；在功率半导体模块装置的操作期间保持固态的任何其他金属或合金。衬底10可以是陶瓷衬底，即，其中电介质绝缘层11是陶瓷(例如，薄陶瓷层)的衬底。陶瓷可以由以下材料中的一种组成或包括以下材料中的一种：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或任何其他电介质陶瓷。例如，电介质绝缘层11可以由以下材料中的一种组成或包括以下材料中的一种：Al2O3、AlN、SiC、BeO或Si3N4。例如，衬底10可以是例如直接铜接合(DCB)衬底、直接铝接合(DAB)衬底或活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。例如，绝缘金属衬底通常包括电介质绝缘层11，电介质绝缘层11包括(填充的)材料，例如环氧树脂或聚酰亚胺。例如，电介质绝缘层11的材料可以填充有陶瓷颗粒。这样的颗粒可以包括例如SiO2、Al2O3、AlN或BN，并且可以具有在约1μm与约50μm之间的直径。衬底10也可以是具有非陶瓷电介质绝缘层11的常规印刷电路板(PCB)。例如，非陶瓷电介质绝缘层11可以由固化树脂组成或包括固化树脂。
衬底10布置在外壳7中。在图1所示的示例中，衬底10布置在基板12上，基板12形成外壳7的接地表面，而外壳7本身仅包括侧壁和罩或盖。然而，这仅是示例。同样可能的是，外壳7还包括接地表面，并且衬底10和基板12布置在外壳7内部。在一些功率半导体模块装置100中，一个以上的衬底10布置在单个基板12上或外壳7的接地表面上。
一个或多个半导体主体20可以布置在至少一个衬底10上。布置在至少一个衬底10上的每一个半导体主体20可以包括二极管、IGBT(绝缘栅双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)和/或任何其他适当的半导体元件。
一个或多个半导体主体20可以在衬底10上形成半导体装置。在图1中，仅示例性地示出了两个半导体主体20。图1中的衬底10的第二金属化层112是连续层。在图1所示的示例中，第一金属化层111是结构化层。“结构化层”意指第一金属化层111不是连续层，而是包括在层的不同区段之间的凹槽。在图1中示意性地示出了这种凹槽。该示例中的第一金属化层111包括三个不同的区段。然而，这仅是示例。任何其他数量的区段都是可能的。不同的半导体主体20可以安装到第一金属化层111的相同或不同区段。第一金属化层111的不同区段可以不具有电连接，或者可以使用电连接3(例如，接合线)电连接到一个或多个其他区段。例如，仅举几个示例，电连接3还可以包括连接板或导体轨。一个或多个半导体主体20可以通过导电连接层30电且机械连接到衬底10。例如，这种导电连接层30可以是焊料层、导电粘合剂层或烧结金属粉末层，例如烧结银粉末层。
根据其他示例，第二金属化层112也可以是结构化层。还可以完全省略第二金属化层112。例如，第一金属化层111通常也可以是连续层。
图1中所示的功率半导体模块装置100还包括端接元件4。端接元件4电连接到第一金属化层111，并且在外壳7的内部和外部之间提供电连接。端接元件4可以通过第一端41电连接到第一金属化层111，而每一个端接元件4的第二端42突出到外壳7之外。可以从外部在其相应的第二端42电接触端接元件4。端接元件4的第一部分可以在垂直方向y上延伸穿过外壳7的内部。垂直方向y是垂直于衬底10的顶表面的方向，其中衬底10的顶表面是其上安装有至少一个半导体主体20的表面。然而，图1中所示的端接元件4仅是示例。端接元件4可以以任何其他方式实现，并且可以布置在外壳7内的任何地方。例如，一个或多个端接元件4可以布置成靠近或邻近外壳7的侧壁。端接元件4也可以穿过外壳7的侧壁而不是穿过罩突出。端接元件4的第一端41可以通过例如导电连接层(图1中未明确示出)电且机械连接到衬底10。例如，这种导电连接层可以是焊料层、导电粘合剂层或烧结金属粉末层，例如烧结银(Ag)粉末层。例如，端接元件4的第一端41也可以经由一个或多个电连接3电耦合到衬底10。例如，端接元件4的第二端42可以连接到布置在外壳7外部的印刷电路板(图1中未示出)。
功率半导体模块装置100还包括密封剂5。例如，密封剂5可以由硅凝胶组成或包括硅凝胶，或者可以是刚性模制化合物。密封剂5可以至少部分地填充外壳7的内部，从而覆盖布置在衬底10上的部件和电连接。端接元件4可以部分地嵌入密封剂5中。然而，至少它们的第二端42未被密封剂5覆盖，并且从密封剂5穿过外壳7突出到外壳7的外部。密封剂5构造成保护功率半导体模块装置100的部件和电连接，特别是布置在外壳7内部的衬底10上的部件免受某些环境条件和机械损坏的影响。
现在参考图2，示意性地示出了另一功率半导体模块装置100。图2的功率半导体模块装置100基本上对应于上面已经关于图1解释的功率半导体模块装置100。然而，图2中所示的功率半导体模块装置100还包括印刷电路板81。印刷电路板81耦合到端接元件4的第一子集并且布置在外壳7内部。端接元件4的第一子集可以包括完全布置在外壳7内部的较短端接元件。然而，端接元件4的第二子集可以从衬底10穿过印刷电路板81中的通孔延伸到外壳7的外部，这针对图2的端接元件4中的一个示例性地示出。端接元件4的第三可选子集可以从衬底10延伸到外壳7的外部，而不以任何方式接触印刷电路板81(参见图2的最左侧上的端接元件4)。
根据未具体示出的另一示例，一个或多个端接元件4可以通过它们的第一端41机械且电耦合到印刷电路板81，而它们的第二端42延伸到外壳7的外部。例如，通过将印刷电路板81布置在外壳7内部，功率半导体模块装置100能够以紧凑且节省空间的方式实现。这是因为通常布置在衬底10上或外部印刷电路板(布置在外壳7外部的印刷电路板)上的多个部件的至少子集可以布置在印刷电路板81上，而不是布置在衬底10或外部印刷电路板上。即，一些(或所有)部件可以布置在外壳7内部的印刷电路板81上，而其他(或没有)部件布置在(可选的)外部印刷电路板上。因此，与仅包括衬底10或衬底10和外壳7外部的外部印刷电路板但不包括外壳7内部的印刷电路板81的装置相比，可以减小衬底10和/或外部印刷电路板的尺寸。
为了保护外壳7内部的印刷电路板81和布置在印刷电路板81上的部件免受某些环境条件和机械损坏的影响，印刷电路板81也可以被上面关于图1描述的密封剂5覆盖。
密封剂5可以在衬底10上方具有一定的高度h1(密封剂5在垂直方向y上的厚度)。然而，该高度h1可能由于无论何种原因而受到限制。例如，功率半导体模块装置的某些结构特性可限制密封剂5的最大厚度或高度h1。这可能导致部件中的一个或多个未被密封剂5完全覆盖。这在图2中针对第一子集的端接元件4示例性地示出。这些端接元件4的第二端42未被密封剂5完全覆盖。即，端接元件的高度h2可以大于密封剂5的厚度。例如，如果端接元件4耦合到不同的电位，则存在发生闪络效应的风险。这可能导致功率半导体模块装置的故障或甚至完全失效。因此，对于受影响的元件，通常必须遵守某些最小距离d1。然而，这限制了在功率半导体模块装置的整体设计中布置不同元件的自由度。
在图2中，这示意性地针对电耦合衬底10和印刷电路板81的端接元件示出。然而，对于布置在衬底10或印刷电路板81上的任何其他电气或导电部件，可能出现相同的问题。例如，电气部件可以包括任何种类的半导体元件或主体20。例如，导电部件可以包括任何类型的端接元件4或电连接3。布置在外壳7内部的印刷电路板81是可选的。当没有印刷电路板81布置在外壳7内部并且布置在衬底10上的一个或多个电气或导电部件由于无论何种原因而未被密封剂5完全覆盖时，也可能出现上述效应。
由于密封剂5的高度h1在所关注的情况下受到限制，因此增加密封剂5的总高度h1不可能完全覆盖所有电气或导电部件，以便防止彼此紧邻布置的电气或导电部件之间的闪络效应。为了防止上述弊端，密封剂5的厚度可以仅在所关注的部件的范围内局部增加。为此，外壳7包括一个或多个突起。这在图3中示例性地示出。突起702在垂直方向y上从外壳7的盖朝向衬底10延伸。该示例中的突起702在垂直方向y上布置在所关注的电气或导电部件正上方。
当在功率半导体模块装置的组装过程期间填充到外壳7中时，密封剂5通常处于液体、半液体或粘性状态。在随后的加热步骤期间，从密封剂5中除去液体，从而将密封剂5硬化到一定程度。加热步骤可以包括将密封剂5加热到高于25℃的温度。例如，可以将密封剂5加热到120℃至150℃之间的温度。形成密封剂5的材料可以在将盖布置在侧壁上之前填充到外壳7中，从而封闭外壳。根据另一示例，盖可以包括开口，当盖已经布置在侧壁上时，形成密封剂5的材料可以通过所述开口填充到外壳中。
如果形成密封剂5的材料在没有盖的情况下填充到外壳7中，则包括一个或多个突起702的盖可以在该材料仍然是液体、半液体或粘性的同时布置在侧壁上。突起702可以直接邻接所关注的电气或导电部件。然而，突起702也可以不直接接触所关注的电气或导电部件。即，突起702的下端可以或可以不直接接触所关注的电气或导电部件的上端。这可以取决于突起和所关注的电气或导电部件的形式和尺寸。然而，突起702的下端与相应的电气或导电部件的上端之间的最大距离d2可以是1mm，或甚至3mm，以便实现期望的效应，如下所述。
由于毛细效应，密封剂5的液体、半液体或粘性材料在未被密封剂5完全覆盖的那些部件的范围内形成隆起502。毛细效应通常也被称为毛细作用，并且描述液体在没有任何外力(如重力)的帮助或甚至与所述任何外力相反的情况下在狭窄空间中流动的过程。这种效应由于所关注的电气或导电部件突出到密封剂5的材料之外而发生，并且通过突起702进一步增加。以这种方式，形成隆起502，每一个隆起502在垂直方向y上包围多个电气或导电部件中的不同的一个的上端，并且进一步包围一个或多个突起702中的单独一个的下端，其中电气或导电部件的上端是背对衬底10并朝向盖的端部。以这种方式，关键的电气或导电部件的上端可以被密封剂5的材料覆盖，而不增加密封剂5的总高度h1，从而保护所关注的部件并减少闪络效应的影响，即使所关注的部件彼此紧密靠近地布置。一旦形成所需的隆起502，就可以类似于上述那样硬化密封剂5。
当盖已经安装在外壳7的侧壁上并且通过外壳7的开口(例如，盖中的开口)填充密封剂5的材料时，发生相同的效应。在这种情况下，密封剂5也可以在形成期望的隆起502之后硬化。两种选择(在将盖布置在侧壁上之前或之后将材料填充到外壳7中)同样是可能的。
在图3所示的示例中，突起702包括简单的销。这种销可以具有任何适当的截面，例如圆形、正方形或矩形截面。然而，任何其他规则或不规则的截面也是可能的。销可以是实心的或中空的。图3的示例中的销702具有平坦的下端。突起704的下端也可以具有不规则的下表面。例如，突起704中的一个或多个的至少下端可以形成在水平平面中围绕电气或导电部件中的相应一个的套筒，其中水平平面垂直于垂直方向y。在图4中示意性地示出了形成围绕电气或导电部件中的相应一个的套筒的销704。根据一个示例，突起704中的一个或多个包括从盖朝向电气或导电部件中的相应一个延伸的中空套管。在图4所示的示例中，突起704的下端在垂直方向y上与电气或导电部件中的相应一个重叠。然而，突起704的下端和电气或导电部件也可以在垂直方向y上不重叠，类似于图3中所示的突起702。
虽然在图3和4所示的示例中，突起702、704布置在电气或导电部件中的相应部件正上方，但是突起706中的一个或多个的下端也可以布置在多个电气或导电部件中的单独一个周围的限定半径内。这在图5中示意性地示出。
图6示出了几种可能的布置，这些布置在图7A、7B和7C的俯视图中进一步示出。在图6中所示的示例中，第一突起702布置在半导体主体20的正上方。在该示例中，突起702的截面对应于相应半导体主体20的截面，这在图7B中示意性地示出。然而，第一突起702的截面也可以略小于或大于相应的电气或导电部件的截面。根据一个示例，略小于或略大于是指第一突起702的截面比相应的电气或导电部件的横截面小或大0％至10％。然而，第一突起702的截面相对于相应的电气或导电部件的截面通常应该被选择为使得毛细效应足够强以实现期望的结果，并且形成密封剂5的隆起502。如上面关于图3所讨论的，第一突起702可以或可以不直接接触电气或导电部件中的相应一个。
第二突起706布置成使得其下端在多个电气或导电部件中的相应一个周围的限定半径内。这在图7A的俯视图中进一步示出，图7A示出了端接元件4和在水平平面中在端接元件4周围限定的半径r。第二突起706的下端在该限定半径r内。如果限定半径r足够小，则发生如上所述的毛细效应，导致密封剂5的隆起502，从而覆盖电气或导电部件中的相应一个。例如，限定半径可以小于2mm，或甚至小于1mm。对于更远离所述部件中的相应一个布置的突起，毛细效应可能不再发生。
图6中所示的布置还包括第三突起704，其包括从盖朝向电气或导电部件中的相应一个(图6中的端接元件4)延伸的中空套筒，类似于上面关于图4所描述的。这在图7C中进一步示出，图7C示出了端接元件4和围绕端接元件4的第三突起704的中空套筒。
通过以上述方式布置突起702、704、706，可以形成在垂直方向y上具有0.1mm至3mm之间的高度h3的密封剂5的隆起502(参见例如图3)。如果突起702、704布置在电气或导电部件中的相应一个的正上方，则隆起502可以是基本上对称的。然而，如果突起706在限定半径r内邻近一个或多个电气或导电部件中的相应一个布置，则形成的隆起502可以是不对称的。通过在关键电气或导电部件的范围中形成一个或多个隆起502，密封剂5的厚度(高度)局部增加，每一个隆起502覆盖一个或多个关键电气或导电部件中的一个。
如上所述，在加热步骤期间，可以将密封剂5加热到120℃至150℃之间的温度。然而，在高温下，密封剂5的材料膨胀到一定程度。因此，在加热步骤期间可以使用较低的温度，例如50℃至80℃之间的温度。

Claims (13)

1.一种功率半导体模块装置，包括：
外壳(7)，所述外壳(7)包括侧壁、盖和一个或多个突起(702、704、706)；
衬底(10)，所述衬底(10)布置在所述外壳(7)内部或形成所述外壳(7)的底部；
多个电气或导电部件，所述多个电气或导电部件布置在所述衬底(10)上；以及
密封剂(5)，所述密封剂(5)部分地填充所述外壳(7)的内部，从而覆盖所述衬底(10)；其中
所述一个或多个突起(702、704、706)中的每一个在垂直方向(y)上从所述外壳(7)的所述盖朝向所述衬底(10)延伸，其中，所述垂直方向(y)是垂直于所述衬底(10)和所述盖的方向，
所述一个或多个突起(702、704、706)中的每一个的下端布置在所述多个电气或导电部件中的单独一个的正上方，或者布置在所述多个电气或导电部件中的单独一个周围的限定半径内，其中，所述限定半径小于2mm，并且其中，突起(702、704、706)的下端是背对所述盖并朝向所述衬底(10)的端部，以及
所述密封剂(5)具有大致平坦的表面并形成一个或多个隆起(502)，其中，所述一个或多个隆起(502)中的每一个包围所述多个电气或导电部件中的不同的一个的上端，并且包围所述一个或多个突起(702、704、706)中的相应一个的下端，其中，电气或导电部件的上端是背对所述衬底(10)并朝向所述盖的端部。
2.根据权利要求1所述的功率半导体模块装置，其中，所述一个或多个突起(702、704、706)中的至少一个包括销。
3.根据权利要求2所述的功率半导体模块装置，其中，所述销具有平坦的下端。
4.根据权利要求2所述的功率半导体模块配置，其中，所述销的下端形成在水平平面中围绕所述电气或导电部件中的相应一个的套筒，其中，所述水平平面垂直于所述垂直方向(y)。
5.根据权利要求1至4中任一项所述的功率半导体模块装置，其中，所述一个或多个突起(702、704、706)中的至少一个的下端直接邻接所述多个电气或导电部件中的一个的上端。
6.根据权利要求1至4中任一项所述的功率半导体模块装置，其中，突起(702)的下端与所述电气或导电部件中的相应一个的上端之间的最大距离(d2)是1mm或3mm。
7.根据权利要求1至6中任一项所述的功率半导体模块装置，其中，所述隆起(502)中的每一个在所述垂直方向(y)上具有在0.1mm至3mm之间的高度。
8.根据权利要求1所述的功率半导体模块配置，其中，所述一个或多个突起(702、704、706)中的至少一个包括从所述盖朝向所述电气或导电部件中的相应一个延伸的中空套筒。
9.根据权利要求1至7中任一项所述的功率半导体模块装置，其中
一个或多个突起(702)的下端布置在所述多个电气或导电部件中的单独一个的正上方；以及
所述一个或多个突起(702)的截面对应于所述电气或导电部件中的相应一个的截面。
10.根据权利要求1至7中任一项所述的功率半导体模块装置，其中
一个或多个突起(702)的下端布置在所述多个电气或导电部件中的单独一个的正上方；以及
所述一个或多个突起(702)的截面比所述电气或导电部件中的相应一个的截面小或大0％至10％。
11.一种功率半导体模块装置，包括：
外壳(7)，所述外壳(7)包括侧壁、盖和一个或多个突起(702、704、706)；
衬底(10)，所述衬底(10)布置在所述外壳(7)内部或形成所述外壳(7)的底部；
印刷电路板(81)，所述印刷电路板(81)布置在所述外壳(7)内部、在垂直方向上在所述衬底(10)的上方且平行于所述衬底(10)；
多个电气或导电部件，所述多个电气或导电部件布置在所述印刷电路板(81)上和所述衬底(10)上；以及
密封剂(5)，所述密封剂(5)部分地填充所述外壳(7)的内部，从而覆盖所述衬底(10)和所述印刷电路板(81)；其中
所述一个或多个突起(702、704、706)中的每一个在垂直方向(y)上从所述外壳(7)的所述盖朝向所述印刷电路板(81)延伸，其中，所述垂直方向(y)是垂直于所述衬底(10)和所述盖的方向，
所述一个或多个突起(702、704、706)中的每一个的下端布置在所述多个电气或导电部件中的单独一个的正上方，或者布置在所述多个电气或导电部件中的单独一个周围的限定半径内，其中，所述限定半径小于2mm，并且其中，突起(702、704、706)的下端是背对所述盖并朝向所述印刷电路板(81)的端部，并且
所述密封剂(5)具有大致平坦的表面并形成一个或多个隆起(502)，其中，所述一个或多个隆起(502)中的每一个包围所述多个电气或导电部件中的不同的一个的上端，并且包围所述一个或多个突起(702、704、706)中的相应一个的下端，其中，电气或导电部件的上端是背对所述印刷电路板(81)并朝向所述盖的端部。
12.一种方法，包括：
将其上布置有多个电气或导电部件的衬底(10)布置在外壳(7)中或布置为外壳(7)的底部，其中，所述外壳(7)包括侧壁；
用液体、半液体或粘性材料部分地填充所述外壳(7)的内部，从而覆盖所述衬底(10)；
将盖布置在所述侧壁上，所述盖包括一个或多个突起(702、704、706)；其中
所述一个或多个突起(702、704、706)中的每一个在垂直方向(y)上从所述外壳(7)的所述盖朝向所述衬底(10)延伸，其中，所述垂直方向(y)是垂直于所述衬底(10)和所述盖的方向，
所述一个或多个突起(702、704、706)中的每一个的下端布置在所述多个电气或导电部件中的单独一个的正上方，或者布置在所述多个电气或导电部件中的单独一个周围的限定半径内，其中，所述限定半径小于2mm，并且其中，突起(702、704、706)的下端是背对所述盖并朝向所述衬底(10)的端部，
在将所述盖布置在所述侧壁上之后，所述液体、半液体或粘性材料由于毛细效应而形成一个或多个隆起(502)，其中，所述一个或多个隆起(502)中的每一个包围所述多个电气或导电部件中的不同的一个的上端，并且包围所述一个或多个突起(702、704、706)中的相应一个的下端，其中，电气或导电部件的上端是背对所述衬底(10)并朝向所述盖的端部，并且
所述方法还包括在已经形成所述一个或多个隆起(502)之后，硬化所述液体、半液体或粘性材料，使得其形成具有大致平坦表面的密封剂(5)，所述密封剂具有一个或多个隆起(502)。
13.一种方法，包括：
将其上布置有多个电气或导电部件的衬底(10)布置在外壳(7)中或布置为外壳(7)的底部，其中，所述外壳(7)包括侧壁和盖，所述盖包括一个或多个突起(702、704、706)；
通过所述盖中的开口用液体、半液体或粘性材料部分地填充所述外壳(7)的内部，从而覆盖所述衬底(10)；其中
所述一个或多个突起(702、704、706)中的每一个在垂直方向(y)上从所述外壳(7)的所述盖朝向所述衬底(10)延伸，其中，所述垂直方向(y)是垂直于所述衬底(10)和所述盖的方向，
所述一个或多个突起(702、704、706)中的每一个的下端布置在所述多个电气或导电部件中的单独一个的正上方，或者布置在所述多个电气或导电部件中的单独一个周围的限定半径内，其中，所述限定半径小于2mm，并且其中，突起(702、704、706)的下端是背对所述盖并朝向所述衬底(10)的端部，
所述液体、半液体或粘性材料由于毛细效应而形成一个或多个隆起(502)，其中，所述一个或多个隆起(502)中的每一个包围所述多个电气或导电部件中的不同的一个的上端，并且包围所述一个或多个突起(702、704、706)中的相应一个的下端，其中，电气或导电部件的上端是背对所述衬底(10)并朝向所述盖的端部，并且
所述方法还包括在已经形成所述一个或多个隆起(502)之后，硬化所述液体、半液体或粘性材料，使得其形成具有大致平坦表面的密封剂(5)，所述密封剂具有一个或多个隆起(502)。
CN202310443744.XA 2022-04-25 2023-04-23 功率半导体模块装置和用于制造功率半导体模块装置的方法 Pending CN116960066A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22169656.0A EP4270466A1 (en) 2022-04-25 2022-04-25 Power semiconductor module arrangements and methods for producing power semiconductor module arrangements
EP22169656.0 2022-04-25

Publications (1)

Publication Number Publication Date
CN116960066A true CN116960066A (zh) 2023-10-27

Family

ID=81386868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310443744.XA Pending CN116960066A (zh) 2022-04-25 2023-04-23 功率半导体模块装置和用于制造功率半导体模块装置的方法

Country Status (3)

Country Link
US (1) US20230343681A1 (zh)
EP (1) EP4270466A1 (zh)
CN (1) CN116960066A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110141A (ja) * 1982-12-15 1984-06-26 Fuji Electric Co Ltd 半導体装置の製造方法
JP2003068979A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置
JP4081611B2 (ja) * 2003-11-19 2008-04-30 株式会社豊田自動織機 半導体装置
DE102013216035B3 (de) * 2013-08-13 2015-01-22 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP6559093B2 (ja) * 2016-05-16 2019-08-14 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20230343681A1 (en) 2023-10-26
EP4270466A1 (en) 2023-11-01

Similar Documents

Publication Publication Date Title
EP3499560B1 (en) Semiconductor module and method for producing the same
US11581230B2 (en) Power semiconductor module and a method for producing a power semiconductor module
US11699625B2 (en) Power semiconductor module arrangement
CN113903727A (zh) 功率半导体模块和用于制造功率半导体模块的方法
CN113206048B (zh) 半导体装置及其制造方法
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
CN116190320A (zh) 功率半导体模块、用于组装功率半导体模块的方法以及用于功率半导体模块的壳体
US11282774B2 (en) Power semiconductor module arrangement
EP4270466A1 (en) Power semiconductor module arrangements and methods for producing power semiconductor module arrangements
CN113903673A (zh) 用于半导体模块装置的基板和用于制造基板的方法
EP3951866A1 (en) Semiconductor substrate arrangement and method for producing the same
EP4084062A1 (en) Power semiconductor module arrangement
US20230187291A1 (en) Housing, Semiconductor Module Comprising a Housing and Method for Producing a Housing
EP4345884A1 (en) Power semiconductor module arrangement and printed circuit board for a power semiconductor module arrangement
EP4270469A1 (en) Power semiconductor module
EP4276888A1 (en) Method for producing a power semiconductor module
EP4365935A1 (en) Power semiconductor module arrangement
US20240170354A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20230077384A1 (en) Power Semiconductor Modules
EP4280271A1 (en) Power semiconductor module arrangement and method for producing the same
CN116583000A (zh) 功率半导体模块布置装置和用于生产半导体布置装置的方法
CN114975288A (zh) 功率半导体模块装置
JPH11176882A (ja) 半導体素子を含む電子回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication