CN116959985A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN116959985A CN116959985A CN202210405823.7A CN202210405823A CN116959985A CN 116959985 A CN116959985 A CN 116959985A CN 202210405823 A CN202210405823 A CN 202210405823A CN 116959985 A CN116959985 A CN 116959985A
- Authority
- CN
- China
- Prior art keywords
- isolation layer
- forming
- semiconductor structure
- ions
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 102
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000002955 isolation Methods 0.000 claims abstract description 127
- 230000008569 process Effects 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 19
- 239000012530 fluid Substances 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 50
- 150000002500 ions Chemical class 0.000 claims description 45
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 13
- -1 boron ions Chemical class 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910007991 Si-N Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910006294 Si—N Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000005452 bending Methods 0.000 abstract description 11
- 230000004888 barrier function Effects 0.000 description 9
- 230000005669 field effect Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
Abstract
一种半导体结构及其形成方法，其中形成方法包括：包括：提供衬底，所述衬底包括沿第一方向排布的第一区和若干第二区，所述第一区位于相邻的所述第二区之间，所述第一区上具有若干沿所述第一方向排布的鳍部；采用流体化学气相沉积工艺形成初始隔离层，所述初始隔离层覆盖若干所述鳍部；在所述流体化学气相沉积工艺的过程中或形成所述初始隔离层之后，进行膨胀离子注入，使所述第二区上的所述初始隔离层向所述第一区上的所述鳍部产生压应力。能够有效的改善在采用流体化学气相沉积工艺形成所述初始隔离层的过程中对所述鳍部造成的弯曲程度。进而改善使得后续基于所述鳍部所形成的晶体管结构的电学性能，提升最终形成的半导体结构的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)是一种新兴的多栅器件。
鳍式场效应晶体管包括：位于基底上的鳍部；横跨鳍部的栅极；位于栅极两侧鳍部中的源极、漏极，源极与栅极之间、漏极与栅极之间相互隔开。相比于CMOS晶体管，鳍式场效应晶体管为位于基底上的类似立体结构，它的特征尺寸更小，更能满足高集成度的要求。而且，鳍式场效应晶体管的栅极与鳍部的上表面相对，栅极与鳍部的两个相对的侧壁表面也相对，则在工作时，与栅极接触的鳍部的上表面和两个相对的侧壁表面均能形成沟道区，这提升了载流子的迁移率。
然而，现有技术形成的鳍式场效应晶体管的性能还有待提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括沿第一方向排布的第一区和若干第二区，所述第一区位于相邻的所述第二区之间，所述第一区上具有若干沿所述第一方向排布的鳍部；采用流体化学气相沉积工艺形成初始隔离层，所述初始隔离层覆盖若干所述鳍部；在采用流体化学气相沉积工艺形成所述初始隔离层的过程中、或形成所述初始隔离层之后，进行膨胀离子注入，使所述第二区上的所述初始隔离层向所述第一区上的所述鳍部产生压应力。
可选的，所述初始隔离层的形成方法包括：采用流体化学气相沉积工艺在所述衬底上形成隔离材料膜，所述隔离材料膜覆盖所述鳍部；对所述隔离材料膜进行氧化处理，用于去除所述隔离材料膜内的杂质；在所述氧化处理之后，对所述隔离材料膜进行退火处理，形成所述初始隔离层。
可选的，在形成所述初始隔离层之后，向所述初始隔离层内注入所述膨胀离子。
可选的，在注入所述膨胀离子之前，还包括：在所述初始隔离层上形成掩膜层，所述掩膜层在所述衬底上投影图形与所述第一区重合；以所述掩膜层为掩膜，向所述初始隔离层内注入所述膨胀离子。
可选的，在形成所述氧化处理之后且在退火处理之前，向所述隔离材料膜内注入所述膨胀离子。
可选的，在形成所述初始隔离层之后，还包括：对所述初始隔离层进行平坦化处理，直至暴露出所述鳍部的顶部表面为止；在所述平坦化处理之后，回刻蚀所述初始隔离层，形成所述隔离层。
可选的，在进行所述平坦化处理之后，向所述初始隔离层内注入所述膨胀离子。
可选的，在注入所述膨胀离子之前，还包括：在所述初始隔离层上形成掩膜层，所述掩膜层在所述衬底上投影图形与所述第一区重合；以所述掩膜层为掩膜，向所述初始隔离层内注入所述膨胀离子。
可选的，所述掩膜层的材料与所述初始隔离层的材料不同；所述掩膜层的材料包括：碳氧化硅。
可选的，所述膨胀离子包括：硼离子或磷离子。
可选的，所述膨胀离子的注入工艺参数包括：注入剂量：1.0E14atmos/cm2～5.0E16atmos/cm2；注入能量：1kev～10kev。
可选的，所述氧化处理的方法包括：采用O3的等离子体轰击所述隔离材料膜。
可选的，所述退火处理的工艺包括：高温炉管的退火工艺。
可选的，所述隔离材料膜内的杂质包括：Si-N键和Si-H键中的一种或多种。
相应的，本发明的技术方案中还提供了一种半导体结构，包括：衬底，所述衬底包括沿第一方向排布的第一区和第二区，所述第一区上具有若干沿所述第一方向排布的鳍部；位于所述衬底上的隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层的顶部表面低于所述鳍部的顶部表面，所述隔离层内具有膨胀离子，使所述第二区上的所述隔离层向所述第一区上的所述鳍部产生压应力。
可选的，所述膨胀离子包括：硼离子或磷离子。
可选的，所述隔离层的材料包括：氧化硅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案的半导体结构的形成方法中，通过在流体化学气相沉积工艺形成所述初始隔离层的过程中、或形成所述初始隔离层之后，进行膨胀离子注入，使所述第二区上的所述初始隔离层向所述第一区上的所述鳍部产生压应力。能够有效的改善在采用流体化学气相沉积工艺形成所述初始隔离层的过程中对所述鳍部造成的弯曲程度。进而改善使得后续基于所述鳍部所形成的晶体管结构的电学性能，提升最终形成的半导体结构的性能。
进一步，在注入所述膨胀离子之前，还包括：在所述初始隔离层上形成掩膜层，所述掩膜层在所述衬底上投影图形与所述第一区重合；以所述掩膜层为掩膜，向所述初始隔离层内注入所述膨胀离子。利用所述掩膜层为掩膜注入所述膨胀离子，能够有效避免所述膨胀离子注入至所述第一区上的初始隔离层内，进而使得在所述第二区上的所述初始隔离层向所述第一区上的所述鳍部产生一个更大压应力，以此提升对所述鳍部弯曲的改善效果。
进一步，所述膨胀离子的注入工艺参数包括：注入剂量：1.0E14atmos/cm2～5.0E16atmos/cm2；注入能量：1kev～10kev。当注入剂量大于5.0E16atmos/cm2时，会使得产生的压应力过大，进而使得所述鳍部向内弯曲；当注入剂量小于1.0E14atmos/cm2时，会使得产生的压应力较小，进而对所述鳍部弯曲程度的改善较小。
本发明技术方案的半导体结构中，所述隔离层内具有膨胀离子，使所述第二区上的所述隔离层向所述第一区上的所述鳍部产生压应力。能够有效的改善在采用流体化学气相沉积工艺形成所述初始隔离层的过程中对所述鳍部造成的弯曲程度。进而改善使得后续基于所述鳍部所形成的晶体管结构的电学性能，提升最终形成的半导体结构的性能。
附图说明
图1至图2是一种半导体结构的形成方法各步骤的结构示意图；
图3至图10是本发明半导体结构形成方法实施例各步骤结构示意图。
具体实施方式
正如背景技术，所述现有技术形成的鳍式场效应晶体管的性能还有待提高。以下将结合附图进行具体说明。
图1至图2是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底100，所述衬底100包括沿第一方向X排布的第一区I和若干第二区II，所述第一区I位于相邻的所述第二区II之间，所述第一区I上具有若干沿所述第一方向排布的鳍部101；在所述衬底100上形成隔离材料膜(未图示)，所述隔离材料膜覆盖所述鳍部101；对所述隔离材料膜进行氧化处理，以去除所述隔离材料膜内的杂质；在所述氧化处理之后，对所述隔离材料膜进行退火处理，形成初始隔离层102。
请参考图2，去除部分所述初始隔离层102，形成隔离层103，所述隔离层103覆盖所述鳍部101的部分侧壁，且所述隔离层103的顶部表面低于所述鳍部101的顶部表面。
在本实施例中，所述氧化处理采用的是O3的等离子体轰击所述隔离材料膜，目的是切断所述隔离材料膜中的Si-N键和Si-H键杂质，同时生成NOx和H2O排除。在所述氧化处理之后，采用高温炉管的退火工艺，将经过所述氧化处理之后，在所述隔离材料膜内形成的Si-Si键以及氧原子重新形成Si-O键。
然而，在经过所述氧化处理处理之后，由于去除了所述隔离材料膜内的杂质，会使得所述隔离材料膜产生一定的收缩，在收缩过程中产生的应力会造成所述鳍部101向所述第二区II弯曲。由于所述第二区II的宽度尺寸要大于相邻所述鳍部101之间的间距尺寸，因此，位于所述第一区I边缘的所述鳍部101会受到更大的收缩应力，进而导致位于所述第一区I边缘的所述鳍部101弯曲程度更大。当所述鳍部101发生弯曲时，会影响后续基于所述鳍部101所形成的晶体管结构的电学性能，进而影响最终形成的半导体结构的性能。
在此基础上，本发明提供一种半导体结构及其形成方法，通过在流体化学气相沉积工艺形成所述初始隔离层的过程中、或形成所述初始隔离层之后，进行膨胀离子注入，使所述第二区上的所述初始隔离层向所述第一区上的所述鳍部产生压应力。能够有效的改善在采用流体化学气相沉积工艺形成所述初始隔离层的过程中对所述鳍部造成的弯曲程度。进而改善使得后续基于所述鳍部所形成的晶体管结构的电学性能，提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图3至图10是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图3，提供衬底200，所述衬底200包括沿第一方向X排布的第一区I和若干第二区I，所述第一区I位于相邻的所述第二区II之间，所述第一区I上具有若干沿所述第一方向X排布的鳍部201。
在本实施例中，所述衬底200和所述鳍部201的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成图形化层(未图示)，所述图形化层暴露出部分所述初始衬底的顶部表面；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述衬底200和所述鳍部201；在形成所述衬底200和所述鳍部201之后，去除所述图形化层。
在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述鳍部201的材料为硅；在其他实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在提供所述衬底200之后，还包括：采用流体化学气相沉积工艺形成初始隔离层，所述初始隔离层覆盖若干所述鳍部201；在流体化学气相沉积工艺形成所述初始隔离层的过程中、或形成所述初始隔离层之后，进行膨胀离子注入，使所述第二区II上的所述初始隔离层向所述第一区I上的所述鳍部201产生压应力。具体过程请参考图4至图6。
请参考图4，在所述衬底200上形成隔离材料膜202，所述隔离材料膜202覆盖所述鳍部201。
在本实施例中，形成所述隔离材料膜202的工艺采用流动化学气相沉积工艺。
在本实施例中，所述隔离材料膜202的材料采用氧化硅。
请参考图5，对所述隔离材料膜202进行氧化处理，用于去除所述隔离材料膜202内的杂质。
在本实施例中，由于沉积的所述隔离材料膜202内具有杂质，具体的如：Si-N键和Si-H键中的一种或多种。因此，需要采用氧化处理，去除所述隔离材料膜202内的杂质，进而改善形成的隔离层的质量。
在本实施例中，所述氧化处理的方法包括：采用O3的等离子体轰击所述隔离材料膜202。通过所述O3的等离子体轰击所述隔离材料膜202，用于切断所述隔离材料膜202中的Si-N键和Si-H键杂质，同时生成NOx和H2O排除。
请参考图6，在所述氧化处理之后，对所述隔离材料膜202进行退火处理，形成初始隔离层203。
在本实施例中，由于通过所述氧化处理之后去除了所述隔离材料膜202中的Si-N键和Si-H键杂质之后还会形成一些Si-Si键。然而，后续形成的隔离层的材料为氧化硅。因此，还需要对氧化处理后的所述隔离材料膜202进行退火处理，使得所述隔离材料膜202内的Si-Si键和氧原子形成Si-O键。
在本实施例中，所述退火处理的工艺采用高温炉管的退火工艺。
在形成所述初始隔离层203之后，还包括：去除部分所述初始隔离层203，形成隔离层，所述隔离层覆盖所述鳍部201的部分侧壁，且所述隔离层的顶部表面低于所述鳍部201的顶部表面；在形成所述隔离层的过程中注入膨胀离子，用于增大所述隔离层的体积。具体过程请参考图7至图10。
请参考图7，在所述初始隔离层203上形成掩膜层204，所述掩膜层204在所述衬底200上投影图形与所述第一区I重合。
在本实施例中，所述掩膜层204的材料与所述初始隔离层203的材料不同；所述掩膜层204的材料采用碳氧化硅。
请参考图8，以所述掩膜层204为掩膜，向所述初始隔离层203内注入膨胀离子。
在本实施例中，通过注入所述膨胀离子，使所述第二区II上的所述初始隔离层203向所述第一区I上的所述鳍部201产生压应力。能够有效的改善在采用流体化学气相沉积工艺形成所述初始隔离层203的过程中对所述鳍部201造成的弯曲程度。进而改善使得后续基于所述鳍部201所形成的晶体管结构的电学性能，提升最终形成的半导体结构的性能。
在本实施例中，利用所述掩膜层204为掩膜注入所述膨胀离子，能够有效避免所述膨胀离子注入至所述第一区I上的初始隔离层203内，进而使得在所述第二区II上的所述初始隔离层203向所述第一区I上的所述鳍部201产生一个更大压应力，以此提升对所述鳍部弯曲的改善效果。
在本实施例中，所述膨胀离子采用硼离子；在其他实施例中，所述膨胀离子还可以采用磷离子。
在本实施例中，所述膨胀离子的注入工艺参数包括：注入剂量：1.0E14atmos/cm2～5.0E16atmos/cm2；注入能量：1kev～10kev。当注入剂量大于5.0E16atmos/cm2时，会使得产生的压应力过大，进而使得所述鳍部201向内弯曲；当注入剂量小于1.0E14atmos/cm2时，会使得产生的压应力较小，进而对所述鳍部201弯曲程度的改善较小。
在其他实施例中，还可以在形成所述氧化处理之后且在退火处理之前，向所述隔离材料膜内注入所述膨胀离子。
请参考图9，在形成所述初始隔离层203之后，对所述初始隔离层203进行平坦化处理，直至暴露出所述鳍部201的顶部表面为止。
在本实施例中，所述平坦化处理的工艺采用化学机械研磨工艺。
在其他实施例中，还可以在在进行所述平坦化处理之后，向所述初始隔离层内注入所述膨胀离子；在形成所述隔离层的过程中注入膨胀离子包括：在注入所述膨胀离子之前，还包括：在所述初始隔离层上形成掩膜层，所述掩膜层在所述衬底上投影图形与所述第一区重合；以所述掩膜层为掩膜，向所述初始隔离层内注入所述膨胀离子。
请参考图10，在所述平坦化处理之后，回刻蚀所述初始隔离层203，形成所述隔离层205。
在本实施例中，回刻蚀所述初始隔离层203的工艺采用湿法刻蚀工艺。在其他实施例中，回刻蚀所述初始隔离层的工艺还可以采用干法刻蚀工艺。
在本实施例中，还提供一种半导体结构，请继续参考图10，包括：衬底200，所述衬底200包括沿第一方向X排布的第一区I和若干第二区II，所述第一区I位于相邻的所述第二区II之间，所述第一区I上具有若干沿所述第一方向X排布的鳍部201；位于所述衬底200上的隔离层205，所述隔离层205覆盖所述鳍部201的部分侧壁，且所述隔离层205的顶部表面低于所述鳍部201的顶部表面，所述隔离层205内具有膨胀离子，使所述第二区II上的所述隔离层205向所述第一区I上的所述鳍部201产生压应力。
在本实施例中，所述隔离层205内具有膨胀离子，使所述第二区II上的所述隔离层205向所述第一区I上的所述鳍部201产生压应力。能够有效的改善在采用流体化学气相沉积工艺形成所述初始隔离层的过程中对所述鳍部201造成的弯曲程度。进而改善使得后续基于所述鳍部201所形成的晶体管结构的电学性能，提升最终形成的半导体结构的性能，
在本实施例中，所述膨胀离子采用硼离子；在其他实施例中，所述膨胀离子还可以采用磷离子。
在本实施例中，所述隔离层205的材料采用氧化硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括沿第一方向排布的第一区和若干第二区，所述第一区位于相邻的所述第二区之间，所述第一区上具有若干沿所述第一方向排布的鳍部；
采用流体化学气相沉积工艺形成初始隔离层，所述初始隔离层覆盖若干所述鳍部；
在采用流体化学气相沉积工艺形成所述初始隔离层的过程中、或形成所述初始隔离层之后，进行膨胀离子注入，使所述第二区上的所述初始隔离层向所述第一区上的所述鳍部产生压应力。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始隔离层的形成方法包括：采用流体化学气相沉积工艺在所述衬底上形成隔离材料膜，所述隔离材料膜覆盖所述鳍部；对所述隔离材料膜进行氧化处理，用于去除所述隔离材料膜内的杂质；在所述氧化处理之后，对所述隔离材料膜进行退火处理，形成所述初始隔离层。
3.如权利要求2所述半导体结构的形成方法，其特征在于，在形成所述初始隔离层之后，向所述初始隔离层内注入所述膨胀离子。
4.如权利要求3所述半导体结构的形成方法，其特征在于，在注入所述膨胀离子之前，还包括：在所述初始隔离层上形成掩膜层，所述掩膜层在所述衬底上投影图形与所述第一区重合；以所述掩膜层为掩膜，向所述初始隔离层内注入所述膨胀离子。
5.如权利要求2所述半导体结构的形成方法，其特征在于，在形成所述氧化处理之后且在退火处理之前，向所述隔离材料膜内注入所述膨胀离子。
6.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述初始隔离层之后，还包括：对所述初始隔离层进行平坦化处理，直至暴露出所述鳍部的顶部表面为止；在所述平坦化处理之后，回刻蚀所述初始隔离层，形成所述隔离层。
7.如权利要求6所述半导体结构的形成方法，其特征在于，在进行所述平坦化处理之后，向所述初始隔离层内注入所述膨胀离子。
8.如权利要求7所述半导体结构的形成方法，其特征在于，在注入所述膨胀离子之前，还包括：在所述初始隔离层上形成掩膜层，所述掩膜层在所述衬底上投影图形与所述第一区重合；以所述掩膜层为掩膜，向所述初始隔离层内注入所述膨胀离子。
9.如权利要求4或8所述半导体结构的形成方法，其特征在于，所述掩膜层的材料与所述初始隔离层的材料不同；所述掩膜层的材料包括：碳氧化硅。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述膨胀离子包括：硼离子或磷离子。
11.如权利要求1所述半导体结构的形成方法，其特征在于，所述膨胀离子的注入工艺参数包括：注入剂量：1.0E14atmos/cm2～5.0E16atmos/cm2；注入能量：1kev～10kev。
12.如权利要求2所述半导体结构的形成方法，其特征在于，所述氧化处理的方法包括：采用O3的等离子体轰击所述隔离材料膜。
13.如权利要求2所述半导体结构的形成方法，其特征在于，所述退火处理的工艺包括：高温炉管的退火工艺。
14.如权利要求2所述半导体结构的形成方法，其特征在于，所述隔离材料膜内的杂质包括：Si-N键和Si-H键中的一种或多种。
15.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括沿第一方向排布的第一区和第二区，所述第一区上具有若干沿所述第一方向排布的鳍部；
位于所述衬底上的隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层的顶部表面低于所述鳍部的顶部表面，所述隔离层内具有膨胀离子，使所述第二区上的所述隔离层向所述第一区上的所述鳍部产生压应力。
16.如权利要求15所述半导体结构，其特征在于，所述膨胀离子包括：硼离子或磷离子。
17.如权利要求15所述半导体结构，其特征在于，所述隔离层的材料包括：
氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210405823.7A CN116959985A (zh) | 2022-04-18 | 2022-04-18 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210405823.7A CN116959985A (zh) | 2022-04-18 | 2022-04-18 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116959985A true CN116959985A (zh) | 2023-10-27 |
Family
ID=88446571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210405823.7A Pending CN116959985A (zh) | 2022-04-18 | 2022-04-18 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116959985A (zh) |
-
2022
- 2022-04-18 CN CN202210405823.7A patent/CN116959985A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106952810B (zh) | 半导体结构的制造方法 | |
| US20180145156A1 (en) | Finfet with improved gate dielectric | |
| CN107591364B (zh) | 半导体结构及其形成方法 | |
| KR101017051B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN107275400B (zh) | 半导体结构及其形成方法 | |
| CN102110636A (zh) | 改善反窄沟道效应及制作mos晶体管的方法 | |
| CN107579108B (zh) | 半导体结构的形成方法 | |
| CN116959985A (zh) | 半导体结构及其形成方法 | |
| CN107305868A (zh) | 一种半导体器件的制造方法 | |
| CN108400158B (zh) | 鳍式场效应管及其形成方法 | |
| KR100519507B1 (ko) | 반도체 소자의 제조방법 | |
| KR100680972B1 (ko) | 트랜지스터 및 그의 형성방법 | |
| WO2022062373A1 (zh) | 半导体结构的制备方法及半导体结构 | |
| KR100790740B1 (ko) | 실리콘-게르마늄 접합 형성 방법 및 이를 이용한 반도체소자의 제조 방법 | |
| CN114497217A (zh) | 半导体结构及其形成方法 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| CN107799469B (zh) | 半导体器件的形成方法 | |
| KR100425998B1 (ko) | 실리콘 섭스트레이트의 소자 분리 방법 | |
| KR100588777B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR101130715B1 (ko) | 반도체 소자의 제조방법 | |
| KR100815960B1 (ko) | 반도체 소자 형성방법 | |
| KR20040002137A (ko) | 반도체소자의 제조방법 | |
| KR100348305B1 (ko) | 반도체소자의 격리막 형성방법 | |
| CN114792732A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |