CN116918036A - 半导体芯片的制造方法和基板处理装置 - Google Patents

半导体芯片的制造方法和基板处理装置 Download PDF

Info

Publication number
CN116918036A
CN116918036A CN202280018474.1A CN202280018474A CN116918036A CN 116918036 A CN116918036 A CN 116918036A CN 202280018474 A CN202280018474 A CN 202280018474A CN 116918036 A CN116918036 A CN 116918036A
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
substrate
semiconductor
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280018474.1A
Other languages
English (en)
Inventor
山下阳平
沟本康隆
田之上隼斗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN116918036A publication Critical patent/CN116918036A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

半导体芯片的制造方法包括下述(A)～(E)。(A)，准备按第一半导体基板、器件层、剥离层、第三半导体基板的顺序包括第一半导体基板、器件层、剥离层以及第三半导体基板的层叠基板。(B)，对所述第一半导体基板、所述器件层以及所述剥离层进行切割。(C)，将进行所述切割后的所述层叠基板从与所述第三半导体基板相反的一侧与带进行贴合，并藉由所述带安装于框。(D)，在将所述层叠基板安装于所述框之后，对所述剥离层照射透过所述第三半导体基板的激光光线，来在所述第三半导体基板与所述剥离层之间的界面或者所述剥离层的内部形成改性层。(E)，以形成于所述第三半导体基板与所述剥离层之间的界面或者所述剥离层的内部的改性层为起点，来将所述第三半导体基板与所述剥离层剥离。

Description

半导体芯片的制造方法和基板处理装置
技术领域
本公开涉及一种半导体芯片的制造方法和基板处理装置。
背景技术
在专利文献1和2中记载了SOI基板的制造方法。专利文献1中记载的制造方法包括下述阶段(a)～(f)。(a)，在第一晶圆的规定深度位置处形成填埋氧化膜层之后，在所述第一晶圆上形成氧化膜。(b)，在比所述填埋氧化膜层更深的深度位置处的所述第一晶圆形成氢填埋层。(c)，使第二晶圆接合到所述氧化膜上。(d)，去除所述氢填埋层的下部的第一晶圆，以使得所述填埋氧化膜层与所述氢填埋层之间的第一晶圆露出。(e)，将通过(d)而露出的所述第一晶圆和所述填埋氧化膜层依次去除，以使得所述填埋氧化膜层与所述氧化膜之间的第一晶圆露出。(f)，将通过(e)而露出的所述第一晶圆去除规定厚度。
在专利文献2中记载的制造方法中，准备用于形成由硅单晶构成的活性层的硅基板，并在硅基板的表面形成填埋绝缘层。然后，通过藉由填埋绝缘层注入氢离子来形成剥离用的离子注入层，通过在离子注入层与填埋绝缘层之间注入Ar离子等来形成非晶形层。然后，藉由填埋绝缘层使硅基板与支承基板贴合。之后，通过进行加热处理来在离子注入层的位置处使用智能切割法使硅基板的一部分剥离，由此形成活性层，并且通过加热处理使非晶形层多晶化来形成作为吸杂位点发挥功能的多晶硅层。
现有技术文献
专利文献
专利文献1：日本特开2006-173568号公报
专利文献2：日本特开2009-218381号公报
发明内容
发明要解决的问题
本公开的一个方式提供一种提高半导体芯片的生产率的技术。
用于解决问题的方案
本公开的一个方式所涉及的半导体芯片的制造方法包括下述(A)～(E)。(A)，准备按第一半导体基板、器件层、剥离层、第三半导体基板的顺序包括第一半导体基板、器件层、剥离层以及第三半导体基板的层叠基板。(B)，对所述第一半导体基板、所述器件层以及所述剥离层进行切割。(C)，将进行所述切割后的所述层叠基板从与所述第三半导体基板相反的一侧与带进行贴合，并藉由所述带安装于框。(D)，在将所述层叠基板安装于所述框之后，对所述剥离层照射透过所述第三半导体基板的激光光线，来在所述第三半导体基板与所述剥离层之间的界面或者所述剥离层的内部形成改性层。(E)，以形成于所述第三半导体基板与所述剥离层之间的界面或者所述剥离层的内部的改性层为起点，来将所述第三半导体基板与所述剥离层剥离。
发明的效果
本公开的一个方式能够提高半导体芯片的生产率。
附图说明
图1是表示一个实施方式所涉及的层叠基板的制造方法的流程图。
图2的(A)是表示S102的一例的截面图，图2的(B)是表示S103的一例的截面图，图2的(C)是接着图2的(B)继续表示S103的一例的截面图。
图3是表示继图1之后的处理的一例的流程图。
图4的(A)是表示S201的一例的截面图，图4的(B)是表示S202的一例的截面图，图4的(C)是表示S203的一例的截面图，图4的(D)是接着图4的(C)继续表示S203的一例的截面图，图4的(E)是表示S204的一例的截面图。
图5是表示继图3之后的处理的一例的流程图。
图6的(A)是表示在S501之前准备的层叠基板的一例的截面图，图6的(B)是表示S501的一例的截面图，图6的(C)是表示S502的一例的截面图。
图7的(A)是表示S503的一例的截面图，图7的(B)是表示S504的一例的截面图，图7的(C)是接着图7的(B)继续表示S504的一例的截面图。
图8是表示一个实施方式所涉及的基板处理装置的俯视图。
具体实施方式
下面，参照附图来对本公开的实施方式进行说明。此外，有时对各附图中的相同或对应的结构标注相同的附图标记并省略说明。在本说明书中，X轴方向、Y轴方向、Z轴方向是互相垂直的方向。X轴方向和Y轴方向为水平方向，Z轴方向为铅垂方向。
参照图1和图2来对一个实施方式所涉及的层叠基板的制造方法进行说明。如图1所示，层叠基板的制造方法例如包括步骤S101～S107。此外，层叠基板的制造方法至少包括S101～S103即可。另外，S104～S107的顺序不限定于图1的顺序，例如也可以在S107之后实施S106。
步骤S101包括在第一半导体基板10的表面形成接合层11。接合层11包括氧化层11a。氧化层11a例如是通过热氧化法形成的热氧化层。热氧化法通过使加热后的第一半导体基板10的表面暴露在氧或水蒸气中，来使氧化层11a从第一半导体基板10的表面朝向内部生长。根据热氧化法，相比于后述的CVD法等而言，能够得到更致密的氧化层11a，能够得到绝缘性优异的氧化层11a。以能够容易地进行后述的激光剥离的方式设定氧化层11a的厚度。
第一半导体基板10例如是硅晶圆，氧化层11a例如是硅氧化层。此外，第一半导体基板10不限定于硅晶圆，也可以是化合物半导体晶圆等。另外，氧化层11a也可以通过CVD(Chemical Vapor Deposition：化学气相沉积)法或ALD(Atomic Layer Deposition：原子层沉积)法等来形成。
如图2的(A)所示，步骤S102包括藉由接合层11将第一半导体基板10与第二半导体基板20进行接合。在第二半导体基板20的表面没有形成氧化层等，第二半导体基板20与接合层11的氧化层11a直接接触。第二半导体基板20例如是硅晶圆。能够得到包括第一半导体基板10、接合层11以及第二半导体基板20的层叠基板T。
在进行第一半导体基板10与第二半导体基板20的接合之前，可以通过等离子体等使第二半导体基板20的表面和接合层11的氧化层11a的表面活性化，也可以进一步地通过进一步供给水或水蒸气来使第二半导体基板20的表面和接合层11的氧化层11a的表面亲水化。在接合时产生OH基之间的氢键。另外，也可以通过氢键的脱水缩合反应来产生共价键。不使用液体的粘接剂，使固体之间直接贴合，因此能够防止由于粘接剂的变形等引起的位置偏离。另外，能够防止由于粘接剂的厚度不均等而产生倾斜。
步骤S103包括使第一半导体基板10薄化。首先，如图2的(B)所示，通过激光光线LB来在将第一半导体基板10沿厚度方向进行分割的预定的第一分割预定面12形成改性层15。此时，也可以通过激光光线LB来在设定于第一分割预定面12的周缘的环状的第二分割预定面13也形成改性层15。
例如从第一半导体基板10的与第二半导体基板20相反的一侧的表面向第一半导体基板10的内部照射激光光线LB。改性层15呈点状地形成，在第一分割预定面12和第二分割预定面13形成有多个改性层15。使用检电扫描器或XYθ台来使改性层15的形成位置移动。在进行改性层15的形成时，还形成使改性层15之间相连的裂纹CR。
接着，如图2的(C)所示，通过以形成于第一分割预定面12的改性层15为起点来对第一半导体基板10进行分割，来使藉由接合层11而与第二半导体基板20进行了接合的第一半导体基板10薄化。能够得到包括薄化后的第一半导体基板10、接合层11以及第二半导体基板20的层叠基板T。此时，也可以是，通过以形成于第二分割预定面13的改性层15为起点来对第一半导体基板10进行分割，来去除第一半导体基板10的斜面。
例如，上保持盘(chuck)131保持第一半导体基板10，下保持盘132保持第二半导体基板20。但是，第一半导体基板10与第二半导体基板20的配置也可以上下颠倒，也可以是，上保持盘131保持第二半导体基板20，下保持盘132保持第一半导体基板10。接着，当上保持盘131相对于下保持盘132上升时，裂纹以改性层15为起点呈面状地扩散，第一半导体基板10在第一分割预定面12和第二分割预定面13处被分割。
此外，也可以代替上保持盘131的上升而实施下保持盘132的下降，或者除了上保持盘131的上升以外还实施下保持盘132的下降。另外，也可以实施绕下保持盘132的铅垂轴的旋转。
在步骤S104～S107中，将残留于薄化后的第一半导体基板10的应变去除，来提高第一半导体基板10的品质。如后述那样，能够减少形成于第一半导体基板10的表面的第一器件层的不良。
在步骤S104中，对薄化后的第一半导体基板10的表面进行磨削。在步骤S105中，对薄化后的第一半导体基板10的表面进行蚀刻。在步骤S106中，对薄化后的第一半导体基板10进行退火。在步骤S107中，对薄化后的第一半导体基板10进行研磨。
在如以往那样通过智能切割法来使第一半导体基板薄化的情况下，在向第一半导体基板注入氢离子时消耗大量的电力。另外，能够向第一半导体基板注入氢离子的深度最大为1μm左右，薄化后的第一半导体基板的厚度最大为1μm左右。因而，为了在薄化后的第一半导体基板上形成半导体层，需要进行外延生长等处理。另外，在向第一半导体基板注入氢离子时会产生放射性，因此需要用于屏蔽放射性的特殊的腔室。
根据本实施方式，如上所述，通过激光光线LB来形成改性层15，并以改性层15为起点来对第一半导体基板10进行分割，由此使第一半导体基板10薄化。照射激光光线LB相比于注入氢离子而言能够减少功耗量。另外，能够通过激光光线LB的聚光位置等来控制形成改性层15的深度，能够防止薄化后的第一半导体基板10的厚度变得过薄，能够省略外延生长等处理。并且，照射激光光线LB与注射氢离子不同，不会产生放射性，因此不需要用于屏蔽放射性的特殊的腔室。因而，能够提高包括薄化后的第一半导体基板10、接合层11以及第二半导体基板20的层叠基板T的生产率，能够减少层叠基板T的生产成本。
如上所述，能够得到包括薄化后的第一半导体基板10、接合层11以及第二半导体基板20的层叠基板T。薄化后的第一半导体基板10的厚度比第二半导体基板20的厚度薄。在第一半导体基板10和第二半导体基板20的各基板是硅晶圆且接合层11的氧化层11a是硅氧化层的情况下，通过图1所示的制造方法能够得到的层叠基板T是所谓的SOI(Silicon onInsulator：绝缘体上硅)基板。
虽然在后文中叙述详情，但是根据本实施方式，如图3所示，在薄化后的第一半导体基板10的表面形成有第一器件层16。第一器件层16例如包括半导体元件。在形成第一器件层16之后，通过透过第二半导体基板20的激光光线LB来形成改性层15。接合层11的氧化层11a对激光光线LB的吸收率高，改性层15形成于第二半导体基板20与接合层11之间的界面。此外，改性层15也可以形成于接合层11的内部。之后，以改性层15为起点来将第二半导体基板20与接合层11剥离。如果利用包括氧化层11a的层叠基板T，则能够无关于第一器件层16的种类地实施激光剥离。
另外，根据本实施方式，接合层11不形成于第二半导体基板20，而是形成于第一半导体基板10。因而，接合层11与第一半导体基板10牢固地结合。以不在接合层11与第一半导体基板10之间的界面处剥离的方式将接合层11与第二半导体基板20剥离，因此剥离强度低，容易进行剥离。将剥离后的第二半导体基板20与新的第一半导体基板10接合来重复利用。
接着，参照图3和图4来对继图1之后的处理的一例进行说明。如图3所示，层叠基板的制造方法例如包括步骤S201～S204。如图4的(A)所示，步骤S201包括在薄化后的第一半导体基板10的表面形成第一器件层16。第一器件层16例如包括图像传感器。图像传感器例如是BSI(Back Side Illumination：背照)式。
如图4的(B)所示，步骤S202包括使第一器件层16与形成于第三半导体基板30的第二器件层31相向并接合。第二器件层31在与第一器件层16接合之前形成于第三半导体基板30。也可以是，如图6的(A)所示那样在第三半导体基板30与第二器件层31之间形成有剥离层35。第三半导体基板30例如是硅晶圆，第二器件层31例如包括图像传感器的逻辑电路。通过第一器件层16与第二器件层31构成器件层32。
在进行第一器件层16与第二器件层31的接合之前，可以通过等离子体等使第一器件层16的表面和第二器件层31的表面活性化，也可以进一步地通过供给水或水蒸气来使第一器件层16的表面和第二器件层31的表面亲水化。在接合时产生OH基之间的氢键。另外，也可以通过氢键的脱水缩合反应来产生共价键。
在步骤S203中，将第二半导体基板20与接合层11剥离。首先，如图4的(C)所示，通过透过第二半导体基板20的激光光线LB，来在第二半导体基板20与接合层11之间的界面形成改性层15。接合层11的氧化层11a对激光光线LB的吸收率高，改性层15形成于第二半导体基板20与氧化层11a之间的界面。此外，改性层15也可以形成于接合层11的内部。
接着，如图4的(D)所示，以形成于第二半导体基板20与接合层11之间的界面(或者接合层11的内部)的改性层15为起点，来将第二半导体基板20与接合层11剥离。例如，未图示的上保持盘保持第二半导体基板20，未图示的下保持盘保持第三半导体基板30。但是，第二半导体基板20和第三半导体基板30的配置也可以上下颠倒。接着，当上保持盘相对于下保持盘上升时，裂纹以改性层15为起点呈面状地扩散，第二半导体基板20与接合层11被剥离。
此外，也可以代替上保持盘的上升而实施下保持盘的下降，或者除了上保持盘的上升以外还实施下保持盘的下降。另外，也可以实施绕下保持盘的铅垂轴的旋转。
如图4的(E)所示，步骤S204包括在将第二半导体基板20与接合层11剥离之后去除接合层11。通过CMP(Chemical Mechanical Polishing：化学机械抛光)等来去除接合层11。其结果，薄化后的第一半导体基板10在层叠基板T的表面露出。
此外，在不影响后续的工艺的情况下，也可以不去除接合层11。另外，在接合层11被用作后述的吸杂层的情况下，不去除该接合层11。吸杂层是用于捕获重金属等杂质的层。
接着，参照图5～图7来对继图3之后的处理的一例进行说明。如图5所示，层叠基板的制造方法例如包括步骤S501～S504。通过图3所示处理，能够得到图6的(A)所示的层叠基板T。层叠基板T按第一半导体基板10、器件层32、剥离层35、第三半导体基板30的顺序具有第一半导体基板10、器件层32、剥离层35以及第三半导体基板30。剥离层35也可以与接合层11同样地包括氧化层。另外，剥离层35也可以包括氮化层。也能够在氮化层形成改性层15。并且，剥离层35也可以具有多层结构。另外，层叠基板T也可以在第一半导体基板10的与器件层32相反的一侧的表面上还具有作为吸杂层发挥功能的接合层11。
如上所述，器件层32也可以包括第一器件层16和第二器件层31。第一器件层16例如包括半导体存储器。第二器件层31例如包括半导体存储器的周边电路(也称为“外围设备”)或半导体存储器的输入输出电路(也称为“IO”)等。
如图6的(B)所示，步骤S501包括在接合层11(在没有接合层11的情况下为第一半导体基板10)的表面形成芯片贴装膜(DAF：Die Attach Filim)33的处理。芯片贴装膜33是芯片接合用的粘接片。芯片贴装膜33被使用于半导体芯片的层叠等。芯片贴装膜33为导电性和绝缘性中的任一方均可。通过涂布液体的材料并进行干燥来得到芯片贴装膜33。
如图6的(C)所示，步骤S502包括对接合层11、第一半导体基板10、器件层32以及剥离层35进行切割。形成贯通接合层11、第一半导体基板10、器件层32以及剥离层35的槽19。在接合层11之上预先形成有芯片贴装膜33的情况下，芯片贴装膜33也被切割，槽19以也贯通芯片贴装膜33的方式形成。切割方法例如是激光切割或刀片切割等。
进行激光切割包括使用激光光线LB2来进行烧蚀加工。芯片贴装膜33、接合层11、第一半导体基板10、器件层32以及剥离层35通过吸收激光光线LB2而发热，并且升华或蒸发。其结果，形成槽19。
当对第一半导体基板10进行切割时、以及对器件层32和剥离层35进行切割时，控制部也可以变更激光光线LB2的能量。例如，在对第一半导体基板10进行加工时，设定能够对硅进行加工的能量。另一方面，在对器件层32和剥离层35进行加工时，设定能够对导电膜和氧化膜进行加工且不能够对硅进行加工的能量。在对器件层32和剥离层35进行加工时，能够防止对第三半导体基板30的损伤。
如图7的(A)所示，步骤S503包括将层叠基板T与配置于与第三半导体基板30相反的一侧的带51进行贴合并藉由带51安装于框52。框52形成为环状，带51以覆盖框52的开口部的方式粘贴于框52。
在接合层11(在没有接合层11的情况下为第一半导体基板10)与带51之间配置有芯片贴装膜33。此外，在本实施方式中，芯片贴装膜33预先形成于接合层11等，但也可以预先粘贴在带51的表面。在后者的情况下，同时实施步骤S503和步骤S501。在该情况下，也可以在后述的步骤S504之后实施芯片贴装膜33的切割。
在步骤S504中，与图3的步骤S203同样地将第三半导体基板30与剥离层35剥离。首先，如图7的(B)所示，通过透过第三半导体基板30的激光光线LB，来在第三半导体基板30与剥离层35之间的界面形成改性层15。改性层15也可以形成于剥离层35的内部。接着，如图7的(C)所示，以形成于第三半导体基板30与剥离层35之间的界面的改性层15为起点，来将第三半导体基板30与剥离层35剥离。在剥离后也能够通过带51来防止半导体芯片的散乱。半导体芯片被逐个拾取。
在将第三半导体基板30与剥离层35剥离之后，接合层11残留在第一半导体基板10的表面。所残留的接合层11被用作用于捕获重金属等杂质的吸杂层。因而，不需要形成吸杂层的处理。
以往，在厚度厚的第一半导体基板10的表面形成器件层32，通过刀片来对器件层32进行切割，接着，对器件层32粘贴保护带，之后对第一半导体基板10进行磨削来进行了薄化。刀片对器件层32进行全切割并且对第一半导体基板10进行半切割。之后，从与器件层32相反的一侧起对第一半导体基板10进行磨削，由此对第一半导体基板10进行分割，来得到多个半导体芯片。之后，进行以下处理：在第一半导体基板10的磨削后的面形成吸杂层；在隔着第一半导体基板10而与保护带相反的一侧配置带51；藉由带51将第一半导体基板10安装于框52；以及去除保护带等。
根据本实施方式，在形成器件层32之前，已经完成第一半导体基板10的薄化(参照图4)。(1)不像以往那样在形成器件层32之后对第一半导体基板10进行磨削，因此能够抑制对器件层32和第一半导体基板10的损伤。另外，根据本实施方式，对器件层32和第一半导体基板10进行切割来得到多个半导体芯片。接着，藉由配置于与第三半导体基板30相反的一侧的带51将第一半导体基板10安装于框52。并且，之后通过激光剥离来去除第三半导体基板30。第三半导体基板30比以往的保护带硬。(2)能够通过第三半导体基板30来对半导体芯片进行加固，直到去除第三半导体基板30为止，从而能够抑制半导体芯片的损伤。(3)与以往不同，不需要进行保护带的粘贴和去除。(4)能够将在去除第三半导体基板30之后残留的接合层11作为吸杂层来利用，不需要形成吸杂层的处理。如上面说明的那样，根据本实施方式，能够提高半导体芯片的生产率。
此外，在本实施方式中，如图6的(A)所示，准备了接合层11形成于第一半导体基板10的层叠基板T，但接合层11也可以形成于第二半导体基板20。在该情况下，也能够得到上述(1)～(4)的效果，能够提高半导体芯片的生产率。此外，在如图6的(A)所示那样准备了接合层11形成于第一半导体基板10的层叠基板T的情况下，(5)能够将第二半导体基板20与接合层11容易地剥离。
接着，参照图8等来对实施图1的步骤S103的基板处理装置100进行说明。基板处理装置100具有搬入搬出部101、搬送部110、激光加工部120、分割部130以及控制部140。
搬入搬出部101具有载置盒C的载置部102。盒C例如收容多张图2的(A)所示的层叠基板T。层叠基板T包括第一半导体基板10、第二半导体基板20、以及将第一半导体基板10与第二半导体基板20接合的接合层11。此外，载置部102的数量和盒C的数量不限定于图8所示的数量。
搬送部110配置在搬入搬出部101、激光加工部120以及分割部130的旁边，对搬入搬出部101、激光加工部120以及分割部130搬送层叠基板T。搬送部110具有用于保持层叠基板T的搬送臂111。搬送臂111能够进行沿水平方向(X轴方向和Y轴方向这两个方向)和铅垂方向的移动、以及以铅垂轴为中心的旋转。
如图2的(B)所示，激光加工部120通过激光光线LB来在将层叠基板T沿厚度方向进行分割的预定分割预定面形成改性层15。激光加工部120例如包括用于保持层叠基板T的台121、以及向由台121保持的层叠基板T照射激光光线LB的光学系统122。台121例如是XYθ台或XYZθ台。光学系统122例如包括聚光透镜。聚光透镜用于将激光光线LB朝向层叠基板T聚光。光学系统122还可以包括检电扫描器。
如图2的(C)所示，分割部130以形成于分割预定面的改性层15为起点来对层叠基板T进行分割。分割部130例如包括上保持盘131和下保持盘132。上保持盘131保持第一半导体基板10，下保持盘132保持第二半导体基板20。但是，第一半导体基板10和第二半导体基板20的配置也可以上下颠倒。接着，当上保持盘131相对于下保持盘132上升时，裂纹以改性层15为起点呈面状地扩散，层叠基板T在第一分割预定面12等处被分割。此外，也可以代替上保持盘131的上升而实施下保持盘132的下降，或者除了上保持盘131的上升以外还实施下保持盘132的下降。另外，也可以实施绕下保持盘132的铅垂轴的旋转。
控制部140例如是计算机，图8所示，具备CPU(Central Processing Unit：中央处理器)141、以及存储器等存储介质142。在存储介质142中保存用于控制在基板处理装置100中执行的各种处理的程序。控制部140通过使CPU141执行存储介质142中存储的程序，来控制基板处理装置100的动作。
控制部140将分割预定面设定于第一半导体基板10的内部。控制部140在第一分割预定面12形成改性层15，并以所形成的改性层15为起点来对第一半导体基板10进行分割，由此使藉由接合层11而与第二半导体基板20进行了接合的第一半导体基板10薄化。
此外，图8所示的基板处理装置100还能够使用于除图1的步骤S103以外的步骤，例如还能够使用于图3的步骤S203和图5的步骤S504等。
在实施图3的步骤S203的情况下，控制部140将分割预定面设定为第二半导体基板20与接合层11之间的界面，并以形成于该界面的改性层15为起点来将第二半导体基板20与接合层11剥离。在该情况下，分割部130的上保持盘131保持第二半导体基板20，下保持盘132保持第三半导体基板30。改性层15也可以形成于接合层11的内部。
在实施图5的步骤S504的情况下，控制部140将分割预定面设定为第三半导体基板30与剥离层35之间的界面，并以形成于该界面的改性层15为起点来将第三半导体基板30与剥离层35剥离。在该情况下，分割部130的上保持盘131保持第三半导体基板30，下保持盘132保持带51。改性层15也可以形成于剥离层35的内部。另外，搬送部110的搬送臂111通过保持图7所示的框52来保持层叠基板T。
以上，对本公开所涉及的半导体芯片的制造方法和基板处理装置的实施方式等进行了说明，但是本公开不限定于上述实施方式等。在权利要求书所记载的范畴内能够进行各种变更、修正、替换、追加、删除以及组合。这些当然也属于本公开的技术范围。
附图标记说明
本申请主张2021年3月9日向日本国专利局申请的特愿2021-037190号的优先权，并在本申请中引用特愿2021-037190号的全内容。
10：第一半导体基板；32：器件层；35：剥离层；30：第三半导体基板；51：带；52：框；T：层叠基板。

Claims (10)

1.一种半导体芯片的制造方法，包括：
准备按第一半导体基板、器件层、剥离层、第三半导体基板的顺序包括所述第一半导体基板、所述器件层、所述剥离层以及所述第三半导体基板的层叠基板；
对所述第一半导体基板、所述器件层以及所述剥离层进行切割；
将进行所述切割后的所述层叠基板从与所述第三半导体基板相反的一侧与带进行贴合，并藉由所述带安装于框；
在将所述层叠基板安装于所述框之后，对所述剥离层照射透过所述第三半导体基板的激光光线，来在所述第三半导体基板与所述剥离层之间的界面或者所述剥离层的内部形成改性层；以及
以形成于所述第三半导体基板与所述剥离层之间的界面或者所述剥离层的内部的改性层为起点，来将所述第三半导体基板与所述剥离层剥离。
2.根据权利要求1所述的半导体芯片的制造方法，其中，
在进行所述切割之前，所述层叠基板包括形成于所述第一半导体基板的与所述器件层相反的一侧的表面的吸杂层，
进行所述切割包括对所述吸杂层进行切割。
3.根据权利要求2所述的半导体芯片的制造方法，其中，
所述吸杂层是通过对所述第一半导体基板的表面进行热氧化而形成的热氧化层。
4.根据权利要求2或3所述的半导体芯片的制造方法，其中，
在进行所述切割之前，所述层叠基板包括形成于所述吸杂层的与所述第一半导体基板相反的一侧的表面的芯片贴装膜，
进行所述切割包括对所述芯片贴装膜进行切割。
5.根据权利要求1所述的半导体芯片的制造方法，其中，
在进行所述切割之前，所述层叠基板包括形成于所述第一半导体基板的与所述器件层相反的一侧的表面的芯片贴装膜，
进行所述切割包括对所述芯片贴装膜进行切割。
6.根据权利要求1所述的半导体芯片的制造方法，其中，
将所述层叠基板安装于所述框包括使形成于所述带的表面的芯片贴装膜与所述第一半导体基板相向并贴合。
7.根据权利要求1～6中的任一项所述的半导体芯片的制造方法，其中，
所述器件层包括形成于所述第一半导体基板的表面的第一器件层、以及与所述第一器件层进行了接合的第二器件层。
8.一种基板处理装置，具备：
搬送部，其将按第一半导体基板、器件层、剥离层、第三半导体基板的顺序包括所述第一半导体基板、所述器件层、所述剥离层以及所述第三半导体基板且所述第一半导体基板、所述器件层以及所述剥离层被进行了切割的层叠基板以从与所述第三半导体基板相反的一侧与带进行贴合并藉由所述带安装于框的状态进行搬送；
激光加工部，其通过激光光线来在将所述层叠基板沿厚度方向进行分割的预定的分割预定面形成改性层；
分割部，其以形成于所述分割预定面的改性层为起点来对所述层叠基板进行分割；以及
控制部，其控制所述搬送部、所述激光加工部以及所述分割部，
其中，所述控制部实施以下处理：对所述剥离层照射透过所述第三半导体基板的激光光线，来在所述第三半导体基板与所述剥离层之间的界面或者所述剥离层的内部形成改性层；以及以形成于所述第三半导体基板与所述剥离层之间的界面或者所述剥离层的内部的改性层为起点，来将所述第三半导体基板与所述剥离层剥离。
9.根据权利要求8所述的基板处理装置，其中，
所述层叠基板在所述第一半导体基板的与所述器件层相反的一侧的表面上包括预先进行了切割的吸杂层。
10.根据权利要求9所述的基板处理装置，其中，
所述吸杂层是通过对所述第一半导体基板的表面进行热氧化而形成的热氧化层。
CN202280018474.1A 2021-03-09 2022-02-25 半导体芯片的制造方法和基板处理装置 Pending CN116918036A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-037190 2021-03-09
JP2021037190 2021-03-09
PCT/JP2022/008066 WO2022190914A1 (ja) 2021-03-09 2022-02-25 半導体チップの製造方法、及び基板処理装置

Publications (1)

Publication Number Publication Date
CN116918036A true CN116918036A (zh) 2023-10-20

Family

ID=83226594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280018474.1A Pending CN116918036A (zh) 2021-03-09 2022-02-25 半导体芯片的制造方法和基板处理装置

Country Status (5)

Country Link
US (1) US20240153822A1 (zh)
JP (1) JPWO2022190914A1 (zh)
KR (1) KR20230154933A (zh)
CN (1) CN116918036A (zh)
WO (1) WO2022190914A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173568A (ja) 2004-12-14 2006-06-29 Korea Electronics Telecommun Ｓｏｉ基板の製造方法
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
JP2009218381A (ja) 2008-03-11 2009-09-24 Denso Corp ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）基板の製造方法
JP5297491B2 (ja) * 2011-03-23 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
JPWO2014080918A1 (ja) * 2012-11-20 2017-01-05 古河電気工業株式会社 半導体チップの製造方法およびそれに用いる薄膜研削用表面保護テープ
JP6318016B2 (ja) * 2014-06-10 2018-04-25 株式会社ディスコ 積層デバイスの製造方法
JP6956788B2 (ja) * 2017-07-06 2021-11-02 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Also Published As

Publication number Publication date
KR20230154933A (ko) 2023-11-09
WO2022190914A1 (ja) 2022-09-15
JPWO2022190914A1 (zh) 2022-09-15
US20240153822A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
KR100565392B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
US8148240B2 (en) Method of manufacturing semiconductor chips
JP6704957B2 (ja) 基板加工方法
JP2017103405A (ja) ウエーハの加工方法
TWI354325B (zh)
JP2016004795A (ja) 貼り合わせウェーハ形成方法
JP7330284B2 (ja) チップ付き基板の製造方法、及び基板処理装置
CN116918036A (zh) 半导体芯片的制造方法和基板处理装置
JP2003234455A (ja) 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置
JP2007242699A (ja) 半導体素子の製造方法及び半導体基板
CN116941013A (zh) 层叠基板的制造方法和基板处理装置
TW202347911A (zh) 疊層基板之製造方法及基板處理裝置
US10373855B2 (en) Method for processing a wafer and method for processing a carrier
JP6625386B2 (ja) 半導体装置および半導体装置の製造方法
CN107316833B (zh) 晶片的加工方法
KR20190120701A (ko) 웨이퍼의 가공 방법
CN114496723A (zh) 半导体装置的制造方法和热板
JP2022184613A (ja) 処理システム及び処理方法
CN110945628A (zh) 层叠型元件的制造方法
TW201935549A (zh) 晶圓之加工方法
WO2023032833A1 (ja) 基板処理方法及び基板処理装置
US20230223264A1 (en) Method for manufacturing semiconductor structure and semiconductor structure
CN115241048B (zh) 半导体器件的制作方法以及半导体器件
JP2018133370A (ja) ウエーハの加工方法
JP2019009273A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination